KR20070086197A - 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 - Google Patents
멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 Download PDFInfo
- Publication number
- KR20070086197A KR20070086197A KR1020077013441A KR20077013441A KR20070086197A KR 20070086197 A KR20070086197 A KR 20070086197A KR 1020077013441 A KR1020077013441 A KR 1020077013441A KR 20077013441 A KR20077013441 A KR 20077013441A KR 20070086197 A KR20070086197 A KR 20070086197A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- signal line
- data
- data block
- host
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Stored Programmes (AREA)
- Communication Control (AREA)
- Read Only Memory (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
Claims (33)
- 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 방법에 있어서,상기 인터페이스 방법은,상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키는 단계;상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 단계;제1 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하고 그에 응답하여 상기 제1 유닛으로부터 제2 정보를 상기 신호 라인으로 구동시키는 단계;상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 단계; 및제2 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하는 단계를 포함하는 것을 특징으로 하는 인터페이스 방법.
- 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물에 있어서,상기 동작은,상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키는 동작;상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 동작;제1 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하며 그에 응답하여 상기 제1 유닛으로부터 상기 제2 정보를 상기 신호 라인으로 구동시키는 동작;상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 동작; 및제2 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하는 동작을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 장치에 있어서, 상기 인터페이스 장치는 상기 신호 라인에 연결된 상기 제1 유닛의 드라이버 및 상기 신호 라인에 연결된 상기 제1 유닛의 수신기로서, 상기 드라이버는 상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키도록 동작될 수 있으며, 상기 수신기는 상기 제2 유닛으로부터 구동된 신호 라인의 상태 변경을 수신하도록 동작될 수 있는, 상기 제1 유닛의 드라이버 및 상기 제1 유닛의 수신기; 및 상기 제1 정보를 구동시킨 후에 제1 의미를 갖고 상기 제1 유닛으로부터 상기 신호 라인을 통해 제2 정보를 상기 제2 유닛으로 구동시킨 후에 제2 의미를 갖도록 상기 신호 라인의 상태 변경을 해석하는 상기 제1 유닛의 제어기를 포함하는 것을 특징으로 하는 인터페이스 장치.
- 제3항에 있어서, 상기 제1 유닛은 호스트를 포함하며 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 인터페이스 장치.
- 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 장치에 있어서, 상기 인터페이스 장치는 상기 신호 라인에 연결된 상기 제1 유닛의 드라이버 및 상기 신호 라인에 연결된 상기 제1 유닛의 수신기로서, 상기 수신기는 상기 제2 유닛으로부터 상기 신호 라인을 통해 제1 정보를 수신하도록 동작될 수 있으며, 상기 드라이버는 상기 제2 유닛으로 상기 신호 라인의 상태 변경을 구동시키도록 동작될 수 있는 상기 제1 유닛의 드라이버 및 상기 제1 유닛의 수신기; 및 상기 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 제1 의미를 갖게 하고 상기 제2 유닛으로부터 상기 신호 라인을 통해 제2 정보를 수신한 후에 제2 의미를 갖게 하는 상기 제1 유닛의 제어기를 포함하는 것을 특징으로 하는 인터페이스 장치.
- 제5항에 있어서, 상기 제1 유닛은 메모리 카드를 포함하며 상기 제2 유닛은 호스트를 포함하는 것을 특징으로 하는 인터페이스 장치.
- 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법에 있어서,상기 통신 방법은,n>1일 경우에, n-블록 데이터 전송을 개시하는 단계;상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
- 제7항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 방법.
- 제7항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 방법.
- 제7항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 상기 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 방법.
- 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물에 있어서,상기 동작은,n>1일 경우에, n-블록 데이터 전송을 개시하는 동작;상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 동작; 및상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 동작을 포함하는 것을 특징으로 하 는 컴퓨터 프로그램 생성물.
- 제11항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제11항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제11항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 장치에 있어서, 상기 통신 장치는, n>1일 경우에, n-블록 데이터 전송을 개시하는 제어기를 포함하며, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 제2 유닛이 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는 상태 신호를 제어하고, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그램의 종료를 상기 제1 유 닛에 알려주도록 상기 제2 유닛이 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 것을 특징으로 하는 통신 장치.
- 제15항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 장치.
- 제15항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 장치.
- 제15항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 장치.
- 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법에 있어서,상기 통신 방법은,n>1일 경우에, n-블록 데이터 전송을 개시하는 단계;상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛에 송신 중지 커맨드를 전송하고, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
- 제19항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 방법.
- 제19항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하고, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 방법.
- 제19항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 방법.
- 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 제1 유닛으로 부터 버스를 통해 데이터를 제2 유닛으로 통신하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물에 있어서,상기 동작은,n>1일 경우에, n-블록 데이터 전송을 개시하는 동작;상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 동작; 및상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛에 송신 중지 커맨드를 전송하며, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 동작을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제23항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제23항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제23항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
- 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 장치에 있어서,상기 통신 장치는,n>1일 경우에, n-블록 데이터 전송을 개시하는 제어기를 포함하며, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 제2 유닛이 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는 상태 신호를 제어하고, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛에 송신 중지 커맨드를 전송하며, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 것을 특징으로 하는 통신 장치.
- 제27항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 장치.
- 제27항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 장치.
- 제27항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 장치.
- 데이터 신호 라인을 포함하는 버스를 통해 호스트에 연결하기 위한 버스 인터페이스를 포함하는 메모리 카드에 있어서, 상기 메모리 카드는, 상기 데이터 신호 라인에 연결된 상기 메모리 카드의 드라이버 및 상기 데이터 신호 라인에 연결된 상기 메모리 카드의 수신기를 포함하며, 상기 수신기는 상기 호스트로부터 상기 데이터 신호 라인을 통해 제1 정보를 수신하도록 동작될 수 있으며, 상기 드라이버는 상기 호스트로 상기 데이터 신호 라인의 상태 변경을 구동하도록 동작될 수 있고, 상기 메모리 카드는, 상기 드라이버 및 상기 수신기에 연결된 제어기로서, 상기 데이터 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 제1 의미를 갖게 하고 상기 호스트로부터 상기 데이터 신호 라인을 통해 제2 정보를 수신한 후에 제2 의미를 갖게 하도록 동작될 수 있는 제어기를 더 포함하는 것을 특징으로 하는 메모리 카드.
- 제31항에 있어서, 상기 버스는 커맨드 신호 라인을 더 포함하며, 상기 제어기는 상기 호스트로부터 상기 커맨드 신호 라인을 통해 수신된 적어도 하나의 커맨드에 응답하여 상기 데이터 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖게 하며 상기 호스트로부터 상기 데이터 신호 라인을 통해 제2 정보를 수신한 후에 상기 제2 의미를 갖게 하는 것을 특징으로 하는 메모리 카드.
- 제31항에 있어서, 상기 제어기는 상기 호스트로부터 수신된 프로그래밍에 응답하여 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖거나 상기 호스트로부터 상기 데이터 신호 라인을 통해 상기 제2 정보를 수신한 후에 상기 제2 의미를 갖도록 또는 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖고 또한 상기 호스트로부터 상기 데이터 신호 라인을 통해 상기 제2 정보를 수신한 후에 상기 제1 의미를 갖도록 상기 데이터 신호 라인의 상태 변경의 의미를 결정하는 것을 특징으로 하는 메모리 카드.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62909804P | 2004-11-17 | 2004-11-17 | |
US60/629,098 | 2004-11-17 | ||
US11/250,711 US7565469B2 (en) | 2004-11-17 | 2005-10-14 | Multimedia card interface method, computer program product and apparatus |
US11/250,711 | 2005-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070086197A true KR20070086197A (ko) | 2007-08-27 |
KR100919159B1 KR100919159B1 (ko) | 2009-09-28 |
Family
ID=36385977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077013441A KR100919159B1 (ko) | 2004-11-17 | 2005-11-03 | 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 |
Country Status (13)
Country | Link |
---|---|
US (1) | US7565469B2 (ko) |
EP (1) | EP1820110B1 (ko) |
JP (1) | JP4739349B2 (ko) |
KR (1) | KR100919159B1 (ko) |
AT (1) | ATE478386T1 (ko) |
AU (1) | AU2005305564B2 (ko) |
BR (1) | BRPI0519042A2 (ko) |
CA (2) | CA2587681C (ko) |
DE (1) | DE602005023049D1 (ko) |
HK (1) | HK1110971A1 (ko) |
MX (1) | MX2007005812A (ko) |
RU (1) | RU2416819C2 (ko) |
WO (1) | WO2006054136A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202008017885U1 (de) | 2007-08-27 | 2010-09-23 | Samsung LED Co., Ltd., Suwon | Mit Weisslicht-Leuchtdioden arbeitende Oberflächenlichtquelle und Flüssigkristallanzeige-Hinterleuchtungseinheit mit einer solchen Oberflächenlichtquelle |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
US20080082750A1 (en) * | 2006-09-28 | 2008-04-03 | Okin Kenneth A | Methods of communicating to, memory modules in a memory channel |
JP2009086988A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | メモリカード |
US8200864B1 (en) * | 2010-03-02 | 2012-06-12 | Amazon Technologies, Inc. | Pre-defined multiblock transfers |
US8843692B2 (en) * | 2010-04-27 | 2014-09-23 | Conversant Intellectual Property Management Inc. | System of interconnected nonvolatile memories having automatic status packet |
US9552206B2 (en) * | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
US10122889B1 (en) | 2017-05-08 | 2018-11-06 | Bank Of America Corporation | Device for generating a resource distribution document with physical authentication markers |
TWI709858B (zh) * | 2017-12-28 | 2020-11-11 | 慧榮科技股份有限公司 | 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3134819B2 (ja) | 1997-06-04 | 2001-02-13 | ソニー株式会社 | データ処理装置 |
US7003593B2 (en) * | 1997-12-17 | 2006-02-21 | Src Computers, Inc. | Computer system architecture and memory controller for close-coupling within a hybrid processing system utilizing an adaptive processor interface port |
US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
EP1073006A1 (en) * | 1999-07-26 | 2001-01-31 | Molex Incorporated | Chip card ejector system |
US7243185B2 (en) * | 2004-04-05 | 2007-07-10 | Super Talent Electronics, Inc. | Flash memory system with a high-speed flash controller |
JP3815936B2 (ja) * | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Icカード |
JP3865629B2 (ja) * | 2001-07-09 | 2007-01-10 | 株式会社ルネサステクノロジ | 記憶装置 |
JP4185680B2 (ja) * | 2001-07-09 | 2008-11-26 | 株式会社ルネサステクノロジ | 記憶装置 |
DE60229137D1 (de) | 2001-07-25 | 2008-11-13 | Sony Corp | Schnittstellenvorrichtung |
JP3839288B2 (ja) * | 2001-09-12 | 2006-11-01 | 株式会社ルネサステクノロジ | メモリカード |
GB0123416D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
JP2003242470A (ja) * | 2002-02-21 | 2003-08-29 | Sony Corp | 外部接続機器及びホスト機器 |
US20040064612A1 (en) * | 2002-09-26 | 2004-04-01 | Sandisk Corporation | Method and system for using a memory card protocol inside a bus protocol |
US6917992B2 (en) * | 2002-09-30 | 2005-07-12 | Intel Corporation | Method and apparatus for efficient command queuing within a serial ATA environment |
EP1553501B1 (en) | 2002-10-16 | 2009-07-08 | Panasonic Corporation | Ic card, data transfer device, data transfer method, and data transfer method program |
US6977656B1 (en) * | 2003-07-28 | 2005-12-20 | Neomagic Corp. | Two-layer display-refresh and video-overlay arbitration of both DRAM and SRAM memories |
US8429313B2 (en) * | 2004-05-27 | 2013-04-23 | Sandisk Technologies Inc. | Configurable ready/busy control |
US7466588B2 (en) * | 2004-10-07 | 2008-12-16 | Nokia Corporation | Method for improving programming speed in memory devices |
US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
-
2005
- 2005-10-14 US US11/250,711 patent/US7565469B2/en active Active
- 2005-11-03 AT AT05799469T patent/ATE478386T1/de not_active IP Right Cessation
- 2005-11-03 EP EP05799469A patent/EP1820110B1/en active Active
- 2005-11-03 RU RU2007119309/08A patent/RU2416819C2/ru not_active IP Right Cessation
- 2005-11-03 DE DE602005023049T patent/DE602005023049D1/de active Active
- 2005-11-03 KR KR1020077013441A patent/KR100919159B1/ko active IP Right Grant
- 2005-11-03 AU AU2005305564A patent/AU2005305564B2/en active Active
- 2005-11-03 WO PCT/IB2005/003279 patent/WO2006054136A1/en active Application Filing
- 2005-11-03 CA CA2587681A patent/CA2587681C/en active Active
- 2005-11-03 BR BRPI0519042-8A patent/BRPI0519042A2/pt not_active IP Right Cessation
- 2005-11-03 JP JP2007540733A patent/JP4739349B2/ja active Active
- 2005-11-03 MX MX2007005812A patent/MX2007005812A/es active IP Right Grant
- 2005-11-03 CA CA2723056A patent/CA2723056C/en active Active
-
2008
- 2008-05-23 HK HK08105728.0A patent/HK1110971A1/xx unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202008017885U1 (de) | 2007-08-27 | 2010-09-23 | Samsung LED Co., Ltd., Suwon | Mit Weisslicht-Leuchtdioden arbeitende Oberflächenlichtquelle und Flüssigkristallanzeige-Hinterleuchtungseinheit mit einer solchen Oberflächenlichtquelle |
DE202008018053U1 (de) | 2007-08-27 | 2011-08-29 | Samsung Led Co.,Ltd. | Mit Weisslicht-Leuchtdioden arbeitende Oberflächenlichtquelle und Flüssigkristallanzeige-Hinterleuchtungseinheit mit einer solchen Oberflächenlichtquelle |
Also Published As
Publication number | Publication date |
---|---|
DE602005023049D1 (de) | 2010-09-30 |
EP1820110B1 (en) | 2010-08-18 |
EP1820110A1 (en) | 2007-08-22 |
CA2587681C (en) | 2012-01-10 |
WO2006054136A1 (en) | 2006-05-26 |
CA2587681A1 (en) | 2006-05-26 |
HK1110971A1 (en) | 2008-07-25 |
MX2007005812A (es) | 2007-07-20 |
RU2007119309A (ru) | 2008-12-27 |
AU2005305564B2 (en) | 2010-07-15 |
CA2723056C (en) | 2014-01-07 |
CA2723056A1 (en) | 2006-05-26 |
AU2005305564A1 (en) | 2006-05-26 |
JP4739349B2 (ja) | 2011-08-03 |
BRPI0519042A2 (pt) | 2008-12-23 |
US7565469B2 (en) | 2009-07-21 |
WO2006054136A8 (en) | 2007-08-02 |
RU2416819C2 (ru) | 2011-04-20 |
JP2008521080A (ja) | 2008-06-19 |
US20060103948A1 (en) | 2006-05-18 |
KR100919159B1 (ko) | 2009-09-28 |
ATE478386T1 (de) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100919159B1 (ko) | 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 | |
CN106874224B (zh) | 自动搬运且适应器件的多线SPI-Flash控制器 | |
US6901457B1 (en) | Multiple mode communications system | |
CN100464318C (zh) | 一种实现高效dma传输的dma控制器及传输方法 | |
JP2008521080A5 (ko) | ||
JP2002232508A (ja) | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 | |
CN115858431A (zh) | 数据传输控制方法、控制器及电子设备 | |
KR100958850B1 (ko) | 플래시 메모리의 작동을 모니터링하기 위한 디바이스 및방법 | |
KR101630599B1 (ko) | 시스템 성능 향상을 위한 제어 로직을 구비한 직렬 주변기기 인터페이스 및 그 구동 방법 | |
US7831755B2 (en) | Method and system for interfacing a plurality of memory devices using an MMC/SD protocol | |
EP3382567B1 (en) | Multiple storage devices implemented using a common connector | |
US7840722B2 (en) | Method for receiving data over an SDIO interface and device using the same | |
CN110990310B (zh) | 一种设备端sd控制器、控制方法及电子设备 | |
US8510485B2 (en) | Low power digital interface | |
US20070131767A1 (en) | System and method for media card communication | |
CN116192624A (zh) | 通信接口的配置方法和通信接口 | |
CN100527113C (zh) | 多媒体卡接口方法、计算机程序产品和装置 | |
KR101345437B1 (ko) | 칩들간의 통신을 위한 인터페이스 장치 및 방법 | |
EP0382342A2 (en) | Computer system DMA transfer | |
CN111124987B (zh) | 一种基于pcie的数据传输控制系统和方法 | |
CN101853230B (zh) | 一种引脚数据传输方法 | |
KR20070081981A (ko) | 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치 | |
CN118035157A (zh) | 串行外设接口系统控制方法、芯片、介质以及装置 | |
CN114925013A (zh) | 一种基于cpld的i2c信号透传方法、设备及介质 | |
CN112069085A (zh) | 双模式闪存控制器和双模式存储器通信的系统、方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130912 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140911 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150911 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160908 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190916 Year of fee payment: 11 |