KR20070086197A - 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 - Google Patents

멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 Download PDF

Info

Publication number
KR20070086197A
KR20070086197A KR1020077013441A KR20077013441A KR20070086197A KR 20070086197 A KR20070086197 A KR 20070086197A KR 1020077013441 A KR1020077013441 A KR 1020077013441A KR 20077013441 A KR20077013441 A KR 20077013441A KR 20070086197 A KR20070086197 A KR 20070086197A
Authority
KR
South Korea
Prior art keywords
unit
signal line
data
data block
host
Prior art date
Application number
KR1020077013441A
Other languages
English (en)
Other versions
KR100919159B1 (ko
Inventor
킴모 밀리
자니 히보넨
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36385977&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20070086197(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20070086197A publication Critical patent/KR20070086197A/ko
Application granted granted Critical
Publication of KR100919159B1 publication Critical patent/KR100919159B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Stored Programmes (AREA)
  • Communication Control (AREA)
  • Read Only Memory (AREA)
  • Computer And Data Communications (AREA)

Abstract

본원에는 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법이 개시되어 있으며, 상기 통신 방법은, n>1일 경우에, n-블록 데이터 전송을 개시하는 단계; 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 한다.

Description

멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물 및 장치{Multimedia card interface method, computer program product and apparatus}
본 발명의 대표적인 실시예들은 일반적으로 기술하면 메모리 장치들을 포함하는 착탈식 메모리 모듈들에 관한 것이며, 더 구체적으로 기술하면 멀티미디어 카드(MultiMediaCard; MMC)로서 알려져 있는 것과 시큐어 디지털(Secure Digital; SD) 메모리 카드로서 알려져 있는 것과 같지만 이들에 국한되지 않는 착탈식 메모리 모듈들에 대한 인터페이스들에 관한 것이다.
멀티미디어 카드(MMC)와 같은 착탈식 메모리 모듈들에 있어서, 예를 들면 데이터 프로그래밍에 관련하여 통화중 신호가 정의되어 있다. 상기 통화중 신호는 상기 MMC로부터 호스트 장치로 출력되고 이러한 경우에 "다음 데이터를 위한 버퍼 준비(buffer ready for next data)"를 나타내는데 사용된다. 소거 커맨드는 또한 상기 통화중 신호를 사용하지만, 이러한 경우에 상기 소거 커맨드는 "소거 통화중(erase busy)"을 나타낸다. 핀 개수를 보존하기 위해 단지 하나의 통화중 신호 라인이 존재하는 것이 일반적이기 때문에, 상기 통화중 신호의 사용은 융통성이 없다.
MMC 위원회(MMC Association; MMCA) 시스템에서의 통화중 신호에 대한 현재 의 정의는 데이터가 블록 단위로, 예를 들면 16k 바이트 블록 단위로 전송되는 방식으로 상기 호스트 장치의 소프트웨어 계층들이 구현되는 것이 전형적이라는 사실을 기반으로 한다. 따라서, 소위 다수의 블록 기록 커맨드를 사용하는 것이 실용적인데, 그 이유는 MMC 인터페이스를 통해 전송되는 하나의 데이터 블록이 단지 (MMC 블록이 512 바이트인 것이 전형적인) 호스트 장치의 블록 사이즈의 일부분이기 때문이다. 상기 통화중 신호의 의미가 현재 데이터 전송 경우에 대하여 "버퍼 준비(buffer ready)"이기 때문에, 상기 호스트는 버퍼들의 상태를 폴링하지 않고서도 다수의 512 바이트 데이터 블록을 상기 MMC에 전송할 수 있다.
그러나, 현재 특정된 바와 같이 마지막 블록(예컨대, 총 16k 바이트 블록의 마지막 512 바이트 블록)이 전송된 후에 상기 호스트가 전송될 새로운 블록들이 없기 때문에 이와 관련되는 "프로그래밍 준비" 상태 신호를 폴링하기 시작하여야 한다는 점에서 문제가 생긴다. 호스트가 프로그램 준비 상태 신호를 폴링할 필요가 있다는 것은 호스트의 처리 능력을 비효율적으로 사용하는 것이다.
본 발명의 대표적인 실시예들에 의하면, 위에서 언급한 문제 및 기타 문제가 극복되며 다른 이점들이 실현된다.
제1 실시태양에서, 본 발명은 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 방법을 제공한다. 상기 인터페이스 방법은, 상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키는 단계; 상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 단계; 제1 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하고 그에 응답하여 상기 제1 유닛으로부터 제2 정보를 상기 신호 라인으로 구동시키는 단계; 상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 단계; 및 제2 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하는 단계를 포함하는 것을 특징으로 한다.
제2 실시태양에서, 본 발명은 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물을 제공한다. 상기 동작은, 상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키는 동작; 상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 동작; 제1 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하며 그에 응답하여 상기 제1 유닛으로부터 상기 제2 정보를 상기 신호 라인으로 구동시키는 동작; 상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 동작; 및 제2 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하는 동작을 포함한다.
제3 실시태양에서, 본 발명은 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 장치를 제공한다. 본 실시예에 있어서, 상기 인터페이스 장치는 상기 신호 라인에 연결된 상기 제1 유닛의 드라이버 및 상기 신호 라인에 연결된 상기 제1 유닛의 수신기를 포함한다. 상기 드라이버는 상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키도록 동작될 수 있으며, 상기 수신기는 상기 제2 유닛으로부터 구동된 신호 라인의 상태 변경을 수신하도록 동작될 수 있다. 상기 제1 유닛의 제어기는 상기 제1 정보를 구동시킨 후에 제1 의미를 갖고 상기 제1 유닛으로부터 상기 신호 라인을 통해 제2 정보를 상기 제2 유닛으로 구동시킨 후에 제2 의미를 갖도록 상기 신호 라인의 상태 변경을 해석하도록 동작될 수 있다. 상기 제1 유닛은 호스트를 포함할 수 있으며 상기 제2 유닛은 메모리 카드를 포함할 수 있다.
제4 실시태양에서, 본 발명은 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 장치를 제공한다. 본 실시예에 있어서, 상기 인터페이스 장치는 상기 신호 라인에 연결된 상기 제1 유닛의 드라이버 및 상기 신호 라인에 연결된 제1 유닛의 수신기를 포함한다. 상기 수신기는 상기 제2 유닛으로부터 상기 신호 라인을 통해 제1 정보를 수신하도록 동작될 수 있으며 상기 드라이버는 상기 제2 유닛으로 상기 신호 라인의 상태 변경을 구동시키도록 동작될 수 있다. 상기 제1 유닛의 제어기는 상기 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 제1 의미를 갖게 하고 상기 제2 유닛으로부터 상기 신호 라인을 통해 제2 정보를 수신한 후에 제2 의미를 갖게 한다. 상기 제1 유닛은 메모리 카드를 포함할 수 있으며 상기 제2 유닛은 호스트를 포함할 수 있다.
제5 실시태양에서, 본 발명은 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법을 제공한다. 상기 통신 방법은, n>1일 경우에, n-블록 데이터 전송을 개시하는 단계; 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 한다.
제6 실시태양에서, 본 발명은 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물을 제공한다. 상기 동작은, n>1일 경우에, n-블록 데이터 전송을 개시하는 동작; 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 동작; 및 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 동작을 포함한다.
제7 실시태양에서, 본 발명은 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 장치를 제공한다. 상기 통신 장치는, n>1일 경우에, n-블록 데이터 전송을 개시하는 제어기를 포함한다. 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 제2 유닛이 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는 상태 신호를 제어하고, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그램의 종료를 상기 제1 유닛에 알려주도록 상기 제2 유닛이 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어한다.
다른 한 동작 모드에 의하면, 본 발명의 실시예들은 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법, 컴퓨터 프로그램 생성물 및 장치를 포함한다. 상기 통신 방법은, n>1일 경우에, n-블록 데이터 전송을 개시하는 단계;상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛으로 송신 중지 커맨드를 전송하고, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 대표적인 실시예들에 대한 위에서 언급한 실시태양 및 다른 실시태양은 이하의 상세한 설명을 첨부도면들과 연관지어 고려하면 자명해질 것이다.
도 1은 제1 유닛으로서 버스를 통해 제2 유닛에 연결된 제1 유닛을 보여주는 블록도이다.
도 2는 본 발명의 동작을 보여주는 대표적인 파형도이다.
도 1에는 데이터(Data0) 라인(5)과 연관된 통화중 신호(busy signal; 4)를 포함하는 버스(3)에 의해 메모리 카드(2)(예컨대, MMC)와 같은 제2 유닛에 접속된 호스트(1)와 같은 제1 유닛이 도시되어 있다. 또한 도 1에는 상기 호스트(1)가 상기 메모리 카드(2)에 커맨드들을 공급하는 커맨드(CMD) 라인(6), 및 클록(CLK) 라인(7)이 도시되어 있다. 일반적으로, 상기 버스(3)는 다중 용도 또는 다중 모드의 통화중 신호(4)를 제공하기 위해 본 발명의 실시예들에 따라 수정된 것 외에도, 2003년 "멀티미디어 카드, 시스템 사양, 버전 3.31, MMCA 기술 위원회(The MultiMediaCard, System Specification, Version 3.31, MMCA Techical Committee)"로서 정의된 것과 호환될 수 있다. 그러나, 여기서 이해하여야 할 점은 본 발명의 실시예들이 단지 MMC-호환 카드들, 인터페이스들 및 버스들과 함께 사용하는 데에만 국한되는 것으로 해석되어선 안 된다는 것이다.
상기 호스트(1)는 상기 메모리 카드(2)의 사용을 수용할 수 있는, 셀룰러 전화, 또는 디지털 카메라, 또는 PC, 또는 임의의 적합한 장치일 수 있다. 상기 호스트(1)는 상기 데이터 신호 라인(5)에 연결된, 드라이버(1A) 및 수신기(1B), 및 상기 드라이버(1A) 및 상기 수신기(1B)에 연결되며 본 발명의 교시들에 따라 동작될 수 있는 제어 로직(1C)을 포함하는 것으로 가정된 것이다. 상기 메모리 카드(2)는 상기 데이터 신호 라인(5)에 연결된, 드라이버(2A) 및 수신기(2B), 및 상기 드라이버(2A) 및 상기 수신기(2B)에 연결되며 본 발명의 교시들에 따라 또한 동작될 수 있는 제어 로직(2C)을 포함하는 것으로 가정된 것이다.
본 발명의 대표적인 실시예들은 커맨드 실행시 상기 통화중 신호(4)의 의미를 변경하는 기능을 제공한다. MMC 데이터 전송 동작의 경우에, 이것이 의미하는 것은 전송된 첫 번째 데이터 블록들에 대하여 상기 통화중 신호(4)가 사용되고 현재 정의되어 있는 바와 같이(즉, "버퍼 통화중/준비(buffer busy/ready)"와 같이) 상기 호스트(1)에 의해 해석되지만, 마지막 데이터 블록에 대하여 상기 통화중 신호(4)가 "프로그래밍 통화중/준비(programming busy/ready)"로서 해석된다는 것을 의미한다. 여기서 유념해야 할 점은 데이터 전송시 상기 MMC(2) 내에서 진행하는 데이터 프로그래밍이 존재할 수 있다는 것이다. 따라서, 상기 "프로그래밍 통화중/준비" 상태 신호는 상기 메모리 카드(2)의 내부 프로그래밍이 완료될 때를 상기 호스트(1)에 알려주는데 사용된다.
본 발명의 바람직한 실시예들을 사용하면, 상기 호스트(1)가 상기 MMC(2)의 내부 "프로그램 통화중/준비" 상태 신호를 폴링(polling)하여, 호스트 인터페이 스(IF) 자원들을 보존할 필요가 전혀 없다. 그 대신에, 상기 호스트(1)는 완전한 데이터 전송을 위해 더 효율적인 통화중 신호 기반 인터럽트 구동 동작 모드를 계속해서 사용할 수 있다. 그 외에도, 본 발명의 실시예들의 사용이 의미하는 것은 (폴링 동작을 타이밍하는데 사용되는 것과 같은) 소프트웨어 타이머들이 더 적게 필요함으로써, 상기 구현을 단순화시킨다는 것을 의미한다. 또한 본 발명의 실시예들의 사용이 의미하는 것은 성능 향상들이 실현될 수 있으며; 백워드 및 포워드 호환이 가능해지고; 그리고 병렬적 처리 구현 사용이 효율적인 방식으로 가능해진다는 것을 의미한다.
2가지의 대표적인 동작 모드가 지금부터 설명될 것이다. 여기서 이해하여야 할 점은 본 발명의 실시예들의 사용에 의해 가능해지는 단지 2가지의 동작 모드보다 많이 존재한다는 것이다.
제1 동작 모드는 다수의 블록 기록으로서 언급된다. MMC-호환가능 동작의 경우에, 커맨드 시퀀스는 다음과 같다.
CMD16(Set_Block_Length);
CMD23(Set_Block_Count); 이러한 정보로부터 상기 MMC 2는 어느 데이터 블록이 마지막 블록인지를 결정할 수 있음; 그리고
CMD24(Write_Block); 다수의 데이터 블록 기록.
그리고나서, 이러한 커맨드 시퀀스 다음에는 상기 데이터 라인(5) 상의 데이터 블록들이 상기 MMC(2)에 전송된다. 모든 데이터 블록 사이에는 상기 데이터 라인(5) 상의 통화중 신호가 존재한다. 이러한 경우에 통화중의 의미는 "버퍼 통화중 /준비(buffer busy/ready)"이다. 통화중 신호가 디어서트(deassert)되면(고(high) 레벨로 되면) 곧바로 상기 호스트(1)가 다음 데이터 블록을 상기 MMC(2)에 전송할 수 있다. 위에서 언급한 바와 같이, 데이터 전송시 상기 MMC(2) 내에서 진행하는 데이터 프로그래밍이 존재할 수 있다. 본 발명의 한 실시태양에 의하면 상기 MMC(2)가 마지막 데이터 블록을 수신한 후에 상기 MMC(2)가 상기 통화중 신호(4)의 의미를 "프로그래밍 통화중/준비"로 변경시킨다. 이것이 의미하는 것은 상기 호스트(1)가 상기 MMC(2)의 프로그래밍 상태를 폴링하기 시작할 필요가 없고, 그 대신에 또한 이러한 액세스 단계에서 통화중 인터럽트를 계속해서 대기할 수 있다는 것을 의미한다.
그러나, 상기 통화중 인터럽트의 발생은 상기 호스트(1)에 의해 "프로그래밍 준비" 상태 표시의 발생으로서 해석된다.
제2 동작 모드는 개방형(open ended) 다중 블록 기록으로서 언급된다. MMC-호환가능 동작에 대하여 커맨드 시퀀스는 다음과 같다.
CMD16(Set_Block_Length);
CMD25(Write_Multiple_Block);
데이터 라인(5) 상의 데이터 블록들의 전송; 및
CMD12(Stop_Transmission); 이러한 정보로부터 상기 MMC(2)는 마지막 데이터 블록이 이미 전송되었음을 알게 됨.
모든 데이터 블록 마다 상기 데이터 라인(5) 상에 발생하는 통화중 신호가 존재한다. 이러한 경우에 통화중의 의미는 "버퍼 통화중/준비"이다. 상기 통화중 신호가 디어서트되면 곧바로 상기 호스트(1)가 다음 데이터 블록을 MMC(2)에 전송할 수 있다. 상기 데이터 전송시 상기 MMC(2) 내에서 진행하는 데이터 프로그래밍이 존재할 수 있다. 본 발명의 한 실시태양에 의하면, 상기 MMC(2)가 중지 커맨드(CMD(12))를 수신한 다음에는 상기 MMC(2)가 다시 통화중 신호를 설정하지만, 이러한 경우에 상기 통화중 신호(4)의 의미는 다시 "프로그래밍 통화중/준비"이다.
여기서 알 수 있는 점은 상기 CMD(12)가 상기 MMC(2)에 전송될 수 있는 가능한 타임슬롯이 여러 개 존재하며 이러한 것들이 상기 통화중 신호(4)의 의미 및 해석에 영향을 줄 수 있다는 것이다.
도 2는 CMD23(Set_Block_Count) 및 CMD25(Write_Multiple_Block)이 CMD 신호 라인(6) 상에 전송되는 동작 모드를 예시하며 첫 번째 및 마지막 데이터 블록을 전송하는 데이터 라인(5), 및 "버퍼 통화중/준비" 및 "프로그래밍 통화중/준비" 중 하나를 나타내며 상기 메모리 카드(2)에 의해 구동되는 듀얼-모드 통화중 신호(4)의 사용을 보여주는 파형도이다.
변형 실시예로서 개별 통화중 라인들은 다른 타입들의 상태 표시들(예를 들면, 이 경우에는 버퍼 상태 및 프로그래밍 상태)용으로 사용될 수 있다. 그러나, 이러한 접근 방법은 더 많은 물리적 핀들을 필요로 하며, 백워드 호환이 가능하지 않다.
상기 통화중 신호(4)에 대한 기존의 사용들과 대비하여 볼 때, 본 발명의 실시태양들에 의하면, 상기 통화중 신호(4)의 의미가 동일한 커맨드(예컨대, 다중 블록 기록) 내에서 그리고 전송된 데이터 블록들 간에 변경된다.
본 발명의 대표적인 실시예들의 범위 내에서 상기 호스트(1)는 통화중 신호의 동작 모드를 선택하도록 상기 MMC(2)를 프로그램하는 것이 가능하다. 예를 들면, 파워-온 리세트시 상기 MMC(2)는 통화중 신호의 종래의 사용으로 디폴트할 수 있고 그리고나서 상기 통화중 신호(예컨대, 버퍼 통화중/준비 및 프로그래밍 통화중/준비)의 다중 모드 사용을 통해 동작하도록 상기 호스트(1)에 의해 프로그램될 수 있다. 변형적으로는, 파워-온 동작 모드는 통화중 신호의 다중 모드 사용이도록 정의될 수 있고, 그리고나서 상기 호스트(1)는 종래의 통화중/준비 신호를 채용하도록 상기 MMC(2)를 프로그램할 수 있다.
이때, 한 실시태양에서, 본 발명의 실시예들은 상기 메모리 카드(2)를 제공하며 상기 메모리 카드(2)는 상기 데이터 신호 라인(5)을 포함하는 버스(3)를 통해 상기 호스트(1)에 연결하기 위한 버스 인터페이스를 포함한다. 상기 버스 인터페이스는 상기 데이터 신호 라인에 연결된 드라이버(2A) 및 상기 데이터 신호 라인(5)에 또한 연결된 수신기(2B)를 포함한다. 상기 수신기(2B)는 상기 호스트(1)로부터 상기 데이터 신호 라인(5)을 통해 제1 정보를 수신하도록 동작될 수 있다. 상기 드라이버(2A)는 상기 호스트(1)로 상기 데이터 신호 라인(5)의 상태 변경을 (상기 통화중 신호(4)의 천이로서) 구동하도록 동작될 수 있다. 상기 메모리 카드(2)는 상기 드라이버(2A)에 그리고 상기 수신기(2B)에 연결되고 상기 데이터 신호 라인(5)의 상태 변경이 상기 제1 정보를 수신한 후에 제1 의미(예컨대, "버퍼 통화중/준비")를 갖게 하고 상기 호스트(1)로부터 상기 데이터 신호 라인(5)을 통해 제2 정보를 수신한 후에 제2 의미(예컨대, "프로그래밍 통화중/준비")를 갖게 하도록 동 작될 수 있는 제어 로직 또는 제어기(2C)를 더 포함한다.
상기 버스(3)는 상기 커맨드 신호 라인(6)을 더 포함하고, 상기 제어기(2C)는 상기 호스트(1)로부터 상기 커맨드 신호 라인(6)을 통해 수신된 적어도 하나의 커맨드에 응답하여 상기 데이터 신호 라인(5)의 상태 변경이 상기 제1 정보를 수신 후에 상기 제1 의미를 갖게 하고 상기 호스트(1)로부터 상기 데이터 신호 라인(5)을 통해 제2 정보를 수신한 후에 상기 제2 의미를 갖게 한다.
상기 제어기(2C)는 상기 호스트(1)로부터 수신된 프로그래밍에 응답하여 상기 제1 정보를 수신한 후에 제1 의미를 갖거나 상기 호스트로부터 상기 데이터 신호 라인을 통해 상기 제2 정보를 수신한 후에 상기 제2 의미를 갖도록, 또는 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖고 또한 상기 호스트(1)로부터 상기 데이터 신호 라인(5)을 통해 상기 제2 정보를 수신한 후에 상기 제1 의미를 갖도록 상기 데이터 신호 라인(5)의 상태 변경의 의미를 결정할 수 있다.
위에서 언급한 내용은 대표적이며 비-제한적인 예들을 통해 현재 본 발명자들이 본 발명을 구현하려고 계획한 최선의 방법 및 장치에 대한 완전하고 유익한 설명을 제공한 것이다. 그러나, 위에서 언급한 내용을 첨부된 도면들 및 첨부된 청구범위와 연관지어 고려해 보면 여러 변경 및 개조가 당업자에게 자명해질 것이다.
변형 실시예들 중 단지 몇몇 예들로서, 다른 유사 또는 등가의 신호 프로토콜들 및 모듈 타입들의 사용이 당업자에 의해 시도될 수 있다. 또한, 상기 통화중 신호(4)가 단일의 데이터 전송 커맨드 동안 2가지보다 많은 의미들을 가정하도록 이루어질 수 있다. 일례로서, 3개의 데이터 블록을 전송할 경우에, 상기 통화중 신 호(4)는 상기 제1 데이터 블록이 전송된 후에 제1 의미를 지닐 수도 있고, 상기 제2 데이터 블록이 전송된 후에 제2 의미를 지닐 수도 있으며, 그리고 상기 제3 데이터 블록이 전송된 후에 제3 의미를 지닐 수도 있다. 또한 이와 관련하여, 상기 통화중 신호는 다중 위상 커맨드의 실행시 복수 개의 다른 상태들을 나타내는데 사용될 수 있다. 예를 들면, 커맨드 라인으로부터 소거될 주소(들)가 전송되고, 첫 번째 주소(들)가 수신된 후에 부가적인 주소(들)가 전송될 수 있다는 것을 나타내고, 소거될 마지막 주소(들)가 전송된 후에 상기 통화중 신호(4)가 소거 상태를 나타내는 다중 단계 소거 커맨드의 사용을 가정하기로 한다.
그러나, 본 발명의 교시들의 그러한 모든 유사한 변형들이 여전히 본 발명의 실시예들의 범위 내에 속하게 된다.
더욱이, 본 발명의 대표적인 실시예들의 특징들 중 몇몇 특징이 다른 특징들의 대응하는 사용 없이 유리하게 사용될 수 있다. 이 때문에, 위에서 언급한 설명은 본 발명의 원리들, 교시들 및 실시예들을 단지 예시한 것으로 고려되어야 하며 본 발명의 원리들, 교시들 및 실시예들을 제한하는 것으로 고려되어선 안 된다.

Claims (33)

  1. 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 방법에 있어서,
    상기 인터페이스 방법은,
    상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키는 단계;
    상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 단계;
    제1 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하고 그에 응답하여 상기 제1 유닛으로부터 제2 정보를 상기 신호 라인으로 구동시키는 단계;
    상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 단계; 및
    제2 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하는 단계를 포함하는 것을 특징으로 하는 인터페이스 방법.
  2. 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물에 있어서,
    상기 동작은,
    상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키는 동작;
    상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 동작;
    제1 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하며 그에 응답하여 상기 제1 유닛으로부터 상기 제2 정보를 상기 신호 라인으로 구동시키는 동작;
    상태 변경을 초래하도록 상기 제2 유닛으로부터 상기 신호 라인을 구동시키는 동작; 및
    제2 의미를 갖도록 상기 제1 유닛에서 상기 신호 라인의 상태 변경을 해석하는 동작을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  3. 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 장치에 있어서, 상기 인터페이스 장치는 상기 신호 라인에 연결된 상기 제1 유닛의 드라이버 및 상기 신호 라인에 연결된 상기 제1 유닛의 수신기로서, 상기 드라이버는 상기 제1 유닛으로부터 상기 신호 라인을 통해 제1 정보를 상기 제2 유닛으로 구동시키도록 동작될 수 있으며, 상기 수신기는 상기 제2 유닛으로부터 구동된 신호 라인의 상태 변경을 수신하도록 동작될 수 있는, 상기 제1 유닛의 드라이버 및 상기 제1 유닛의 수신기; 및 상기 제1 정보를 구동시킨 후에 제1 의미를 갖고 상기 제1 유닛으로부터 상기 신호 라인을 통해 제2 정보를 상기 제2 유닛으로 구동시킨 후에 제2 의미를 갖도록 상기 신호 라인의 상태 변경을 해석하는 상기 제1 유닛의 제어기를 포함하는 것을 특징으로 하는 인터페이스 장치.
  4. 제3항에 있어서, 상기 제1 유닛은 호스트를 포함하며 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 인터페이스 장치.
  5. 신호 라인을 포함하는 버스를 통해 제1 유닛을 제2 유닛에 인터페이스하는 장치에 있어서, 상기 인터페이스 장치는 상기 신호 라인에 연결된 상기 제1 유닛의 드라이버 및 상기 신호 라인에 연결된 상기 제1 유닛의 수신기로서, 상기 수신기는 상기 제2 유닛으로부터 상기 신호 라인을 통해 제1 정보를 수신하도록 동작될 수 있으며, 상기 드라이버는 상기 제2 유닛으로 상기 신호 라인의 상태 변경을 구동시키도록 동작될 수 있는 상기 제1 유닛의 드라이버 및 상기 제1 유닛의 수신기; 및 상기 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 제1 의미를 갖게 하고 상기 제2 유닛으로부터 상기 신호 라인을 통해 제2 정보를 수신한 후에 제2 의미를 갖게 하는 상기 제1 유닛의 제어기를 포함하는 것을 특징으로 하는 인터페이스 장치.
  6. 제5항에 있어서, 상기 제1 유닛은 메모리 카드를 포함하며 상기 제2 유닛은 호스트를 포함하는 것을 특징으로 하는 인터페이스 장치.
  7. 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법에 있어서,
    상기 통신 방법은,
    n>1일 경우에, n-블록 데이터 전송을 개시하는 단계;
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  8. 제7항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 방법.
  9. 제7항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 방법.
  10. 제7항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 상기 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 방법.
  11. 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물에 있어서,
    상기 동작은,
    n>1일 경우에, n-블록 데이터 전송을 개시하는 동작;
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 동작; 및
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 동작을 포함하는 것을 특징으로 하 는 컴퓨터 프로그램 생성물.
  12. 제11항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  13. 제11항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  14. 제11항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  15. 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 장치에 있어서, 상기 통신 장치는, n>1일 경우에, n-블록 데이터 전송을 개시하는 제어기를 포함하며, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 제2 유닛이 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는 상태 신호를 제어하고, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록에 대하여 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그램의 종료를 상기 제1 유 닛에 알려주도록 상기 제2 유닛이 n번째 데이터 블록 다음의 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 것을 특징으로 하는 통신 장치.
  16. 제15항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 장치.
  17. 제15항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 장치.
  18. 제15항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 장치.
  19. 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 방법에 있어서,
    상기 통신 방법은,
    n>1일 경우에, n-블록 데이터 전송을 개시하는 단계;
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 단계; 및
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛에 송신 중지 커맨드를 전송하고, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  20. 제19항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 방법.
  21. 제19항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하고, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 방법.
  22. 제19항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 방법.
  23. 컴퓨터 판독가능 매체에 포함된 컴퓨터 프로그램 생성물로서, 제1 유닛으로 부터 버스를 통해 데이터를 제2 유닛으로 통신하는 동작을 수행하는 프로그램 명령어들을 포함하는 컴퓨터 프로그램 생성물에 있어서,
    상기 동작은,
    n>1일 경우에, n-블록 데이터 전송을 개시하는 동작;
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는, 상기 제2 유닛에 의해 생성되는 상태 신호를 제어하는 동작; 및
    상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛에 송신 중지 커맨드를 전송하며, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 동작을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  24. 제23항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  25. 제23항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  26. 제23항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 컴퓨터 프로그램 생성물.
  27. 제1 유닛으로부터 버스를 통해 데이터를 제2 유닛으로 통신하는 장치에 있어서,
    상기 통신 장치는,
    n>1일 경우에, n-블록 데이터 전송을 개시하는 제어기를 포함하며, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 제1의 n-1개의 데이터 블록에 대하여, 상기 제1 유닛이 다음 데이터 블록을 전송할 수 있을 때를 상기 제1 유닛에 알려주도록 상기 제2 유닛이 상기 n-1개의 데이터 블록 중 각각의 데이터 블록 다음의 버퍼 통화중/준비 상태 신호일 수 있는 상태 신호를 제어하고, 상기 제1 유닛으로부터 상기 제2 유닛으로 전송된 n번째 데이터 블록 다음에, 상기 제2 유닛에 송신 중지 커맨드를 전송하며, 내부 프로그래밍이 존재한다면 상기 제2 유닛에 의한 내부 프로그래밍의 종료를 상기 제1 유닛에 알려주도록 프로그래밍 통화중/준비 상태 신호일 수 있는 상기 상태 신호를 제어하는 것을 특징으로 하는 통신 장치.
  28. 제27항에 있어서, 상기 제1 유닛은 호스트를 포함하며, 상기 제2 유닛은 메모리 모듈을 포함하는 것을 특징으로 하는 통신 장치.
  29. 제27항에 있어서, 상기 제1 유닛은 셀룰러 전화를 포함하며, 상기 제2 유닛은 메모리 카드를 포함하는 것을 특징으로 하는 통신 장치.
  30. 제27항에 있어서, 상기 제1 유닛은 인터럽트 구동 동작 모드시 n개의 데이터 블록 중 각각의 데이터 블록 다음에 상기 상태 신호를 수신하는 것을 특징으로 하는 통신 장치.
  31. 데이터 신호 라인을 포함하는 버스를 통해 호스트에 연결하기 위한 버스 인터페이스를 포함하는 메모리 카드에 있어서, 상기 메모리 카드는, 상기 데이터 신호 라인에 연결된 상기 메모리 카드의 드라이버 및 상기 데이터 신호 라인에 연결된 상기 메모리 카드의 수신기를 포함하며, 상기 수신기는 상기 호스트로부터 상기 데이터 신호 라인을 통해 제1 정보를 수신하도록 동작될 수 있으며, 상기 드라이버는 상기 호스트로 상기 데이터 신호 라인의 상태 변경을 구동하도록 동작될 수 있고, 상기 메모리 카드는, 상기 드라이버 및 상기 수신기에 연결된 제어기로서, 상기 데이터 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 제1 의미를 갖게 하고 상기 호스트로부터 상기 데이터 신호 라인을 통해 제2 정보를 수신한 후에 제2 의미를 갖게 하도록 동작될 수 있는 제어기를 더 포함하는 것을 특징으로 하는 메모리 카드.
  32. 제31항에 있어서, 상기 버스는 커맨드 신호 라인을 더 포함하며, 상기 제어기는 상기 호스트로부터 상기 커맨드 신호 라인을 통해 수신된 적어도 하나의 커맨드에 응답하여 상기 데이터 신호 라인의 상태 변경이 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖게 하며 상기 호스트로부터 상기 데이터 신호 라인을 통해 제2 정보를 수신한 후에 상기 제2 의미를 갖게 하는 것을 특징으로 하는 메모리 카드.
  33. 제31항에 있어서, 상기 제어기는 상기 호스트로부터 수신된 프로그래밍에 응답하여 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖거나 상기 호스트로부터 상기 데이터 신호 라인을 통해 상기 제2 정보를 수신한 후에 상기 제2 의미를 갖도록 또는 상기 제1 정보를 수신한 후에 상기 제1 의미를 갖고 또한 상기 호스트로부터 상기 데이터 신호 라인을 통해 상기 제2 정보를 수신한 후에 상기 제1 의미를 갖도록 상기 데이터 신호 라인의 상태 변경의 의미를 결정하는 것을 특징으로 하는 메모리 카드.
KR1020077013441A 2004-11-17 2005-11-03 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 KR100919159B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US62909804P 2004-11-17 2004-11-17
US60/629,098 2004-11-17
US11/250,711 US7565469B2 (en) 2004-11-17 2005-10-14 Multimedia card interface method, computer program product and apparatus
US11/250,711 2005-10-14

Publications (2)

Publication Number Publication Date
KR20070086197A true KR20070086197A (ko) 2007-08-27
KR100919159B1 KR100919159B1 (ko) 2009-09-28

Family

ID=36385977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013441A KR100919159B1 (ko) 2004-11-17 2005-11-03 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치

Country Status (13)

Country Link
US (1) US7565469B2 (ko)
EP (1) EP1820110B1 (ko)
JP (1) JP4739349B2 (ko)
KR (1) KR100919159B1 (ko)
AT (1) ATE478386T1 (ko)
AU (1) AU2005305564B2 (ko)
BR (1) BRPI0519042A2 (ko)
CA (2) CA2587681C (ko)
DE (1) DE602005023049D1 (ko)
HK (1) HK1110971A1 (ko)
MX (1) MX2007005812A (ko)
RU (1) RU2416819C2 (ko)
WO (1) WO2006054136A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202008017885U1 (de) 2007-08-27 2010-09-23 Samsung LED Co., Ltd., Suwon Mit Weisslicht-Leuchtdioden arbeitende Oberflächenlichtquelle und Flüssigkristallanzeige-Hinterleuchtungseinheit mit einer solchen Oberflächenlichtquelle

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565469B2 (en) * 2004-11-17 2009-07-21 Nokia Corporation Multimedia card interface method, computer program product and apparatus
US20080082750A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Methods of communicating to, memory modules in a memory channel
JP2009086988A (ja) * 2007-09-28 2009-04-23 Toshiba Corp メモリカード
US8200864B1 (en) * 2010-03-02 2012-06-12 Amazon Technologies, Inc. Pre-defined multiblock transfers
US8843692B2 (en) * 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
US9552206B2 (en) * 2010-11-18 2017-01-24 Texas Instruments Incorporated Integrated circuit with control node circuitry and processing circuitry
US10122889B1 (en) 2017-05-08 2018-11-06 Bank Of America Corporation Device for generating a resource distribution document with physical authentication markers
TWI709858B (zh) * 2017-12-28 2020-11-11 慧榮科技股份有限公司 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134819B2 (ja) 1997-06-04 2001-02-13 ソニー株式会社 データ処理装置
US7003593B2 (en) * 1997-12-17 2006-02-21 Src Computers, Inc. Computer system architecture and memory controller for close-coupling within a hybrid processing system utilizing an adaptive processor interface port
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
EP1073006A1 (en) * 1999-07-26 2001-01-31 Molex Incorporated Chip card ejector system
US7243185B2 (en) * 2004-04-05 2007-07-10 Super Talent Electronics, Inc. Flash memory system with a high-speed flash controller
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Icカード
JP3865629B2 (ja) * 2001-07-09 2007-01-10 株式会社ルネサステクノロジ 記憶装置
JP4185680B2 (ja) * 2001-07-09 2008-11-26 株式会社ルネサステクノロジ 記憶装置
DE60229137D1 (de) 2001-07-25 2008-11-13 Sony Corp Schnittstellenvorrichtung
JP3839288B2 (ja) * 2001-09-12 2006-11-01 株式会社ルネサステクノロジ メモリカード
GB0123416D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
JP2003242470A (ja) * 2002-02-21 2003-08-29 Sony Corp 外部接続機器及びホスト機器
US20040064612A1 (en) * 2002-09-26 2004-04-01 Sandisk Corporation Method and system for using a memory card protocol inside a bus protocol
US6917992B2 (en) * 2002-09-30 2005-07-12 Intel Corporation Method and apparatus for efficient command queuing within a serial ATA environment
EP1553501B1 (en) 2002-10-16 2009-07-08 Panasonic Corporation Ic card, data transfer device, data transfer method, and data transfer method program
US6977656B1 (en) * 2003-07-28 2005-12-20 Neomagic Corp. Two-layer display-refresh and video-overlay arbitration of both DRAM and SRAM memories
US8429313B2 (en) * 2004-05-27 2013-04-23 Sandisk Technologies Inc. Configurable ready/busy control
US7466588B2 (en) * 2004-10-07 2008-12-16 Nokia Corporation Method for improving programming speed in memory devices
US7565469B2 (en) * 2004-11-17 2009-07-21 Nokia Corporation Multimedia card interface method, computer program product and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202008017885U1 (de) 2007-08-27 2010-09-23 Samsung LED Co., Ltd., Suwon Mit Weisslicht-Leuchtdioden arbeitende Oberflächenlichtquelle und Flüssigkristallanzeige-Hinterleuchtungseinheit mit einer solchen Oberflächenlichtquelle
DE202008018053U1 (de) 2007-08-27 2011-08-29 Samsung Led Co.,Ltd. Mit Weisslicht-Leuchtdioden arbeitende Oberflächenlichtquelle und Flüssigkristallanzeige-Hinterleuchtungseinheit mit einer solchen Oberflächenlichtquelle

Also Published As

Publication number Publication date
DE602005023049D1 (de) 2010-09-30
EP1820110B1 (en) 2010-08-18
EP1820110A1 (en) 2007-08-22
CA2587681C (en) 2012-01-10
WO2006054136A1 (en) 2006-05-26
CA2587681A1 (en) 2006-05-26
HK1110971A1 (en) 2008-07-25
MX2007005812A (es) 2007-07-20
RU2007119309A (ru) 2008-12-27
AU2005305564B2 (en) 2010-07-15
CA2723056C (en) 2014-01-07
CA2723056A1 (en) 2006-05-26
AU2005305564A1 (en) 2006-05-26
JP4739349B2 (ja) 2011-08-03
BRPI0519042A2 (pt) 2008-12-23
US7565469B2 (en) 2009-07-21
WO2006054136A8 (en) 2007-08-02
RU2416819C2 (ru) 2011-04-20
JP2008521080A (ja) 2008-06-19
US20060103948A1 (en) 2006-05-18
KR100919159B1 (ko) 2009-09-28
ATE478386T1 (de) 2010-09-15

Similar Documents

Publication Publication Date Title
KR100919159B1 (ko) 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치
CN106874224B (zh) 自动搬运且适应器件的多线SPI-Flash控制器
US6901457B1 (en) Multiple mode communications system
CN100464318C (zh) 一种实现高效dma传输的dma控制器及传输方法
JP2008521080A5 (ko)
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
CN115858431A (zh) 数据传输控制方法、控制器及电子设备
KR100958850B1 (ko) 플래시 메모리의 작동을 모니터링하기 위한 디바이스 및방법
KR101630599B1 (ko) 시스템 성능 향상을 위한 제어 로직을 구비한 직렬 주변기기 인터페이스 및 그 구동 방법
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
EP3382567B1 (en) Multiple storage devices implemented using a common connector
US7840722B2 (en) Method for receiving data over an SDIO interface and device using the same
CN110990310B (zh) 一种设备端sd控制器、控制方法及电子设备
US8510485B2 (en) Low power digital interface
US20070131767A1 (en) System and method for media card communication
CN116192624A (zh) 通信接口的配置方法和通信接口
CN100527113C (zh) 多媒体卡接口方法、计算机程序产品和装置
KR101345437B1 (ko) 칩들간의 통신을 위한 인터페이스 장치 및 방법
EP0382342A2 (en) Computer system DMA transfer
CN111124987B (zh) 一种基于pcie的数据传输控制系统和方法
CN101853230B (zh) 一种引脚数据传输方法
KR20070081981A (ko) 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치
CN118035157A (zh) 串行外设接口系统控制方法、芯片、介质以及装置
CN114925013A (zh) 一种基于cpld的i2c信号透传方法、设备及介质
CN112069085A (zh) 双模式闪存控制器和双模式存储器通信的系统、方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 11