CN118035157A - 串行外设接口系统控制方法、芯片、介质以及装置 - Google Patents

Abstract

本申请公开了一种串行外设接口系统控制方法，串行外设接口系统包括一个主机以及若干个从机，主机与从机进行串联连接，对于当前一个从机，方法包括：在从机片选端保持有效期间，接收上一级连接设备的片选地址帧以及帧数据集；当片选地址帧对应的片选地址大于预设常数，将所述片选地址减小预设数值，得到更新后的片选地址，并在片选输出端保持有效期间将所述更新后的片选地址对应的片选地址帧以及所述帧数据集发送给下一级连接设备；当所述片选地址等于预设常数，根据所述帧数据集，将数据写入对应的寄存器地址或者将数据从所述寄存器地址读出。本申请可广泛应用于通信及雷达技术领域。

Description

串行外设接口系统控制方法、芯片、介质以及装置

技术领域

本申请涉及通信及雷达技术领域，尤其是一种串行外设接口系统控制方法、芯片、介质以及装置。

背景技术

串行外设接口(Serial Peripheral Interface，SPI)作为串行接口的一种，具有全双工、传输速度快等优点。传统SPI总线由主机和从机构成，主机和从机均可配置有四线接口，分别为片选端(CS)、时钟信号端(SCLK)、主机输出从机输入端(MOSI)、主机输入从机输出端(MISO)。主机为从机提供片选信号和时钟信号，从机通过MOSI接收来自主机的数据，主机通过MISO接收来自从机的数据。

在现有技术方案中，根据主机与从机的连接方式可以分为并联连接以及串联连接。

在传统并联连接中，所有从机共用主机的SCLK、MOSI、MISO信号，主机通过使用多个片选端信号对从机进行选择并单独控制。

在传统串联连接中(也称为菊花链结构)，所有从机共用主机CS、SCLK信号，主机通过MOSI将数据发送至从机MOSI。从机通过MISO将所接收数据发送到下一从机的MOSI接口，后续从机以此类推，最后一个从机通过MISO接口将数据发送至主机的MISO。通过这种串联连接方法，在主机CS信号处于有效状态期间，主机所发数据在所有从机中顺序流动，最后流回主机。

在相关技术中，串行外设接口系统使用并联连接时，主机需要多个片选信号才能实现对从机的单独控制，这一方面对主机的接口数量提出了较大的需求。另一方面，串行外设接口系统使用串联连接时，主机片选信号连接至所有从机CS。工作时，片选信号需要一直处于有效状态，所有从机均处于工作状态，主机所发送数据在所有从机中顺序流动。由于数据在所有从机中顺序流动，当数据中存在控制信号时，数据每经过一个从机均会生效一次。总的来说，常规的串行外设接口系统仍然存在以下缺点：1)当串行外设接口系统采用并联连接方式时，需要多个片选端信号来实现对从机的单独控制，造成管脚资源的消耗。2)当串行外设接口系统采用串联连接方式时，所有从机共用主机片选端信号，所有从机同时处于工作状态，主机无法实现对从机的单独控制。因此，相关技术中仍存在需要解决的技术问题。

发明内容

本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一，本发明的一个目的在于提供一种串行外设接口系统控制方法，芯片、介质以及装置。

本发明采用的第一技术方案是：

一种串行外设接口系统控制方法，所述串行外设接口系统包括一个主机以及若干个从机，所述主机与所述从机进行串联连接，对于任意一个当前从机，控制方法包括：

在从机片选端保持有效期间，接收上一级连接设备的片选地址帧以及帧数据集；

当片选地址帧对应的片选地址大于预设常数，将所述片选地址减小预设数值，得到更新后的片选地址，并在片选输出端保持有效期间将所述更新后的片选地址对应的片选地址帧以及所述帧数据集发送给下一级连接设备；

当所述片选地址等于预设常数，根据所述帧数据集，将数据写入对应的寄存器地址或者将数据从所述寄存器地址读出。

另外，根据本发明中上述实施例的一种串行外设接口系统控制方法，还可以有以下附加的技术特征：

进一步地，本申请实施例中，所述帧数据集包括寄存器地址帧、读写控制帧以及数据帧。

进一步地，本申请实施例中，所述上一级连接设备包括主机或者当前从机的上一个从机；所述下一级连接设备为当前从机的下一个从机。

进一步地，本申请实施例中，所述根据所述帧数据集，将数据写入对应的寄存器地址或者将数据从所述寄存器地址读出这一步骤，具体包括：对所述寄存器地址帧、所述读写控制帧以及所述数据帧进行解析，得到目标寄存器地址、读控制或者写控制、目标数据；执行所述写控制并将目标数据写入对应的目标寄存器地址；或者，执行所述读控制并将目标数据从所述目标寄存器地址中读出。

进一步地，本申请实施例中，所述主机具有SPI主机接口，所述从机具有SPI从机接口以及片选输出端和主机输出从机输入输出端。所述SPI主机接口包括第一时钟信号端、第一片选端、第一主机输出从机输入端、第一主机输入从机输出端；所述SPI从机接口包括第二时钟信号端、第二片选端、第二主机输出从机输入端、第二主机输入从机输出端；所述主机与从机进行串联连接，其特征在于，所述第一时钟信号端与所有从机第二时钟信号端连接，所述第一主机输入从机输出端与所有从机第二主机输入从机输出端连接，所述第一片选端与下一从机第二片选端连接，所述片选输出端与下一从机第二片选端连接，所述第一主机输出从机输入端与下一从机第二主机输出从机输入端连接，所述主机输出从机输入输出端与下一从机第二主机输出从机输入端连接。

进一步地，本申请实施例中，所述预设数值为大于或者等于1的整数。

进一步地，本申请实施例中，所述预设常数为大于或者等于1的整数。

本发明所采用的第二技术方案是：

一种芯片，其特征在于，用于执行如前面任一项所述一种串行外设接口系统控制方法。

本发明所采用的第三技术方案是：

一种计算机可读存储介质，其中存储有处理器可执行的指令，其特征在于，所述处理器可执行的指令在由处理器执行时用于执行如前面任一项所述一种串行外设接口系统控制方法。

本发明所采用的第四技术方案是：

一种串行外设接口系统的通信装置，其特征在于，所述通信装置包括如前面任一项所述的芯片或者存储介质。

本发明的有益效果是：

1.相较于传统SPI并联连接时主机需要多个片选端信号用于从机的控制，本申请提供的一种串行外设接口系统控制方法中主机仅需一个片选端，显著减少管脚资源的消耗。

2.本申请在串行外设接口系统串联工作时，仅有单独一个从机对串行外设接口系统的主机命令执行相对应的操作，可以避免其他不必要的从机处于工作状态。

附图说明

为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。

图1为本发明实施例1中一种串行外设接口系统的电路结构示意图；

图2为本发明实施例1中一种串行外设接口系统控制方法的步骤示意图；

图3为本发明实施例1中另一种串行外设接口系统控制方法的步骤示意图；

图4为本发明实施例1中一种串行外设接口系统的结构示意图；

图5为本发明实施例1中一种根据帧数据集，将数据写入对应的寄存器地址或者将数据从寄存器地址读出的步骤示意图；

图6为本发明实施例1中一种串行外设接口系统控制方法的通信时序图；

图7为本发明实施例2中一种串行外设接口系统的电路结构示意图；

图8为本发明实施例3中一种串行外设接口系统的电路结构示意图；

图9为本发明实施例4中一种串行外设接口系统的电路结构示意图；

具体实施方式

针对上述相关技术中的缺陷，本发明提供一种串行外设接口系统控制方法，该方法中，主机与从机进行串联连接，在通信过程中仅有单独一个从机对串行外设接口系统的主机命令执行相对应的操作，避免不必要的从机处于工作状态，同时显著减少了管脚资源的消耗。

实施例1

针对上述相关技术中的缺陷，本申请提供一种串行外设接口系统控制方法。该方法可以控制串行外设接口系统。其中，参照图1，图1是串行外设接口系统的结构示意图。在图1中，串行外设接口系统可以包括一个主机11以及若干个从机12，主机可以具有SPI主机接口，从机可以具有SPI从机接口以及片选输出端CS_OUT和主机输出从机输入输出端MOSI_OUT。SPI主机接口包括第一时钟信号端SCLK、第一片选端CS、第一主机输出从机输入端MOSI、第一主机输入从机输出端MISO；SPI从机接口包括第二时钟信号端SCLK、第二片选端CS、第二主机输出从机输入端MOSI、第二主机输入从机输出端MISO；主机与从机进行串联连接，第一时钟信号端SCLK与所有从机第二时钟信号端SCLK连接，第一主机输入从机输出端MISO与所有从机第二主机输入从机输出端MISO连接，第一片选端CS与下一从机第二片选端CS连接，片选输出端CS_OUT与下一从机第二片选端CS连接，第一主机输出从机输入端MOSI与下一从机第二主机输出从机输入端MOSI连接，主机输出从机输入输出端MOSI_OUT与下一从机第二主机输出从机输入端MOSI连接。

可以理解的是，上述实施例的“第一”以及“第二”仅作为名称区分，不代表主机和从机相互之间或者所有从机之间存在任意的特定顺序。

对于任意一个从机，参照图2以及图3，图2是一种串行外设接口系统控制方法的步骤示意图。图3是另一种串行外设接口系统控制方法的步骤示意图。在图2以及图3中，本申请的控制方法可以包括但不局限于步骤S101以及步骤S102，或者步骤S101以及步骤S103。

S101、在从机片选端保持有效期间，接收上一级连接设备的片选地址帧以及帧数据集；帧数据集包括寄存器地址帧、读写控制帧以及数据帧。

可以理解的是，从机片选端可以是任意一个从机的CS端。从机片选端保持有效期间可以是从机的第二片选端CS保持低电平的期间，也可以是从机的第二片选端CS保持高电平期间，而片选地址帧是上一级连设备发送过来的片选地址。上一级连接设备可以包括主机或者当前从机的上一个连接的从机。

在本申请的一些可行的实施例中，从机片选端保持有效期间可以是从机的第二片选端CS保持低电平的期间，对于任意一个从机，从机内部的处理器可以保持从机自身的第二片选端CS的低电平并接收主机或者上一个从机发送过来的包括从机的片选地址的片选地址帧、寄存器地址帧、读写控制帧以及数据帧。

S102、当片选地址帧对应的片选地址大于预设常数，将片选地址减小预设数值，得到更新后的片选地址，并在片选输出端保持有效期间将更新后的片选地址对应的片选地址帧以及帧数据集发送给下一级连接设备。

可以理解的是，预设常数可以是任意大于或者等于1的整数预设常数可以是用户对应想从机执行读写操作的从机地址。用户可以根据自身需求确定哪个片选地址对应的从机进行读写操作。而预设数值也可以是任意大于或者等于1的整数用户可以根据自身需求进行配置。更新后的片选地址可以是上一级连接设备传输过来的片选地址进行减法，减去预设数值之后得到的片选地址，下一级连接设备可以是与当前从机连接的下一个从机；从机的片选输出端可以是任意一个从机的片选输出端CS_OUT。片选输出端保持有效期间可以是从机的片选输出端CS_OUT保持低电平的期间，也可以是从机的片选输出端CS_OUT保持高电平的期间。

在本申请的一些可行的实施例中，当片选地址帧对应的片选地址大于预设常数，将片选地址减小预设数值，得到更新后的片选地址并让片选输出端保持有效，在片选输出端保持有效期间将主机片选地址对应的片选地址帧、寄存器地址帧、读写控制帧以及数据帧发送给下一级从机，发送数据后从机将片选输出端调整为无效，对应地，当从机的片选输出端保持有效是从机的片选输出端CS_OUT保持低电平，则发送后可以将片选输出端CS_OUT调整高电平，当从机片选端保持有效是从机的片选输出端CS_OUT保持高电平，则发送后可以将片选输出端CS_OUT调整低电平，此后，当前从机不再给下一个从机发送数据。

S103、当片选地址等于预设常数，根据帧数据集，将数据写入对应的寄存器地址或者将数据从寄存器地址读出。

可以理解的是，片选地址等于预设常数代表传输给从机的数据已经传输至若干个从机组成的从机链中的目标从机。此时处理器可以将寄存器地址帧、读写控制帧以及数据帧发送给从机的执行器，执行器可以根据寄存器地址帧、读写控制帧以及数据帧，将数据帧对应的数据写入寄存器地址帧对应的寄存器地址或者将数据从寄存器地址读出。

在本申请的一些可行的实施例中，当片选地址等于预设常数，根据帧数据集，将数据写入对应的寄存器地址或者将数据从寄存器地址读出。

进一步地，本申请的串行外设接口系统中，其控制方法的上一级连接设备包括主机或者当前从机的上一个从机；而下一级连接设备为当前从机的下一个从机。示例性地，参照图4，在图4中，串行外设接口系统包括主机(MASTER)、从机1(SLAVE1)，从机2(SLAVE2)，从机3(SLAVE3)，对于从机1，上一级连接设备可以是主机，下一级的设备可以是从机2。对于从机2，上级设备可以是从机1，下一级设备可以是后续连接的从机3。可以理解的是，任意两个相邻的从机之间的连接方式可以相同。

进一步地，参照图5，图5是根据帧数据集，将数据写入对应的寄存器地址或者将数据从寄存器地址读出的步骤示意图。在图5中，该步骤具体可以包括但不局限于步骤S201以及步骤S202，或者步骤S201以及步骤S203。

S201、对寄存器地址帧、读写控制帧以及数据帧进行解析，得到目标寄存器地址、读控制或者写控制、目标数据；

S202、执行写控制并将目标数据写入对应的目标寄存器地址；

或者，

S203、执行读控制并将目标数据从目标寄存器地址中读出。

在本申请的一些可行的实施例中，处理器接收到寄存器地址帧、读写控制帧以及数据帧之后，会对寄存器地址帧、读写控制帧以及数据帧进行解析，然后得到当前从机的寄存器地址，写控制以及需要写入的数据，或者当前从机的读控制以及当前从机的寄存器地址，当确定当前从机的寄存器地址，当前从机为读控制，从机的执行器可以直接执行读控制并将目标数据从对应的目标寄存器地址读出。当确定当前从机的寄存器地址，当前从机为写控制以及需要写入的数据，从机的执行器可以执行写控制并将数据从目标寄存器地址中写入。

进一步地，在本申请的一些可行实施例中，预设数值为大于或者等于1的整数。具体地，预设数值等于1可以代表在串行外设接口系统中，片选地址帧、寄存器地址帧、读写控制帧以及数据帧会经过每个片选地址大于预设常数的从机。

进一步地，在本申请的一些可行实施例中，预设常数为大于或者等于1的整数。具体地，常数1可以代表最小的片选地址。由于如果选择常数0，从机地址的比特位为0，此时处理器认为传输出现错误，为了防止传送过程中出现误码，本申请选择大于或者等于1的任意一个整数。

下面结合附图说明本申请的具体实现原理：

本实施例设计的一种串行外设接口系统控制方法提出了一种新的通信协议。在该通信协议中，主机发送片选地址帧、寄存器地址帧、读写控制帧、数据帧对从机进行单独控制。片选地址帧包含片选地址，片选地址指明距离目标从机的距离(一个串联从机的距离为1)；寄存器地址帧包含寄存器地址，目标从机使用该寄存器地址来寻址将被控制的寄存器；读写控制帧包含读写控制命令，用于控制对寄存器进行读或写操作；数据帧包含等待被写入寄存器的数据。

在主机发送片选地址帧、寄存器地址帧、读写控制帧、数据帧的过程中，主机拉低片选信号，表明开始传输数据，通过第一主机输出从机输入端MOSI接口将数据发送到第一个从机，所有数据发送完毕后主机的第一片选端CS信号拉高，表明数据传输结束。第一个从机在接收到片选地址时，先判断片选地址是否为1，若片选地址大于1，则将片选地址减1，拉低从机的片选输出端CS_OUT信号(作为第二个从机的第二片选端CS输入)，通过主机输出从机输入输出端MOSI_OUT接口将减1后的片选地址帧、寄存器地址帧、读写控制帧和数据帧发送给第二个从机的主机输出从机输入端MOSI接口，发送完毕后将从机的片选输出端CS_OUT信号拉高，表明数据传输结束；若片选地址等于1，则该从机对寄存器地址下的寄存器进行相对应的读写操作，并且，不再对下一从机进行数据传输；若片选地址小于1，不对寄存器进行任何操作，也不再对下一从机进行数据传输。后续串联从机的操作与上述类似。

现以主机发送地址帧为5bits，寄存器地址帧为2bits，读写控制帧为1bit，数据帧为8bits为例进行说明。参照图1以及图4，系统连接方式如图1所示。方法如图4所示，后缀“_1”表示信号接到从机1的对应接口，后缀“_2”表示信号接到从机2的对应接口，后缀“_3”表示信号接到从机3的对应接口。参照图6，主机的时钟信号SCLK作为从机1和从机2的时钟信号端输入，从机1在片选信号CS_1为低期间，通过主机输出从机输入端MOSI_1接口接收到主机发送的内容中，片选地址为2(用5比特二进制表示为5’b00010)。由于此时从机片选地址大于1，从机1先将片选地址减1，之后拉低从机的片选输出端CS_OU T_1信号(从机的片选输出端CS_OUT1接口连接至从机2的第二片选端CS_2接口)，并将减1后的片选地址以及原封不动的寄存器地址、读写控制、数据(图6中为data0～data7)通过主机输出从机输入输出端MOSI_OUT_1发送给从机2的主机输出从机输入端MOSI_2接口。从机2在第二片选端CS_2为低期间，通过主机输出从机输入端MOSI_2接收到来自从机1的内容中，片选地址为1(用5比特二进制表示为5’b00001)。此时从机地址等于1，从机2依据寄存器地址、读写控制以及数据(图6中为data0～data7)内容，通过寄存器地址进行寻址，将地址为1(用2比特二进制表示为2’b01)的寄存器写入8比特数据(即data0～data7)。从机2在判断从机地址为1后，不会将片选输出端CS_OUT_2拉低，也不会通过主机输出从机输入输出端MOSI_OUT_2发送数据。此时，后续串联从机的片选信号一直为高，处于待机状态。

实施例2

如图7所示，实施例2提供的一种串行外设接口系统控制方法与实施例1中的一种串行外设接口系统控制方法相同。其中区别在于：实施例2中主机包含两个第一片选端CS0与CS1，通过两个片选端，主机能够实现对两条连接方式为串联的串行外设接口系统上的从机的单独控制。

当主机第一片选端CS0处于有效状态，第一片选端CS1处于无效状态，所发送的片选地址帧中片选地址为4时，从机SLAVE 4将根据数据集内容将数据写入对应的寄存器地址或者将数据从所述寄存器地址读出。其他从机如SLAVE 1、SLAVE2、SLAVE3、SLAVE5、SLAVE6将处于待机状态。

实施例3

如图8所示，实施例3提供的一种串行外设接口系统控制方法与实施例1中的一种串行外设接口系统控制方法相同。其中区别在于：实施例3中使用了两种从机，分别为只包含SPI从机接口的从机，例如SLAVE 11；以及包含SPI从机接口、片选输出端和主机输出从机输入输出端的从机，例如SLAVE 1。在图8中，对时钟信号端的连接进行了省略，对从机所控制的寄存器进行了省略。只包含SPI从机接口的从机进行传统串联连接方式，包含SPI从机接口、片选输出端和主机输出从机输入输出端的从机使用本发明提出的一种串行外设接口系统控制方法。

通过这种电路结构，当主机发送的片选地址帧中片选地址为1时，SLAVE 1片选输出端将保持无效，此时只有SLAVE 11、SLAVE 12与主机MASTER处于工作状态。可以避免不必要的从机如SLAVE 21、SLAVE 22处于工作状态。

实施例4

如图9所示，实施例4提供的一种串行外设接口系统控制方法与实施例1中的一种串行外设接口系统控制方法相同。其中区别在于：实施例4中使用了两种从机，分别为只包含SPI从机接口的从机，例如SLAVE 11；以及包含SPI从机接口、片选输出端和主机输出从机输入输出端的从机，例如SLAVE 1。同时，实施例4中主机包含两个第一片选端CS0与CS1。在图9中，对时钟信号端的连接进行了省略，对从机所控制的寄存器进行了省略。只包含SPI从机接口的从机进行传统串联连接方式，包含SPI从机接口、片选输出端和主机输出从机输入输出端的从机使用本发明提出的一种串行外设接口系统控制方法。

通过这种电路结构，当主机第一片选端CS1处于有效状态，第一片选端CS 0处于无效状态，主机发送的片选地址帧中片选地址为1时，SLAVE 1片选输出端将保持无效，此时只有SLAVE 11、SLAVE 12与主机MASTER处于工作状态。可以避免不必要的从机如SLAVE 21、SLAVE 22、SLAVE 31、SLAVE 32、SLAVE 41、SLAVE 42处于工作状态。

综上，本申请的一种串行外设接口系统控制方法具有以下优点：

1.本申请所提出的一种串行外设接口系统控制方法中主机仅需SPI主机接口，减少了对管脚资源的消耗。

2.本申请所提出的一种串行外设接口系统控制方法提出了一种新的SPI通信协议。若将主机片选信号为低期间称为一次通信；将串行外设接口系统(SPI)串联链路上一个从机代表距离为1。那么，在一次通信过程中，片选地址帧指明了目标从机到主机的距离，距离大于片选地址的从机将在本次通信中一直保持待机状态。距离等于片选地址的从机将在本次通信中，执行主机所发送的命令。距离小于片选地址的从机在本次通信中进行数据传递，且不执行主机命令。也就是说，在本申请所提出的一种串行外设接口系统控制方法中，在串行外设接口系统(SPI)串联工作时，避免了不必要的从机处于工作状态；且仅有单独一个从机对SPI主机命令执行相对应的操作。

此外，本申请实施例还提供了一种芯片，该芯片可以执行所述的一种串行外设接口系统控制方法。

上述一种串行外设接口系统控制方法实施例中的内容均适用于本芯片实施例中，本芯片实施例所具体实现的功能与上述的一种串行外设接口系统控制方法实施例相同，并且达到的有益效果与上述的一种串行外设接口系统控制方法实施例所达到的有益效果也相同。

此外，与图2、图3的方法相对应，本申请实施例还提供了一种计算机可读存储介质，其中存储有处理器可执行的指令，所述处理器可执行的指令在由处理器执行时用于执行所述的一种串行外设接口系统控制方法。

上述一种串行外设接口系统控制方法实施例中的内容均适用于本存储介质实施例中，本存储介质实施例所具体实现的功能与上述的一种串行外设接口系统控制方法实施例相同，并且达到的有益效果与上述的一种串行外设接口系统控制方法实施例所达到的有益效果也相同。

此外，与图2、图3的方法相对应，本申请的实施例中还提供一种串行外设接口系统的通信装置。该通信装置可以控制串行外设接口系统。该通信装置可以包括：上述芯片实施例中的芯片或上述存储介质实施例中的存储介质。

需要说明的是，上述的串行外设接口系统控制方法实施例中的内容均适用于本串行外设接口系统的通信装置实施例中，本串行外设接口系统的通信装置实施例所具体实现的功能与上述的串行外设接口系统控制方法实施例相同，并且达到的有益效果与上述的串行外设接口系统控制方法实施例所达到的有益效果也相同。

在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。

此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干程序用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行程序的定序列表，可以具体实现在任何计算机可读介质中，以供程序执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从程序执行系统、装置或设备取程序并执行程序的系统)使用，或结合这些程序执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行系统、装置或设备或结合这些程序执行系统、装置或设备而使用的装置。

计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的程序执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种串行外设接口系统控制方法，其特征在于，所述串行外设接口系统包括一个主机以及若干个从机，所述主机与所述从机进行串联连接，对于任意一个当前从机，控制方法包括：

在从机第二片选端保持有效期间，接收上一级连接设备的片选地址帧以及帧数据集；

当片选地址帧对应的片选地址大于预设常数，将所述片选地址减小预设数值，得到更新后的片选地址，并在片选输出端保持有效期间将所述更新后的片选地址对应的片选地址帧以及所述帧数据集发送给下一级连接设备；

当所述片选地址等于预设常数，根据所述帧数据集，将数据写入对应的寄存器地址或者将数据从所述寄存器地址读出。

2.根据权利要求1所述一种串行外设接口系统控制方法，其特征在于，所述帧数据集包括寄存器地址帧、读写控制帧以及数据帧。

3.根据权利要求1所述一种串行外设接口系统控制方法，其特征在于，所述上一级连接设备包括主机或者当前从机的上一个从机；所述下一级连接设备为当前从机的下一个从机。

4.根据权利要求1所述一种串行外设接口系统控制方法，其特征在于，所述根据所述帧数据集，将数据写入对应的寄存器地址或者将数据从所述寄存器地址读出这一步骤，具体包括：

对所述寄存器地址帧、所述读写控制帧以及所述数据帧进行解析，得到目标寄存器地址、读控制或者写控制、目标数据；

执行所述写控制并将目标数据写入对应的目标寄存器地址；

或者，执行所述读控制并将目标数据从所述目标寄存器地址中读出。

5.根据权利要求1所述一种串行外设接口系统控制方法，其特征在于，所述主机具有SPI主机接口，所述从机具有SPI从机接口以及片选输出端和主机输出从机输入输出端；所述SPI主机接口包括第一时钟信号端、第一片选端、第一主机输出从机输入端、第一主机输入从机输出端；所述SPI从机接口包括第二时钟信号端、第二片选端、第二主机输出从机输入端、第二主机输入从机输出端；所述主机与从机进行串联连接，其特征在于，所述第一时钟信号端与所有从机第二时钟信号端连接，所述第一主机输入从机输出端与所有从机第二主机输入从机输出端连接，所述第一片选端与下一从机第二片选端连接，所述片选输出端与下一从机第二片选端连接，所述第一主机输出从机输入端与下一从机第二主机输出从机输入端连接，所述主机输出从机输入输出端与下一从机第二主机输出从机输入端连接。

6.根据权利要求1所述一种串行外设接口系统控制方法，其特征在于，所述预设数值为大于或者等于1的整数。

7.根据权利要求1所述一种串行外设接口系统控制方法，其特征在于，所述预设常数为大于或者等于1的整数。

8.一种芯片，其特征在于，用于执行权利要求1-7所述一种串行外设接口系统控制方法。

9.一种计算机可读存储介质，其中存储有处理器可执行的指令，其特征在于，所述处理器可执行的指令在由处理器执行时用于执行如权利要求1-7任一项所述一种串行外设接口系统控制方法。

10.一种串行外设接口系统的通信装置，其特征在于，所述通信装置包括如权利要求8所述一种芯片或者权利要求9所述的一种计算机可读存储介质。