CN115858431A - 数据传输控制方法、控制器及电子设备 - Google Patents

Abstract

本公开涉及一种数据传输控制方法、控制器及电子设备。其中，数据传输控制方法包括：从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出；寄存器模块根据控制寄存器的配置确定对应的配置信息，并在检测到配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向控制模块发送开始信号和配置信息；响应于接收到开始信号，控制模块根据配置信息控制外部存储与缓存模块进行数据传输，以使外部存储与主机以目标工作模式进行数据传输。根据本公开实施例，既能够满足不同的应用场景，又无需根据不同的应用场景在两个接口之间进行切换，使用灵活，通用性强。

Description

数据传输控制方法、控制器及电子设备

技术领域

本公开涉及数据传输技术领域，尤其涉及一种数据传输控制方法、控制器及电子设备。

背景技术

Flash存储器又称为闪存，其具备ROM的电可擦除可编写、掉电不丢失数据的特性，同时还具有高密度、低成本、高可靠性等特点，因此应用领域非常广泛。Flash按照接口类型不同，可分为SPI Flash、IIC EEPROM、eMMC Flash等，其中，SPI Flash包括SPI Flash、DSPIFlash、QSPI Flash、以及OSPI Flash，OSPI Flash兼容SPI、DSPI、QSPI、OSPI协议，可以实现单线、双线、四线或八线传输数据，使用灵活，因此，具有更多的应用场景。

图1是现有技术提供的一种用于控制OSPI Flash存储器的控制器的结构示意图。如图1所示，其接口设计采用双接口设计方案，包括系统从接口和XIP接口两种，其中，系统从接口主要对控制器的相关控制寄存器进行配置，以及与外部存储之间进行读操作和写操作；XIP接口用于直接地址寻址，XIP接口通路中增加cache，以与FIFO存储器连接，实现在XIP接口通路进行读操作和写操作。但是，双接口结构设计较为复杂，使用中需根据不同的应用场景在两个接口之间进行切换，并且控制器中的cache设计，通过XIP接口与中央处理器相连，通用性较差，导致应用场景较少。目前，针对上述问题还没有有效的解决方案。

发明内容

为了解决上述技术问题，本公开提供了一种数据传输控制方法、控制器及电子设备。

第一方面，本公开提供了一种数据传输控制方法，该方法应用于控制器，所述控制器包括从机接口模块、寄存器模块、缓存模块、以及控制模块，其中，所述方法包括：

所述从机接口模块根据从系统总线接收的控制信号对所述寄存器模块中的控制寄存器进行配置，其中，所述控制信号由主机发出；

所述寄存器模块根据所述控制寄存器的配置确定对应的配置信息，并在检测到所述配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向所述控制模块发送开始信号和所述配置信息；

响应于接收到所述开始信号，所述控制模块根据所述配置信息控制外部存储与所述缓存模块进行数据传输，以使所述外部存储与所述主机以所述目标工作模式进行数据传输。

第二方面，本公开提供了一种控制器，该控制器包括：从机接口模块、寄存器模块、缓存模块、以及控制模块；

所述从机接口模块，用于根据从系统总线接收的控制信号对所述寄存器模块中的控制寄存器进行配置，其中，所述控制信号由主机发出；

所述寄存器模块，用于根据所述控制寄存器的配置确定对应的配置信息，并在检测到所述配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向所述控制模块发送开始信号和所述配置信息；

所述控制模块，用于响应于接收到所述开始信号，根据所述配置信息控制外部存储与所述缓存模块进行数据传输，以使所述外部存储与所述主机以所述目标工作模式进行数据传输。

第三方面，本公开实施例还提供了一种电子设备，该电子设备包括：第二方面所述的控制器。

本公开实施例提供的技术方案与现有技术相比具有如下优点：

本公开实施例提供一种数据传输方法、控制器及电子设备，其中，控制器包括从机接口模块、寄存器模块、缓存模块、以及控制模块，数据传输方法包括：从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出；寄存器模块根据控制寄存器的配置确定对应的配置信息，并在检测到配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向控制模块发送开始信号和配置信息；响应于接收到开始信号，控制模块根据配置信息控制外部存储与缓存模块进行数据传输，以使外部存储与主机以目标工作模式进行数据传输。采用上述技术方案，控制器为单接口设计，即控制器仅需一个接口（从机接口模块），并且，也可以支持多种工作模式，如此，相比于现有技术中的双接口控制器，采用上述技术方案既能够满足不同的应用场景，又无需根据不同的应用场景在两个接口之间进行切换，使用灵活，通用性强。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种用于控制OSPI Flash存储器的控制器的结构示意图；

图2是本公开实施例提供的一种控制器的结构示意图；

图3是本公开实施例提供的一种数据传输控制方法的流程示意图；

图4是本公开实施例提供的另一种控制器的结构示意图。

具体实施方式

为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。

为了解决上述问题，本公开实施例提供了一种数据传输控制方法、控制器及电子设备。

下面结合图2至图4对本公开实施例提供的数据传输控制方法和控制器进行说明。

在本公开实施例中，该数据传输控制方法可以由控制器执行，其中，控制器可以包括从机接口模块、寄存器模块、缓存模块、以及控制模块。从机接口模块，用于根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出；寄存器模块，用于根据控制寄存器的配置确定对应的配置信息，并在检测到配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向控制模块发送开始信号和配置信息；控制模块，用于响应于接收到开始信号，根据配置信息控制外部存储与缓存模块进行数据传输，以使外部存储与主机以目标工作模式进行数据传输。

示例性的，图2是本公开实施例提供的一种控制器的结构示意图。参见图2，控制器包括寄存器配置模块、缓存模块230、以及控制模块240，其中，寄存器配置模块包括从机接口模块210和寄存器模块220，控制模块240可以包括时钟管理模块、状态机模块、状态机、以及移位控制模块。但并不限于此。

从机接口模块其输入信号为系统总线接口信号（例如，控制信号、和/或数据信号等），其作用是解析系统总线时序，将主机的读写等操作转为对控制器内部寄存器模块的访问。例如，当系统总线为AHB总线时，从机接口模块为AHB从机接口模块，其输入信号主要为AHB接口信号，其作用是解析AHB总线时序，将AHB主机的读写等操作转换为对控制器内部寄存器模块的访问。

寄存器模块主要用于，根据从机接口模块解析的读写使能信号、地址信号、数据信号等实现对寄存器模块内部对应寄存器的读写操作；将配置信息发送至控制模块；对缓存模块进行读写访问；判断控制器在目标工作模式（例如间接模式、轮询模式、或内存映射模式）下开始工作的触发条件，以在满足目标工作模式的触发条件时将开始信号（即触发信号start_flag）发送至控制模块。

缓存模块可以包括FIFO等具有缓存功能的模块，主要实现了发送或接收数据的缓存。缓存模块具有两个读端口和两个写端口，在对外部存储（例如Flash存储器）进行读写操作时，会根据控制器当前工作状态确定缓存模块的数据流向，即数据从系统总线侧写入、外部存储侧读出或数据从外部存储侧写入、系统总线侧读出。寄存器配置模块和控制模块会使能对应的读写端口，从而完成对缓存模块的访问。

时钟管理模块主要负责为外部存储提供片选信号和同步时钟，保证控制器与外部存储的数据传输按照相关接口协议有序进行。寄存器配置模块将8位预分频系数和模式配置信息发送至时钟管理模块。时钟管理模块根据相关配置，结合状态机模块的当前工作状态，实现以下功能：将系统总线时钟CLK根据预分频系数进行分频处理，作为SCK时钟输出；根据SPI协议模式配置信息，实现SPI不同工作模式（包括Mode0和Mode3）下对于时钟相位的要求，保证输出的片选信号nCS和同步时钟信号SCK符合时序要求。

状态机模块设计了一个以命令序列各阶段为不同状态的有限状态机，以实现不同指令的功能。状态机的主要状态有：S_IDLE、S_START、S_INST、S_ADDR、S_MODE、S_DUMMY、S_WR_DATA、S_RD_DATA、S_HOLD、S_RETRY。

S_IDLE：空闲状态。控制器上电复位时默认保持在该状态，当收到寄存器模块发出的开始信号（即触发信号start_flag）后跳转至S_START状态，完成命令序列触发。

S_START：开始状态。该状态下，状态机模块控制时钟管理模块拉低片选信号，开始产生SCK时钟信号。该状态下，状态机会判断指令阶段是否存在，若存在则跳转至S_INST状态。

S_INST：指令阶段状态。该状态下，状态机控制移位控制模块根据指令的大小，将操作指令发送至外部存储。指令发送完成时，状态机会依次判断地址、数据阶段是否使能，若使能则跳转至相应的状态，否则跳转至S_HOLD状态。

S_ADDR：地址阶段状态。该状态下，状态机控制移位控制模块根据地址的大小，将地址字节发送至外部存储。地址字节发送完成时，状态机会依次判断交替字节、空周期、数据阶段是否使能，若使能则跳转至相应的状态，否则跳转至S_HOLD状态。

S_MODE：交替字节状态。该状态下，状态机控制移位控制模块根据交替字节的大小，将交替字节发送至外部存储。交替字节发送完成时，状态机会依次判断空周期、数据阶段是否使能，若使能则跳转至相应的状态，否则跳转至S_HOLD状态。

S_DUMMY：空周期状态。该阶段需保持的同步时钟周期数由寄存器模块配置决定，这期间不发送或接收任何的数据。之后，状态机会判断数据阶段是否使能，若使能则跳转至S_WR_DATA或S_RD_DATA状态，否则跳转至S_HOLD状态。

S_WR_DATA：写数据状态。该状态下，状态机控制移位控制模块将缓存模块中的数据写入外部存储，当数据阶段传输完成时，则跳转至S_HOLD状态。数据传输完成标志主要为间接写入模式下发送完指定长度的数据。数据长度由寄存器模块配置决定。

S_RD_DATA：读数据状态。该状态下，状态机控制移位控制模块读取外部存储的数据，并存入缓存模块，当数据阶段读取完成时，则跳转至S_HOLD状态。数据读取完成标志主要包括间接读取模式下读取到指定长度的数据、轮询模式下读取到指定长度的数据、内存映射模式下发生了访问地址不连续或超时的现象等。

S_HOLD：保持状态。该状态主要是为了使片选信号高电平持续时间满足外部存储要求所设置的状态。外部存储对于两个命令序列之前，片选信号持续高电平时间具有一定的要求。片选高电平时间可由寄存器模块的CSHT字段进行配置，该状态下，时钟管理模块拉高片选信号，关闭SCK时钟，当计数器计满CSHT指定的时钟周期后，状态机开始进行状态跳转。若当前为轮询模式时，状态机跳转至S_RETRY状态，否则根据是否收到开始信号（即触发信号start_flag）决定跳转至S_START或S_IDLE状态。

S_RETRY：再触发状态。该状态为轮询模式专有的状态。该模式下，状态机首先判断轮询匹配标志位是否为1，若已匹配，则跳转至S_IDLE状态；若不匹配则根据寄存器模块配置的轮询间隔开始计数，计数完成时，状态机跳转至S_START状态，重新发起新的命令序列。

移位控制模块主要用于完成与外部存储进行数据传输的功能。该模块在状态机处于S_START状态时，根据OSPI寄存器配置确定配置信息，在状态机相应状态，将指令、地址等数据采用单、双、四或八线的方式进行发送。间接写入模式下，该模块从缓存模块中读取数据，发送至外部存储；间接读取模式下，该模块读取外部存储数据，将数据存入缓存模块，系统总线读取数据寄存器即可将数据从缓存模块中取出；轮询模式下，该模块将数据存入寄存器，供轮询模式下进行数据比较；内存映射模式下，该模块将读取的外部存储数据存入缓存模块，并发送给系统总线数据线上。

图3是本公开实施例提供的一种数据传输控制方法的流程示意图。如图3所示，该数据传输控制方法可以包括如下步骤。

S110、从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出。

具体地，主机可以包括CPU或直接内存访问（Direct Memory Access，DMA）控制器等，但并不限于此。

具体地，主机可以将系统总线接口信号发送到系统总线上，如此，从机接口模块可以从系统总线上接收系统总线接口信号，系统总线接口信号通常包括控制信号，从机接口模块可以对控制信号进行解析，并根据解析得到的信号（例如读写使能信号、工作模式信号、和/或地址信号等）实现对寄存器模块内部对应寄存器的读写操作，以实现对寄存器模块中的控制寄存器的配置。

S120、寄存器模块根据控制寄存器的配置确定对应的配置信息，并在检测到配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向控制模块发送开始信号和配置信息。

具体地，配置信息为从机接口模块根据控制信号对控制寄存器内部对应寄存器的写操作所写入的信息。

具体地，预设工作模式可以包括间接写入模式、间接读取模式、轮询模式、以及内存映射模式等，但并不限于此。

具体地，寄存器模块可以包括控制寄存器和数据寄存器，其中，控制寄存器可以包括数据传输过程中指令相关的寄存器、地址相关的寄存器、数据相关的寄存器、轮询间隔寄存器、轮询匹配数据寄存器、轮询屏蔽寄存器、以及超时寄存器等，但并不限于此。

针对间接写入模式，从机接口模块还可以将从系统总线接收的数据信号对应的写数据写入寄存器模块中的数据寄存器，因此，当从机接口模块完成数据传输过程中指令相关的寄存器配置、地址相关的寄存器配置、数据相关的寄存器配置、以及数据寄存器配置（即写数据写入数据寄存器）时，寄存器模块的配置信息即满足间接写入模式的触发条件。

针对间接读取模式，当从机接口模块完成数据传输过程中指令相关的寄存器配置、地址相关的寄存器配置、以及数据相关的寄存器配置时，寄存器模块的配置信息即满足间接读取模式的触发条件。

针对轮询模式，当从机接口模块完成数据传输过程中指令相关的寄存器配置、地址相关的寄存器配置和数据相关的寄存器配置、以及轮询间隔寄存器、轮询匹配数据寄存器和轮询屏蔽寄存器配置时，配置信息即满足轮询模式的触发条件。

针对内存映射模式，当从机接口模块完成数据传输过程中指令相关的寄存器配置、地址相关的寄存器配置和数据相关的寄存器配置、以及超时寄存器配置时，配置信息即满足内存映射模式的触发条件。

具体地，当确定配置信息满足目标工作模式的触发条件时，寄存器模块可以向控制模块发送开始信号和配置信息，当控制模块收到开始信号（即触发信号start_flag）时，控制模块的状态机跳转至S_START状态，完成命令序列触发。

S130、响应于接收到开始信号，控制模块根据配置信息控制外部存储与缓存模块进行数据传输，以使外部存储与主机以目标工作模式进行数据传输。

具体地，公开实施例的控制器为OSPI控制器，支持连接SPI、DSPI、QSPI、OSPI的外部存储。

具体地，控制器通过命令与外部存储进行通信。由于外部存储芯片厂商、芯片型号等方面不同，命令存在一定差异。总体来说，命令序列主要包括指令、地址、交替字节、空闲周期和数据这五个阶段，任意阶段可以跳过。

1）指令阶段：在指令阶段，控制器将会向外部存储发送一条1~4字节的操作指令，用于指定需要执行的操作的类型。该阶段可通过配置信息选择传输的指令长度（1~4字节）、指令传输方式（采用单线、双线、四线或八线传输）和指令传输速率（SDR或DDR模式）。

2）地址阶段：在地址阶段，控制器根据配置信息中地址寄存器的配置信息（间接模式和轮询模式）或者根据系统总线提供的地址（内存映射模式），向外部存储发送1~4字节的地址数据。该阶段可通过配置信息选择传输的地址长度（1~4字节）、地址传输方式（采用单线、双线、四线或八线传输）和地址传输速率（SDR或DDR模式）。

3）交替字节阶段：在交替字节阶段，控制器将会向外部存储发送1~4字节的交替字节，用于实现控制操作。该阶段可通过配置信息选择传输的交替字节长度（1~4字节）、交替字节传输方式（采用单线、双线、四线或八线传输）和交替字节传输速率（SDR或DDR模式）。

4）空周期阶段：在空周期阶段，控制器不发送或者接收任何数据，该阶段主要用于外部存储数据准备。该阶段周期数可由寄存器（通信配置寄存器）的DUMMY字段进行配置。若DUMMY为0时，命令序列直接跳过空周期阶段。

5）数据阶段：在数据阶段，控制器与外部存储进行数据传输，向外部存储发送或接收任意长度的数据。该阶段可通过配置信息选择传输的数据长度、数据传输方式（采用单线、双线、四线或八线传输）和数据传输速率（SDR或DDR模式）。

其中，在间接模式（间接写入模式和间接读取模式）和轮询模式下，控制器通过对数据寄存器的读写访问从外部存储读取数据或提供写入外部存储的数据，所需写入或读取的字节数可通过数据长度寄存器（属于控制寄存器）进行配置。在内存映射模式下，从外部存储中读取的数据通过系统总线直接发送给主机，不经过数据寄存器。

可以理解的是，本发明实施例提供的控制器采用了的单一接口设计，使用系统总线从机接口（即从机接口模块）代替双接口设计，同时设计了多种预设工作模式（例如，间接写入模式、间接读取模式、轮询模式、内存映射模式等），能够满足不同场景下对外部存储访问操作的需求。并且实现了外部存储命令序列完全可编程操作，通用性强，使用灵活。

本公开实施例，控制器为单接口设计，即控制器仅需一个接口（从机接口模块），并且，也可以支持多种工作模式，如此，相比于现有技术中的双接口控制器，采用上述技术方案既能够满足不同的应用场景，又无需根据不同的应用场景在两个接口之间进行切换，使用灵活，通用性强。

在一些实施方式中，目标工作模式包括间接写入模式。

在间接写入模式下，控制器可以完全通过系统总线访问寄存器模块完成对外部存储的写操作。在该模式下，通过系统总线提供数据传输所需的控制信号（指令和地址相关的信号）、和数据信号（写数据对应的信号）等信号即可完成命令序列触发、数据传输过程，其中，数据传输流向为系统总线侧写入、外部存储侧读出。

外部存储与主机以间接写入模式进行数据传输的过程如下：

S11、从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出。

S12、从机接口模块将从系统总线接收的数据信号对应的写数据写入寄存器模块中的数据寄存器，其中，数据信号由主机发出。

在一些实施例中，主机包括CPU，则从机接口模块在接收到CPU发送的数据信号时，可以将数据信号对应的写数据写入数据寄存器。

在另一些实施例中，主机包括DMA控制器，寄存器模块还包括直接内存访问接口控制模块（即DMA接口控制模块），则在缓存模块中的数据量小于预设阈值时，直接内存访问接口控制模块向直接内存访问控制器（DMA控制器）发送第一直接内存访问请求，以使直接内存访问控制器向系统总线发出数据信号。

示例性的，图4是本公开实施例提供的另一种控制器的结构示意图。参见图4，主机包括DMA控制器，寄存器模块220中内置DMA接口控制模块（图4中未示出）。但并不限于此。

具体地，控制寄存器还包括DMA使能寄存器，在间接写入模式下，当DMA使能寄存器的配置信息为使能DMA时，DMA传输使能。

具体地，在间接写入模式下，缓存模块中的数据量小于预设阈值时，缓存模块可以将阈值标志置为有效，此时，DMA接口控制模块可以向DMA控制器发送第一直接内存访问请求，以使DMA控制器向系统总线发出数据信号。从机接口模块在接收到DMA控制器发送的数据信号时，可以将数据信号对应的写数据写入数据寄存器。

S13、寄存器模块将写数据从数据寄存器传输至缓存模块。

S14、寄存器模块根据控制寄存器的配置确定对应的配置信息，并在检测到配置信息满足间接写入模式的触发条件时，向控制模块发送开始信号和配置信息。

S15、控制模块根据配置信息中的数据传输控制信息将写数据从缓存模块传输至外部存储。

具体地，在间接写入模式下，数据传输控制信息包括指令相关寄存器和地址相关寄存器的配置信息。

具体地，系统总线通过从机接口模块将写数据写入数据寄存器后，数据寄存器模块将写数据写入缓存模块，在状态机的数据阶段，移位控制模块从缓存模块中读取数据（即写数据），写入外部存储。

在一些实施例中，主机包括CPU，则通过S11-S15即可实现CPU-系统总线-从机接口模块-数据寄存器-缓存模块-控制模块-外部存储的数据传输过程。

在另一些实施例中，主机包括DMA控制器，则通过S11-S15即可实现DMA控制器-系统总线-从机接口模块-数据寄存器-缓存模块-控制模块-外部存储的数据传输过程。当DMA控制器完成数据传输时，DMA控制器还可以向DMA接口控制模块发送应答信号，DMA接口控制模块接收到应答信号后，会释放直接内存访问请求，完成一次握手。

在一个示例中，外部存储与主机以间接写入模式进行数据传输的过程如下：系统总线经过从机接口模块时序解析后，配置寄存器模块，寄存器模块在检测到配置信息满足间接写入模式的触发条件时，向控制模块发送开始信号完成命令序列触发，寄存器模块完成命令序列触发后将配置信息发送给控制模块。控制模块向外部存储发送相应的指令（例如前文所述的五个阶段相关对应的指令），并提供必要的地址等信息后，与外部存储进行数据传输。

在另一些实施方式中，目标工作模式包括间接读取模式。

在间接读取模式下，控制器可以完全通过系统总线访问寄存器模块完成对外部存储的读操作。在该模式下，通过系统总线提供数据传输所需的控制信号（指令和地址相关的信号）、和数据信号（读数据对应的信号）等信号即可完成命令序列触发、数据传输过程，其中，数据传输流向为外部存储侧写入、系统总线侧读出。

外部存储与主机以间接读取模式进行数据传输的过程如下：

S21、从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出。

S22、控制模块根据配置信息中的数据传输控制信息将读数据从外部存储传输至缓存模块。

具体地，在间接读取模式下，数据传输控制信息包括指令相关寄存器和地址相关寄存器的配置信息。

具体地，在状态机的数据阶段，移位控制模块从外部存储中读取数据（即读数据），并将数据存入缓存模块。

S23、在接收到主机发起的系统总线访问时，缓存模块将读数据写入寄存器模块中的数据寄存器。

S24、从机接口模块将读数据从数据寄存器传输至系统总线。

在一些实施例中，主机包括CPU，则在接收到主机发起的系统总线访问时，数据寄存器可以向缓存模块发送读数据请求，缓存模块在接收到读数据请求时可以将读数据写入数据寄存器中，主机通过系统总线读取数据寄存器，即可将读数据从缓存模块中读出。如此，通过S21-S24即可实现外部存储-控制模块-缓存模块-数据寄存器-从机接口模块-系统总线-CPU的数据传输过程。

在另一些实施例中，主机包括DMA控制器，寄存器模块还包括直接内存访问接口控制模块（即DMA接口控制模块），则在缓存模块中的数据量大于等于预设阈值时，直接内存访问接口控制模块向直接内存访问控制器（DMA控制器）发送第二直接内存访问请求，以使直接内存访问控制器通过系统总线从缓存模块中读取读数据（即发起系统总线访问）。

具体地，控制寄存器还包括DMA使能寄存器，在间接读取模式下，当DMA使能寄存器的配置信息为使能DMA时，DMA传输使能。

具体地，在间接读取模式下，缓存模块中的数据量大于等于预设阈值时，缓存模块可以将阈值标志置为有效，此时，DMA接口控制模块可以向DMA控制器发送第二直接内存访问请求，以使DMA控制器向系统总线发起系统总线访问，在接收到主机发起的系统总线访问时，数据寄存器可以向缓存模块发送读数据请求，缓存模块在接收到读数据请求时可以将读数据写入数据寄存器中，主机通过系统总线读取数据寄存器，即可将读数据从缓存模块中读出。如此，通过S21-S24即可实现外部存储-控制模块-缓存模块-数据寄存器-从机接口模块-系统总线-DMA控制器的数据传输过程。当DMA控制器完成数据传输时，DMA控制器还可以向DMA接口控制模块发送应答信号，DMA接口控制模块接收到应答信号后，会释放直接内存访问请求，完成一次握手。

在又一些实施方式中，目标工作模式包括轮询模式。

在轮询模式下，在该模式下，通过系统总线提供数据传输所需的控制信号（指令和地址相关的信号、轮询间隔寄存器相关的信号、轮询匹配数据寄存器相关的信号、以及轮询屏蔽寄存器相关的信号）、和数据信号（读数据对应的信号）等信号即可完成命令序列触发、数据传输过程，其中，数据传输流向为外部存储侧写入、系统总线侧读出。

外部存储与主机以轮询模式进行数据传输的过程如下：

S31、从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出。

S32、控制模块根据配置信息中的数据传输控制信息将读数据从外部存储传输至缓存模块。

具体地，在轮询模式下，数据传输控制信息包括指令相关寄存器和地址相关寄存器的配置信息。

具体地，在状态机的数据阶段，移位控制模块从外部存储中读取数据（即读数据），并将数据存入缓存模块。

S33、控制模块将读数据与配置信息中的轮询匹配数据进行匹配。

具体地，轮询匹配数据为轮询匹配数据寄存器的配置信息。

S34、若读数据与轮询匹配数据不匹配，则在经过配置信息中的轮询间隔后，返回控制模块根据配置信息中的数据传输控制信息将读数据从外部存储传输至缓存模块的步骤，直至新的读数据与轮询匹配数据匹配或发生中止退出轮询模式。

具体地，轮询间隔为轮询间隔寄存器的配置信息。

具体地，在轮询模式下，控制器周期性启动，单次读取数据长度最多4字节（但并不限于此）。该模式下，可屏蔽接收的字节，用于隔离某些状态位。当未屏蔽位与期望值相匹配（即读数数据与轮询匹配数据相匹配）时，则轮询标志位置1（但并不限于此），表示匹配成功。

在一个示例中，外部存储与主机以轮询模式进行数据传输的过程如下：系统总线经过从机接口模块时序解析后，配置寄存器模块，寄存器模块在检测到配置信息满足轮询模式的触发条件时，向控制模块发送开始信号完成命令序列触发，寄存器模块完成命令序列触发后将配置信息发送给控制模块。控制模块向外部存储发送相应的指令（例如前文所述的五个阶段相关对应的指令），并提供必要的地址等信息后，与外部存储进行数据传输，以完成一次命令序列过程（例如完成前文所述的五个阶段），状态机完成一次命令序列过程后转至再触发状态后，将读取的读数据与轮询匹配数据进行比较（其中需要屏蔽的字节不做比较），若读数据与轮询匹配数据匹配（即一致），则完成此次轮询；若读数据与轮询匹配数据不匹配，则根据轮询间隔开始计数，在完成计数后，重新触发一次命令序列过程，直至新的读数据与轮询匹配数据匹配或发生中止时退出轮询模式。

需要说明的是，主机（例如CPU或DMA控制器）在轮询模式下通过系统总线从缓存模块中读取数据的过程与在间接读取模式下类似，因此可参照前文S23和S24理解，此不再赘述。还需要说明的是，控制寄存器还包括DMA使能寄存器，在轮询模式下，当DMA使能寄存器的配置信息为使能DMA时，DMA传输使能。

可以理解的是，外部存储的编程和擦除等操作需要消耗大量的时间，为节约时间、节省资源，控制器可以启动轮询模式，即可自动地、周期性地读取外部存储。

在再一些实施方式中，目标工作模式为内存映射模式。

在内存映射模式下，外部存储被视为内部存储器，允许系统总线上的主机直接通过地址（即映射地址）从外部存储中读取数据。在该模式下，通过系统总线提供数据传输所需的控制信号（指令和地址相关的信号、超时寄存器相关的信号）、和数据信号即可完成命令序列触发、数据传输过程。

外部存储与主机以内存映射模式进行数据传输（例如数据传输流向为外部存储侧写入、系统总线侧读出）的过程如下：

S41、从机接口模块根据从系统总线接收的控制信号对寄存器模块中的控制寄存器进行配置，其中，控制信号由主机发出。

S42、控制模块根据配置信息中的数据传输控制信息将主机发起的本次系统总线访问对应的读数据以及预测的下次系统总线访问对应的读数据传输至缓存模块。

具体地，在内存映射模式下，数据传输控制信息包括指令相关寄存器的配置信息。无论主机是CPU还是DMA控制器，主机均通过系统总线、从机接口模块将地址发送给控制模块，而不经过寄存器模块中的相关寄存器。

S43、缓存模块通过从机接口模块将本次系统总线访问对应的读数据传输至系统总线。

在一些实施例中，主机包括CPU，则在接收到CPU发起的本次系统总线访问时，缓存模块通过从机接口模块将本次系统总线访问对应的读数据传输至系统总线，主机即可从系统总线上接收读数据。如此，通过S41-S43即可实现外部存储-控制模块-缓存模块-从机接口模块-系统总线-CPU的数据传输过程。

在另一些实施例中，主机包括DMA控制器，寄存器模块还包括直接内存访问接口控制模块（即DMA接口控制模块），则在接收到DMA控制器发起的本次系统总线访问（即接收到DMA控制器发出的地址）时，缓存模块通过从机接口模块将本次系统总线访问对应的读数据传输至系统总线，主机即可从系统总线上接收读数据。可见，在内存映射模式下，DMA传输操作无需使能控制，且不会根据缓存模块中的数据量发送直接内存访问传输请求，DMA控制器只需作为主机向控制器提供内存映射地址即可开始DMA传输。

可选的，还可以包括：

S43、在接收到主机发起的下次系统总线访问时，若下次系统总线访问对应的地址与本次系统总线访问对应的地址连续，则缓存模块通过从机接口模块将下次系统总线访问对应的读数据传输至系统总线。

S44、若下次系统总线访问对应的地址与本次系统总线访问对应的地址不连续，则清空缓存模块。

可选的，还可以包括：

S45、在缓存模块写满的情况下，若经过配置信息中的超时时长后未接收到主机发起的下次系统总线访问，则停止数据传输。

具体地，超时时长为超时寄存器的配置信息。

在一个示例中，外部存储与主机以内存映射模式进行数据传输的过程如下：系统总线经过从机接口模块时序解析后配置寄存器模块，配置为内存映射模式，寄存器模块在检测到配置信息满足内存映射模式的触发条件时，寄存器配置模块将本次系统总线访问的地址和开始信号发送至控制模块，完成命令序列触发，寄存器模块完成命令序列触发后将配置信息发送给控制模块。在状态机处于数据阶段时，移位控制模块将读数据存入缓存模块供系统总线读取，其中，内存映射模式支持预取功能，控制模块将预测下次系统总线访问，提前读取外部存储连续地址上的数据并存入缓存模块。若之后主机发起了读取访问（即下次系统总线访问）并且地址连续，则直接将数据（即读数据）从缓存模块中发送到系统总线。若主机发起的读取访问（即下次系统总线访问）地址不连续，则清空缓存模块中的数据，重新从新地址进行数据读取。若主机长时间无有效系统访问操作，为降低功耗，控制器引入超时计数器，当外部存储中写满预取数据后，如果在超时寄存器设置的超时时长内主机没有发起系统总线访问，控制器将停止通信，以降低外部存储功耗。

可以理解的是，内存映射模式常用于与微控制器配合下的数据读取。该模式下，外部存储映射到微控制器的地址空间，从而微控制器将视其为内部存储器。该模式可用于微控制器加载外部存储的存储程序。

在再一些实施方式中，寄存器模块还包括标志及错误管理模块；该方法还包括：在监测到控制器满足预设状态时，标志及错误管理模块产生预设状态对应的标志和/或中断信号。

具体地，寄存器模块内置标志及错误管理模块，标志及错误管理模块可以实时监控控制器内部的电路状态，当监测到控制器满足预设状态时，产生相对应的标志和/或中断信号。

可选地，标志主要包括BUSY标志、缓存模块阈值标志、轮询状态匹配标志、预取超时标志、传输完成标志、传输错误标志、错误标志等，上述标志位除BUSY标志外都可产生中断信号。

其中，当发生寄存器模块的配置信息与目标工作模式不符等情况时，标志及错误管理模块可以产生错误标志，并通过系统总线返回错误信息，例如，如下情况均可产生错误标志：在间接模式和轮询模式下，寄存器地址写入了错误地址（例如地址超出了外部存储的大小）；间接模式下，地址加数据长度超出外部存储大小；内存映射模式下，主机访问地址超出外部存储范围。

可以理解的是，通过产生预设状态对应的标志和/或中断信号，有利于主机及时获知控制器的工作情况。

本公开实施例还提供了一种电子设备，该电子设备包括上述任一实施例的控制器。

示例的，本公开实施例中的电子设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、PDA（个人数字助理）、PAD（平板电脑）、PMP（便携式多媒体播放器）、车载终端（例如车载导航终端）等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。

本实施例提供的电子设备能够执行上述任一实施例的方法，其执行方式和有益效果类似，在这里不再赘述。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种数据传输控制方法，其特征在于，应用于控制器，所述控制器包括从机接口模块、寄存器模块、缓存模块、以及控制模块，其中，所述方法包括：

所述从机接口模块根据从系统总线接收的控制信号对所述寄存器模块中的控制寄存器进行配置，其中，所述控制信号由主机发出；

所述寄存器模块根据所述控制寄存器的配置确定对应的配置信息，并在检测到所述配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向所述控制模块发送开始信号和所述配置信息；

响应于接收到所述开始信号，所述控制模块根据所述配置信息控制外部存储与所述缓存模块进行数据传输，以使所述外部存储与所述主机以所述目标工作模式进行数据传输。

2.根据权利要求1所述的方法，其特征在于，所述目标工作模式包括间接写入模式；

所述方法还包括：所述从机接口模块将从所述系统总线接收的数据信号对应的写数据写入所述寄存器模块中的数据寄存器，其中，所述数据信号由所述主机发出；

所述寄存器模块将所述写数据从所述数据寄存器传输至所述缓存模块；

其中，所述控制模块根据所述配置信息控制外部存储与所述缓存模块进行数据传输，包括：

所述控制模块根据所述配置信息中的数据传输控制信息将所述写数据从所述缓存模块传输至所述外部存储。

3.根据权利要求1所述的方法，其特征在于，所述目标工作模式包括间接读取模式；

其中，所述控制模块根据所述配置信息控制外部存储与所述缓存模块进行数据传输，包括：

所述控制模块根据所述配置信息中的数据传输控制信息将读数据从所述外部存储传输至所述缓存模块；

所述方法还包括：在接收到所述主机发起的系统总线访问时，所述缓存模块将所述读数据写入所述寄存器模块中的数据寄存器；

所述从机接口模块将所述读数据从所述数据寄存器传输至所述系统总线。

4.根据权利要求1所述的方法，其特征在于，所述目标工作模式包括轮询模式；

其中，所述控制模块根据所述配置信息控制外部存储与所述缓存模块进行数据传输，包括：

所述控制模块根据所述配置信息中的数据传输控制信息将读数据从所述外部存储传输至所述缓存模块；

所述控制模块将所述读数据与所述配置信息中的轮询匹配数据进行匹配；

若所述读数据与所述轮询匹配数据不匹配，则在经过所述配置信息中的轮询间隔后，返回所述控制模块根据所述配置信息中的数据传输控制信息将读数据从所述外部存储传输至所述缓存模块的步骤，直至新的读数据与所述轮询匹配数据匹配或发生中止退出轮询模式。

5.根据权利要求1所述的方法，其特征在于，所述目标工作模式为内存映射模式；

其中，所述控制模块根据所述配置信息控制外部存储与所述缓存模块进行数据传输，包括：

所述控制模块根据所述配置信息中的数据传输控制信息将所述主机发起的本次系统总线访问对应的读数据以及预测的下次系统总线访问对应的读数据传输至所述缓存模块；

所述方法还包括：

所述缓存模块通过所述从机接口模块将所述本次系统总线访问对应的读数据传输至所述系统总线。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在接收到所述主机发起的下次系统总线访问时，若下次系统总线访问对应的地址与本次系统总线访问对应的地址连续，则所述缓存模块通过所述从机接口模块将所述下次系统总线访问对应的读数据传输至所述系统总线；

若下次系统总线访问对应的地址与本次系统总线访问对应的地址不连续，则清空所述缓存模块。

7.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在所述缓存模块写满的情况下，若经过所述配置信息中的超时时长后未接收到所述主机发起的下次系统总线访问，则停止数据传输。

8.根据权利要求1-7任一项所述的方法，其特征在于，所述主机包括直接内存访问控制器，所述寄存器模块还包括直接内存访问接口控制模块；

若所述目标工作模式包括间接写入模式，所述方法还包括：在所述缓存模块中的数据量小于预设阈值时，所述直接内存访问接口控制模块向所述直接内存访问控制器发送第一直接内存访问请求，以使所述直接内存访问控制器向所述系统总线发出数据信号；

若所述目标工作模式包括间接读取模式或轮询模式，所述方法还包括：在所述缓存模块中的数据量大于等于所述预设阈值时，所述直接内存访问接口控制模块向所述直接内存访问控制器发送第二直接内存访问请求，以使所述直接内存访问控制器通过所述系统总线从所述缓存模块中读取读数据；

若所述目标工作模式包括内存映射模式，所述方法还包括：接收所述直接内存访问控制器发出的地址。

9.根据权利要求1-7任一项所述的方法，其特征在于，所述寄存器模块还包括标志及错误管理模块；

所述方法还包括：在监测到所述控制器满足预设状态时，所述标志及错误管理模块产生所述预设状态对应的标志和/或中断信号。

10.一种控制器，其在特征在于，包括：从机接口模块、寄存器模块、缓存模块、以及控制模块；

所述从机接口模块，用于根据从系统总线接收的控制信号对所述寄存器模块中的控制寄存器进行配置，其中，所述控制信号由主机发出；

所述寄存器模块，用于根据所述控制寄存器的配置确定对应的配置信息，并在检测到所述配置信息满足多个预设工作模式中的目标工作模式的触发条件时，向所述控制模块发送开始信号和所述配置信息；

所述控制模块，用于响应于接收到所述开始信号，根据所述配置信息控制外部存储与所述缓存模块进行数据传输，以使所述外部存储与所述主机以所述目标工作模式进行数据传输。

11.一种电子设备，其特征在于，包括：权利要求10所述的控制器。

Images