CN111782027A - Ddr存储器运行频率调整方法及装置 - Google Patents

Abstract

本发明提供一种DDR存储器运行频率调整方法及装置，该方法包括获取硬件设备的运行状态信息；根据硬件设备的运行状态信息，确定DDR存储器的目标运行频率，设置指令寄存器的指令，动态频率调整单元依次执行指令寄存器中的指令；动态频率调整单元执行指令寄存器中的指令时，向时钟管理器输出调整频率的指令，时钟管理器将调整后的时钟频率输出至DDR存储器。本发明还提供实现上述方法的装置。本发明可以避免CPU无法进入空闲状态的问题，并且能够适应不同类型的DDR存储器，通用性好。

Description

DDR存储器运行频率调整方法及装置

技术领域

本发明涉及存储设备的运行频率调整的技术领域，具体地，是一种DDR存储器运行频率调整方法以及实现这种方法的装置。

背景技术

双倍速率同步动态随机存储器也称为DDR存储器，是一种广泛应用在电子设备的存储器，由于DDR存储器运行过程中存在较大的功耗，对于小型的片上系统而言，DDR存储器运行时所占用的功耗在系统的总功耗中占比较大，因此，降低DDR存储器的功耗成为降低片上系统总功耗的一个重要方式。

通常，DDR存储器所消耗的功耗与DDR存储器的运行频率相关，即DDR存储器的运行频率较高时，其功耗较大，因此，降低DDR存储器功耗的一个重要手段是降低DDR存储器的运行频率。例如，在某些应用场景下，如果对DDR存储器的带宽要求不高时，可以合理调整DDR存储器的运行频率以实现降低DDR存储器功耗的目的。

由于片上系统运行过程中，各硬件设备的运行状态是动态的，因此需要动态的对DDR存储器的运行频率进行调整以满足硬件设备的运行需求，又尽可能的降低DDR存储器的运行频率。目前，对DDR存储器的运行频率调整有以下两种方式：

第一种方式是基于软件的方式对DDR存储器的频率调整寄存器进行配置，以实现DDR存储器的频率调整，但这种方案需要中央处理器不断的轮询频率调整寄存器，无法使中央处理器处于空闲状态以降低片上系统的整体功耗。此外，通过软件进行DDR存储器的频率动态调整，需要静态存储器中存储响应的指令，存储指令将增加片上系统的实现成本。另外，软件操作速度相对较慢，从而增加进入低频率点或者高频率点的时间，从而影响降频带来的功耗优势，且在提升频率点时将增加时间带会导致电子设备运行缓慢，甚至出现卡顿的问题，导致用户体验不好。

第二种方式是结合DDR存储器所需要调整的频率点，实现频率点独立的配置寄存器，每个频率点都有相同个数寄存器以实现快速切换，在结合针对不同的DDR存储器类型实现硬件状态机进行寄存器操作。但是这种方案通过复制频率点配置寄存器以实现快速切换，增加电路的面积。并且，该方法需要结合DDR存储器的类型设计状态机，无通用性且每一种DDR存储器的状态机都无法复制，需要对DDR控制器进行修改，并可能引入错误(bug)，影响片上系统的性能。

发明内容

本发明的第一目的是提供一种通用性好且频率切换速度快的DDR存储器运行频率调整方法。

本发明的第二目的是提供一种通用性好且频率切换速度快的DDR存储器运行频率调整装置。

为实现本发明的主要目的，本发明提供的DDR存储器运行频率调整方法包括获取硬件设备的运行状态信息；根据硬件设备的运行状态信息，确定DDR存储器的目标运行频率，设置指令寄存器的指令，动态频率调整单元依次执行指令寄存器中的指令；动态频率调整单元执行指令寄存器中的指令时，向时钟管理器输出调整频率的指令，时钟管理器将调整后的时钟频率输出至DDR存储器。

由上述方案可见，动态频率调整单元根据所获取的硬件设备的运行状态自动设置指令寄存器的指令，通过执行指令寄存器的指令实现对时钟管理器的时钟频率的调整，因此，不需要通过软件的方式对DDR存储器的运行频率进行调整，能够使得中央处理器可以有较长的时间处于空闲状态，有效降低片上系统的总功耗。

另外，由于动态频率调整单元根据所获取的硬件设备的运行状态设置指令寄存器的指令，因此能够根据不同类型的DDR存储器，并且根据硬件设备的实际运行状态来设置指令，能够满足各种类型的DDR存储器的运行需求，不需要针对各种类型的DDR存储器设置对应的寄存器，一方面能够减少实现电路的面积，另一方面能够提高该方法的适应性。

一个优选的方案是，根据硬件设备的运行状态信息确定DDR存储器的目标运行频率包括：根据硬件设备的运行状态信息在第一索引表中进行查找，获取与硬件设备的运行状态信息匹配的目标运行频率。

由此可见，通过预先设定的第一索引表，并且通过查表的方式确定DDR存储器的目标运行频率，可以快速的确定与硬件设备的当前运行状态信息匹配的目标运行频率。

进一步的方案是，获取与硬件设备的运行状态信息匹配的目标运行频率后，还执行：根据目标运行频率查找第二索引表，获取与目标运行频率匹配的分频系数。

这样，可以在获取硬件设备的运行状态信息后，能够快速的确定针对于基准时钟信号的分频系数，以便于时钟管理器根据该分频系数确定向DDR存储器输出的时钟信号的频率。

更进一步的方案是，动态频率调整单向时钟管理器输出调整频率的指令包括与目标运行频率匹配的分频系数。

由此可见，时钟管理器接收的指令包括分频系数，因此通过该分频系数能够快速对时钟信号进行调整，提高对DDR存储器运行频率调整的速率。

一个优选的方案是，设置指令寄存器的指令包括：将命令字、待读写数据的存储地址、待读写数据、写数据掩码写入到指令寄存器中。

由此可见，动态频率调整单元执行指令寄存器的指令时，能够按顺序的执行相应的指令，例如根据命令字将待读写的数据写入或者读取到预设的存储地址。

更进一步的方案是，获取硬件设备的运行状态信息后，经过预设时间后，再次获取硬件设备的运行状态信息，根据再次获取的硬件设备的运行状态信息确定DDR存储器的目标运行频率。

由于硬件设备的运行状态是动态变化的，在接收到硬件设备的运行状态变化的信息后，并不是马上对DDR存储器的运行频率进行调整，而是经过一段时间后，让硬件设备的运行状态稳定后才进行调整，使得调整后的运行频率与硬件设备的运行状态更加匹配，满足硬件设备的运行需求。

为实现上述的第二目的，本发明提供的DDR存储器运行频率调整装置包括动态频率调整单元，用于获取硬件设备的运行状态信息，并根据硬件设备的运行状态信息确定DDR存储器的目标运行频率，设置指令寄存器的指令，依次执行指令寄存器中的指令；还包括时钟管理器，接收动态频率调整单元执行指令寄存器中的指令时输出的调整频率的指令，并将调整后的时钟频率输出至DDR存储器。

由上述方案可见，通过动态频率调整单元根据硬件设备的运行状态来动态的设定指令寄存器的指令，并由此对时钟管理器向DDR存储器输出的时钟频率进行动态调整，不需要通过软件对DDR存储器的时钟频率进行调整，也不需要针对每一种类型的DDR存储器设置特定的指令或者寄存器，在降低系统总功耗的同时，还能够避免增加电路的面积，该装置的通用性好。

一个优选的方案是，动态频率调整单元通过一仲裁单元向DDR存储器输出控制信号，仲裁单元还接收中央处理器输出的指令。

由此可见，DDR存储器可以通过仲裁单元接收来自于中央处理器或者动态频率调整单元输出的控制信号，可以通过软件或者硬件的方式对DDR存储器的频率进行动态的调整。

进一步的方案是，动态频率调整单元设置有通用片上总线协议接口，动态频率调整单元通过通用片上总线协议接口与系统总线进行通信。

这样，通过通用片上总线协议接口可以方便的实现动态频率调整单元与系统总线的通信，使得动态频率调整单元的设置更加简单，提高该装置的通用性。

更进一步的方案是，动态频率调整单元从外部存储器中读取第一索引表，并根据硬件设备的运行状态信息在第一索引表中进行查找，获取与硬件设备的运行状态信息匹配的目标运行频率。

由此可见，通过预先设定的第一索引表可以快速的查找出与硬件设备的运行状态信息匹配的目标运行频率，提高DDR存储器的运行频率调整速度。

附图说明

图1是本发明DDR存储器运行频率调整装置实施例与系统总线、DDR存储器的结构框图。

图2是本发明DDR存储器运行频率调整方法实施例的流程图。

图3是本发明DDR存储器运行频率调整装置实施例中动态频率调整单元的指令寄存器的结构示意图。

图4是本发明DDR存储器运行频率调整装置实施例中动态频率调整单元的运行状态变化示意图。

以下结合附图及实施例对本发明作进一步说明。

具体实施方式

本发明的DDR存储器运行频率调整方法应用在智能电子设备上，优选的，智能电子设备设置有中央处理器以及存储设备，存储设备可以是FLASH等非易失性存储器，并且，智能电子设备设置有DDR存储器，本发明的方法就是对DDR存储器的运行频率进行动态的调整。本发明的DDR存储器运行频率调整装置可以实现上述的DDR存储器运行频率调整方法。

DDR存储器运行频率调整装置实施例：

参见图1，本实施例设置有动态频率调整单元10、仲裁单元15(matrix)以及时钟管理器16，其中，动态频率调整单元10可以接收系统总线20传输的信号，且动态频率调整单元10可以向仲裁单元15输出控制信号。时钟管理器16可以与动态频率调整单元10进行通信，时钟管理器16可以将基准时钟信号分频获得不同频率的时钟信号，并且将调整后的时钟信号输出至DDR存储器。

动态频率调整单元10设置有指令寄存器，优选的，该指令寄存器是一个通用寄存器，具体的，是一个寄存器组，设置有3个32比特的寄存器，用于控制动态频率调整单元10当前的操作。此外，动态频率调整单元10的设计采用通用AMBA总线协议，即设置有通用片上总线协议接口，因此，动态频率调整单元10通过该通用片上总线协议接口与系统总线20进行通信，可以接收来自于系统总线的信号，例如接收系统总线20发送的硬件设备的运行状态的信息。

仲裁单元15可以接收动态频率调整单元10以及系统总线20输出的信号，优选的，仲裁单元15可以将所接收到的信号传输至DDR存储器。本实施例中，DDR存储器包括DDR控制器31以及DDR寄存器32，因此，仲裁单元15可以分别向DDR控制器31以及DDR寄存器32传送信号。本实施例设置的仲裁单元15可以接收动态频率调整单元10以及系统总线20输出的信号，因而系统总线20可以直接将控制信号发送至仲裁单元15，而不需要对系统总线20的数据进行转换处理。并且，仲裁单元15可以直接接收动态频率调整单元10发送的数据，也能够降低动态频率调整单元10的开发设计难度。

动态频率调整单元10与时钟管理器16之间可以请求、响应的方式进行通信，例如，动态频率调整单元10可以发送请求信号到时钟管理器16，由时钟管理器16对基准时钟信号进行分频，并且获得分频后的时钟信号，分频后的时钟信号可以传送至DDR控制器31以及DDR寄存器32，DDR控制器31以及DDR寄存器32将按照调整频率后的时钟信号的进行工作。

仲裁单元15仅仅是一个桥接的单元，并不执行判断功能，即仲裁单元15仅仅将系统总线20发送的信号或者动态频率调整单元10发送的信号传输至DDR控制器31以及DDR寄存器32。由于系统总线20与动态频率调整单元10并不会同时间发送控制信号，因此，仲裁单元15并不会接收到相互冲突的信号。

DDR存储器运行频率调整方法实施例：

下面结合图2介绍DDR存储器运行频率调整装置的工作方法。首先，执行步骤S1，获取硬件设备的运行状态信息。片上系统运行过程中，诸如CPU、GPU(图像处理单元)、各种存储器等硬件设备的运行状态将不断变化，有些硬件设备可能处于空闲状态，有些硬件设备可能处于工作状态，而硬件设备的工作状态的改变对于DDR存储器运行速度要求并不相同，因此，本实施例将根据片上系统的各个硬件设备的运行状态动态的调整其运行频率，以满足各硬件设备运行需求的同时，尽可能降低DDR存储器的运行频率，从而降低DDR存储器所消耗的功率。

动态频率调整单元10可以通过系统总线20获取各个硬件设备的运行状态信息，例如CPU记录、控制各个硬件设备的运行状态，并且将各个硬件设备的运行状态信息发送至动态频率调整单元10。优选的，CPU对各个硬件设备进行编码设计，例如使用0至N分别表示多个设备状态的编码值，编码值与预先设定的场景对应。这样，CPU向动态频率调整单元10发送的硬件设备的运行状态信息实际上是包含了场景的信息，即某应用场景下硬件设备的运行状态信息。

然后，执行步骤S2，动态频率调整单元10根据各硬件设备的运行状态信息，查询预先设定的第一索引表，通过第一索引表获取DDR存储器的目标运行频率。第一索引表包括各硬件设备在不同场景下对应的DDR存储器的目标运行频率，因此，动态频率调整单元10通过查询第一索引表即可以获取硬件设备当前的运行状态所对应的DDR存储器的目标运行频率。优选的，第一索引表存储在一个外部存储器中，例如存储在FLASH存储器中，动态频率调整单元10可以通过系统总线20访问该外部存储器并且读取第一索引表的信息。

由于时钟管理器16通常使用基准时钟信号进行分频获得实际的输出时钟信号，如果直接将DDR存储器的目标运行频率发送至时钟管理器16，时钟管理器16仍需要进行一次转换，为了减少时钟管理器16的计算，动态频率调整单元10将执行步骤S3，查找第二索引表并获取基准时钟信号的分频系数。优选的，第二索引表也是存储在外部存储器中，且第二索引表存储有各个目标运行频率与分频系数的对应关系。动态频率调整单元10通过查询第二索引表即可获取DDR存储器目标运行频率对应的分频系数。

然后，执行步骤S4，动态频率调整单元10将设置指令寄存器的执行，并且依次执行指令寄存器中的指令。参见图3，指令寄存器设置有3个32比特的寄存器，每一条指令包括有三个部分，分别是命令字及待读写数据的存储地址CMD_ADDR、待读写数据WDATA_RDATA、待读写数据的掩码DATA_MASK，其中，命令字用于表示该指令执行的操作，如读取数据、写入数据，待读写数据的存储地址表示该指令执行的对象的存储地址，待读写数据的掩码是针对该存储地址执行的读写操作时，通过掩码可以仅对存储地址上的部分比特的数据进行读写操作。

指令寄存器所写入的指令可以控制向特定地址的寄存器写入数据，或者从特定地址的寄存器读取数据，又或者向时钟管理器16发送数据，或者向DDR控制器31、DDR寄存器32发送指令等。优选的，指令寄存器的指令可以用于控制时钟管理器16并实现时钟管理器16复位，例如设定某一命令字以操作时钟信号的属性，或者设置时钟管理器16的基准时钟信号的分频系数。

由于动态频率调整单元10需要依次执行指令寄存器中的指令，因此需要设置执行的起始指令以及终止指令，一种情况时在设定多条指令后，设置当次执行的指令数量，每执行一条指令后计数器计数一次，当到达预设计数次数后，动态频率调整单元10将停止执行指令寄存器的指令。或者，设置一条起始指令以及一条终止指令，当执行至终止指令时，将停止当次的指令的执行。因此，动态频率调整单元10可以设置只执行某一条或者多条特定的指令，而不是执行指令寄存器中的所有指令。

当动态频率调整单元10执行指令寄存器的指令时，首先执行起始指令，然后依次执行起始指令后的指令，直到执行至终止指令。在执行指令寄存器的指令过程中，动态频率调整单元10将根据所执行的指令向时钟管理器16发送信息，例如发送与目标运行频率匹配的分频系数的信息。当时钟管理器16接收到分频系数的信息后，将基准时钟信号进行分频，即按照所接收的分频系数对基准时钟信号进行分频。

最后，执行步骤S6，时钟管理器16将调整后的时钟信号输出至DDR存储器，包括输出至DDR控制器31以及DDR寄存器32。这样，DDR控制器31以及DDR寄存器32将按照所接收到的频率运行，从而实现DDR存储器的频率调整。当然，动态频率调整单元10执行指令寄存器的指令过程中，还会向DDR控制器31以及DDR寄存器32发送控制信息，以匹配运行频率的调整，确保DDR存储器能够顺畅的实现运行频率的调整。

下面结合图4介绍动态频率调整单元10运行过程中的状态变化，可以理解，图4是动态频率调整单元10的状态机。当动态频率调整单元10处于空闲状态时，动态频率调整单元10可以接收CPU发送的信息，即可以接收软件的触发信号。并且，CPU将根据各硬件设备的运行状态的变化，向动态频率调整单元10发送硬件设备的运行状态信息，可选的，硬件设备的运行状态信息可以以矩阵的方式发送，通过预先设定矩阵中每一元素的意义，动态频率调整单元10可以判断各硬件设备的运行状态是否发生变化。

当动态频率调整单元10接收到硬件设备的运行状态信息后，例如接收到某一硬件设备的运行状态发生改变的信息后，并不马上设置指令寄存器的指令，而是进入等待状态，例如等待预设的时间。由于硬件设备的运行状态改变是动态的，并且一些硬件设备的运行状态可以在短时间内快速变化，因此，通过等待一段时间可以让硬件设备的运行状态稳定后，再设定指令寄存器的指令，从而确保时钟管理器16调整后的时钟频率与硬件设备的实际运行状态匹配。

在等待状态下，动态频率调整单元10将继续接收CPU发送的硬件设备的运行状态信息，并且根据再次接收的硬件设备的运行状态信息来设置指令寄存器的指令，具体的，根据再次接收的硬件设备的运行状态信息来查询第一索引表，根据第一索引表来获取DDR存储器的目标运行频率，并且通常查询第二索引表来获取该目标运行频率对应的分频系数，将分频系数发送至时钟管理器16。

在运行状态下，动态频率调整单元10将依次执行指令寄存器中的指令，执行包括向时钟管理器16发送分频系数、向DDR控制器31以及DDR寄存器32发送控制信息等操作。当执行至终止指令时，表示当次操作的指令执行完毕，进入完成状态，此时，动态频率调整单元10将回到空闲状态，等待下一次指令的执行。

当然，在空闲状态下，动态频率调整单元10也可以不经过等待状态直接进入运行状态，例如针对特定的硬件设备的运行状态的改变，可以设定不需要经过等待状态，直接进入运行状态，也就是不需要等待硬件设备的运行状态稳定后再对时钟频率进行调整。这种情况适应于运行状态变化非常快速，或者运行状态发生剧烈变化的硬件设备，通过这种操作可以快速对DDR存储器的运行频率进行调整，避免了等待时间，提高DDR存储器频率调整效率。

需要说明的是，CPU可以根据实际运行需要，选择通过软件的方式或者动态频率调整单元10对DDR存储器的运行频率进行调整，如果通过软件的方式对DDR存储器的频率进行调整，则直接通过系统总线20向仲裁单元15发送指令，仲裁单元15直接将所揭示的指令发送至DDR控制器31以及DDR寄存器32，直接实现DDR存储器的运行频率的调整。

由于动态频率调整单元10能够根据所获取的硬件设备的运行状态自动设置指令寄存器的指令，通过执行指令寄存器的指令实现对时钟管理器16的时钟频率的调整，可以不需要通过软件的方式对DDR存储器的运行频率进行调整，能够使得中央处理器可以有较长的时间处于空闲状态，有效降低片上系统的总功耗。

并且，由于动态频率调整单元10根据所获取的硬件设备的运行状态设置指令寄存器的指令，因此能够根据不同类型的DDR存储器，并且根据硬件设备的实际运行状态来设置指令，能够满足各种类型的DDR存储器的运行需求，不需要针对各种类型的DDR存储器设置对应的寄存器，一方面能够减少实现电路的面积，另一方面能够提高该方法的适应性。

最后需要强调的是，本发明不限于上述实施方式，例如设置的第一索引表与第二索引表对应的目标运行频率的实际值的变化，或者将第一索引表、第二索引表设置在动态频率调整单元内部的存储器中，这些改变也应该包括在本发明权利要求的保护范围内。

Claims (10)

1.一种DDR存储器运行频率调整方法，包括：

获取硬件设备的运行状态信息；

其特征在于：

根据所述硬件设备的运行状态信息，确定DDR存储器的目标运行频率，设置指令寄存器的指令，动态频率调整单元依次执行所述指令寄存器中的指令；

所述动态频率调整单元执行所述指令寄存器中的指令时，向时钟管理器输出调整频率的指令，所述时钟管理器将调整后的时钟频率输出至DDR存储器。

2.根据权利要求1所述的DDR存储器运行频率调整方法，其特征在于：

根据所述硬件设备的运行状态信息确定所述DDR存储器的目标运行频率包括：

根据所述硬件设备的运行状态信息在第一索引表中进行查找，获取与所述硬件设备的运行状态信息匹配的目标运行频率。

3.根据权利要求2所述的DDR存储器运行频率调整方法，其特征在于：

获取与所述硬件设备的运行状态信息匹配的目标运行频率后，还执行：

根据所述目标运行频率查找第二索引表，获取与所述目标运行频率匹配的分频系数。

4.根据权利要求3所述的DDR存储器运行频率调整方法，其特征在于：

所述动态频率调整单向所述时钟管理器输出调整频率的指令包括与目标运行频率匹配的分频系数。

5.根据权利要求1至4任一项所述的DDR存储器运行频率调整方法，其特征在于：

设置指令寄存器的指令包括：将命令字、待读写数据的存储地址、待读写数据、写数据掩码写入到所述指令寄存器中。

6.根据权利要求1至4任一项所述的DDR存储器运行频率调整方法，其特征在于：

获取所述硬件设备的运行状态信息后，经过预设时间后，再次获取所述硬件设备的运行状态信息，根据再次获取的所述硬件设备的运行状态信息确定DDR存储器的所述目标运行频率。

7.一种DDR存储器运行频率调整装置，其特征在于，包括：

动态频率调整单元，用于获取硬件设备的运行状态信息，并根据所述硬件设备的运行状态信息确定DDR存储器的目标运行频率，设置指令寄存器的指令，依次执行所述指令寄存器中的指令；

时钟管理器，接收所述动态频率调整单元执行所述指令寄存器中的指令时输出的调整频率的指令，并将调整后的时钟频率输出至DDR存储器。

8.根据权利要求7述的DDR存储器运行频率调整装置，其特征在于：

所述动态频率调整单元通过一仲裁单元向所述DDR存储器输出控制信号，所述仲裁单元还接收中央处理器输出的指令。

9.根据权利要求7或8所述的DDR存储器运行频率调整方法，其特征在于：

所述动态频率调整单元设置有通用片上总线协议接口，所述动态频率调整单元通过所述通用片上总线协议接口与系统总线进行通信。

10.根据权利要求7或8所述的DDR存储器运行频率调整方法，其特征在于：

所述动态频率调整单元从外部存储器中读取第一索引表，并根据所述硬件设备的运行状态信息在所述第一索引表中进行查找，获取与所述硬件设备的运行状态信息匹配的所述目标运行频率。

Images