CN114020215A - Ddr存储器频率调整方法、计算机装置及计算机可读存储介质 - Google Patents

Ddr存储器频率调整方法、计算机装置及计算机可读存储介质 Download PDF

Info

Publication number
CN114020215A
CN114020215A CN202111289395.8A CN202111289395A CN114020215A CN 114020215 A CN114020215 A CN 114020215A CN 202111289395 A CN202111289395 A CN 202111289395A CN 114020215 A CN114020215 A CN 114020215A
Authority
CN
China
Prior art keywords
frequency
bandwidth
ddr memory
real
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111289395.8A
Other languages
English (en)
Inventor
樊卿华
朱振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN202111289395.8A priority Critical patent/CN114020215A/zh
Publication of CN114020215A publication Critical patent/CN114020215A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种DDR存储器频率调整方法、计算机装置及计算机可读存储介质，该方法包括获取当前传输事务所需要的带宽增量值，并获取当前的实时带宽值，判断带宽增量值以及实时带宽值的总和与DDR存储器当前频率的理论总带宽之间的比值是否超过预设的带宽占比上限阈值，如是，根据带宽增量值以及实时带宽值的总和计算所需要升频的频率值，并且将DDR存储器的运行频率上调。本发明还提供实现上述方法的计算机装置及计算机可读存储介质。本发明可以提前增加DDR存储器的带宽以避免系统运行卡顿的问题，并且能够适时调节DDR存储器的运行频率以避免功率过高的问题。

Description

DDR存储器频率调整方法、计算机装置及计算机可读存储介质
技术领域
本发明涉及电子设备的DDR存储器频率管理的技术领域，具体地，是一种DDR存储器频率调整方法以及实现这种方法的计算机装置、计算机可读存储介质。
背景技术
双倍速率同步动态随机存储器也称为DDR存储器，是一种广泛应用在电子设备的存储器，由于DDR存储器运行过程中存在较大的功耗，对于小型的片上系统而言，DDR存储器运行时所占用的功耗在系统的总功耗中占比较大，因此，降低DDR存储器的功耗成为降低片上系统总功耗的一个重要方式。
通常，DDR存储器所消耗的功耗与DDR存储器的运行频率相关，即DDR存储器的运行频率较高时，其功耗较大，因此，降低DDR存储器功耗的一个重要手段是降低DDR存储器的运行频率。例如，在某些应用场景下，如果对DDR存储器的带宽要求不高时，可以合理调整DDR存储器的运行频率以实现降低DDR存储器功耗的目的。
由于片上系统运行过程中，各硬件设备的运行状态是动态的，因此需要动态的对DDR存储器的运行频率进行调整以满足硬件设备的运行需求，又尽可能的降低DDR存储器的运行频率。传统的Linux内核DDR存储器的调频策略采用对已经发生时刻的DDR存储器的带宽进行采样，并据此预估未来时刻系统DDR存储器带宽需求的方法。这种方法有如下缺陷：第一，这种方法从原理上看是一种滞后的策略，它必须在高带宽场景已经发生的情况下才能感知到系统的高带宽需求，之后才发起升频动作，所以系统卡顿现象难以避免。第二，使用已经过去的带宽表现来预估未来，用老经验预测新问题，存在精确度差的缺陷，性能需求和带宽供给不匹配，系统卡顿和功耗浪费现象无法避免。
发明内容
本发明的第一目的是提供一种能够有效调节DDR存储器运行频率并能够有效避免系统卡顿的DDR存储器频率调整方法。
本发明的第二目的是提供一种实现上述DDR存储器频率调整方法的计算机装置。
本发明的第三目的是提供一种实现上述DDR存储器频率调整方法的计算机可读存储介质。
为实现本发明的第一目的，本发明提供的DDR存储器频率调整方法包括获取当前传输事务所需要的带宽增量值，并获取当前的实时带宽值，判断带宽增量值以及实时带宽值的总和与DDR存储器当前频率的理论总带宽之间的比值是否超过预设的带宽占比上限阈值，如是，根据带宽增量值以及实时带宽值的总和计算所需要升频的频率值，并且将DDR存储器的运行频率上调。
由上述方案可见，本发明通过提前计算当前传输事务所需要的带宽增量值，也就是提前预测当前传输事物需要额外增加的带宽量，并且根据额外证据的带宽量来动态的调节DDR存储器的频率，从而使得DDR存储器的频率满足传输事物的要求。由于通过提前计算当前传输事物需要额外增加的带宽量，能够有效避免系统运行时因DDR存储器带宽不足而引起的卡顿现象。
一个优选的方案是，根据带宽增量值以及实时带宽值的总和计算所需要升频的频率值包括：根据带宽增量值以及实时带宽值的总和计算所需要升频的频率值对应的第一目标频点，将DDR存储器的运行频率上调至第一目标频点。
由此可见，第一目标频点对应的频率值能够满足当前传输事物的带宽需求，能够有效提升DDR存储器的数据传输速度，避免系统卡顿的情况发生。
进一步的方案是，将DDR存储器的运行频率上调包括：获取调频锁，将DDR存储器的运行频率上调至第一目标频点后释放调频锁。
可见，通过获取调频锁后对频率进行调整，并且在频率调整后马上释放调频锁，能够确保在不需要对频率进行调整时，DDR存储器运行频率保持稳定。
更进一步的方案是，将DDR存储器的运行频率上调后，判断当前的传输事务是否执行完毕，如是，则使能降频流程。优选的，获取当前传输事务所需要的带宽增量值后，关闭降频流程。
由此可见，在升频前关闭降频流程，并且在当前传输事务结束后马上使能降频流程，可以避免DDR存储器不必要的升频，以节省DDR存储器消耗的功率。
一个优选的方案是，在降频流程下，判断计算当前的实时带宽占比是否低于预设的带宽占比下限阈值，如是，根据当前的实时带宽占比计算降频后的第二目标频点，并将DDR存储器的运行频率下调至第二目标频点。
可见，在实时带宽占比较低时，及时将DDR存储器的运行频率降低，可以减少DDR存储器所消耗的功率。
更进一步的方案是，该方法还包括：判断计算当前的实时带宽占比是否高于预设的带宽占比上限阈值，如是，根据当前的实时带宽占比计算需要升频的第三目标频点，并将DDR存储器的运行频率上调至第三目标频点。
由此可见，如果实时带宽占比较高，则系统自动上调DDR存储器的运行频率，能够避免系统出现卡顿的情况。
为实现上述的第二目的，本发明提供的计算机装置包括处理器以及存储器，存储器存储有计算机程序，计算机程序被处理器执行时实现上述DDR存储器频率调整方法的各个步骤。
为实现上述的第三目的，本发明提供计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述DDR存储器频率调整方法的各个步骤。
附图说明
图1是应用本发明DDR存储器频率调整方法实施例的系统框图。
图2是本发明DDR存储器频率调整方法实施例中计算实时带宽的示意图。
图3是本发明DDR存储器频率调整方法实施例中DDR存储器频率调整时初始化的流程图。
图4是本发明DDR存储器频率调整方法实施例中后台降频流程图。
图5是本发明DDR存储器频率调整方法实施例的升频程图。
图6是本发明DDR存储器频率调整方法实施例中DDR主机管理升频的流程图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
本发明的DDR存储器频率调整方法应用在电子设备上，例如应用在行车记录仪、机顶盒等电子设备上，以对DDR存储器的运行频率进行动态的调整，以避免系统运行出现卡顿的情况，同时能够最大限度的降低DDR存储器的功耗。优选的，电子设备设置有处理器以及存储器，存储器上存储有计算机程序，处理器通过执行该计算机程序实现DDR存储器频率调整方法。
DDR存储器频率调整方法实施例：
本实施例应用在电子设备上，该电子设备具有DDR存储器，本实施例主要用于对DDR存储器的运行频率进行调整，通过在发起传输事务前估算未来DDR存储器的带宽需求增量，并据此结合当前时刻DDR存储器的实时带宽精确计算所需的DDR带宽，避免系统运行时出现卡顿的现象，也能够避免DDR存储器的运行频率过高而导致功耗过大的问题。
参见图1，本实施例的DDR存储器频率调整方法通过一个调频装置实现，该调频装置具有后台频率管理模块11、降频锁管理模块12、实时带宽采集模块13、带宽增量计算模块14、DDR主机(DDR Master)带宽管理模块15、带宽上下限阈值管理模块16、调频锁管理模块17、调频执行模块18以及中断管理模块19。
后台频率管理模块11用于对DDR存储器的运行频率进行管理，例如根据实时带宽的使用情况动态调整DDR存储器的运行频率。当DDR存储器的实时带宽占比较低的情况下，降低DDR存储器的运行频率，例如通过降频锁管理模块12获取降频锁，并且由调频执行模块18执行降频操作。如果DDR存储器的实时带宽占比较高，则需要提升DDR存储器的运行频率，例如通过中断管理模块19发送中断升频请求，由调频锁管理模块17获取调频锁，并且由调频执行模块18执行升频操作。
DDR主机带宽管理模块15根据当前传输事务，通过带宽增量计算模块14计算当前一笔传输事务所需要的带宽增加，同时，由实时带宽采集模块13用于实时采集当前DDR存储器的带宽，通过与带宽上下限阈值管理模块16所记录的当前频点下DDR存储器运行频率的理论上限阈值、下限阈值进行比较，并以此计算当前传输事务所需要的带宽，即最小运行频率，同时确定相应的频点，如果需要进行调频，通过调频锁管理模块17获取调频锁，并由调频执行模块18进行调频操作。
本实施例主要通过三种方式实现对DDR存储器的运行频率进行调整，具体的，是通过三条运行路径进行管理。第一种方式是通过后台频率管理流程实现频率管理，具体的，由后台频率管理模块11在系统带宽较为空闲的情况下，也就是满足降频使能的条件时，降低DDR存储器的运行频率，从而实现降低系统功耗的目的。第一种方式的运行路径如图1中的A流程所示，由后台频率管理模块11通过降频锁管理模块12获取降频锁后，并通过调频锁管理模块17获取调频锁，再通过调频执行模块18进行调频操作。
第二种方式是中断升频流程，例如在DDR存储器的运行频率过低的时候，例如当前传输事务带宽需求较高，但当前DDR存储器运行频率较低的情况下，由中断管理模块19发送一个中断升频请求，并由通过调频锁管理模块17获取调频锁，再通过调频执行模块18实现快速升频的操作。第二种方式的运行路径如图1中的B流程所示。
第三种方式是DDR主机带宽管理流程，由DDR主机带宽管理模块15请求带宽增量计算模块14对即将发生的带宽增量进行计算，如果系统当前的带宽无法满足带宽增量的需求时，及时对DDR存储器的运行频率进行调频，以提前满足未来场景的带宽预算，避免系统卡顿现象发生。第二种方式的运行路径如图1中的C流程所示，一旦带宽增量计算模块14计算确认当前带宽不足以满足未来场景的需求时，由调频锁管理模块17获取调频锁，再通过调频执行模块18实现快速升频的操作。优选的，在升频的过程中关闭后台降频流程，避免对正在进行的高带宽场景运行造成干扰。
下面结合图2对本实施例的实时带宽计算过程进行说明。本实施例预先设置一个观察窗口时间周期长度T，针对每一个观察窗口时间周期，分别计算该观察窗口内DDR存储器的数据传输时长t。例如，对于观察窗口时间周期T1，共有2次数据传输，第一次数据21的实际传输时间是t11，第二次数据22的实际传输时间是t12，则观察窗口时间周期长度T1内DDR存储器的数据传输时长t1是时间t11与时间t12之和。以此类推，可以计算出其他观察窗口时间周期T2、T3的DDR存储器的数据传输时长t2、t3等。
DDR存储器运行时，其运行频率将设置在某一个固定的频点上，例如Fn(n＝1、2、3、4、5…)表示DDR存储器的调频频点，各个频点随n的数值增加而逐档升高。相应的，在每一频点下，均有相应的DDR总带宽，例如Bn(n＝1、2、3、4、5…)表示各个频点Fn(n＝1、2、3、4、5…)对应的总带宽，总带宽随n的数值增加而逐档升高。
另外，假设DDR存储器当前运行频率为Fcur，当前频点下的DDR理论总带宽为Bcur，W为DDR存储器的位宽，Pup和Pdown分别表示预先设定的带宽占比上限阈值和带宽占比下限阈值，Bdelta表示当前场景所需带宽增量。则根据DDR带宽原理有如下公式成立：
Bn＝(Fn×W×2)/8 (式1)
根据式1，可以计算出DDR存储器的各个频点F1/F2/F3/F4/F5对应的各频点下的理论总带宽B1/B2/B3/B4/B5。
假设系统初始化阶段设置实时带宽观察窗口长度T，并且需要在每个观察窗口结束时更新该窗口内实际发生数据传输的时长t，因此可以得到如下公式：
t/T＝Brel/Bcur (式2)
因此可以推导出以下公式：
Brel＝Bcur×(t/T) (式3)
可见，根据公式3可知，根据当前频点下的理论总带宽Bcur、观察窗口内数据传输时长t与观察窗口时间周期长度T即可计算出当前测量窗口的实时带宽Brel。
参见图3，对DDR存储器的运行频率进行初始化时，首先执行步骤S1，设置DDR存储器的带宽占比上限阈值Pup和带宽占比下限阈值Pdown，然后执行步骤S2，设置DDR存储器带宽观察窗口时间周期长度T，接着，执行步骤S3，初始化降频锁为允许降频的状态，并执行步骤S4，使能DDR存储器带宽上限阈值中断，最后，执行步骤S5，初始化调频锁。可见，初始化后，DDR存储器的运行频率可以降频，并且可以接收升频中断请求，可以在接收到升频中断请求信号后执行升频的操作。
下面结合图4介绍后台降频流程。首先，执行步骤S11，判断当前的状态是否为运行降频的状态，例如当前系统设置是否为允许降频状态，如果是，则执行步骤S12，否则，则继续判断。步骤S12中，判断DDR存储器当前的实时带宽占比是否低于带宽占比下限阈值，其中，当前的实时带宽占比是当前测量窗口的实时带宽Brel与当前频点下的DDR理论总带宽Bcur之间的比值。因此，步骤S12是判断Brel/Bcur<Pdown是否成立，也就是判断t/T<Pdown是否成立，如果判断结果为是，说明当前频点下总带宽富裕，可以下调DDR存储器的运行频率以节省系统功耗。此时，执行步骤S13，从当前频点下的DDR理论总带宽Bcur开始逐次向下寻找，找到第一个满足Brel/Bn>Pdown的第三目标带宽Bn，第三目标带宽Bn对应的频点Fn即是需要降频的第三目标频点。
然后，执行步骤S14，通过调频锁关联模块17申请调频锁，并执行步骤S15，通过调频执行模块18执行降频操作，最后执行步骤S16，释放调频锁。
参见图5，DDR存储器运行时，需要获取当前的实时带宽值，即执行步骤S21，并执行步骤S22，根据当前的实时带宽值判断是否需要升频，例如判断DDR存储器当前的实时带宽占比是否高于带宽占比上限阈值，即判断是否满足Brel/Bcur>Pup的条件，也就是判断是否满足t/T>Pup的情况，如果步骤S22的判断结果为是，说明当前频率下，DDR存储器的带宽紧张，需要上调DDR存储器的运行频率以增加总带宽供给。此时，执行步骤S23，从当前频点下的DDR理论总带宽Bcur开始逐次向上寻找，找到第一个满足Bn/Bcur<Pup的第二目标带宽Bn，此时，与第二目标带宽Bn对应的频点Fn就是需要升频的第二目标频点。
然后，执行步骤S24，通过调频锁关联模块17申请调频锁，并执行步骤S25，通过调频执行模块18执行升频操作，最后执行步骤S26，释放调频锁。
下面结合图6介绍由DDR主机带宽管理模块15执行的主动发起的提前升频流程。首先，执行步骤S31，由带宽增量计算模块14计算当前一笔传输事务所需要的带宽增量，例如根据当前一笔传输事务所需要的传输的数据量以及当前的实时带宽值计算当前的一笔传输事务所需要的带宽增量，具体的，根据当前一笔传输事务所需要的传输的数据量以及所需要传输的时间，可以计算出理论上需要的带宽值，利用该理论上需要的带宽值与当前的实时带宽值的差值作为当前一笔传输事务所需要的带宽增量值Bdelta。
然后执行步骤S32，关闭后台降频流程，此时，步骤S11判断当前是否允许降频时，判断结果为否。然后，执行步骤S33，获取当前的实时带宽值Brel以及当前频点下的DDR理论总带宽Bcur，然后执行步骤S34，判断是否需要升频。具体的，判断带宽增量值Bdelta以及实时带宽值Brel的总和与DDR存储器当前频率的理论总带宽Bcur之间的比值是否超过预设的带宽占比上限阈值Pup，即判断(Brel+Bdelta)/Bcur>Pup是否成立，如是，说明当前频率下未来带宽供给紧张，需要上调DDR存储器的运行频率增加总带宽供给。
此时，执行步骤S35，从当前频点下的DDR理论总带宽Bcur开始逐次向上寻找，找到第一个满足(Brel+Bdelta)/Bcur<Pup的第一目标带宽Bn，则与第一目标带宽Bn对应的频点Fn就是需要升频的第一目标频点。
然后，执行步骤S36，通过调频锁关联模块17申请调频锁，并执行步骤S37，通过调频执行模块18执行升频操作，并执行步骤S38，释放调频锁。接着，执行步骤S39，判断当前一笔传输事务是否执行完毕，如是，执行步骤S40，使能后台降频程序，此时，系统运行DDR存储器降频。
在DDR主机带宽管理模块15执行的主动发起的提前升频的过程中，通过关闭后台降频流程，能够避免在主动升频过程中触发降频流程而导致运行混乱的问题，并且在当前一笔传输事务结束后，使能降频流程，能够恢复DDR存储器的降频操作，以确保DDR存储器能够根据实际运行需要灵活调整频率以降低系统功耗。
可见，本实施例能够在发起传输事务前提前估算本事务的带宽需求增量，系统根据此需求增量提前提供对应的带宽供给，避免了系统发生卡顿的情况，同时又能够在最小功耗代价前提下精确满足系统带宽需求，保证了系统不卡顿，同时满足了降低功耗和提升性能两方面的需求。
计算机装置实施例：
本实施例的计算机装置可以是行车记录仪或者机顶盒等电子设备，该计算机装置包括有处理器、存储器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述DDR存储器频率调整方法的各个步骤。
例如，计算机程序可以被分割成一个或多个模块，一个或者多个模块被存储在存储器中，并由处理器执行，以完成本发明的各个模块。一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序在终端设备中的执行过程。
本发明所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，处理器是终端设备的控制中心，利用各种接口和线路连接整个终端设备的各个部分。
存储器可用于存储计算机程序和/或模块，处理器通过运行或执行存储在存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现终端设备的各种功能。存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(SmartMedia Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
计算机可读存储介质：
上述计算机装置所存储的计算机程序如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，该计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述DDR存储器频率调整方法的各个步骤。
其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
最后需要强调的是，本发明不限于上述实施方式，例如预先设定的DDR存储器多个频点数量、对应频率的变化，或者设定的带宽占比上限阈值、下限阈值的变化等，这些改变也应该包括在本发明权利要求的保护范围内。

Claims (9)

1.DDR存储器频率调整方法，其特征在于，包括：
获取当前传输事务所需要的带宽增量值，并获取当前的实时带宽值，判断所述带宽增量值以及实时带宽值的总和与DDR存储器当前频率的理论总带宽之间的比值是否超过预设的带宽占比上限阈值，如是，根据所述带宽增量值以及实时带宽值的总和计算所需要升频的频率值，并且将DDR存储器的运行频率上调。
2.根据权利要求1所述的DDR存储器频率调整方法，其特征在于：
根据所述带宽增量值以及实时带宽值的总和计算所需要升频的频率值包括：根据所述带宽增量值以及实时带宽值的总和计算所需要升频的频率值对应的第一目标频点，将所述DDR存储器的运行频率上调至所述第一目标频点。
3.根据权利要求2所述的DDR存储器频率调整方法，其特征在于：
将所述DDR存储器的运行频率上调包括：获取调频锁，将所述DDR存储器的运行频率上调至所述第一目标频点后释放所述调频锁。
4.根据权利要求1至3任一项所述的DDR存储器频率调整方法，其特征在于：
将所述DDR存储器的运行频率上调后，判断当前的传输事务是否执行完毕，如是，则使能降频流程。
5.根据权利要求4所述的DDR存储器频率调整方法，其特征在于：
获取当前传输事务所需要的带宽增量值后，关闭所述降频流程。
6.根据权利要求4所述的DDR存储器频率调整方法，其特征在于：
在所述降频流程下，判断计算当前的实时带宽占比是否低于预设的带宽占比下限阈值，如是，根据当前的实时带宽占比计算降频后的第二目标频点，并将所述DDR存储器的运行频率下调至所述第二目标频点。
7.根据权利要求1至3任一项所述的DDR存储器频率调整方法，其特征在于：
该方法还包括：判断计算当前的实时带宽占比是否高于预设的带宽占比上限阈值，如是，根据当前的实时带宽占比计算需要升频的第三目标频点，并将所述DDR存储器的运行频率上调至所述第三目标频点。
8.计算机装置，其特征在于，包括处理器以及存储器，所述存储器存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7中任意一项所述DDR存储器频率调整方法的各个步骤。
9.计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求1至7中任意一项所述DDR存储器频率调整方法的各个步骤。
CN202111289395.8A 2021-11-02 2021-11-02 Ddr存储器频率调整方法、计算机装置及计算机可读存储介质 Pending CN114020215A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111289395.8A CN114020215A (zh) 2021-11-02 2021-11-02 Ddr存储器频率调整方法、计算机装置及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111289395.8A CN114020215A (zh) 2021-11-02 2021-11-02 Ddr存储器频率调整方法、计算机装置及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN114020215A true CN114020215A (zh) 2022-02-08

Family

ID=80059686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111289395.8A Pending CN114020215A (zh) 2021-11-02 2021-11-02 Ddr存储器频率调整方法、计算机装置及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN114020215A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105913868A (zh) * 2016-03-31 2016-08-31 华为技术有限公司 一种调整频率的方法、片上系统及终端
WO2017198112A1 (zh) * 2016-05-16 2017-11-23 深圳市中兴微电子技术有限公司 一种切频方法、装置和计算机可读存储介质
CN110413417A (zh) * 2019-08-02 2019-11-05 广州小鹏汽车科技有限公司 车载系统进程的运行优化方法、装置和系统
CN110610688A (zh) * 2019-09-26 2019-12-24 福州瑞芯微电子股份有限公司 一种显示图层的动态带宽适配的方法和装置
WO2020172818A1 (zh) * 2019-02-27 2020-09-03 华为技术有限公司 一种动态电压频率调整系统和方法
CN111782027A (zh) * 2020-07-28 2020-10-16 珠海全志科技股份有限公司 Ddr存储器运行频率调整方法及装置
CN111796655A (zh) * 2020-05-13 2020-10-20 翱捷科技股份有限公司 Ddr内存控制器自动变频的方法及系统
CN112540665A (zh) * 2020-12-25 2021-03-23 瓴盛科技有限公司 存储器频率切换装置和方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105913868A (zh) * 2016-03-31 2016-08-31 华为技术有限公司 一种调整频率的方法、片上系统及终端
WO2017198112A1 (zh) * 2016-05-16 2017-11-23 深圳市中兴微电子技术有限公司 一种切频方法、装置和计算机可读存储介质
CN107396428A (zh) * 2016-05-16 2017-11-24 深圳市中兴微电子技术有限公司 一种切频方法和装置
WO2020172818A1 (zh) * 2019-02-27 2020-09-03 华为技术有限公司 一种动态电压频率调整系统和方法
CN112292652A (zh) * 2019-02-27 2021-01-29 华为技术有限公司 一种动态电压频率调整系统和方法
CN110413417A (zh) * 2019-08-02 2019-11-05 广州小鹏汽车科技有限公司 车载系统进程的运行优化方法、装置和系统
CN110610688A (zh) * 2019-09-26 2019-12-24 福州瑞芯微电子股份有限公司 一种显示图层的动态带宽适配的方法和装置
CN111796655A (zh) * 2020-05-13 2020-10-20 翱捷科技股份有限公司 Ddr内存控制器自动变频的方法及系统
CN111782027A (zh) * 2020-07-28 2020-10-16 珠海全志科技股份有限公司 Ddr存储器运行频率调整方法及装置
CN112540665A (zh) * 2020-12-25 2021-03-23 瓴盛科技有限公司 存储器频率切换装置和方法

Similar Documents

Publication Publication Date Title
CN110308782B (zh) 功耗预测、控制方法、设备及计算机可读存储介质
US20060212247A1 (en) Frequency control apparatus, information processing apparatus and program
US20130235232A1 (en) Electronic Apparatus and Adjustment Method Thereof
CN112325458B (zh) 空调控制方法、计算机装置以及计算机可读存储介质
US20170359621A1 (en) Standby mode control apparatus and method based on context information and usage pattern analysis for saving power consumption of terminal
WO2018212832A1 (en) Systems and methods for reducing memory power consumption via device-specific customization of ddr interface parameters
CN111083388A (zh) 一种补光灯控制方法、装置、电子设备及存储介质
US20190369919A1 (en) Task management method and host for electronic storage device
CN113329188A (zh) 一种曝光控制方法、装置、电子设备及存储介质
CN112711387A (zh) 缓冲区容量的调整方法、装置、电子设备及可读存储介质
CN114020215A (zh) Ddr存储器频率调整方法、计算机装置及计算机可读存储介质
CN114840270A (zh) 系统总线带宽调整方法、计算机装置及计算机可读存储介质
CN109032503B (zh) 一种固态硬盘数据迁移带宽的流控方法及装置
US20180284998A1 (en) Recording/reproduction apparatus, control method of recording/reproduction apparatus, and non-transitory computer-readable storage medium
CN111688701B (zh) 一种车辆的功率超限控制方法、装置及车辆
US10725681B2 (en) Method for calibrating the read latency of a DDR DRAM module
US10798295B2 (en) Electronic device, image capture method, and control device
CN116185164A (zh) 电压调节方法及相关装置
US20230009061A1 (en) User system including first and second devices sharing shared voltage and power management integrated circuit generating shared voltage, and operation method thereof
CN114885404B (zh) 一种用于降低智能手表通话功耗的方法与设备
CN111654886B (zh) 一种限制用户带宽的方法和装置
CN117119201B (zh) 压缩视频的传输方法、装置、设备及存储介质
CN109687881B (zh) 提升射频模块性能的方法及装置
US20100229019A1 (en) Method of Controlling Spread-Spectrum Clock Generation
CN110962686A (zh) 一种车辆能量流的控制方法、装置及车辆

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination