CN112540665A - 存储器频率切换装置和方法 - Google Patents

存储器频率切换装置和方法 Download PDF

Info

Publication number
CN112540665A
CN112540665A CN202011562496.3A CN202011562496A CN112540665A CN 112540665 A CN112540665 A CN 112540665A CN 202011562496 A CN202011562496 A CN 202011562496A CN 112540665 A CN112540665 A CN 112540665A
Authority
CN
China
Prior art keywords
clock
bandwidth
signal
frequency
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011562496.3A
Other languages
English (en)
Other versions
CN112540665B (zh
Inventor
何林峰
牟澄磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lusheng Technology Co ltd
Original Assignee
Lusheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lusheng Technology Co ltd filed Critical Lusheng Technology Co ltd
Priority to CN202011562496.3A priority Critical patent/CN112540665B/zh
Publication of CN112540665A publication Critical patent/CN112540665A/zh
Application granted granted Critical
Publication of CN112540665B publication Critical patent/CN112540665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

本发明提供了一种存储器频率切换方法和装置。该方法包括:配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间;从多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值;统计对存储器的访问需求带宽,并根据访问需求带宽与第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号,其中第一基础带宽小于第二基础带宽;以及根据带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率。

Description

存储器频率切换装置和方法
技术领域
本发明主要涉及存储器技术领域,尤其涉及一种存储器频率切换装置和方法。
背景技术
动态随机存储器作为芯片内数据传输的重要的模块,实现了数据缓存、数据交互等重要功能。随着智能移动终端的高速发展,可使用的功能也更加丰富,但同时也带来了芯片功耗越来越高的问题。为了缓解这种功耗攀升带来的弊端,目前可行的技术是对存储器进行频率切换。
通常情况下,存储器的频率切换,需要中央处理器(CPU)或其他模块采集到芯片整体带宽的需求后判断是否进行频率切换,进而发起频率切换的指令。存储器在接收到频率切换的指令后,时钟模块重新开始工作时钟的锁定,并在时钟锁定完成后,由存储器内部完成频率切换的流程,其示意图如图1所示。该技术方案频率切换的整体时间为:CPU生成频率切换指令的时间、存储器工作时钟的锁定时间与存储器内部频率切换流程时间之和,其中最长的时间是存储器工作时钟的锁定时间。较长的频率切换时间会导致整个芯片的性能下降,并且会占用CPU的资源。如何合理的减小存储器频率切换的时间,是本领域技术人员面临的重大难题。
发明内容
本发明要解决的技术问题是提供存储器频率切换装置和方法,可以减小存储器频率切换的时间。
为解决上述技术问题,本发明提供了一种存储器频率切换方法,包括以下步骤:配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间;从所述多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值;统计对存储器的访问需求带宽,并根据所述访问需求带宽与所述第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及所述临界带宽阈值之间的关系,产生带宽监测使能信号,其中所述第一基础带宽小于所述第二基础带宽;以及根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率。
在本发明的一实施例中,根据所述访问需求带宽与所述两个基础时钟频率所对应的基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号的步骤包括:当所述访问需求带宽大于所述当前时钟频率所对应的当前带宽时,产生升频信号;当所述访问需求带宽大于或等于所述临界带宽阈值且小于或等于所述当前带宽时,产生频率保持信号;当所述访问需求带宽大于或等所述第一基础带宽且小于所述临界带宽阈值时,产生时钟预生成信号;当所述访问需求带宽小于所述第一基础带宽时,产生降频信号。
在本发明的一实施例中,根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述频率保持信号时,根据所述频率保持信号将非工作时钟信号的时钟频率锁定为所述第二基础时钟频率。
在本发明的一实施例中,根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述时钟预生成信号时,根据所述时钟预生成信号将非工作时钟信号的时钟频率锁定为所述第一基础时钟频率。
在本发明的一实施例中,上述方法还包括:关断所述非工作时钟信号。
在本发明的一实施例中,根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述时钟升频信号或时钟降频信号时,将所述存储器的时钟信号切换到所述非工作时钟信号,打开所述非工作时钟信号并关断当前工作时钟信号。
本发明还提出一种存储器频率切换装置,包括:频率配置模块,用于配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间;带宽监测模块,用于:从所述多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值,以及统计对存储器的访问需求带宽,并根据所述访问需求带宽与所述第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及所述临界带宽阈值之间的关系,产生带宽监测使能信号,其中所述第一基础带宽小于所述第二基础带宽;频率切换控制模块,根据所述带宽监测使能信号确定非工作时钟信号锁定的时钟频率;以及时钟生成模块,用于产生当前工作时钟信号和所述非工作时钟信号。
在本发明的一实施例中,带宽监测模块根据所述访问需求带宽与所述两个基础时钟频率所对应的基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号的步骤包括:当所述访问需求带宽大于所述当前时钟频率所对应的当前带宽时,产生升频信号;当所述访问需求带宽大于或等于所述临界带宽阈值且小于或等于所述当前带宽时,产生频率保持信号;当所述访问需求带宽大于或等所述第一基础带宽且小于所述临界带宽阈值时,产生时钟预生成信号;当所述访问需求带宽小于所述第一基础带宽时,产生降频信号。
在本发明的一实施例中,所述频率切换控制模块根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述频率保持信号时,根据所述频率保持信号将非工作时钟信号的时钟频率锁定为所述第二基础时钟频率。
在本发明的一实施例中,所述频率切换控制模块根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述时钟预生成信号时,根据所述时钟预生成信号将非工作时钟信号的时钟频率锁定为所述第一基础时钟频率。
在本发明的一实施例中,上述的装置还包括:时钟关断模块,用于关断所述非工作时钟信号。
在本发明的一实施例中,所述频率切换控制模块根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述时钟升频信号或时钟降频信号时,将所述存储器的时钟信号切换到所述非工作时钟信号,打开所述非工作时钟信号并关断当前工作时钟信号。
与现有技术相比,本发明控制两个不同时钟的输出,其中一个时钟为正常工作使用的工作时钟,另一个时钟为频率切换使用的非工作时钟。通过分析访问带宽需求与当前带宽,可以让非工作时钟提前锁定频率,以减小频率切换的时间。
附图说明
包括附图是为提供对本申请进一步的理解,它们被收录并构成本申请的一部分,附图示出了本申请的实施例,并与本说明书一起起到解释本申请原理的作用。附图中:
图1是已有的存储器频率切换装置的结构框图。
图2是本申请一实施例的存储器频率切换装置的结构框图。
图3是本申请一实施例的带宽监测模块工作流程图。
图4是本申请一实施例的配置信息写入流程图。
图5是本申请一实施例的存储器频率切换方法流程图。
图6是本申请一实施例的基础时钟频率及临界带宽阈值频率关系示意图。
图7是本申请一实施例的升频流程图。
图8是本申请一实施例的升频时序图。
图9是本申请一实施例的降频流程图。
图10是本申请一实施例的降频时序图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明,图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本申请保护范围的限制。此外,尽管本申请中所使用的术语是从公知公用的术语中选择的,但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的,其详细含义在本文的描述的相关部分中说明。此外,要求不仅仅通过所使用的实际术语,而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解,当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时,它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件,或者可以存在插入部件。相比之下,当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时,不存在插入部件。同样的,当第一个部件被称为“电接触”或“电耦合于”第二个部件,在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件,甚至在导电部件之间没有直接接触。
图2是本申请一实施例的存储器频率切换装置的结构框图。参考图2所示,本实施例的一种存储器频率切换装置200包括频率配置模块202、带宽监测模块204、频率切换控制模块206、时钟生成模块208、时钟关断模块210、时钟选择模块212、时钟分频模块214、配置寄存器216等。
频率配置模块202用于配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间。具体而言,频率配置模块202可以接收外部配置信号,实现对A(A为大于等于1的整数)个不同基础时钟频率的配置,基础时钟频率的单位为MHz。频率配置模块202并可配置(A-1)个用于触发时钟生成的带宽阈值,单位为bps(bit per second,比特/秒)。频率配置模块202同时可配置存储器系统内存储器控制器220的时钟与存储器物理层222的时钟的比例关系。而A个不同的基础时钟频率与(A-1)个带宽阈值将会作为带宽监测配置信号发送到带宽监测模块204,存储器控制器220的时钟与存储器物理层222的时钟的比例关系将作为分频配置信号被发送给时钟分频模块214。特别地,在配置的A个不同基础时钟频率的相邻两个基础时钟频率X与Y(单位为MHz,且X<Y)之间,存在一个与(A-1)个带宽阈值中的某一个带宽阈值Q(单位为bps)相对应的时钟频率P(单位为MHz),而P的值计算如下公式1所示:
P=Q/B (公式1)
其中单位时钟内数据传输量为B,单位为bit,其值由存储器类型决定;且P满足如公式2所示的关系式:
X<P<Y (公式2)
在本申请的实施例中,存储器可为DDR存储器,其类型包括但不限于LPDDR4、LPDDR4X、LPDDR5、DDR3、DDR4、DDR5。
带宽监测模块204用于从多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值。并且,带宽监测模块204会统计对存储器20的访问需求带宽,并根据访问需求带宽与第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号。在此,第一基础带宽小于第二基础带宽。具体而言,带宽监测模块204通过统计外部总线接口信号上对存储器系统的访问需求带宽,可以生成频率保持信号、升频信号、降频信号以及时钟预生成信号等带宽监测使能信号中的一个。设当前工作时钟频率m为配置的A个不同基础时钟频率中的某一个不为最大值或最小值的基础时钟频率。当前工作时钟频率m所对应的当前带宽为M,单位为bps。通过对外部总线接口信号上的访问统计后,得到当前需求带宽为R,单位为bps。设n为配置的A个不同基础时钟频率中与当前工作时钟频率m相邻且低于当前工作时钟频率m的第一基础时钟频率。相应地,n对应的第二基础带宽N高于当前带宽M。设k为配置的A个不同基础时钟频率中与当前工作时钟频率m相邻且高于当前工作时钟频率m的第二基础时钟频率。相应地,k对应的第二基础带宽K高于当前带宽M。临界带宽阈值L(单位为bps)为配置的多个带宽阈值中的一个值,且满足如公式3所示的关系式:
N<L<M<K (公式3)
当访问需求带宽为R大于当前带宽M,即满足以下公式4时,则会产生并向频率切换控制模块206发出升频信号:
R>M (公式4)
当访问需求带宽R大于或等于临界带宽阈值L且小于或等于当前带宽M,即满足以下公式5时,则会产生并向频率切换控制模块206发出频率保持信号,频率保持信号可包括第二基础时钟频率k:
L≤R≤M (公式5)
当访问需求带宽为R大于或等于第一基础带宽N且小于临界带宽阈值L,即满足以下公式6时,则会产生并向频率切换控制模块206发出时钟预生成信号:
N≤RL (公式6)
当访问需求带宽小于第一基础带宽N,即满足以下公式7时,则会产生并向频率切换控制模块206发出降频信号:
RN (公式7)
带宽监测模块内部逻辑工作流程图如图3所示。图3中逻辑信号C、逻辑信号D、逻辑信号E、逻辑信号F为内部逻辑信号,异常判断值G的目的是避免因逻辑故障同时出现使能两种不同的频率切换信号的情况,异常判断值E的数字逻辑计算式如以下公式8所示:
Figure BDA0002860814430000081
频率切换控制模块206,用于根据带宽监测使能信号确定非工作时钟信号锁定的时钟频率,并据此控制时钟生成模块208、时钟关断模块210和时钟选择模块212的运行。具体而言,时钟生成模块208会生成两个相互独立且频率不同的原始时钟信号CLK_A_GEN和CLK_B_GEN。时钟关断模块210用于接收频率切换控制模块206的时钟关断信号,分别控制原始时钟信号A(CLK_B_GEN)与原始时钟信号B(CLK_B_GEN)向后一级输出的时钟信号A(CLK_A)与时钟信号B(CLK_B)的打开与关断。时钟选择模块212用于在频率切换流程中,通过接收频率切换控制模块206的时钟选择信号,控制输出信号原始工作时钟(CLK_ORG)的源时钟为时钟信号A(CLK_A)或是时钟信号B(CLK_B),以消除整个频率切换时间中最长的工作时钟锁定时间,加快频率切换的整个流程。
当收到频率保持信号后,频率切换控制模块206检测非参与当前工作状态的原始工作时钟生成的非工作时钟信号的频率是否为当前工作频率m的相邻高频时钟频率k,若是则不会对其他模块进行操作,若否则会控制时钟生成模块208将非参与当前工作状态的原始工作时钟生成的非工作时钟信号的频率锁定为当前工作频率m的相邻高频时钟频率k。当收到时钟预生成信号后,频率切换控制模块206首先检测非参与当前工作状态的原始工作时钟生成的非工作时钟信号的频率是否为当前工作频率m的相邻低频时钟频率n,若是则不会对其他模块进行操作,若否则会通过时钟生成控制信号控制时钟生成模块208将原始时钟信号A(CLK_A_GEN)与原始时钟信号B(CLK_B_GEN)中非参与当前工作状态的原始工作时钟生成的非工作时钟信号锁定为当前工作频率m的相邻低频时钟n,同时使能时钟关断模块210,关断非参与当前工作状态的原始工作时钟生成的非工作时钟信号的输出,即关断时钟信号A(CLK_A)或时钟信号B(CLK_B)以降低功耗。当收到升频信号或者降频信号后,频率切换控制模块206会控制频率切换控制信号使得内部总线接口信号对外部产生反压信号阻止数据继续进入存储器控制器220,同时控制存储器控制器220将内部传输完成并通过标准DFI接口信号发送存储器20的自刷新命令,然后将通过配置寄存器216控制信号将配置寄存器216预先存入的对应频点的配置参数分别写入存储器控制器220与存储器物理层222。完成上述准备工作后,频率切换控制模块206先控制时钟选择模块212将时钟切换到非当前工作时钟信号,再控制时钟关断模块210打开当前关断的原始时钟信号(即非当前工作时钟信号)并将当前打开的原始时钟信号(即当前工作时钟信号)关断,然后再控制存储器控制器220发出存储器20退出自刷新的命令并解除内部总线接口信号上的反压信号。
时钟分频模块212通过接收来自频率配置模块202的分频配置信号,可以实现存储器控制器时钟(CLK_CTL)与存储器物理层时钟(CLK_PHY)按一定比例分别发送给存储器控制器220和存储器物理层222。
配置寄存器216在初始化阶段,会通过存储器控制器220与存储器物理层222的训练,生成A个不同基础时钟频率的工作配置信息。这些不同基础时钟频率的工作配置信息将按时钟频率分别写入配置寄存器216中。当收到来自频率切换控制模块206的配置控制信号后,配置寄存器216将对应基础时钟频率的工作配置信息重新写入存储器控制器220与存储器物理层222中。
另外,当前时钟频率为所有频点中最低频点时,将非工作时钟频率锁定为相邻的高频时钟频率,当前时钟频为所有频点中最高频点时,将非工作时钟频率锁定为相邻的低频时钟频率。
图4是本申请一实施例的配置信息写入流程图。参考图4所示,特别注意的是,在初始化阶段,会通过存储器控制器220与存储器物理层222的训练(步骤402),将A个不同基础时钟频率的工作配置信息并按照不同的时钟频率写入配置寄存器216中(步骤404)。当在步骤408判断需要进行频率切换流程时,需要将对应时钟频率的配置信息分别写入存储器控制器220与存储器物理层222中(步骤410),否则在步骤406正常访问即可。在步骤410后,在步骤412结束频率切换流程。图4中频率切换主要由频率切换控制模块206进行调度。
图5是本申请一实施例的存储器频率切换方法流程图。参考图5所示,本申请一实施例的存储器频率切换方法,包括以下步骤:
在步骤502,配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间。
此步骤可由图2的频率配置模块202完成,其具体细节可参考前文描述。
在步骤504,从多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值。
此步骤可由图2的带宽监测模块204完成,其具体细节可参考前文描述。
在步骤506,统计对存储器的访问需求带宽,并根据访问需求带宽与第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号,其中第一基础带宽小于第二基础带宽。
概要地说,产生带宽监测使能信号的步骤包括:当访问需求带宽大于当前时钟频率所对应的当前带宽时,产生升频信号;当访问需求带宽大于或等于临界带宽阈值且小于或等于当前带宽时,产生频率保持信号;当访问需求带宽大于或等第一基础带宽且小于临界带宽阈值时,产生时钟预生成信号;当访问需求带宽小于第一基础带宽时,产生降频信号。
此步骤可由图2的带宽监测模块204完成,其具体细节可参考前文描述。
在步骤508,根据带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率。
此步骤可由图2的频率切换控制模块206完成,其具体细节可参考前文描述。概要地说,当收到频率保持信号时,根据频率保持信号将非工作时钟信号的时钟频率锁定为第二基础时钟频率;当收到时钟预生成信号时,根据频率保持信号将非工作时钟信号的时钟频率锁定为第一基础时钟频率。此后还可关断非工作时钟信号。当收到时钟升频信号或时钟降频信号时,将存储器的时钟信号切换到所述非工作时钟信号,打开非工作时钟信号并关断当前工作时钟信号。
下面列举本申请的具体实现示例。设可以通过频率配置模块202配置三个不同基础时钟频率,即上述A值为3;假设当前工作频率m为800MHz,三个不同阈值时钟频率分别为n=667MHz、m=800MHz、k=933MHz;由于A值为3,则时钟生成的带宽阈值有二个,二个带宽阈值所对应的频率设为P1=733MHz,P2=867MHz;而假设采用DDR4的DDR存储器的单位时钟内数据传输量为B=32bit,则,二个带宽阈值的频率设为P1、P2分别对应二个带宽阈值。通过公式1计算为:Q1=23456bps、Q2=27744bps;其中带宽N、M、K、Q1、Q2的关系满足公式3(公式3中L为集合{Q1,Q2}的子集),其大小关系示意图如图6所示。
通过公式4可知,当访问需求带宽为R的值满足以下公式9时,则会向频率切换控制模块206发出升频信号:
R>800×32=25600bps (公式9)
通过公式5可知,当访问需求带宽为R的值满足以下公式10时,则会向频率切换控制模块206发出频率保持信号:
733×32=23456bps≤R≤800×32=25600bps (公式10)
在此,临界带宽阈值为23456bps,其对应的频率为733Mhz。
通过公式6可知,当访问需求带宽为R的值满足以下公式11时,则会向频率切换控制模块206发出时钟预生成信号:
667×32=21344bps≤R<733×32=23456bps (公式6)
通过公式7可知,当访问需求带宽为R的值,满足以下公式12时,则会向频率切换控制模块206发出降频信号:
R<667×32=21344bps (公式12)
假设当前工作时钟为原始时钟信号A,即CLK_A_GEN信号频率为800MHz,且原始时钟信号B为高阻态,时钟关断模块210将原始时钟信号A导通并由时钟信号A(CLK_A)同频(即CLK_A频率为800MHz)发送给时钟选择模块212。频率切换控制模块206通过时钟选择信号选通CLK_A为原始工作时钟(CLK_ORG)的源时钟;进而假设通过频率配置模块202配置的DDR控制器时钟(CLK_CTL)与DDR物理层时钟(CLK_PHY)的频率比为1:2,则通过时钟分频模块214后,DDR控制器时钟为800MHz,而DDR物理层时钟为1600MHz。
当频率切换控制模块206接收到频率保持信号后,会检测时钟生成模块208的原始时钟信号B是否为933MHz,若是则不会进行其他操作,若否则会通过时钟生成控制信号使能时钟生成模块208,将原始时钟信号B(CLK_B_GEN)的频率锁定为933MHz,并通过时钟关断信号将原始时钟信号B(CLK_B_GEN)阻塞关断,此时时钟信号B(CLK_B)无输入信号驱动。
当频率切换控制模块206接收到时钟预生成信号后,通过时钟生成控制信号使能时钟生成模块208,将原始时钟信号B(CLK_B_GEN)的频率锁定为667MHz,并通过时钟关断信号将原始时钟信号B(CLK_B_GEN)阻塞关断,此时时钟信号B(CLK_B)无输入信号驱动。
图7是本申请一实施例的升频流程图。参考图7所示,当频率切换控制模块206接收到升频信号(步骤702)后,先通过频率切换控制信号使得存储器控制器220对总线接口信号产生反压信号(步骤704),待存储器控制器220内数据传输完成后,使能存储器控制器220发出自刷新命令(步骤706);将配置寄存器内933MHz频率对应的配置信息写入存储器控制器与存储器物理层中(步骤708),再通过时钟关断信号将原始时钟信号B(CLK_B_GEN)打开导通,此时时钟信号B(CLK_B)由原始时钟信号B(CLK_B_GEN)驱动(步骤710);再通过时钟选择信号将原始工作时钟(CLK_ORG)的驱动源时钟从时钟信号A(CLK_A)切换至时钟信号B(CLK_B),并通过时钟关断信号将原始时钟信号A(CLK_A_GEN)阻塞关断(步骤712);然后控制存储器控制器220解除总线接口信号的反压信号,并发出退出自刷新的命令(步骤714);最后,升频流程完成(步骤716),此时原始工作时钟(CLK_ORG)的频率为933MHz。
图8是本申请一实施例的升频时序图。参考图8所示,在第一阶段,输出的工作时钟CLK_ORG为CLK_A_GEN产生并输出的CLK_A时钟,工作时钟频率为800MHz,此时CLK_B由于为非工作,故CLK_B_GEN虽然锁定了933MHz时钟频率但CLK_B不输出,而在第一阶段的最后,监测到带宽需求高于800MHz时钟所能提供的带宽,故发出频率升高的信号。第二阶段,由于接收到了频率升高的信号,故CLK_B输出由CLK_B_GEN产生的时钟,工作时钟CLK_ORG输出CLK_B时钟信号,CLK_A则关断时钟输出,并且CLK_A_GEN则重新锁定到CLK_B/CLK_B_GEN更高的相邻时钟频率933MHz,此时CLK_A则开始重新锁定到更高的相邻时钟频率1067MHz,在第二级阶段的最后,监测到带宽需求高于933MHz时钟所能提供的带宽,故发出频率升高的信号。第三阶段,由于接收到了频率升高的信号,故CLK_A输出由CLK_A_GEN产生的时钟,工作时钟CLK_ORG输出CLK_A时钟信号,CLK_B则关断时钟输出,并且CLK_B_GEN则开始重新锁定到CLK_A/CLK_A_GEN更高的相邻时钟频率。
图9是本申请一实施例的降频流程图。参考图9所示,当频率切换控制模块206接收到降频信号(步骤902)后,先通过频率切换控制信号使得存储器控制器220对总线接口信号产生反压信号(步骤904),待存储器控制器内数据传输完成后,使能存储器控制器发出自刷新命令(步骤906);将配置寄存器216内667MHz频率对应的配置信息写入存储器控制器220与存储器物理层222中(步骤909),再通过时钟关断信号将原始时钟信号B(CLK_B_GEN)打开导通(步骤910),此时时钟信号B(CLK_B)由原始时钟信号B(CLK_B_GEN)驱动;再通过时钟选择信号将原始工作时钟(CLK_ORG)的驱动源时钟从时钟信号A(CLK_A)切换至时钟信号B(CLK_B)(步骤912),并通过时钟关断信号将原始时钟信号A(CLK_A_GEN)阻塞关断(步骤914);然后控制存储器控制器220解除总线接口信号的反压信号,并发出退出自刷新的命令(步骤916);最后,降频流程完成(步骤918),此时原始工作时钟(CLK_ORG)的频率为667MHz。
图10是本申请一实施例的降频时序图。参考图10所示,在第一阶段,输出的工作时钟CLK_ORG为CLK_A_GEN产生并输出的CLK_A时钟,工作时钟频率为933MHz,此时CLK_B时钟关断,但CLK_B_GEN则锁定到CLK_A_GEN相邻的更高时钟频率1067MHz,在第一阶段的最后,带宽需求低于阈值866MHz时钟频率的带宽,发出时钟预生成信号。第二阶段,由于收到了时钟预生成信号,不参与工作时钟输出的CLK_B_GEN开始重新锁定到800MHz时钟频率,此时工作时钟CLK_ORG仍由CLK_A以及CLK_A_GEN提供,在第二阶段的最后,带宽需求低于800MHz时钟频率的带宽,则发出频率降低的信号。第三阶段,由于收到了频率降低的信号,则CLK_B_GEN输出到CLK_B,并且CLK_ORG由CLK_B提供,此时CLK_A关断停止输出,CLK_A_GEN则保持到CLK_B_GEN/CLK_B相邻的高频率933MHz。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是,前面或下面操作不一定按照顺序来精确地执行。相反,可以按照倒序或同时处理各种步骤。同时,或将其他操作添加到这些过程中,或从这些过程移除某一步或数步操作。
上文已对基本概念做了描述,显然,对于本领域技术人员来说,上述发明披露仅仅作为示例,而并不构成对本申请的限定。虽然此处并没有明确说明,本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议,所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时,本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
本申请的一些方面可以完全由硬件执行、可以完全由软件(包括固件、常驻软件、微码等)执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为“数据块”、“模块”、“引擎”、“单元”、“组件”或“系统”。处理器可以是一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DAPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器或者其组合。此外,本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品,该产品包括计算机可读程序编码。例如,计算机可读介质可包括,但不限于,磁性存储设备(例如,硬盘、软盘、磁带……)、光盘(例如,压缩盘CD、数字多功能盘DVD……)、智能卡以及闪存设备(例如,卡、棒、键驱动器……)。
计算机可读介质可能包含一个内含有计算机程序编码的传播数据信号,例如在基带上或作为载波的一部分。该传播信号可能有多种表现形式,包括电磁形式、光形式等等、或合适的组合形式。计算机可读介质可以是除计算机可读存储介质之外的任何计算机可读介质,该介质可以通过连接至一个指令执行系统、装置或设备以实现通讯、传播或传输供使用的程序。位于计算机可读介质上的程序编码可以通过任何合适的介质进行传播,包括无线电、电缆、光纤电缆、射频信号、或类似介质、或任何上述介质的组合。
同理,应当注意的是,为了简化本申请披露的表述,从而帮助对一个或多个发明实施例的理解,前文对本申请实施例的描述中,有时会将多种特征归并至一个实施例、附图或对其的描述中。但是,这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上,实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字,应当理解的是,此类用于实施例描述的数字,在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明,“大约”、“近似”或“大体上”表明所述数字允许有±20%的变化。相应地,在一些实施例中,说明书和权利要求中使用的数值参数均为近似值,该近似值根据个别实施例所需特点可以发生改变。在一些实施例中,数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值,在具体实施例中,此类数值的设定在可行范围内尽可能精确。
虽然本申请已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本申请,在没有脱离本申请精神的情况下还可作出各种等效的变化或替换,因此,只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (12)

1.一种存储器频率切换方法,包括以下步骤:
配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间;
从所述多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值;
统计对存储器的访问需求带宽,并根据所述访问需求带宽与所述第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及所述临界带宽阈值之间的关系,产生带宽监测使能信号,其中所述第一基础带宽小于所述第二基础带宽;以及
根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率。
2.如权利要求1所述的方法,其特征在于,根据所述访问需求带宽与所述两个基础时钟频率所对应的基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号的步骤包括:
当所述访问需求带宽大于所述当前时钟频率所对应的当前带宽时,产生升频信号;
当所述访问需求带宽大于或等于所述临界带宽阈值且小于或等于所述当前带宽时,产生频率保持信号;
当所述访问需求带宽大于或等所述第一基础带宽且小于所述临界带宽阈值时,产生时钟预生成信号;
当所述访问需求带宽小于所述第一基础带宽时,产生降频信号。
3.如权利要求2所述的方法,其特征在于,根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述频率保持信号时,根据所述频率保持信号将非工作时钟信号的时钟频率锁定为所述第二基础时钟频率。
4.如权利要求2所述的方法,其特征在于,根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:
当收到所述时钟预生成信号时,根据所述时钟预生成信号将非工作时钟信号的时钟频率锁定为所述第一基础时钟频率。
5.如权利要求3或4所述的方法,其特征在于,还包括:关断所述非工作时钟信号。
6.如权利要求5所述的方法,其特征在于,根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:
当收到所述时钟升频信号或时钟降频信号时,将所述存储器的时钟信号切换到所述非工作时钟信号,打开所述非工作时钟信号并关断当前工作时钟信号。
7.一种存储器频率切换装置,包括:
频率配置模块,用于配置多个基础时钟频率以及多个带宽阈值,每一带宽阈值所对应的时钟频率介于相邻的两个基础时钟频率之间;
带宽监测模块,用于:从所述多个基础时钟频率中选取与当前时钟频率相邻的第一基础时钟频率和第二基础时钟频率,且从多个带宽阈值中选取对应时钟频率与当前时钟频率相邻且小于当前时钟频率的临界带宽阈值,以及统计对存储器的访问需求带宽,并根据所述访问需求带宽与所述第一基础时钟频率和第二基础时钟频率所分别对应的第一基础带宽、第二基础带宽以及所述临界带宽阈值之间的关系,产生带宽监测使能信号,其中所述第一基础带宽小于所述第二基础带宽;
频率切换控制模块,根据所述带宽监测使能信号确定非工作时钟信号锁定的时钟频率;
时钟生成模块,用于产生当前工作时钟信号和所述非工作时钟信号。
8.如权利要求7所述的装置,其特征在于,带宽监测模块根据所述访问需求带宽与所述两个基础时钟频率所对应的基础带宽以及临界带宽阈值之间的关系,产生带宽监测使能信号的步骤包括:
当所述访问需求带宽大于所述当前时钟频率所对应的当前带宽时,产生升频信号;
当所述访问需求带宽大于或等于所述临界带宽阈值且小于或等于所述当前带宽时,产生频率保持信号;
当所述访问需求带宽大于或等所述第一基础带宽且小于所述临界带宽阈值时,产生时钟预生成信号;
当所述访问需求带宽小于所述第一基础带宽时,产生降频信号。
9.如权利要求8所述的装置,其特征在于,所述频率切换控制模块根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述频率保持信号时,根据所述频率保持信号将非工作时钟信号的时钟频率锁定为所述第二基础时钟频率。
10.如权利要求8所述的装置,其特征在于,所述频率切换控制模块根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述时钟预生成信号时,根据所述时钟预生成信号将非工作时钟信号的时钟频率锁定为所述第一基础时钟频率。
11.如权利要求9或10所述的装置,其特征在于,还包括:时钟关断模块,用于关断所述非工作时钟信号。
12.如权利要求11所述的装置,其特征在于,所述频率切换控制模块根据所述带宽监测使能信号确定时钟生成模块中非工作时钟信号锁定的时钟频率的步骤包括:当收到所述时钟升频信号或时钟降频信号时,将所述存储器的时钟信号切换到所述非工作时钟信号,打开所述非工作时钟信号并关断当前工作时钟信号。
CN202011562496.3A 2020-12-25 2020-12-25 存储器频率切换装置和方法 Active CN112540665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011562496.3A CN112540665B (zh) 2020-12-25 2020-12-25 存储器频率切换装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011562496.3A CN112540665B (zh) 2020-12-25 2020-12-25 存储器频率切换装置和方法

Publications (2)

Publication Number Publication Date
CN112540665A true CN112540665A (zh) 2021-03-23
CN112540665B CN112540665B (zh) 2023-05-02

Family

ID=75017333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011562496.3A Active CN112540665B (zh) 2020-12-25 2020-12-25 存储器频率切换装置和方法

Country Status (1)

Country Link
CN (1) CN112540665B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286530A (zh) * 1999-11-12 2001-03-07 深圳市中兴通讯股份有限公司 一种时钟同步系统数字锁相环实现方法
US20060187226A1 (en) * 2005-02-24 2006-08-24 Ati Technologies Inc. Dynamic memory clock switching circuit and method for adjusting power consumption
US20150006602A1 (en) * 2011-05-24 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fast Filter Calibration Apparatus
CN110324026A (zh) * 2019-06-21 2019-10-11 广芯微电子(广州)股份有限公司 一种芯片内部时钟源的时钟频率检测方法
CN112051889A (zh) * 2020-08-27 2020-12-08 海光信息技术有限公司 I2c总线的时钟频率自适应调整方法、主设备及设备系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286530A (zh) * 1999-11-12 2001-03-07 深圳市中兴通讯股份有限公司 一种时钟同步系统数字锁相环实现方法
US20060187226A1 (en) * 2005-02-24 2006-08-24 Ati Technologies Inc. Dynamic memory clock switching circuit and method for adjusting power consumption
US20150006602A1 (en) * 2011-05-24 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fast Filter Calibration Apparatus
CN110324026A (zh) * 2019-06-21 2019-10-11 广芯微电子(广州)股份有限公司 一种芯片内部时钟源的时钟频率检测方法
CN112051889A (zh) * 2020-08-27 2020-12-08 海光信息技术有限公司 I2c总线的时钟频率自适应调整方法、主设备及设备系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈雅泽: "基于高速串行传输的存储器接口设计与应用研究", <中国优秀硕士学位论文全文数据库信息科技辑> *

Also Published As

Publication number Publication date
CN112540665B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
CN110710107B (zh) 用于减小时钟闭锁引起的电压下降的装置和方法
EP2580657B1 (en) Information processing device and method
US7702944B2 (en) Dynamic frequency scaling sequence for multi-gigahertz microprocessors
CN101946237B (zh) 存储器电路中可调的流水线
US11181941B2 (en) Using a stuttered clock signal to reduce self-induced voltage noise
US20090238017A1 (en) Digital dll circuit
US20050225361A1 (en) Clock selection circuit and digital processing system for reducing glitches
US20080056017A1 (en) Data output apparatus, memory system, data output method, and data processing method
US10928882B2 (en) Low cost, low power high performance SMP/ASMP multiple-processor system
US8284880B2 (en) Clock data recovery circuit and method for operating the same
CN109857190A (zh) 一种时钟信号处理方法、装置、设备及可读存储介质
US20100295582A1 (en) Clock circuit for digital circuit
CN111313869B (zh) 一种千兆以太网收发器的时钟切换电路
CN112540665A (zh) 存储器频率切换装置和方法
US20230333627A1 (en) Method and system for controlling a memory device
CN102201817B (zh) 基于存储器折叠架构优化的低功耗ldpc译码器
US7493508B2 (en) Information processing device, method, and program
JP2017049972A (ja) 電子システム及び関連するクロック管理方法
JP3701100B2 (ja) クロック生成回路及びクロック生成方法
US20040220757A1 (en) Pipeline control for power management
US20230195204A1 (en) System and method to reduce power down entry and exit latency
US10162922B2 (en) Hybrid clock gating methodology for high performance cores
WO2022245371A1 (en) Dynamic power management of ddr subsystem using statistical control
EP1352304A2 (en) Power management for digital processing apparatus
CN112579513A (zh) 芯片自适应控制电路、方法和系统级芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant