JP2017049972A - 電子システム及び関連するクロック管理方法 - Google Patents
電子システム及び関連するクロック管理方法 Download PDFInfo
- Publication number
- JP2017049972A JP2017049972A JP2016053434A JP2016053434A JP2017049972A JP 2017049972 A JP2017049972 A JP 2017049972A JP 2016053434 A JP2016053434 A JP 2016053434A JP 2016053434 A JP2016053434 A JP 2016053434A JP 2017049972 A JP2017049972 A JP 2017049972A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- functional modules
- electronic system
- performance requirements
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 title claims abstract description 48
- 230000006870 function Effects 0.000 claims description 31
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 29
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 29
- 238000010586 diagram Methods 0.000 description 20
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 14
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 14
- 101100523490 Dictyostelium discoideum rab8A gene Proteins 0.000 description 4
- 101100148751 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SAS3 gene Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101100496855 Gallus gallus COLEC12 gene Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】電子システムは、複数のクロック信号のうちの1つに従ってそれぞれが動作する複数の機能モジュールと、前記複数のクロック信号を前記複数の機能モジュールの複数の性能要件に従って生成するクロック管理モジュールとを含む。
【選択図】図1
Description
ステップ1100:開始
ステップ1102:複数の機能モジュールの複数の性能要件を決定
ステップ1104:複数の性能要件に従って複数の機能モジュールの複数のクロック信号を調整
ステップ1106:終了
100 クロック管理モジュール
102 クロック生成部
104 性能決定部
106 クロックマスク部
108 クロック管理部
1000 性能決定部
1002 計数部
1004 算出部
1006 関連付け部
CLK クロック信号
CON 制御信号
EDN 予測データ数
IP IPブロック
LUT 参照テーブル
MAS マスク信号
MRS マスク比信号
OD 出力データ
PI 性能情報信号
SAS ストレージアクセス信号
SCLK ソースクロック信号
SIU ストレージインターフェイス部
STO ストレージ部
Claims (15)
- 複数のクロック信号のうちの1つに従ってそれぞれが動作する複数の機能モジュールと、
前記複数のクロック信号を前記複数の機能モジュールの複数の性能要件に従って生成するクロック管理モジュールと、
を含む電子システム。 - 前記複数の性能要件は、前記複数の機能モジュールによって入出力されるデータのデータレートである、請求項1に記載の電子システム。
- 前記複数の性能要件は前記複数の機能モジュールによって提供される機能である、請求項1に記載の電子システム。
- 前記複数の性能要件は、前記電子システム内のストレージ部から送信又は受信されるデータのデータレートである、請求項1に記載の電子システム。
- 前記クロック管理モジュールは、
ソースクロック信号を生成するクロック生成部と、
前記複数の機能モジュールの複数の性能要件に従って前記複数のクロック信号を生成するための複数のマスク比を決定する性能決定部と、
前記複数のマスク比に従ってマスク信号を生成するクロックマスク部と、
前記ソースクロック信号に従って前記複数のクロック信号を生成するとともに前記マスク信号に従って前記複数のクロック信号の周波数を調整するクロック管理部と、
を含む、請求項1に記載の電子システム。 - 前記クロック管理部は、前記複数のクロック信号のクロックパルスを前記マスク信号に従ってマスクすることによって前記複数のクロック信号の周波数を調整する、請求項5に記載の電子システム。
- マスクされる前記複数のクロックパルスは周期クロックパルスである、請求項6に記載の電子システム。
- 前記複数の性能要件は前記複数の機能モジュールによって出力されたデータであり、
前記性能決定部は、
固定時間ウィンドウ内で前記複数の機能モジュールによって出力されるデータのデータ数を計数する計数部と、
前記データ数と予測データ数との差を算出する算出部と、
前記差及び制御信号に従って前記複数のマスク比を決定する関連付け部と、
を含む、請求項5に記載の電子システム。 - クロック管理方法であって、
複数の機能モジュールの複数の性能要件を決定するステップと、
前記複数の機能モジュールの複数のクロック信号を前記複数の性能要件に従って調整するステップと、
を含むクロック管理方法。 - 前記複数の性能要件は、前記複数の機能モジュールによって入出力されるデータのデータレートである、請求項9に記載のクロック管理方法。
- 前記複数の性能要件は前記複数の機能モジュールによって提供される機能である、請求項9に記載のクロック管理方法。
- 前記複数の性能要件は、前記電子システム内のストレージ部から送信又は受信されるデータのデータレートである、請求項9に記載のクロック管理方法。
- 前記複数の機能モジュールの複数のクロック信号を前記複数の性能要件に従って調整するステップは、前記複数のクロック信号のクロックパルスを前記複数の性能要件に従ってマスクすることを含む、請求項9に記載のクロック管理方法。
- マスクされる前記複数のクロックパルスは周期クロックパルスである、請求項13に記載のクロック管理方法。
- 前記複数の性能要件は前記複数の機能モジュールによって出力されるデータであり、
前記複数の機能モジュールの複数の性能要件を決定するステップは、
固定時間ウィンドウ内で前記複数の機能モジュールによって出力されるデータのデータ数を計数することと、
前記データ数と予測データ数との差を算出することと、
前記差及び制御信号に従って前記複数の性能を決定することと、
を含む、請求項9に記載のクロック管理方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/846,560 US20150378407A1 (en) | 2015-09-04 | 2015-09-04 | Loading-Based Dynamic Voltage And Frequency Scaling |
US14/846,560 | 2015-09-04 | ||
US14/973,748 | 2015-12-18 | ||
US14/973,748 US9996138B2 (en) | 2015-09-04 | 2015-12-18 | Electronic system and related clock managing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017049972A true JP2017049972A (ja) | 2017-03-09 |
Family
ID=58054767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053434A Pending JP2017049972A (ja) | 2015-09-04 | 2016-03-17 | 電子システム及び関連するクロック管理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9996138B2 (ja) |
JP (1) | JP2017049972A (ja) |
CN (1) | CN106502310A (ja) |
DE (1) | DE102016216639A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11620937B2 (en) * | 2020-07-14 | 2023-04-04 | Samsung Electronics Co.. Ltd. | Light source device and light emission control method |
US11921651B2 (en) * | 2021-06-07 | 2024-03-05 | AyDeeKay LLC | Interface module with low-latency communication of electrical signals between power domains |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11353052A (ja) * | 1998-05-20 | 1999-12-24 | Internatl Business Mach Corp <Ibm> | コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ |
JP2004295450A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | プロセッサ、このプロセッサのクロック周波数決定方法及び電源電圧決定方法 |
JP2005050030A (ja) * | 2003-07-31 | 2005-02-24 | Fujitsu Ltd | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 |
JP2005122374A (ja) * | 2003-10-15 | 2005-05-12 | Fujitsu Ltd | クロック変更回路 |
JP2011039836A (ja) * | 2009-08-12 | 2011-02-24 | Nec Corp | 携帯機器に搭載されるプロセッサ、および消費電流低減方法 |
JP2012141730A (ja) * | 2010-12-28 | 2012-07-26 | Brother Ind Ltd | 動作クロック生成装置及び処理装置 |
JP2012234315A (ja) * | 2011-04-28 | 2012-11-29 | Brother Ind Ltd | データ処理装置 |
JP2014146095A (ja) * | 2013-01-28 | 2014-08-14 | Renesas Mobile Corp | 半導体装置、電子装置、及び半導体装置の制御方法 |
US20150106649A1 (en) * | 2013-10-11 | 2015-04-16 | Qualcomm Innovation Center, Inc. | Dynamic scaling of memory and bus frequencies |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754436A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Adaptive power management processes, circuits and systems |
JP3540589B2 (ja) * | 1998-02-02 | 2004-07-07 | 株式会社東芝 | クロック逓倍回路 |
US6618462B1 (en) * | 2001-02-20 | 2003-09-09 | Globespanvirata, Inc. | Digital frequency divider |
US6931559B2 (en) | 2001-12-28 | 2005-08-16 | Intel Corporation | Multiple mode power throttle mechanism |
US7051227B2 (en) * | 2002-09-30 | 2006-05-23 | Intel Corporation | Method and apparatus for reducing clock frequency during low workload periods |
US7124154B2 (en) * | 2002-11-18 | 2006-10-17 | Intel Corporation | Clock divider |
US7284143B2 (en) * | 2003-12-29 | 2007-10-16 | Texas Instruments Incorporated | System and method for reducing clock skew |
US8166221B2 (en) * | 2004-03-17 | 2012-04-24 | Super Talent Electronics, Inc. | Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding |
FR2879008A1 (fr) | 2004-12-06 | 2006-06-09 | St Microelectronics Sa | Adaptation automatique de la tension d'alimentation d'un ecran electroluminescent en fonction de la luminance souhaitee |
US7339405B2 (en) * | 2006-02-02 | 2008-03-04 | Mediatek, Inc. | Clock rate adjustment apparatus and method for adjusting clock rate |
CN101401055B (zh) * | 2006-02-15 | 2012-04-18 | 克罗诺洛吉克有限公司 | 分布式同步和定时系统 |
US7433263B2 (en) * | 2006-02-28 | 2008-10-07 | Samsung Electronics Co., Ltd. | Multi-port semiconductor device and method thereof |
US7689821B2 (en) * | 2006-03-30 | 2010-03-30 | Agere Systems Inc. | Processor with configurable association between interface signal lines and clock domains |
JP5188493B2 (ja) * | 2006-03-30 | 2013-04-24 | シリコン イメージ,インコーポレイテッド | 可変のポート速度を有するマルチポート・メモリ・デバイス |
US20080074205A1 (en) * | 2006-09-27 | 2008-03-27 | Microchip Technology Incorporated | Reference Clock Out Feature on a Digital Device Peripheral Function Pin |
CN101295981A (zh) * | 2007-04-27 | 2008-10-29 | 上海芯致电子科技有限公司 | 系统时钟调整电路 |
US10339227B1 (en) | 2007-06-08 | 2019-07-02 | Google Llc | Data center design |
CN101458555B (zh) * | 2007-12-12 | 2011-12-21 | 成都市华为赛门铁克科技有限公司 | 一种调节时钟周期的方法和计算系统 |
US20090204835A1 (en) | 2008-02-11 | 2009-08-13 | Nvidia Corporation | Use methods for power optimization using an integrated circuit having power domains and partitions |
CN101237656B (zh) * | 2008-03-10 | 2012-06-13 | 北京天碁科技有限公司 | 提高终端业务持续时间的方法及使用该方法的装置 |
US8127170B2 (en) * | 2008-06-13 | 2012-02-28 | Csr Technology Inc. | Method and apparatus for audio receiver clock synchronization |
CN101674498B (zh) * | 2008-09-12 | 2013-03-20 | 华为技术有限公司 | 一种传送恒定速率数据流的方法、设备及系统 |
KR101303690B1 (ko) | 2009-12-09 | 2013-09-04 | 한국전자통신연구원 | 전력 관리 장치 및 그 방법, 전력 제어 시스템 |
US8775856B1 (en) * | 2010-03-10 | 2014-07-08 | Smsc Holdings S.A.R.L. | System and method for generating clock signal for a plurality of communication ports by selectively dividing a reference clock signal with a plurality of ratios |
US9086883B2 (en) * | 2011-06-10 | 2015-07-21 | Qualcomm Incorporated | System and apparatus for consolidated dynamic frequency/voltage control |
JP5819678B2 (ja) * | 2011-08-30 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | Usbハブ及びusbハブの制御方法 |
EP2592754B1 (en) | 2011-11-09 | 2015-08-12 | ST-Ericsson SA | Multiple supply DVFS |
US9292025B2 (en) * | 2011-12-19 | 2016-03-22 | Mediatek Singapore Pte. Ltd. | Performance, thermal and power management system associated with an integrated circuit and related method |
US9619240B2 (en) * | 2012-02-04 | 2017-04-11 | Empire Technology Development Llc | Core-level dynamic voltage and frequency scaling in a chip multiprocessor |
EP2759907B1 (en) | 2013-01-29 | 2024-05-22 | Malikie Innovations Limited | Methods for monitoring and adjusting performance of a mobile computing device |
US9152210B2 (en) | 2013-02-15 | 2015-10-06 | Apple Inc. | Method and apparatus for determining tunable parameters to use in power and performance management |
JP2014187764A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 電圧変換回路および切替制御回路 |
JP6241600B2 (ja) * | 2013-10-31 | 2017-12-06 | セイコーエプソン株式会社 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
US9753522B2 (en) * | 2015-03-02 | 2017-09-05 | Sandisk Technologies Llc | Dynamic clock rate control for power reduction |
-
2015
- 2015-12-18 US US14/973,748 patent/US9996138B2/en active Active
-
2016
- 2016-03-17 JP JP2016053434A patent/JP2017049972A/ja active Pending
- 2016-04-26 CN CN201610263640.0A patent/CN106502310A/zh not_active Withdrawn
- 2016-09-02 DE DE102016216639.5A patent/DE102016216639A1/de active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11353052A (ja) * | 1998-05-20 | 1999-12-24 | Internatl Business Mach Corp <Ibm> | コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ |
JP2004295450A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | プロセッサ、このプロセッサのクロック周波数決定方法及び電源電圧決定方法 |
JP2005050030A (ja) * | 2003-07-31 | 2005-02-24 | Fujitsu Ltd | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 |
JP2005122374A (ja) * | 2003-10-15 | 2005-05-12 | Fujitsu Ltd | クロック変更回路 |
JP2011039836A (ja) * | 2009-08-12 | 2011-02-24 | Nec Corp | 携帯機器に搭載されるプロセッサ、および消費電流低減方法 |
JP2012141730A (ja) * | 2010-12-28 | 2012-07-26 | Brother Ind Ltd | 動作クロック生成装置及び処理装置 |
JP2012234315A (ja) * | 2011-04-28 | 2012-11-29 | Brother Ind Ltd | データ処理装置 |
JP2014146095A (ja) * | 2013-01-28 | 2014-08-14 | Renesas Mobile Corp | 半導体装置、電子装置、及び半導体装置の制御方法 |
US20150106649A1 (en) * | 2013-10-11 | 2015-04-16 | Qualcomm Innovation Center, Inc. | Dynamic scaling of memory and bus frequencies |
Also Published As
Publication number | Publication date |
---|---|
US9996138B2 (en) | 2018-06-12 |
CN106502310A (zh) | 2017-03-15 |
DE102016216639A1 (de) | 2017-03-09 |
US20170068295A1 (en) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11709534B2 (en) | Method and apparatus for managing global chip power on a multicore system on chip | |
US9915968B2 (en) | Systems and methods for adaptive clock design | |
US20150378407A1 (en) | Loading-Based Dynamic Voltage And Frequency Scaling | |
CN103677210B (zh) | 用于动态电压频率调整的方法、应用处理器和移动装置 | |
JP4808108B2 (ja) | プロセッサシステム | |
US7889581B2 (en) | Digital DLL circuit | |
US8898503B2 (en) | Low latency data transfer between clock domains operated in various synchronization modes | |
CN102904553A (zh) | 利用粗糙时钟门控的动态频率控制 | |
US10410688B2 (en) | Managing power state in one power domain based on power states in another power domain | |
US9703314B2 (en) | Method and apparatus for a variable frequency and phase clock generation circuit | |
CN104076863A (zh) | 一种时钟切换装置 | |
JP4960179B2 (ja) | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 | |
JP2017049972A (ja) | 電子システム及び関連するクロック管理方法 | |
US8854101B2 (en) | Adaptive clock generating apparatus and method thereof | |
US10712767B2 (en) | Clock generator and clock generation method | |
US7961820B2 (en) | Programmable and pausable clock generation unit | |
CN113589882A (zh) | 时钟频率的调整装置及相关产品 | |
CN113193866A (zh) | 互补金属氧化物半导体(cmos)反相器电路装置 | |
CN114706449B (zh) | 基于自适应时钟的频率控制方法、电路及芯片 | |
WO2012067211A1 (ja) | 情報処理装置、電子機器、コンピュータプログラム記憶媒体、および、性能と電力の制御方法 | |
CN101854156B (zh) | 时钟产生器、时钟产生方法、与移动通讯装置 | |
JP2006268656A (ja) | 内部電源制御方法、内部電源回路、および半導体装置 | |
JP2018125703A (ja) | ネットワーク中継装置 | |
JP2015001832A (ja) | 情報処理装置およびその制御方法 | |
KR20150146029A (ko) | 반도체 장치 및 그의 글로벌 동기형 동적 전압 주파수 스케일링 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |