JPH11353052A - コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ - Google Patents

コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ

Info

Publication number
JPH11353052A
JPH11353052A JP10138465A JP13846598A JPH11353052A JP H11353052 A JPH11353052 A JP H11353052A JP 10138465 A JP10138465 A JP 10138465A JP 13846598 A JP13846598 A JP 13846598A JP H11353052 A JPH11353052 A JP H11353052A
Authority
JP
Japan
Prior art keywords
processor
value
operation speed
index
changing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10138465A
Other languages
English (en)
Other versions
JP3573957B2 (ja
Inventor
Sanehiro Furuichi
実裕 古市
Tatsu Aihara
達 相原
Susumu Shimotoono
享 下遠野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP13846598A priority Critical patent/JP3573957B2/ja
Priority to US09/311,926 priority patent/US6513124B1/en
Publication of JPH11353052A publication Critical patent/JPH11353052A/ja
Application granted granted Critical
Publication of JP3573957B2 publication Critical patent/JP3573957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】単位時間当たりのプロセッサにより実行された
ユーザ・モードの命令数及び単位時間当たりのプロセッ
サの総実行命令数を用いる、プロセッサの動作速度制御
方法を提供すること。 【解決手段】コンピュータのパフォーマンス指標の一つ
としてユーザ・モードの実行命令数Ｉuを、消費電力指
標の一つとして総実行命令数Ｉtを用いる。これらのパ
ラメータは、エネルギー指標Ｅと、Ｅ∝Ｉt／Ｉuという
関係を有している。パフォーマンス指標の値をユーザ指
定の消費電力指標範囲において増大させる、又はエネル
ギー指標Ｅの値を減少させるように、ＣＰＵの動作速度
（動作周波数）を増減する。これにより、省電力とパフ
ォーマンスのバランスをとったパワーマネージメント処
理を実施することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータにお
ける省電力技術に関し、より詳しくは、プロセッサの動
作速度（又は動作周波数）を変更する方法に関する。
【０００２】
【従来の技術】プロセッサの動作速度を減速することに
より消費電力を減少させる技術は多数ある。例えば、特
開平９−２３７１３２号公報は、ＣＰＵの負荷状態、バ
ッテリの残量、ＣＰＵの発熱温度状態に従って、クロッ
ク周波数の変更を指示し、これらのシステムの状況に応
じてクロック周波数を適正値に設定することを開示して
いる。本公報においてＣＰＵの負荷状態は、ＯＳに付属
するドライバソフトウエアにより、ある一定時間でのＣ
ＰＵ１２のアイドル状態の回数から判断される。すなわ
ち、システムコントローラは、ＣＰＵがＩ／Ｏ又はメモ
リをアクセスするごとにビジー状態を示すフラグがセッ
トされるため、このフラグのセット回数に基づいてアイ
ドル状態の回数を認識してＣＰＵの負荷状態を検出す
る。
【０００３】さらに、特開平９−２２３１７号公報（米
国特許出願第３９５３３５号１９９５年２月２８日出願
の対応日本特許出願）は、ＣＰＵのアクティビティ及び
温度レベルのリアルタイムサンプルに基づいてＣＰＵが
休止できるかをモニターが監視し、休止できればハード
ウエアセレクタがＣＰＵのクロック時間を減少し、ＣＰ
ＵがアクティブであればＣＰＵを前の高速クロックレベ
ルへ戻す、ポータブルコンピュータ用リアルタイム省電
力及び熱管理装置を開示している。モニターはコンピュ
ータの性能レベルを調整しＣＰＵアクティビティ及び温
度のリアルタイムサンプリングに応答して省電力及び温
度管理を実施する。
【０００４】また、特開平９−３０５５６９号公報（米
国特許出願第０１０１３５号１９９６年１月１７日出願
の対応特許出願）は、ポータブルコンピュータのＣＰＵ
の動的動作特性を検出して活動レベルを予測し、電力節
約や電力管理を動的に行うため、ＣＰＵが第１クロック
で動作中に少なくとも１つの動的ＣＰＵ動作特性を検出
し、このＣＰＵ動作特性がこの特性に関連する所定の設
定点に対して所定の関係を確立するか（設定点割り込み
条件が存在するか）判断し、設定点割り込み条件が存在
する場合には、第１クロックを変更して所定の設定点を
調整することを開示している。また、命令の数を数えて
その種類を決定することにより、入出力がほとんどない
計算指向モードにＣＰＵが入るかどうかを決定する、と
いう事項も開示している。
【０００５】
【発明が解決しようとする課題】しかし、従来技術で
は、コンピュータのパフォーマンスに関する指標（パフ
ォーマンス指標と呼ぶ）と消費電力に関する指標（消費
電力指標と呼ぶ）を参照し、プロセッサの動作速度を制
御する全てのアルゴリズムが開示されているわけではな
い。また、消費電力指標の値に対するパフォーマンス指
標の値の比で表されるエネルギー指標を参照する、プロ
セッサの動作速度制御のアルゴリズムは開示されていな
い。
【０００６】よって、本発明は、パフォーマンス指標を
参照してプロセッサの動作速度を制御する新規な方法を
提供することが目的である。この際、パフォーマンス指
標に加えて消費電力指標を参照するようにしてもよい。
【０００７】また、エネルギー指標を参照するプロセッ
サの動作速度制御方法を提供することが目的である。
【０００８】さらに、パフォーマンス指標として、単位
時間当たりにプロセッサにより実行されたユーザ・モー
ドの命令数を用いる、プロセッサの動作速度制御方法を
提供することが目的である。
【０００９】加えて、消費電力指標として、単位時間当
たりのプロセッサの総実行命令数を用いる、プロセッサ
の動作速度制御方法を提供することも目的である。
【００１０】
【課題を解決するための手段】本発明の第１の態様は、
コンピュータにおけるプロセッサの動作速度を制御する
方法であって、第１所定期間における第１パフォーマン
ス指標の値を測定するステップと、プロセッサの動作速
度を変更するステップと、第２所定期間における第２パ
フォーマンス指標の値を測定するステップと、第１及び
第２パフォーマンス指標の値を参照して、プロセッサの
動作速度を変更する変更ステップとを含む。このように
パフォーマンス指標の値を動作速度変更の前後において
測定し、その測定結果を用いるようにすれば、パフォー
マンス指標の変化傾向に従って、例えば所定の条件でパ
フォーマンスをなるべく増大させるようにプロセッサの
動作速度を変更できる。なお、動作速度は、動作周波数
とほぼ同義であるが、実際の周波数を上下できない場合
には、動作期間と非動作期間を設け、その割合を制御す
ることにより、実質的な動作速度又は動作周波数を変更
する。
【００１１】また、第３所定期間において消費電力指標
の値を測定するステップと、消費電力指標の値に基づ
き、プロセッサの動作速度を変更するステップとをさら
に含むようにすることも可能である。例えば、消費電力
指標の値により動作周波数を設定することも可能であ
る。
【００１２】また、本発明の第２の態様は、パフォーマ
ンス指標及び消費電力指標の値を測定するステップと、
パフォーマンス指標の値と消費電力指標の値との比を参
照して、プロセッサの動作速度の変更方針を切り換える
ステップと、変更方針を参照して、プロセッサの動作速
度を変更する変更ステップとを含む。先に述べたエネル
ギー指標又はその逆数を用いて、プロセッサの動作速度
を変更するものである。変更方針は、例えばエネルギー
指標の変化率が大きい場合に、動作速度変更処理を最初
から実施し直す場合、又はエネルギー指標の逆数を所定
値にて区分し、それらの区分ごとに定義された動作速度
変更処理を実施するようにする場合等がある。
【００１３】さらに、本発明の第３の態様は、パフォー
マンス指標及び消費電力指標の値を測定するステップ
と、パフォーマンス指標及び消費電力指標の値から、エ
ネルギー指標の値を計算するステップと、エネルギー指
標の値を減少させるように、プロセッサの動作速度を変
更するステップとを含む。エネルギー指標をより小さく
することは、より省電力で且つパフォーマンスも高い
（パフォーマンスの犠牲が小さい）ことを意味するの
で、より効率的なパワーマネージメントが行われること
となる。
【００１４】また、プロセッサのユーザ・モード実行命
令数を用いる本発明の第４の態様は、第１所定期間にお
ける、実行されたユーザ・モード命令数Ｉuをカウント
するステップと、Ｉuを参照して、プロセッサの動作速
度を変更する変更ステップとを含む。ユーザ・モードの
実行命令数は、パフォーマンス指標の１つの例であっ
て、ユーザ・モードの実行命令数を多く実行すれば、ユ
ーザから見てタスク・パフォーマンスが高くなる。よっ
て、このユーザ・モード実行命令数を多くするように動
作周波数を変更する。但し、動作周波数を上げてもユー
ザ・モード実行命令数がそれに見合う程常に増加するわ
けではない。
【００１５】上記の変更ステップ実施後、再度Ｉuをカ
ウントし、再度変更ステップを実施してもい。これによ
り、動作速度の変更の効果をフィードバックすることが
できる。
【００１６】また、第２所定期間における、実行された
ユーザ・モード命令数Ｉu2をカウントするステップと、
ＩuからＩu2への変化率が所定値より大きい場合、プロ
セッサの動作速度を所定値に設定するステップとを含む
ようにしてもよい。これにより、プロセッサが実行して
いるタスクの種類の変更を検出する。
【００１７】第２所定期間における総実行命令数Ｉtを
カウントするステップをさらに含むようにすることもで
きる。この総実行命令数は、消費電力指標の一つであ
り、このカウント値を用いて動作速度を制御することも
可能である。総実行命令数の割にはユーザ・モード実行
命令数が少ない場合もありうる。この場合には、ユーザ
のタスクはあまり実行されていないことになるので、ユ
ーザから見たタスク・パフォーマンスという点では動作
速度の変更の余地がある。
【００１８】よって、第１所定期間と第２所定期間を同
じにして、ＩtとＩuの比を参照して、動作速度の変更制
御モード又は変更制御フローを切り換えるステップを実
行してもよい。例えば、ＩtとＩuの比をもって、ユーザ
命令指向のモードとシステム命令指向のモードを分ける
ことも、またＩtとＩuの比の変化率等で変化制御フロー
を切り換えたりすることもできる。
【００１９】また、ＩtとＩuの比により動作周波数を変
更し、さらに変更後の状態で再度Ｉ tとＩuをカウントし
て、動作周波数変更の効果をフィードバックすることも
できる。
【００２０】また、所定期間における、実行されたユー
ザ・モード命令数Ｉuをカウントするステップと、所定
期間における総実行命令数Ｉtをカウントするステップ
と、ＩtとＩuの比を参照して、プロセッサの動作速度を
変更する変更ステップとを含むようにすることもでき
る。その際には、動作速度の変更方針を切り換えるステ
ップと、変更方針を参照して、プロセッサの動作速度を
変更するステップを含むようにすることも可能である。
【００２１】以上、本発明の各態様を処理フローの形式
で説明したが、それぞれの処理を実施する電子回路や、
その他の装置を用いて本発明を実施することもできる。
特に、ＩtとＩuとをカウントする回路はプロセッサに内
蔵される場合もある。また、本発明で必要な各ステップ
を実施するプログラムを作成することも可能である。こ
のプログラムは、自身でＩt及びＩuのカウントをせず、
専用の回路にてカウントされた値を読み出して、その値
に基づき動作速度変更の設定を行うようにすることもで
きる。プログラムは、記憶装置に記憶されており、流通
段階においては、ＣＤ−ＲＯＭやフロッピー・ディスク
などの記憶媒体に格納されていることもある。
【００２２】
【発明の実施の形態】図１に本発明に関連する部分に関
するコンピュータ１の構成例を示す。コンピュータ１の
ハードウエア部分は、ＣＰＵ（Central Processing Uni
t）３と、クロック発振器９と、コントローラ１１と、
センサ１３を含む。なお、センサには、温度センサや、
電流計測器、電力計測器等が考えられる。センサ１３
は、他で必要な情報を取得できる場合には不要である。
また、コンピュータ１のソフトウエア部分には、ＯＳ
（Operating System）５及びアプリケーション・プログ
ラム７を含み、ＯＳ５にはパワーマネージメント・ドラ
イバ１５を含む。このパワーマネージメント・ドライバ
１５は、制御部１９とタイマ２１を含んでいる。
【００２３】本発明をハードウエアのみで実施する場
合、ＣＰＵ３に入力されるクロック信号はコントローラ
１１によって制御される。クロック信号の制御は、ＣＰ
Ｕ３が対応できる場合には、クロック信号の周波数を変
更したり、クロック信号の供給を停止したりすることに
より実施する。それらが不可能な場合には、所定のクロ
ック信号を供給しつつ、コントローラ１１がＣＰＵ３に
所定期間動作の停止を命じることで実施される。また、
ＣＰＵ３がクロック発振器９のクロック信号から内部ク
ロックを生成している場合には、内部クロック生成の方
法を変更することにより、内部クロックの周波数を変更
するようにしてもよい。コントローラ１１は、ＣＰＵ３
の動作を観測し、センサ１３からの入力を監視する。Ｃ
ＰＵ３の動作の観測には、例えば、キャッシュミス率
や、ノンキャッシャブル・メモリへのアクセス数、Ｉ／
Ｏ命令比率等、単位時間当たりの総実行命令数及びユー
ザ・モードの実行命令数が考えられる。ユーザ・モード
の命令とは、ＣＰＵ３の特権レベルが最も低い状態で実
行される命令であり、ＧＵＩや算術計算など、一般アプ
リケーション・プログラムの骨格部分を構成する命令の
大部分がこれに相当する。一方、Ｉ／Ｏ命令などはシス
テム・モードで実行され、ユーザ・モードとは区別され
る。また、ＯＳ５からのハードウエア使用に関する情
報、ＯＳ５を介して又は介さずに直接、アプリケーショ
ン・プログラム７から得られるハードウエア使用に関す
る情報等も取得可能である。これらの情報を用いてコン
トローラ１１は、クロック発振器９及びＣＰＵ３の動作
を制御する。コントローラ１１の動作については後に述
べる。なお、コントローラ１１自体をＣＰＵ３内に組み
込むことも考えられる。
【００２４】本発明をソフトウエアのみで実施する場
合、パワーマネージメント・ドライバ１５の制御部１９
が、ＣＰＵ３にアクセスして、例えば、単位時間当たり
の総実行命令数及びユーザ・モードの実行命令数を検出
する。また、センサ１３からその測定結果を取得するよ
うにしてもよい。また、アプリケーション・プログラム
７からハードウエア使用に関する情報を、またＯＳ５の
他の部分からハードウエア使用に関する情報を、得るよ
うにすることも考えられる。制御部１９は、このように
取得した情報に基づき、ＣＰＵ３の動作速度を制御す
る。この制御は、コントローラ１１を介してクロック発
振器９の出力クロック信号の制御を行ったり、ＣＰＵ３
にＨａｌｔ命令を出力することにより、行われる。例え
ば、タイマ２１が定期的（例えば２４４μｓ）に制御部
１９に割り込みをかけ、制御部１９は収集した情報に従
い設定された割り合いで、ＣＰＵ３にＨａｌｔ命令を出
力するようにすることも可能である。例えば、ＣＰＵ３
の動作速度を１／４にすると決定した場合には、４回の
割り込みのうち、３回はＨａｌｔ命令を出力し（これに
よりＣＰＵ３の動作が停止する）、１回は何もしないで
ＣＰＵ３に処理を実施させるようにする。
【００２５】上で述べた、単位時間当たりの総実行命令
数及びユーザ・モードの実行命令数は、パーソナル・コ
ンピュータにおいてよく用いられているＰｅｎｔｉｕｍ
（Intel社の商標）プロセッサでは、その内部レジスタ
であるモデル・スペシフィック・レジスタ３ａ（Model
Specific Register: MSR）から取得可能となっている
（Intel Pentium Processor Family Developer's Manua
l Vol.1: Pentium Processor，(1995) pp33-1〜33-25
参照のこと）。よって、コントローラ１１及び制御部１
９は、このレジスタを読みに行けばよい。なお、ＭＳＲ
には累積値が格納されるので、実際にはレジスタ３ａに
格納された値の変化量を用いる。単位時間は、ＭＳＲの
１つの種類であるタイム・スタンプ・レジスタ（Time S
tamp Register: TSR）に格納された値を用いることがで
きる。ＴＳＲには、ＣＰＵ３のクロックごとに１加算さ
れた値が格納され、このＴＳＲに格納された値の変化量
で、総実行命令数の変化量又はユーザ・モードの実行命
令数の変化量を割れば、単位時間当たりの総実行命令数
又はユーザ・モードの実行命令数を得ることができる。
【００２６】本発明では、コントローラ１１及び制御部
１９が行うＣＰＵ３の動作速度制御において、次のよう
な指標を採用する。 Ｐ：消費電力指標（プロセッサの消費電力（Ｗ）） Ｖ：パフォーマンス指標（単位時間あたりに処理したタ
スクの問題サイズ（計算速度）） Ｔ：与えられた問題を処理するのに要した時間（Ｖ＝１
／Ｔ） Ｅ：エネルギー指標 エネルギー指標は、Ｅ＝Ｐ／Ｖ（又はＥ∝Ｐ／Ｖ）で表
される。一般に、Ｐが大きくなると、Ｖも増加する。す
なわち、消費電力が増加するように高速でＣＰＵ３を動
作させると、処理速度も早くなる。しかし、個々のタス
クごとに、Ｉ／Ｏ命令の比率や、キャッシュミス率等が
異なり、タスクによっては、Ｐの増加に対してＶが徐々
に飽和してＣＰＵ３の動作速度の増加が必ずしもパフォ
ーマンスの上昇にはつながらない場合もある。この場合
には、パフォーマンスと省電力の両方の観点からエネル
ギー指標Ｅをより小さくするような速度でＣＰＵを動作
させれば、より効率的である。一方、ユーザによって
は、所定の消費電力範囲内でパフォーマンスをより増大
させることを欲する場合もある。このような場合には、
パフォーマンス指標Ｖがより高くなるように制御する。
【００２７】なお、消費電力指標として用いることがで
きる情報としては、所定時間内の総実行命令数、センサ
１３が温度センサである場合には温度から計算される熱
量、センサ１３が電流計測器である場合には測定された
電流値、センサ１３が電力計測器である場合には測定さ
れた電力値、等が考えられる。また、パフォーマンス指
標としては、所定時間内のユーザ・モードの実行命令
数、キャッシュミス率、ノンキャッシャブルメモリへの
アクセス数、Ｉ／Ｏ命令比率、ＯＳ５又はアプリケーシ
ョン・プログラム７からのハードウエア使用に関する情
報（例えば、タスクごとのＣＰＵ占有率、プロセスの優
先度、アプリケーション・プログラムの要求、又はそれ
らの組み合わせ）が考えられる。エネルギー指標は、上
述の式から得られる。
【００２８】以上のようなパフォーマンス指標及び電力
指標の値を取得し、それらを用いて目標を達成するよう
な制御フローを以下に述べる。
【００２９】（１）エネルギー指標Ｅを減少させるため
の処理フロー （ａ）第１例 エネルギー指標Ｅの最小化を目標とする第１例の処理フ
ローを図２に示す。最初に、ＣＰＵ３の動作速度ｆ
i（ｉは図２における繰り返しの回数を示す）を最大値
ｆmaxに設定する（ステップ１０３）。そして、その時
のエネルギー指標Ｅ(ｆi）を取得（測定）する（ステッ
プ１０５）。先に述べたとおり、パフォーマンス指標Ｖ
及び消費電力指標Ｐを測定して、計算にて取得する。も
し、｜（Ｅ(ｆi）−Ｅ(ｆi-1））／ΔＴ｜が所定のしき
い値Ｅ0を超えている場合（エネルギー指標Ｅの変化量
がしきい値Ｅ0を超えている場合）には、ＣＰＵが実行
しているタスクの性質が切り替わったと判断して、処理
をステップ１０３に戻す。このようにエネルギー指標Ｅ
を参照して、ＣＰＵ３の動作速度の変更処理フローを切
り換える。なお、ΔＴは図２におけるステップ１０５か
ら次のステップ１０５までのループの実行間隔であっ
て、例えば数百μｓ程度である。
【００３０】タスクの性質が切り替わっていないようで
あれば（図２の最初の処理はｆi-1がないので必ず切り
替わっていないとする）、ＣＰＵ３の動作速度をΔｔの
間だけ、ｆ-＝ｆi−Δｆ0に設定する（動作速度をΔｆ0
だけ下げる。ステップ１０９）。Δｔは、一時的にＣＰ
Ｕ３の動作速度を調整するための期間であるから、例え
ば数十μｓ程度である。そして、再度エネルギー指標Ｅ
(ｆ-）を取得し（ステップ１１１）、Ｅ(ｆ-）＜Ｅ
(ｆi）が成り立つかどうか判断する（ステップ１１
３）。もし、成り立つようであれば、ＣＰＵ３の動作速
度を減少させた方がよいので、既にｆiがｆminでなけれ
ば、ｆi+1＝ｆi−Δｆ1を設定する（Δｆ1だけ減速す
る。ステップ１１７）。一方、ステップ１１３の条件が
成り立たない場合には、ＣＰＵ３の動作速度を減少させ
るとエネルギー指標Ｅに悪影響を及ぼすので、既にｆi
がｆmaxでなければ、ｆi+1＝ｆi＋Δｆ1を設定する（Δ
ｆ1だけ高速化する。ステップ１１５）。このように第
１例では、Ｅの値を参照して、ＣＰＵ３の動作速度の変
更方針を決定している。なお、本例ではΔｆ1はΔｆ0よ
り大きな値とするが、同じでも問題ない。そして、ｉを
１インクリメントしてステップ１０５に戻る（ステップ
１１９）。
【００３１】この処理を繰り返し実施することにより、
エネルギー指標Ｅを最小化するようにＣＰＵ３の動作速
度（又は駆動周波数）ｆを変更する。
【００３２】（２）第２例 図３にエネルギー指標Ｅを減少させるための処理フロー
を示す。本処理フローでは、エネルギー指標Ｅは最低に
はならないが、エネルギー指標Ｅをある許容範囲内に収
めるようになっている。なお、第２例ではＶ／Ｐ＝１／
Ｅ＝Ｒという値を導入する。単位時間当たりの総実行命
令数Ｉt及びユーザ・モードの実行命令数Ｉuを用いて処
理を実行する場合には、Ｒは、ユーザ・モードの実行命
令数の割合を示しており、所定のしきい値Ｒ1Hより高い
場合には、ＣＰＵ３はユーザ命令指向の状態にあると言
える。また、Ｒが所定のしきい値Ｒ1Lより低い場合に
は、ＣＰＵ３はシステム命令指向の状態にあると言え
る。
【００３３】まず、ＣＰＵ３の動作速度ｆをｆmaxに設
定する（ステップ１２３）。そして、ｆmaxの時のＲの
値Ｒ0が所定のしきい値Ｒ1Hを超えているかどうか判断
する（ステップ１２５）。もし、超えていない場合に
は、Ｒ0が所定のしきい値Ｒ1Lより小さいかどうか判断
する（ステップ１３５）。もし、Ｒ0が所定のしきい値
Ｒ1 L以上である場合には、Ｒ0はＲ1L≦Ｒ0≦Ｒ1Hであっ
て、エネルギー指標Ｅは許容範囲内に収まっており、こ
れ以上の制御は必要ないとして、ステップ１３３に移行
する。
【００３４】一方、Ｒ0がＲ1Hより大きい場合には、Ｃ
ＰＵ３の動作速度ｆをΔｆだけ減速する（ステップ１２
７）。もし、減速した後の動作速度が最低の動作速度で
ある場合には、ステップ１３３に移行する（ステップ１
２９）。そうでない場合には、減速した後の動作速度
で、パフォーマンス指標Ｖ及び消費電力指標Ｐを測定
し、Ｖ＞Ｖ0＊Ｒ3且つＶ／Ｐ＞Ｒ1Hであるかどうか判断
する（ステップ１３１）。第１の式は、ＣＰＵ３の動作
速度を減速した際に下がるパフォーマンス指標Ｖの許容
範囲を定めるものであって、動作速度がｆmaxであった
時のパフォーマンス指標値Ｖ0に対する割合である。ま
た第２の式は、ＣＰＵ３の動作速度を減速した後にＲ＝
Ｖ／Ｐがステップ１２５におけるしきい値Ｒ1Hの範囲内
にとどまっているかどうかを判断するためのものであ
る。単位時間当たりの総実行命令数Ｉt及びユーザ・モ
ードの実行命令数Ｉuを用いて処理を実行する場合に
は、動作速度減速後もユーザ命令指向の状態にあるかど
うかを判断している。もし、第１及び第２の式を満たし
ている場合には、さらにＣＰＵ３の動作速度を減速す
る。一方、第１又は第２の式を満たしていない場合に
は、その時の動作速度に固定してステップ１３３に移行
する。
【００３５】また、Ｒ0＜Ｒ1Lを満たす場合（ステップ
１３５）には、ＣＰＵ３の動作速度ｆをΔｆだけ減速す
る（ステップ１３７）。もし、減速した後の動作速度が
最低の動作速度である場合には、ステップ１３３に移行
する（ステップ１２９）。そうでない場合には、減速し
た後の動作速度で、パフォーマンス指標Ｖ及び消費電力
指標Ｐを測定し、Ｖ＞Ｖ0＊Ｒ２且つＶ／Ｐ＜Ｒ1Lであ
るかどうか判断する（ステップ１３１）。第１の式は、
ＣＰＵ３の動作速度を減速した際にパフォーマンス指標
Ｖの許容範囲を定めるものであって、動作速度がｆmax
であった時のパフォーマンス指標Ｖ0に対する割合であ
る。また第２の式は、ＣＰＵ３の動作速度を減速した後
にＲ＝Ｖ／Ｐがステップ１３５におけるしきい値Ｒ1Lの
範囲内にとどまっているかどうかを判断するためのもの
である。単位時間当たりの総実行命令数Ｉt及びユーザ
・モードの実行命令数Ｉuを用いて処理を実行する場合
には、動作速度減速後もシステム命令指向の状態にある
かどうかを判断している。もし、第１及び第２の式を満
たしている場合には、さらにＣＰＵ３の動作速度を減速
する。一方、第１又は第２の式を満たしていない場合に
は、その時の動作速度に固定してステップ１３３に移行
する。
【００３６】以上のように、第２例ではＲ1H及びＲ1Lを
用いて、ＣＰＵ３の動作速度の変更処理モード（変更処
理方針）を設定し、それに基づき処理を実施している。
ステップ１２７及びステップ１３７のΔｆは同じでも異
なる値でもよい。
【００３７】ステップ１３３では、パフォーマンス指標
Ｖの変化率の絶対値を検査する。すなわち、パフォーマ
ンス指標Ｖの変化率の絶対値が所定のしきい値Ｒ4を超
えたかどうか判断する。この処理は定期的に又は必要に
応じて行なわれ、この条件が満たされないうちは、同じ
動作速度でＣＰＵ３を動作させる。この条件が満たされ
た時には、ＣＰＵ３で処理されるタスクの種類が変更さ
れたとしてステップ１２３に戻る。パフォーマンス指標
Ｖにより処理フローが変更されたと考えることもでき
る。
【００３８】Ｒ1H及びＲ1Lは同じ値でもよい。また、Ｒ
2及びＲ3も同一でもよい。これらの定数及びＲ4は、固
定にしてもよいし、場合によっては動的に変更すること
も可能である。
【００３９】第１及び第２例ともエネルギー指標Ｅ（よ
り一般的には、パフォーマンス指標と消費電力指標Ｐの
比）に着目して行われる処理フローである。
【００４０】（２）パフォーマンス指標Ｖを増大させる
ための処理フロー （ａ）第１例 本例はエネルギー指標Ｅを用いない。但し、消費電力指
標Ｐを用いてＣＰＵ３の動作速度を変更する処理を含
む。なお、ＣＰＵ３の動作速度の初期値Ｐ(ｆ1）は設定
できる最大値ｆmaxに設定されている。まず、動作速度
ｆiにおける消費電力指標Ｐ(ｆi）を取得する（ステッ
プ１５３）。ｆのサフィックスは、図４の処理の繰り返
し数を表す。そして、Ｐ(ｆi）が、ユーザ指定のＰmin
及びＰmaxの間にあるかどうか判断する（ステップ１５
５）。もし、Ｐmax以上である場合、又はＰmin以下であ
る場合には、ｆiへの変更が不適当であった、又はｆi設
定後にタスクの性質が切り替わった場合であるから、一
旦ｆiをｆi-1（前回図４の処理を開始する際の動作速
度）に戻す（ステップ１５７）。
【００４１】ステップ１５５又はステップ１５７の後、
ｆiにおけるパフォーマンス指標Ｖ(ｆi）を取得する
（ステップ１５９）。そして、ＣＰＵ３の動作速度をΔ
ｔの間だけΔｆ0 +上昇させる（ステップ１６１）。すな
わち、ｆ+＝ｆi＋Δｆ0 +と設定する。その後、ｆ+にお
けるパフォーマンス指標Ｖ(ｆ+）を取得する（ステップ
１６３）。もし、Ｖ(ｆ+）＞Ｖ(ｆi）ならば（ステップ
１６５）、ＣＰＵ３の動作速度を上昇させた方がパフォ
ーマンス指標Ｖの値が上昇するので、ｆi+1＝ｆi＋Δｆ
1 +と設定する（ステップ１７７）。一方、Ｖ(ｆ+）≦Ｖ
(ｆi）であるならば、ＣＰＵ３の動作速度をΔｔの間だ
けΔｆ0 -減速する（ステップ１６７）。すなわち、ｆ-
＝ｆi−Δｆ0 -を設定する。そして、ｆ-におけるパフォ
ーマンス指標Ｖ(ｆ-）を取得する（ステップ１６９）。
その後、Ｖ(ｆ-） Ｖ(ｆi）であるか判断する（ステップ１７１）。この条
件が満たされないということは、ＣＰＵ３の動作速度を
変更しなくともパフォーマンスは変わらないので、ｆ
i+1＝ｆiに設定する（ステップ１７３）。一方、Ｖ
(ｆ-） Ｖ(ｆi）でない場合には、ｆi+1＝ｆi−Δｆ1 -を設定す
る（ステップ１７５）。
【００４２】以上の処理を所定時間間隔又は必要に応じ
て実施する。ユーザ指定の省電力指標に従い、省電力と
パフォーマンスの両方のバランスをとることができる。
なお、第１例ではΔｆ0 +とΔｆ0 -は、それぞれΔｆ1 +と
Δｆ1 -より小さいものとして考えているが、同じ値であ
ってもよい。また、上付サフィックス＋及び−は異なる
値でも同じ値でもよい。
【００４３】（ｂ）第２例 図５に、パフォーマンス指標Ｖを増大させるための処理
フローの第２例を示す。第２例では、パフォーマンス指
標Ｖの変化率を考慮して、動作速度変更の処理フローを
切り換える。なお、図５に示されている処理は、第ｉ回
目の繰り返し処理である。この処理は、所定間隔で又は
必要に応じて繰り返し実行される。なお、ＣＰＵ３の動
作速度の初期値Ｐ(ｆ1）は設定できる最大値ｆmaxに設
定されている。
【００４４】まず、設定されているＣＰＵ３の動作速度
ｆiにおける消費電力指標Ｐ(ｆi）を取得する（ステッ
プ１８３）。そして、ユーザ指定のＰmaxと比較する
（ステップ１８５）。もし、ＰmaxよりＰ(ｆi）が大き
い場合には、消費電力を減らずべく、ｆi+1＝ｆi−Δｆ
1を設定する（ステップ１８９）。また、ユーザ指定の
ＰminとＰ(ｆi）を比較し（ステップ１８７）、もしＰ
minより小さければ、パフォーマンス指標の値を上げる
ためにＣＰＵ３の動作周波数を上げることができるの
で、ｆi+1＝ｆi＋Δｆ1を設定する（ステップ１９
１）。
【００４５】ステップ１８５及びステップ１８７の条件
を両方満たしていない場合には、ＣＰＵ３の動作速度を
制御できる。よって、ｆiにおけるパフォーマンス指標
Ｖ(ｆ i）を取得する（ステップ１９３）。次に、ＣＰＵ
３の動作速度をΔｔの間だけΔｆ1減速する（ステップ
１９５）。よって、ｆ-＝ｆi−Δｆ0を設定する。そし
て、ｆ-におけるパフォーマンス指標Ｖ(ｆ-）を取得す
る（ステップ１９７）。取得したパフォーマンス指標を
用いて、Ｖ(ｆ-） Ｖ(ｆi）であるかどうか判断する（ステップ１９９）。
もし、この条件が満たされれないならば、ＣＰＵ３の動
作速度を変更する必要がないので、ｆi+1＝ｆiと設定す
る（ステップ２０１）。一方、ステップ１９９の条件を
満たす場合には、ｆi+1＝ｆi−Δｆ1を設定する（ステ
ップ２０３）。そして、次に、パフォーマンス指標Ｖの
変化率を検査する。これは、｜（Ｖ(ｆi）−Ｖ
(ｆi-1））／ｄｔ｜で計算する。これが所定のＶ0を超
えている場合には、ＣＰＵ３が処理しているタスクの種
類が切り換えられたとして、ｆi+1を設定できる最大値
ｆmaxに設定する（ステップ２０７）。タスクの種類が
切り換えられていない場合には、ステップ２０３又はス
テップ２０１において設定されたままで、処理を終了す
る（ステップ２０９）。
【００４６】以上の処理を実行することにより、ユーザ
指定の消費電力指標とパフォーマンスの両方のバランス
をとることができる。なお、第２例ではΔｆ0はΔｆ1よ
り小さいと考えているが、同じ値であってもよい。
【００４７】（３）第３例 本例は、図５を発展させたアルゴリズムである。まず、
Ｊ＝（ｄＶ／ｄＰ）／（Ｖ／Ｐ）という、Ｖ／Ｐで正規
化された指標Ｊを導入する。このＪの最小値であるＪ
minをさらに規定しておく。このＪが１．０より大きい
又は１．０程度の値である場合には、より多くの電力が
供給されるとＪの分子は減少せずにＪ自体も増加する。
よって、より多くの電力を供給した時にパフォーマンス
に改善の余地があるということを示す。一方、このＪが
１．０より小さい（Ｊ＜Ｊmin）ならば、より多くの電
力が供給されてもＪの分子は減少し、パフォーマンスの
改善にはつながらないということを示している。
【００４８】さらに、タスク特性の変化を検出するため
に、Ｓ＝｜Ｖi／Ｐi−Ｖ0／Ｐ0｜／（Ｖ0／Ｐ0）という
指標Ｓを導入する。ここでＶi及びＰiは、それぞれその
初期値である。Ｖi及びＰ は、それぞれ最新のＶ及びＰ
である。タスク特性の変化を検出するためのしきい値Ｓ
maxも規定しておく。
【００４９】加えて、プロセッサの動作速度を最高にし
た時の各タスクの実行数をカウントするための指標Coun
tも導入する。これは、タスクが安定状態になる前にプ
ロセッサの動作速度を変えてしまったり、動作速度の変
更をあまりに多くしないようにするために用いられる。
よって、タスクが安定状態になったということを判断す
るためのしきい値をＣとする。
【００５０】図６にこれらの指標を用いたプロセッサの
動作速度調整アルゴリズムの一例を示す。このアルゴリ
ズムは図６に示すように、タスクごとに行われ、各変数
は各タスクごとに保存される。まず、このタスクＡが新
たなタスクであるかどうか判断される（ステップ２２
１）。もし、新たなタスクであれば、処理状態を表わす
変数Searchをstart状態に設定し、先に述べたCountを初
期値０に設定し、プロセッサの動作速度Speedを最高速
度MAXに設定する（ステップ２２３）。もし、タスクＡ
が新たなタスクでない場合には、前回タスクＡについて
決定された変数値を取り出す。そして、プロセッサの動
作速度をSpeedに設定し、Ｐ及びＶの測定を開始する
（ステップ２２５）。そして、タスクＡを実行する（ス
テップ２２７）。もし、タスクＡが新たなタスクであれ
ば、ここで取得されるＰ及びＶは、Ｐ0及びＶ0となり、
次のタスクにスイッチする。
【００５１】その後、プロセッサ速度をその最高速度MA
Xにセットし、その時のＶi及びＰi（Ｖcount+1及びＰ
count+1）を測定する。さらに、Countを１インクリメン
トする（ステップ２２９）。そして、Ｓ＜Ｓmaxである
かどうか判断する（ステップ２３１）。もし、Ｓ＜Ｓ
maxでなければ、タスク特性が変わっているので、変数S
earchをstart状態にセットし、countを初期値０に戻
し、プロセッサの動作速度Speedを最高速度MAXにセット
する（ステップ２３３）。一方、タスク特性が変わって
いなければ、現在のCount値がしきい値Ｃより大きいか
判断する（ステップ２３５）。しきい値ＣよりCount値
が小さければ、またタスクは安定状態でないので、その
後の処理を行わず、次のタスクにスイッチする（ステッ
プ２４５）。もし、タスクが安定状態であれば、処理状
態を表わす変数SearchがEndを表わしているか検査する
（ステップ２３７）。このEndは、プロセッサ動作速度
の調整が済んでいることを表わす。よって、Search＝En
dであれば、次のタスクにスイッチする。
【００５２】そうでなければ、Ｊ＜Ｊminであるか判断
する（ステップ２３９）。この条件に合致しない場合に
は、プロセッサの動作速度を減少させることができるの
で、Speedを一段階（Δｆ）減速するようにセットする
（ステップ２４３）。すなわち、Speed＝Speed-1とす
る。そして、次のタスクにスイッチする。一方、ステッ
プ２３９の条件を満たしていない場合には、これ以上減
速できないので、一回前のプロセッサ動作速度に戻し
（Speed=Speed+1）、処理状態Searchを終了状態Endに変
更する（ステップ２４１）。この後、次のタスクにスイ
ッチする。
【００５３】以上の処理は、タスクのスイッチを行うＯ
Ｓのスケジューラが行う。なお、上で述べたパワーマネ
ージメント・ドライバと協動してもよい。
【００５４】以上のような処理をコントローラ１１又は
パワーマネージメント・ドライバ１５内の制御部１９に
より実施する。なお、図１のブロック図は一例であっ
て、例えばタイマ２１はパワーマネージメント・ドライ
バ１５内に設けているが、ＯＳ５の他の部分にて有する
タイマを用いても、ハードウエアのタイマを使用しても
よい。さらに、センサ自体をＣＰＵ１３が含むようにす
ることも可能である。本発明のコントローラ１１は、他
の周辺回路と一緒のチップに実装しても別個に実装して
もよい。図１ではアプリケーション・プログラム７は１
つしか描かれていないが、当然複数実行されている場合
もある。なお、図１では機能ブロック間の参照のための
線を必要と考えられる部分のみ描いているが、機能間で
図１に描かれていない参照を設けることも可能である。
【００５５】また図２乃至図６に示したアルゴリズムは
一例であって、ＣＰＵ３の動作速度を目的に応じて調整
できるようなアルゴリズムであれば、図２乃至図６と異
なっていてもよい。また、ＯＳ５に他のパワーマネージ
メント機能（例えばAPMドライバ(Advanced Power Manag
ement)が含まれている場合には、それらとの整合をとる
必要がある場合も生じ得る。
【００５６】
【効果】パフォーマンス指標を参照してプロセッサの動
作速度を制御する新規な方法を提供することができた。
また、消費電力指標も参照するような方法も提供でき
た。
【００５７】また、エネルギー指標を参照するプロセッ
サの動作速度制御方法を提供することができた。
【００５８】さらに、パフォーマンス指標として、所定
期間においてプロセッサにより実行されたユーザ・モー
ドの命令数を用いる、プロセッサの動作速度制御方法を
提供することができた。
【００５９】加えて、消費電力指標として、所定期間に
おけるプロセッサの総実行命令数を用いる、プロセッサ
の動作速度制御方法を提供することもできた。
【図面の簡単な説明】
【図１】本発明の装置構成例を示したブロック図であ
る。
【図２】エネルギー指標を減少させるための第１処理フ
ローを示した図である。
【図３】エネルギー指標を減少させるための第２処理フ
ローを示した図である。
【図４】パフォーマンス指標を増大させるための第１処
理フローを示した図である。
【図５】パフォーマンス指標を増大させるための第２処
理フローを示した図である。
【図６】パフォーマンス指標を増大させるための第３処
理フローを示した図である。
【符号の説明】
１ コンピュータ ３ ＣＰＵ ３ａ ＭＳＲ ５ ＯＳ ７ アプリケーション・プログラム ９ クロック発振器 １１ コントローラ １３ センサ １５ パワーマネージメント・ドライバ １９ 制御部 ２１ タイマ
【手続補正書】
【提出日】平成１１年１月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】ステップ１５５又はステップ１５７の後、
ｆiにおけるパフォーマンス指標Ｖ(ｆi）を取得する
（ステップ１５９）。そして、ＣＰＵ３の動作速度をΔ
ｔの間だけΔｆ0 +上昇させる（ステップ１６１）。すな
わち、ｆ+＝ｆi＋Δｆ0 +と設定する。その後、ｆ+にお
けるパフォーマンス指標Ｖ(ｆ+）を取得する（ステップ
１６３）。もし、Ｖ(ｆ+）＞Ｖ(ｆi）ならば（ステップ
１６５）、ＣＰＵ３の動作速度を上昇させた方がパフォ
ーマンス指標Ｖの値が上昇するので、ｆi+1＝ｆi＋Δｆ
1 +と設定する（ステップ１７７）。一方、Ｖ(ｆ+）≦Ｖ
(ｆi）であるならば、ＣＰＵ３の動作速度をΔｔの間だ
けΔｆ0 -減速する（ステップ１６７）。すなわち、ｆ-
＝ｆi−Δｆ0 -を設定する。そして、ｆ-におけるパフォ
ーマンス指標Ｖ(ｆ-）を取得する（ステップ１６９）。
その後、Ｖ(ｆ-）≧Ｖ(ｆi）であるか判断する（ステッ
プ１７１）。この条件が満たされないということは、Ｃ
ＰＵ３の動作速度を変更しなくともパフォーマンスは変
わらないので、ｆi+1＝ｆiに設定する（ステップ１７
３）。一方、Ｖ(ｆ-）≧Ｖ(ｆi）でない場合には、ｆi+
1＝ｆi−Δｆ1 -を設定する（ステップ１７５）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】ステップ１８５及びステップ１８７の条件
を両方満たしていない場合には、ＣＰＵ３の動作速度を
制御できる。よって、ｆiにおけるパフォーマンス指標
Ｖ(ｆ i）を取得する（ステップ１９３）。次に、ＣＰＵ
３の動作速度をΔｔの間だけΔｆ1減速する（ステップ
１９５）。よって、ｆ-＝ｆi−Δｆ0を設定する。そし
て、ｆ-におけるパフォーマンス指標Ｖ(ｆ-）を取得す
る（ステップ１９７）。取得したパフォーマンス指標を
用いて、Ｖ(ｆ-）≧Ｖ(ｆi）であるかどうか判断する
（ステップ１９９）。もし、この条件が満たされれない
ならば、ＣＰＵ３の動作速度を変更する必要がないの
で、ｆi+1＝ｆiと設定する（ステップ２０１）。一方、
ステップ１９９の条件を満たす場合には、ｆi+1＝ｆi−
Δｆ1を設定する（ステップ２０３）。そして、次に、
パフォーマンス指標Ｖの変化率を検査する。これは、｜
（Ｖ(ｆi）−Ｖ(ｆi-1））／ｄｔ｜で計算する。これが
所定のＶ 0を超えている場合には、ＣＰＵ３が処理して
いるタスクの種類が切り換えられたとして、ｆi+1を設
定できる最大値ｆmaxに設定する（ステップ２０７）。
タスクの種類が切り換えられていない場合には、ステッ
プ２０３又はステップ２０１において設定されたまま
で、処理を終了する（ステップ２０９）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 相原 達 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内 (72)発明者 下遠野 享 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】コンピュータ内のプロセッサの動作速度を
    制御する方法であって、 第１所定期間における、実行されたユーザ・モード命令
    数Ｉuをカウントするステップと、 前記Ｉuを参照して、前記プロセッサの動作速度を変更
    する変更ステップと、を含む動作速度制御方法。
  2. 【請求項２】前記変更ステップ実施後、再度Ｉuをカウ
    ントし、再度前記変更ステップを実施することを特徴と
    する請求項１記載の動作速度制御方法。
  3. 【請求項３】第２所定期間における、実行されたユーザ
    ・モード命令数Ｉu2をカウントするステップと、 前記Ｉuから前記Ｉu2への変化率が所定値より大きい場
    合、前記プロセッサの動作速度を所定値に設定するステ
    ップと、 をさらに含む請求項１記載の動作速度制御方法。
  4. 【請求項４】第２所定期間における総実行命令数Ｉtを
    カウントするステップをさらに含む、請求項１記載の動
    作速度制御方法。
  5. 【請求項５】前記Ｉtを参照して、前記プロセッサの動
    作速度を変更する変更ステップをさらに含む請求項４記
    載の動作速度制御方法。
  6. 【請求項６】前記第１所定期間と前記第２所定期間が同
    一であることを特徴とする請求項４記載の動作速度制御
    方法。
  7. 【請求項７】前記変更ステップが、 前記ＩtとＩuの比を参照して、当該動作速度の変更制御
    モードを切り換えるステップを含む請求項６記載の動作
    速度制御方法。
  8. 【請求項８】前記変更ステップが、 前記ＩtとＩuの比を参照して、当該動作速度の変更制御
    フローを切り換えるステップを含む請求項６記載の動作
    速度制御方法。
  9. 【請求項９】前記変更ステップ実施後、再度Ｉt及びＩu
    をカウントし、当該ＩtとＩuとの比を参照して、前記プ
    ロセッサの動作周波数を変更するステップをさらに含む
    請求項６記載の動作速度制御方法。
  10. 【請求項１０】コンピュータ内のプロセッサの動作速度
    を制御する方法であって、 所定期間における、実行されたユーザ・モード命令数Ｉ
    uをカウントするステップと、 前記所定期間における総実行命令数Ｉtをカウントする
    ステップと、 前記ＩtとＩuの比を参照して、当該動作速度の変更方針
    を切り換えるステップと、 前記変更方針を参照して、前記プロセッサの動作速度を
    変更する変更ステップと、 を含む動作速度制御方法。
  11. 【請求項１１】コンピュータ内のプロセッサの動作速度
    を制御する方法であって、 第１所定期間における第１パフォーマンス指標の値を測
    定するステップと、 前記プロセッサの動作速度を変更するステップと、 第２所定期間における第２パフォーマンス指標の値を測
    定するステップと、 前記第１及び第２パフォーマンス指標の値を参照して、
    前記プロセッサの動作速度を変更する変更ステップと、 を含む動作速度制御方法。
  12. 【請求項１２】第３所定期間において消費電力指標の値
    を測定するステップと、 前記消費電力指標の値に基づき、前記プロセッサの動作
    速度を変更するステップとをさらに含む請求項１１記載
    の動作速度制御方法。
  13. 【請求項１３】前記変更ステップが、 パフォーマンスが増大するように、前記プロセッサの動
    作速度を変更するステップを含む請求項１１記載の動作
    速度制御方法。
  14. 【請求項１４】コンピュータのプロセッサの動作速度を
    制御する方法であって、 パフォーマンス指標及び消費電力指標の値を測定するス
    テップと、 前記パフォーマンス指標の値と前記消費電力指標の値と
    の比を参照して、プロセッサの動作速度の変更方針を切
    り換えるステップと、 前記変更方針を参照して、前記プロセッサの動作速度を
    変更する変更ステップと、 を含む動作速度制御方法。
  15. 【請求項１５】コンピュータのプロセッサの動作速度を
    制御する方法であって、 パフォーマンス指標及び消費電力指標の値を測定するス
    テップと、 前記パフォーマンス指標及び前記消費電力指標の値か
    ら、エネルギー指標の値を計算するステップと、 前記エネルギー指標の値を減少させるように、前記プロ
    セッサの動作速度を変更するステップと、 を含む動作速度制御方法。
  16. 【請求項１６】所定期間における、プロセッサにより実
    行されたユーザ・モード命令数Ｉuをカウントする第１
    カウンタと、 前記Ｉuを参照して、前記プロセッサの動作速度を変更
    するコントローラと、を有するコンピュータ。
  17. 【請求項１７】前記所定期間における、前記プロセッサ
    の総実行命令数Ｉtをカウントする第２カウンタをさら
    に有し、 前記コントローラが、 前記ＩuとＩtの比を参照して、前記プロセッサの動作速
    度を変更する請求項１６記載のコンピュータ。
  18. 【請求項１８】コンピュータのパフォーマンス指標の値
    を測定する測定器と、 前記コンピュータ内のプロセッサの動作速度を変更する
    コントローラと、 を有し、 前記測定器は、第１所定期間において第１のパフォーマ
    ンス指標の値を測定し、 その後前記コントローラは、前記プロセッサの動作速度
    を変更し、 前記測定器は、当該動作速度変更後、第２所定期間にお
    いて第２のパフォーマンス指標の値を測定し、 前記コントローラは、前記第１及び第２のパフォーマン
    ス指標の値を参照して、前記プロセッサの動作速度を変
    更するコンピュータ。
  19. 【請求項１９】前記コントローラは、前記第１及び第２
    のパフォーマンス指標の値を参照して、パフォーマンス
    が増大するように、前記プロセッサの動作速度を変更す
    る請求項１８記載のコンピュータ。
  20. 【請求項２０】コンピュータのパフォーマンス指標の値
    を測定する第１測定器と、 前記コンピュータの消費電力指標の値を測定する第２測
    定器と、 前記パフォーマンス指標の値と前記消費電力指標の値と
    の比を参照して、前記プロセッサの動作速度を変更する
    コントローラと、 を有するコンピュータ。
  21. 【請求項２１】コンピュータのパフォーマンス指標の値
    を測定する第１測定器と、 前記コンピュータの消費電力指標の値を測定する第２測
    定器と、 前記パフォーマンス指標及び前記消費電力指標の値か
    ら、エネルギー指標の値を計算し、当該エネルギー指標
    の値を減少させるように、前記プロセッサの動作速度を
    変更するコントローラと、 を有するコンピュータ。
  22. 【請求項２２】コンピュータ内のプロセッサの動作速度
    を当該プロセッサに変更させるプログラムを格納する記
    憶媒体であって、 前記プログラムは、前記プロセッサに、 所定期間における、実行されたユーザ・モード命令数Ｉ
    uのカウントを読み出すステップと、 前記Ｉuを参照して、前記プロセッサの動作速度を設定
    する設定ステップと、 を実行させる、記憶媒体。
  23. 【請求項２３】前記所定期間における総実行命令数Ｉt
    のカウントを読み出すステップをさらに実行させ、 前記設定ステップは、 前記ＩtとＩuの比を参照して、前記動作速度の変更制御
    フローを切り換えるステップを含む、請求項２２記載の
    記憶媒体。
  24. 【請求項２４】コンピュータ内のプロセッサの動作速度
    を当該プロセッサに変更させるプログラムを格納した記
    憶媒体であって、 前記プログラムは、前記プロセッサに、 所定期間における、実行されたユーザ・モード命令数Ｉ
    uのカウントを読み出すステップと、 前記所定期間における総実行命令数Ｉtのカウントを読
    み出すステップと、 前記ＩtとＩuの比を参照して、前記プロセッサの動作速
    度を設定するステップと、 を実行させる、記憶媒体。
  25. 【請求項２５】コンピュータ内のプロセッサの動作速度
    を前記プロセッサに変更させるプログラムを格納した記
    憶媒体であって、 前記プログラムは、前記プロセッサに、 第１所定期間における第１パフォーマンス指標の測定結
    果を読み出すステップと、 前記プロセッサの動作速度の変更を命ずるステップと、 第２所定期間における第２パフォーマンス指標の測定結
    果を読み出すステップと、 前記第１及び第２パフォーマンス指標の値を参照して、
    前記プロセッサの動作速度を設定するステップと、 を実行させる、記憶媒体。
  26. 【請求項２６】コンピュータのプロセッサの動作速度を
    前記プロセッサに変更させるプログラムを格納した記憶
    媒体であって、 前記プログラムは、前記プロセッサに、 パフォーマンス指標及び消費電力指標の測定結果を読み
    出すステップと、 前記パフォーマンス指標の値と前記消費電力指標の値と
    の比を参照して、前記プロセッサの動作速度を設定する
    ステップと、 を実行させる、記憶媒体。
  27. 【請求項２７】コンピュータのプロセッサの動作速度を
    前記プロセッサに変更させるプログラムを格納した記憶
    媒体であって、 パフォーマンス指標及び消費電力指標の測定結果を読み
    出すステップと、 前記パフォーマンス指標及び前記消費電力指標の値か
    ら、エネルギー指標の値を計算するステップと、 前記エネルギー指標の値を減少させるように、前記プロ
    セッサの動作速度を設定するステップと、 を実行させる、記憶媒体。
JP13846598A 1998-05-20 1998-05-20 コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ Expired - Fee Related JP3573957B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13846598A JP3573957B2 (ja) 1998-05-20 1998-05-20 コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
US09/311,926 US6513124B1 (en) 1998-05-20 1999-05-14 Method and apparatus for controlling operating speed of processor in computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13846598A JP3573957B2 (ja) 1998-05-20 1998-05-20 コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ

Publications (2)

Publication Number Publication Date
JPH11353052A true JPH11353052A (ja) 1999-12-24
JP3573957B2 JP3573957B2 (ja) 2004-10-06

Family

ID=15222680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13846598A Expired - Fee Related JP3573957B2 (ja) 1998-05-20 1998-05-20 コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ

Country Status (2)

Country Link
US (1) US6513124B1 (ja)
JP (1) JP3573957B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376314A1 (en) * 2002-06-28 2004-01-02 Kabushiki Kaisha Toshiba Clock frequency control method and electronic apparatus
WO2005066795A1 (ja) * 2004-01-07 2005-07-21 Hiroshi Nakamura 半導体装置および半導体装置の電源電圧／クロック周波数制御方法
JP2005244212A (ja) * 2004-01-30 2005-09-08 Semiconductor Energy Lab Co Ltd 半導体装置
WO2008120274A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 演算能力を制御する処理装置
JP2009159712A (ja) * 2007-12-26 2009-07-16 Fujitsu Ltd 消費電力監視プログラム、消費電力監視装置、および消費電力監視方法
JP2009277252A (ja) * 2003-05-07 2009-11-26 Mosaid Technologies Corp 電力の島を使用した集積回路での電力の管理
US7836326B2 (en) 2006-07-25 2010-11-16 National University Corporation Nagoya University Apparatus with variable pipeline stages via unification processing and cancellation
JP2010538371A (ja) * 2007-08-27 2010-12-09 マーベル ワールド トレード リミテッド 動的コア切り替え
KR101020008B1 (ko) 2006-10-19 2011-03-09 인터내셔널 비지네스 머신즈 코포레이션 컴퓨터 프로세서 시스템을 위한 전력 관리 시스템 및 방법
JP2012168660A (ja) * 2011-02-10 2012-09-06 Fujitsu Ltd 情報抽出プログラム、情報抽出方法、および情報抽出装置
US8321711B2 (en) 2004-01-30 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a threshold voltage control function
US8397097B2 (en) 2008-04-09 2013-03-12 Nec Corporation Computer system and operating method thereof
JP2014507719A (ja) * 2011-09-21 2014-03-27 エンパイア テクノロジー ディベロップメント エルエルシー マルチコアシステムエネルギー消費最適化
JP2017049972A (ja) * 2015-09-04 2017-03-09 聯發科技股▲ふん▼有限公司Ｍｅｄｉａｔｅｋ Ｉｎｃ． 電子システム及び関連するクロック管理方法
JP2020198055A (ja) * 2019-06-05 2020-12-10 ファナック株式会社 制御装置
JP2022015605A (ja) * 2020-07-09 2022-01-21 富士通株式会社 情報処理装置及び情報処理装置における制御方法
US11281559B2 (en) 2017-09-06 2022-03-22 Fujitsu Limited Information processing apparatus, information processing system, and storage medium

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
KR100361340B1 (ko) * 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6772352B1 (en) * 2000-09-29 2004-08-03 Intel Corporation Method and apparatus for reducing the rate of commands being issued if the rate exceeds a threshold which is based upon a temperature curve
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US6715089B2 (en) * 2001-01-22 2004-03-30 Ati International Srl Reducing power consumption by estimating engine load and reducing engine clock speed
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
KR100390645B1 (ko) * 2001-07-27 2003-07-07 삼성전자주식회사 이동통신단말기 시스템에서 소모전류를 줄이기 위한 방법
KR100422132B1 (ko) * 2001-09-06 2004-03-11 엘지전자 주식회사 실시간 시스템의 씨피유 타스크 점유율 측정장치
US6809538B1 (en) * 2001-10-31 2004-10-26 Intel Corporation Active cooling to reduce leakage power
US6775787B2 (en) * 2002-01-02 2004-08-10 Intel Corporation Instruction scheduling based on power estimation
TW567408B (en) * 2002-03-29 2003-12-21 Uniwill Comp Corp Apparatus and method for controlling power and clock speed of electronic system
JP3692089B2 (ja) * 2002-04-02 2005-09-07 株式会社東芝 消費電力制御方法及び情報処理装置
US7180322B1 (en) * 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7080268B2 (en) * 2002-12-03 2006-07-18 Intel Corporation Method and apparatus for regulating power to electronic circuits
US8086884B2 (en) * 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7228242B2 (en) * 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
AU2004243334B2 (en) * 2003-05-28 2009-08-06 Bm Alliance Coal Operations Pty Ltd Method and apparatus for determining particle parameter and processor performance in a coal and mineral processing system
JP4025260B2 (ja) * 2003-08-14 2007-12-19 株式会社東芝 スケジューリング方法および情報処理システム
US7149913B2 (en) * 2003-08-22 2006-12-12 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on characteristics of an application program
US7146519B2 (en) * 2003-08-22 2006-12-05 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on device bandwidth characteristics
US7206960B2 (en) * 2003-08-22 2007-04-17 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on device load
US7079904B1 (en) * 2003-09-12 2006-07-18 Itt Manufacturing Enterprises, Inc. Adaptive software management
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7434171B2 (en) * 2004-03-25 2008-10-07 Intel Corporation Performance control apparatus
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7295949B2 (en) * 2004-06-28 2007-11-13 Broadcom Corporation Energy efficient achievement of integrated circuit performance goals
US7353410B2 (en) 2005-01-11 2008-04-01 International Business Machines Corporation Method, system and calibration technique for power measurement and management over multiple time frames
US8108863B2 (en) * 2005-12-30 2012-01-31 Intel Corporation Load balancing for multi-threaded applications via asymmetric power throttling
JP4808108B2 (ja) * 2006-08-29 2011-11-02 パナソニック株式会社 プロセッサシステム
US7681054B2 (en) * 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
JP2008225772A (ja) * 2007-03-12 2008-09-25 Hitachi Ltd ストレージシステム及び省電力化のための管理情報取得方法
US7925901B2 (en) * 2007-03-15 2011-04-12 International Business Machines Corporation Method and system for estimating processor utilization from power measurements
US8725488B2 (en) * 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US7904287B2 (en) * 2007-11-13 2011-03-08 International Business Machines Corporation Method and system for real-time prediction of power usage for a change to another performance state
US7971102B2 (en) * 2007-12-19 2011-06-28 International Business Machines Corporation Preemptive thermal management for a computing system based on cache performance
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
JP4962396B2 (ja) * 2008-04-23 2012-06-27 日本電気株式会社 パケット処理装置
TWI374355B (en) * 2008-08-22 2012-10-11 Asustek Comp Inc Computer system capable of dynamically changing core voltage/frequency of cpu
TWI372330B (en) * 2008-08-22 2012-09-11 Asustek Comp Inc Computer system capable of dynamically cahaging operation voltage and frequency of cpu
US8311683B2 (en) * 2009-04-29 2012-11-13 International Business Machines Corporation Processor cooling management
US8972702B2 (en) * 2009-11-30 2015-03-03 Intenational Business Machines Corporation Systems and methods for power management in a high performance computing (HPC) cluster
US8527801B2 (en) 2010-06-30 2013-09-03 International Business Machines Corporation Performance control of frequency-adapting processors by voltage domain adjustment
US8732495B2 (en) 2010-08-31 2014-05-20 Integrated Device Technology, Inc. Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system
US8856571B2 (en) * 2011-04-05 2014-10-07 Apple Inc. Adjusting device performance over multiple time domains
JP5692137B2 (ja) * 2012-03-28 2015-04-01 日本電気株式会社 消費電力制御装置、情報処理装置、消費電力制御方法、及びプログラム
US9292060B1 (en) 2012-06-28 2016-03-22 Amazon Technologies, Inc. Allowing clients to limited control on power consumed by the cloud while executing the client's tasks
US9310864B1 (en) * 2012-09-19 2016-04-12 Amazon Technologies, Inc. Monitoring and real-time adjustment of power consumption settings
CN103454492B (zh) * 2013-09-02 2016-02-17 万高(杭州)科技有限公司 电能计量信号处理器的运算频率控制方法
CN105765957A (zh) * 2014-03-28 2016-07-13 联发科技股份有限公司 在电子装置中进行系统功率控制的方法和相关设备
US9671853B2 (en) * 2014-09-12 2017-06-06 Intel Corporation Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5815693A (en) * 1995-12-15 1998-09-29 National Semiconductor Corporation Processor having a frequency modulated core clock based on the criticality of program activity
KR100468561B1 (ko) * 1996-01-17 2005-06-21 텍사스 인스트루먼츠 인코포레이티드 중앙처리장치의동작특성에따라컴퓨터의동작을제어하는방법및시스템
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US5832284A (en) * 1996-12-23 1998-11-03 International Business Machines Corporation Self regulating temperature/performance/voltage scheme for micros (X86)
JP3961619B2 (ja) * 1997-06-03 2007-08-22 株式会社東芝 コンピュータシステムおよびその処理速度制御方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228445B2 (en) 2002-06-28 2007-06-05 Kabushiki Kaisha Toshiba Clock frequency control method and electronic apparatus
EP1376314A1 (en) * 2002-06-28 2004-01-02 Kabushiki Kaisha Toshiba Clock frequency control method and electronic apparatus
JP2009277252A (ja) * 2003-05-07 2009-11-26 Mosaid Technologies Corp 電力の島を使用した集積回路での電力の管理
US8782590B2 (en) 2003-05-07 2014-07-15 Conversant Intellectual Property Management Inc. Power managers for an integrated circuit
US8762923B2 (en) 2003-05-07 2014-06-24 Conversant Intellectual Property Management Inc. Power managers for an integrated circuit
WO2005066795A1 (ja) * 2004-01-07 2005-07-21 Hiroshi Nakamura 半導体装置および半導体装置の電源電圧／クロック周波数制御方法
US8321711B2 (en) 2004-01-30 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a threshold voltage control function
JP2005244212A (ja) * 2004-01-30 2005-09-08 Semiconductor Energy Lab Co Ltd 半導体装置
US7836326B2 (en) 2006-07-25 2010-11-16 National University Corporation Nagoya University Apparatus with variable pipeline stages via unification processing and cancellation
KR101020008B1 (ko) 2006-10-19 2011-03-09 인터내셔널 비지네스 머신즈 코포레이션 컴퓨터 프로세서 시스템을 위한 전력 관리 시스템 및 방법
WO2008120274A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 演算能力を制御する処理装置
JP2010538371A (ja) * 2007-08-27 2010-12-09 マーベル ワールド トレード リミテッド 動的コア切り替え
JP2009159712A (ja) * 2007-12-26 2009-07-16 Fujitsu Ltd 消費電力監視プログラム、消費電力監視装置、および消費電力監視方法
US8185753B2 (en) 2007-12-26 2012-05-22 Fujitsu Limited Storage medium for storing power consumption monitor program, power consumption monitor apparatus and power consumption monitor method
US8397097B2 (en) 2008-04-09 2013-03-12 Nec Corporation Computer system and operating method thereof
JP2012168660A (ja) * 2011-02-10 2012-09-06 Fujitsu Ltd 情報抽出プログラム、情報抽出方法、および情報抽出装置
JP2014507719A (ja) * 2011-09-21 2014-03-27 エンパイア テクノロジー ディベロップメント エルエルシー マルチコアシステムエネルギー消費最適化
JP2017049972A (ja) * 2015-09-04 2017-03-09 聯發科技股▲ふん▼有限公司Ｍｅｄｉａｔｅｋ Ｉｎｃ． 電子システム及び関連するクロック管理方法
US9996138B2 (en) 2015-09-04 2018-06-12 Mediatek Inc. Electronic system and related clock managing method
US11281559B2 (en) 2017-09-06 2022-03-22 Fujitsu Limited Information processing apparatus, information processing system, and storage medium
JP2020198055A (ja) * 2019-06-05 2020-12-10 ファナック株式会社 制御装置
JP2022015605A (ja) * 2020-07-09 2022-01-21 富士通株式会社 情報処理装置及び情報処理装置における制御方法

Also Published As

Publication number Publication date
JP3573957B2 (ja) 2004-10-06
US6513124B1 (en) 2003-01-28

Similar Documents

Publication Publication Date Title
JPH11353052A (ja) コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
EP1361501B1 (en) Power conservation and thermal management arrangements for computers
US7036030B1 (en) Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US7058824B2 (en) Method and system for using idle threads to adaptively throttle a computer
US7502952B2 (en) Method and apparatus for thermal control of electronic components
US8402290B2 (en) Power management for multiple processor cores
JP5547718B2 (ja) 電源マネージャ及び電源管理方法
US7051219B2 (en) System and apparatus for adjusting a clock speed based on a comparison between a time required for a scheduler function to be completed and a time required for an execution condition to be satisfied
Liu et al. Sleepscale: Runtime joint speed scaling and sleep states management for power efficient data centers
JP2008026948A (ja) 半導体集積回路
US8171319B2 (en) Managing processor power-performance states
JP2008165798A (ja) データ処理装置におけるプロセッサの性能管理
JP3742364B2 (ja) クロック周波数の制御方法および電子機器
US20130173946A1 (en) Controlling power consumption through multiple power limits over multiple time intervals
US8762744B2 (en) Energy management system configured to generate energy management information indicative of an energy state of processing elements
JP2003271401A (ja) 負荷監視機能を有するマイクロプロセッサ
Schöne et al. Energy Efficiency Features of the Intel Alder Lake Architecture
US7903502B2 (en) Automatic read of current time when exiting low-power state utility
Eiblmaier et al. Power management for main memory with access latency control
US11347289B2 (en) Enabling performance features for voltage limited processors
GB2626996A (en) Power management
JPH08153057A (ja) ディスク制御装置
JPH0876875A (ja) マイクロコンピュータ応用システム
JPH06168115A (ja) 演算プロセッサ無演算継続ステップ命令方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040630

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees