JP2005244212A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005244212A JP2005244212A JP2005021919A JP2005021919A JP2005244212A JP 2005244212 A JP2005244212 A JP 2005244212A JP 2005021919 A JP2005021919 A JP 2005021919A JP 2005021919 A JP2005021919 A JP 2005021919A JP 2005244212 A JP2005244212 A JP 2005244212A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- memory
- semiconductor device
- unit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 本発明の半導体装置は、ロジック部、メモリ部、ロジック部とメモリ部の一方又は両方の動作頻度を検出する検出部、検出部の検出結果に基づきロジック部及びメモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部及びアンテナを有する。ロジック部とメモリ部の各々は複数のトランジスタを有しており、複数のトランジスタの各々は、論理信号が入力される第1のゲート電極と、しきい値制御信号が入力される第2のゲート電極と、半導体膜とを有する。半導体膜は第2のゲート電極上に設けられ、第1のゲート電極は半導体膜上に設けられる。
【選択図】 図1
Description
なお、基準値を記憶するメモリは、半導体装置の内部と外部のどちらに設けてもよい。
例えば、カウンタ73にリセット信号が0.01秒間に1回入力されるとすると、カウンタ73は0.01秒間に第1のアドレスデータと第2のアドレスデータが何回一致したかをカウントする。
なおカウンタ73は、公知のリセット端子付きカウンタを用いればよい。またリセット信号発生回路74は、クロック信号等の固定周波数の信号を必要な数だけ分周すればよい。
シロキサン系の化合物材料とは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有する材料が挙げられる。また、層間絶縁膜の材料として、層間で発生する寄生容量の減少を目的として、低誘電率(low−k)材料を用いるとよい。寄生容量が減少すれば、高速の動作を実現し、また、低消費電力化を実現する。
Claims (12)
- ロジック部、メモリ部、前記ロジック部と前記メモリ部の一方又は両方の動作頻度を検出する検出部、前記検出部の検出結果に基づき前記ロジック部及び前記メモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部及びアンテナを有し、
前記ロジック部と前記メモリ部の各々は複数のトランジスタを有し、
前記複数のトランジスタの各々は、論理信号が入力される第1のゲート電極と、前記しきい値制御信号が入力される第2のゲート電極を有することを特徴とする半導体装置。 - ロジック部、メモリ部、前記ロジック部と前記メモリ部の一方又は両方の動作頻度を検出する検出部、前記検出部の検出結果に基づき前記ロジック部及び前記メモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部及びアンテナを有し、
前記ロジック部と前記メモリ部の各々は複数のトランジスタを有し、
前記複数のトランジスタの各々は、論理信号が入力される第1のゲート電極と、前記しきい値制御信号が入力される第2のゲート電極と、半導体膜とを有し、
前記半導体膜は前記第2のゲート電極上に設けられ、
前記第1のゲート電極は前記半導体膜上に設けられることを特徴とする半導体装置。 - 形態
請求項1又は請求項2において、
前記ロジック部は、制御回路、演算回路、入出力回路、電源回路、クロック発生回路、データ復調/変調回路及びインターフェイス回路から選択された複数を有することを特徴とする半導体装置。 - 実例2
請求項1又は請求項2において、
前記ロジック部は、タイミングコントロール、命令デコーダ、レジスタアレイ、アドレスロジックアンドバッファ、データバスインターフェイス、ALU(Arithmetic Logic Unit)及び命令レジスタを有することを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記メモリ部は、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、フューズ式PROM(Programmable Read Only Memory)、反フューズ式PROM、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリ等から選択された1つ又は複数を有することを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記検出部は、プログラム又は前記プログラムを記憶する記憶媒体であることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記複数のトランジスタは基板上に設けられていることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記複数のトランジスタと前記アンテナは基板上に設けられていることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記複数のトランジスタは第1の基板上に設けられており、
前記アンテナは第2の基板上に設けられており、
前記第1の基板と前記第2の基板は、前記複数のトランジスタと前記アンテナとが電気的に接続されるように、固着されていることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記複数のトランジスタは基板上に設けられており、
前記基板は、ガラス基板又は可撓性を有する基板であることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記複数のトランジスタと前記アンテナは基板上に設けられており、
前記基板は、ガラス基板又は可撓性を有する基板であることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記複数のトランジスタは第1の基板上に設けられており、
前記アンテナは第2の基板上に設けられており、
前記第1の基板と前記第2の基板は、前記複数のトランジスタと前記アンテナとが接続するように、固着されており、
前記基板は、ガラス基板又は可撓性を有する基板であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005021919A JP5159024B2 (ja) | 2004-01-30 | 2005-01-28 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024248 | 2004-01-30 | ||
JP2004024248 | 2004-01-30 | ||
JP2005021919A JP5159024B2 (ja) | 2004-01-30 | 2005-01-28 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012067077A Division JP5552500B2 (ja) | 2004-01-30 | 2012-03-23 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005244212A true JP2005244212A (ja) | 2005-09-08 |
JP2005244212A5 JP2005244212A5 (ja) | 2008-01-17 |
JP5159024B2 JP5159024B2 (ja) | 2013-03-06 |
Family
ID=35025569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005021919A Expired - Fee Related JP5159024B2 (ja) | 2004-01-30 | 2005-01-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5159024B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109216A (ja) * | 2005-09-13 | 2007-04-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2007140310A (ja) * | 2005-11-21 | 2007-06-07 | Nec Corp | 表示装置及びこれらを用いた機器 |
CN102820710A (zh) * | 2006-08-31 | 2012-12-12 | 株式会社半导体能源研究所 | 无线通讯装置 |
KR20130072182A (ko) * | 2011-12-21 | 2013-07-01 | 오베르뛰르 테크놀로지스 | 전자 문서를 보호하기 위한 장치 |
JP2016071462A (ja) * | 2014-09-26 | 2016-05-09 | 日本電信電話株式会社 | Rfidタグ、その出荷前管理システム、出荷前管理方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689574A (ja) * | 1992-03-30 | 1994-03-29 | Mitsubishi Electric Corp | 半導体装置 |
JPH08274620A (ja) * | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 半導体集積回路装置及びマイクロコンピュータ |
JPH1069330A (ja) * | 1996-07-17 | 1998-03-10 | Internatl Business Mach Corp <Ibm> | 集積回路上のホット・スポットを回避するための論理回路及び方法 |
JPH1131784A (ja) * | 1997-07-10 | 1999-02-02 | Rohm Co Ltd | 非接触icカード |
WO1999010796A1 (fr) * | 1997-08-27 | 1999-03-04 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
JPH11353052A (ja) * | 1998-05-20 | 1999-12-24 | Internatl Business Mach Corp <Ibm> | コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ |
JP2000339961A (ja) * | 1999-06-01 | 2000-12-08 | Nec Corp | 半導体記憶装置およびそれを用いたシステム |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP2001298090A (ja) * | 2000-04-17 | 2001-10-26 | Nec Corp | 半導体装置 |
JP2002041160A (ja) * | 2000-07-24 | 2002-02-08 | Univ Tokyo | 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体 |
JP2002083894A (ja) * | 2000-06-21 | 2002-03-22 | Hitachi Maxell Ltd | 半導体チップ及びこれを用いた半導体装置 |
-
2005
- 2005-01-28 JP JP2005021919A patent/JP5159024B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689574A (ja) * | 1992-03-30 | 1994-03-29 | Mitsubishi Electric Corp | 半導体装置 |
JPH08274620A (ja) * | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 半導体集積回路装置及びマイクロコンピュータ |
JPH1069330A (ja) * | 1996-07-17 | 1998-03-10 | Internatl Business Mach Corp <Ibm> | 集積回路上のホット・スポットを回避するための論理回路及び方法 |
JPH1131784A (ja) * | 1997-07-10 | 1999-02-02 | Rohm Co Ltd | 非接触icカード |
WO1999010796A1 (fr) * | 1997-08-27 | 1999-03-04 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
JPH11353052A (ja) * | 1998-05-20 | 1999-12-24 | Internatl Business Mach Corp <Ibm> | コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP2000339961A (ja) * | 1999-06-01 | 2000-12-08 | Nec Corp | 半導体記憶装置およびそれを用いたシステム |
JP2001298090A (ja) * | 2000-04-17 | 2001-10-26 | Nec Corp | 半導体装置 |
JP2002083894A (ja) * | 2000-06-21 | 2002-03-22 | Hitachi Maxell Ltd | 半導体チップ及びこれを用いた半導体装置 |
JP2002041160A (ja) * | 2000-07-24 | 2002-02-08 | Univ Tokyo | 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109216A (ja) * | 2005-09-13 | 2007-04-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2007140310A (ja) * | 2005-11-21 | 2007-06-07 | Nec Corp | 表示装置及びこれらを用いた機器 |
US8217920B2 (en) | 2005-11-21 | 2012-07-10 | Nec Corporation | Data-holding circuit and substrate for a display device |
US9489903B2 (en) | 2005-11-21 | 2016-11-08 | Nlt Technologies, Ltd. | Data-holding circuit and substrate for a display device |
US9947279B2 (en) | 2005-11-21 | 2018-04-17 | Nlt Technologies, Ltd. | Data-holding circuit and substrate for a display device |
CN102820710A (zh) * | 2006-08-31 | 2012-12-12 | 株式会社半导体能源研究所 | 无线通讯装置 |
KR20130072182A (ko) * | 2011-12-21 | 2013-07-01 | 오베르뛰르 테크놀로지스 | 전자 문서를 보호하기 위한 장치 |
KR102044034B1 (ko) | 2011-12-21 | 2019-11-12 | 아이데미아 프랑스 | 전자 문서를 보호하기 위한 장치 |
JP2016071462A (ja) * | 2014-09-26 | 2016-05-09 | 日本電信電話株式会社 | Rfidタグ、その出荷前管理システム、出荷前管理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5159024B2 (ja) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5634590B2 (ja) | 半導体装置 | |
US8284625B2 (en) | Semiconductor device having memory blocks | |
JP5015333B2 (ja) | 半導体装置 | |
US7868328B2 (en) | Semiconductor device having antenna over thin film integrated circuit | |
US8107303B2 (en) | Semiconductor RAM device with writing voltage higher than withstand voltage of select transistor | |
KR101416876B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP4865248B2 (ja) | 半導体装置 | |
JP5159024B2 (ja) | 半導体装置 | |
JP2012074060A (ja) | 半導体装置及び流通システム | |
JP2006013481A (ja) | 半導体装置及びその作製方法 | |
US8344435B2 (en) | Semiconductor memory device | |
JP4667053B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120503 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5159024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |