JP5552500B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5552500B2 JP5552500B2 JP2012067077A JP2012067077A JP5552500B2 JP 5552500 B2 JP5552500 B2 JP 5552500B2 JP 2012067077 A JP2012067077 A JP 2012067077A JP 2012067077 A JP2012067077 A JP 2012067077A JP 5552500 B2 JP5552500 B2 JP 5552500B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- signal
- gate electrode
- input
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 230000015654 memory Effects 0.000 claims description 43
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 54
- 239000010410 layer Substances 0.000 description 27
- 238000001514 detection method Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 13
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 239000003814 drug Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229940079593 drug Drugs 0.000 description 4
- 235000013305 food Nutrition 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000036541 health Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003905 agrochemical Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 235000013361 beverage Nutrition 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
、消費電力が大きな半導体装置は、必要なバッテリの大型化や、冷却用のファンの必要性
が生じ、電子機器自体が大型化するという問題があった。そこで、高熱伝導性と低弾性を
同時に満足するように、配線基板とパッケージとを接着する構造を有する複合型半導体装
置を提供するものがある(特許文献1参照)。
導体装置は、無線タグ、RFIDタグなどと呼ばれる。現在実用化されているものは、ア
ンテナと半導体基板を用いて形成された回路(ICチップ)とを有しているものが多い。
ICチップは、複数のトランジスタを有するが、当該複数のトランジスタのしきい値電圧
は全て固定である。
力抑制することが必要であった。また、無線タグの機能として、記憶媒体からの情報の読
み出しや暗号解析等の複雑な処理が挙げられるが、後者の暗号解析等の複雑な処理を行う
ためには、消費電力が増加するという問題が生じていた。消費電力が増加すると、強力な
電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への
悪影響などの不具合が生じていた。また、無線タグとリーダライタとの通信距離に制約が
生じてしまうことがあった。
半導体装置の提供を課題とする。また本発明は、暗号解析等の複雑な処理を行っても、電
源が不安定にならず、電源の安定化を実現する半導体装置の提供を課題とする。さらに、
強力な電磁波を入力する必要がなく、リーダライタとの通信距離を改善した半導体装置の
提供を課題とする。
ジック部及び前記メモリ部の一方又は両方の動作頻度を検出する検出部と、前記検出部の
検出結果に基づき、前記ロジック部及び前記メモリ部の一方又は両方にしきい値制御信号
を供給するしきい値制御部と、アンテナとを有する。そして、複数のトランジスタの各々
は、論理信号が入力される第1のゲート電極と、前記しきい値制御信号が入力される第2
のゲート電極と、半導体膜とを有し、前記第2のゲート電極上に前記半導体膜が設けられ
、前記半導体膜上に前記第1のゲート電極が設けられることを特徴とする。
とする。又は、複数のトランジスタとアンテナが設けられた基板を有することを特徴とす
る。又は、複数のトランジスタが設けられた基板と、アンテナが設けられた支持体とを有
し、複数のトランジスタとアンテナが接続するように、基板と支持体を固着することを特
徴とする。
を特徴とする。また、ロジック部は、制御回路、演算回路、入出力回路、電源回路、クロ
ック発生回路、データ復調/変調回路及びインターフェイス回路から選択された複数を有
することを特徴とする。また、検出部は、プログラム、又は前記プログラムを記憶する記
憶媒体であることを特徴とする。
る。従って、暗号解析等の複雑な処理を行っても、電源が不安定にならず、安定な動作を
実現した半導体装置を提供することができる。また、強力な電磁波を入力する必要がなく
、さらに、リーダライタとの通信距離を改善した半導体装置を提供することができる。
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いる。
御部14及びアンテナ15を有する(図1参照)。本発明の半導体装置10は、非接触で
データを交信する機能を有し、ロジック部11は、電源回路、クロック発生回路、データ
復調/変調回路、インターフェイス回路、制御回路、演算回路及び入出力回路から選択さ
れた複数である。制御回路、演算回路及び入出力回路の3つの要素は、CPU(Cent
ral Processing Unit)を構成する要素である。電源回路は、アンテ
ナ15から入力された交流信号を基に、半導体装置の内部の各回路に用いられる各種電源
を生成する回路である。クロック発生回路は、アンテナ15から入力された交流信号を基
に、半導体装置内の各回路に用いられる各種クロックを生成する回路である。データ復調
/変調回路は、リーダライタ18と交信するデータを復調/変調する機能を有する。アン
テナ15は、電磁波の送受信を行う機能を有する。リーダライタ18は、半導体装置との
交信、制御及びそのデータに関する処理を制御する。なお、ロジック部11は上記構成に
制約されず、様々な構成に成りうるものであり、例えば、電源電圧の補償回路や暗号処理
専用ハードウエアといった他の構成要素を追加した構成であってもよい。また、メモリ部
12は、DRAM(Dynamic Random Access Memory)、SR
AM(Static Random Access Memory)、FeRAM(Fer
roelectric Random Access Memory)、マスクROM(R
ead Only Memory)、フューズ式PROM(Programmable R
ead Only Memory)、反フューズ式PROM、EPROM(Electri
cally Programmable Read Only Memory)、EEPRO
M(Electrically Erasable Programmable Read
Only Memory)及びフラッシュメモリ等から選択された一つ又は複数に相当す
る。
々は、論理信号が入力される第1のゲート電極と、しきい値制御信号が入力される第2の
ゲート電極を有する。そこで、以下には、第1のゲート電極と第2のゲート電極を有する
トランジスタの構造について説明する(図2(A)(B)参照)。なお、図面では、複数
のトランジスタの一例として、N型トランジスタ21と、P型トランジスタ22を例示す
る。
有機樹脂、金属酸化物やシリコンからなる基板20上に設けられる。N型トランジスタ2
1は、第1のゲート電極33と、ソース・ドレイン領域(不純物領域ともよぶ)26、2
7及びチャネル形成領域30を含む半導体膜と、第2のゲート電極23とを含む。P型ト
ランジスタ22は、第1のゲート電極34と、ソース・ドレイン領域28、29及びチャ
ネル形成領域31を含む半導体膜と、第2のゲート電極24とを含む。第1のゲート電極
33、34と半導体膜との間には、第1のゲート絶縁膜32が設けられる。第2のゲート
電極23、24と半導体膜との間には、第2のゲート絶縁膜25が設けられる。また、基
板20上には、ソース・ドレイン領域26〜29に接続するソース・ドレイン配線35〜
37が設けられる。
レイン電流(Id)−ゲート電圧(Vg)特性について説明する(図2(C)参照)。曲
線91はトランジスタの第2のゲート電極に正の電圧を印加した場合の特性を示し、曲線
92は第2のゲート電極に0Vの電圧を印加した場合の特性を示し、曲線93は第2のゲ
ート電極に負の電圧を印加した場合の特性を示す。
きい値電圧が低くなる。一方、第2のゲート電極に負の電圧を印加すると、曲線は右にシ
フトし、しきい値電圧が高くなる。本発明は、この現象を利用し、高速動作が必要な場合
は、第2のゲート電極に正の電圧を印加し、しきい値電圧を低くする。一方、漏れ電流を
低減して、低消費電力化を図る場合は、第2のゲート電極に負の電圧を印加して、しきい
値電圧を高くする。
段と、ロジック部11及びメモリ部12の動作モードを判別する判別手段とを有する(図
3参照)。動作頻度検出手段は、一定期間にある命令が何回使用されたかをカウントする
機能を有する。判別手段は、動作頻度検出手段の出力と、メモリに記憶された基準値とを
比較し、動作頻度検出手段の出力が基準値以下であれば、第1のモード(待機モード)と
判別する。逆に、動作頻度検出手段の出力が基準値以上であれば、第2のモード(活性モ
ード)と判別する。検出部13は、プログラム、又は前記プログラムが記録された記憶媒
体に相当する。
なお、基準値を記憶するメモリは、半導体装置の内部と外部のどちらに設けてもよい。
3参照)。メモリ63は、検出部13から検出結果のデータを受け取り、当該データを格
納する。D/A変換部64は、格納したデータをアナログ電圧に変換する。バッファ65
は、アナログ電圧をバッファ出力する。バッファ65はしきい値制御信号を出力する。こ
の際、待機モードと判別したロジック部11及びメモリ部12のブロックのトランジスタ
には、しきい値電圧を高くするしきい値制御信号を出力する。同様に、活性モードと判別
したロジック部11及びメモリ部12のブロックのトランジスタには、しきい値電圧を低
くするしきい値制御信号を出力する。トランジスタのしきい値電圧を高く設定するしきい
値制御信号を供給すると、待機モードのブロックを構成するトランジスタを確実にオフす
ることができる。従って、漏れ電流を抑制し、低消費電力化を実現する。一方、トランジ
スタのしきい値電圧を低く設定するしきい値制御信号を供給すると、活性モードのブロッ
クを構成するトランジスタの高速動作を実現する。
号を供給するという上記の記載に制約されず、待機モードと活性モードのどちらか一方の
モードのブロックにのみしきい値制御信号を供給してもよい。また、しきい値制御部14
の構成は、上記構成に制約されない。例えば、ロジック部11及びメモリ部12が複数の
ブロックから構成される場合は、ブロック毎に、メモリ63、D/A変換部64及びバッ
ファ65を設けてもよい。
れに制約されず、接触型でもよい。
。動作頻度検出手段は、アドレスコンパレータ71、アドレスメモリ72、カウンタ73
、リセット信号発生回路74を含む。判別手段は、判別回路75、判別基準データメモリ
76を含む。
アドレスバス70から第1のアドレスデータが入力される。アドレスコンパレータ71は
、第1のアドレスデータと、アドレスメモリ72から入力された第2のアドレスデータを
比較する。そして、第1のアドレスデータと第2のアドレスデータが一致した場合には、
カウンタ73に一致を表す信号を出力する。カウンタ73は、アドレスコンパレータ71
の出力をカウントする。リセット信号発生回路74は、カウンタ73に定期的にリセット
信号を出力する。
例えば、カウンタ73にリセット信号が0.01秒間に1回入力されるとすると、カウ
ンタ73は0.01秒間に第1のアドレスデータと第2のアドレスデータが何回一致した
かをカウントする。
なおカウンタ73は、公知のリセット端子付きカウンタを用いればよい。またリセット
信号発生回路74は、クロック信号等の固定周波数の信号を必要な数だけ分周すればよい
。
値とを比較する。そして、カウンタ73の出力が、基準値以上であった場合、しきい値電
圧を下げるしきい値制御信号を供給するように、しきい値制御部14を動作させる。一方
、カウンタ73の出力が、基準値以下であった場合、しきい値電圧を高くするしきい値制
御信号を供給するように、しきい値制御部14を動作させる。より詳しくは、カウンタ7
3の出力から、判別基準データメモリ76に記憶された基準値の値を減算し、差がプラス
から0になった時点、差がマイナスから0になった時点で、しきい値制御部14を動作さ
せる。また、差が0からマイナスになった時点、0からプラスになった時点でしきい値制
御部14を動作させる。
減算し、差がプラスから0になった時点、差がマイナスから0になった時点では、しきい
値制御部14は、しきい値電圧を下げるしきい値制御信号を供給するか、しきい値電圧を
高くするしきい値制御信号を供給するか、または、しきい値制御部14は、しきい値制御
信号の供給を停止する。また、カウンタ73の出力から、判別基準データメモリ76に記
憶された基準値の値を減算し、差が0からマイナスになった時点では、しきい値制御部1
4は、しきい値電圧を高くするしきい値制御信号を供給する。また、カウンタ73の出力
から、判別基準データメモリ76に記憶された基準値の値を減算し、差が0からプラスに
なった時点では、しきい値制御部14は、しきい値電圧を低くするしきい値制御信号を供
給する。
ビットの場合を例示する。アドレスバス70とアドレスメモリ72の各ビットのアドレス
データは、EXOR回路77〜80の入力ノードに入力される。そして、EXOR回路7
7〜80の出力は、NOR回路81の入力ノードに入力される。NOR回路81の出力ノ
ードは、ラッチ回路82に接続する。ラッチ回路82にはラッチパルスが入力され、当該
ラッチパルスにより、オン/オフの切り換え終了後のデータをラッチする。なおラッチ回
路82は、動作の切り換え時のグリッジを防止するためのもので、必須の構成要素ではな
い。
しきい値制御部14及びアンテナ15)のうち、ロジック部11の詳しい構成について、
CPUに相当する半導体装置を一例に挙げて、図5を用いて説明する。
ジスタアレイ53、アドレスロジックアンドバッファ54、データバスインターフェイス
55、ALU(Arithmetic Logic Unit)56、命令レジスタ57
、検出部13及びしきい値制御部14を有する。タイミングコントロール51は、外部か
らの命令を受け取り、それを内部用の情報に変換して他のブロックに送り出したり、内部
の動作に応じてメモリデータの読み込みや書き込みなどの指示を外部に与えたりする。命
令デコーダ52は、外部の命令を内部用の命令に変換する。レジスタアレイ53は、揮発
性メモリであって、データを一時的に保管する。アドレスロジックアンドバッファ54は
、外部メモリのアドレスを指定する。データバスインターフェイス55は、外部のメモリ
等にデータを供給したり、外部のメモリのデータを読み込んだりする。ALU56は演算
を行う。命令レジスタ57は命令を一時的に記憶する。
53、アドレスロジックアンドバッファ54、データバスインターフェイス55、ALU
56及び命令レジスタ57に相当する。検出部13は、ロジック部11が有する各回路と
しきい値制御部14とに接続する。しきい値制御部14は、ロジック部11が有する各回
路と検出部13とに接続する。
徴としており、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の3つに大別されるが、いずれの方式を用いてもよい。データの伝送に用いる
アンテナ15は2通りの設け方があり、1つは複数のトランジスタが設けられた基板20
上にアンテナ15を設ける場合(図6(A)(C)参照)、もう1つは複数のトランジス
タが設けられた基板20上に端子部を設けて、当該端子部に接続するようにアンテナ15
を設ける場合(図6(B)(D)参照)である。ここでは、基板20上に設けられた複数
のトランジスタを素子群85と呼ぶ。
素子群85と、アンテナ15として機能する導電膜を設ける。図示する構成では、ソース
・ドレイン配線と同じレイヤーにアンテナ15として機能する導電膜を設けている。しか
しながら、本発明は上記構成に制約されず、第1のゲート電極又は第2のゲート電極と同
じレイヤーにアンテナ15を設けてもよいし、素子群85を覆うように絶縁膜を設けて、
当該絶縁膜上にアンテナ15を設けてもよい。
ける。図示する構成では、端子部86として、素子群85が含むトランジスタのソース・
ドレイン配線を用いている。そして、端子部86とアンテナ15が接続するように、基板
20と基板(支持体)84とが固着されている。基板20と基板84の間には、導電性粒
子87と樹脂88(このような導電性粒子87と樹脂88を含むものは異方性導電ペース
トとよばれる)が設けられている。
ば、安価なものを提供することができる。このときに用いる基板としては、石英基板、ガ
ラス基板等が挙げられるが、その面積に制約がないガラス基板を用いることが好適である
。
数の層に渡る素子群85を形成する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材
料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等
の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリ
マーと水溶性共重合体を含む材料、無機材料を用いるとよい。
シロキサン系の化合物材料とは、珪素と酸素との結合で骨格構造が構成され置換基に少
なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、又は芳香族炭化水素のう
ち少なくとも1種を有する材料が挙げられる。また、層間絶縁膜の材料として、層間で発
生する寄生容量の減少を目的として、低誘電率(low−k)材料を用いるとよい。寄生
容量が減少すれば、高速の動作を実現し、また、低消費電力化を実現する。
、有機半導体等のいずれの半導体を活性層として用いてもよいが、特に、良好な特性のト
ランジスタを得るために、金属元素を触媒として結晶化した活性層、レーザ照射法により
結晶化した活性層を用いるとよい。また、プラズマCVD法により、SiH4/F2ガス、
SiH4/H2ガスを用いて形成した半導体層や、前記半導体層にレーザ照射を行ったもの
を活性層として用いるとよい。
は350度から500度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、60
0度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができ
る。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板だけでなく、石英
基板を使用してもよい。
toms/cm3〜1×1022atoms/cm3の濃度、好適には1×1019atoms
/cm3〜5×1020atoms/cm3の濃度で、水素又はハロゲン元素を添加するとよ
い。そうすると、欠陥が少ないため、クラックが生じにくい活性層を得ることができる。
、アルカリ金属等の汚染物質をブロックするバリア膜を設けるとよい。そうすると、汚染
されることがなく、信頼性が向上した素子群85を提供することができる。なおバリア膜
とは、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等である。
しくは40nm〜170nm、さらに好ましくは45nm〜55nm、145nm〜15
5nm、さらに好ましくは50nm、150nmとするとよい。そうすると、折り曲げて
も、クラックが生じにくい素子群85を提供することができる。
向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。このよう
な活性層は、連続発振レーザ(CWLC)や、10MHz以上、好ましくは60〜100
MHzで動作するパルスレーザで形成するとよい。
V/dec以下(好ましくは0.09〜0.25V/dec)、移動度10cm2/Vs
以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、10MH
z以上で動作するパルスレーザで形成すれば、実現する。
上(3〜5Vにて)の特性を有する。又は、ゲートあたりの周波数特性を100kHz以
上、好適には1MHz以上(3〜5Vにて)を有する。換言すると、素子群80は、リン
グオシレータのゲート1段あたりの遅延時間を1μsec以下、好適には100nsec
以下(3〜5Vにて)の特性を有する。
いが、より付加価値をつけるために、基板20上の素子群85を剥離し(図7(A)参照
)、当該素子群85を可撓性の基板59に貼り合わせてもよい(図7(B)参照)。可撓
性を有する基板20としては、ポリカーボネート、ポリアリレート、ポリエーテルスルフ
ォン等のプラスチック基板、ポリテトラフルオロエチレンからなる基板又はセラミック基
板等が挙げられる。
を設けておいて、剥離層をエッチング剤により除去することで行う方法か、又は、剥離層
をエッチング剤により部分的に除去し、その後、基板20と素子群85とを物理的に剥離
する方法を用いればよい。なお、物理的手段によって剥離されるとは、外部からストレス
が与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超
音波等からストレスを与えられて剥離することである。
の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群85を
剥離する方法、(2)耐熱性の高い基板20と素子群85の間に水素を含む非晶質珪素膜
を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当
該素子群85を剥離する方法、(3)素子群85が形成された耐熱性の高い基板20を機
械的に削除又は溶液やClF3、ClF2、ClF、BrF3等のガスによるエッチングで
除去することで、当該素子群85を切り離す方法等を用いればよい。また、剥離した素子
群85の基板59への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂
系接着剤や樹脂添加剤等の接着材を用いればよい。
が薄く、軽く、落下しても割れにくく、フレキシブルな半導体装置を提供することができ
る(図7(C)参照)。また、可撓性を有するため、曲面や異形の形状上に貼り合わせる
ことが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発
明の半導体装置の一形態である無線タグ61を密着して貼り合わせることができる(図7
(D)参照)。さらに、基板20を再利用すれば、半導体装置の低コスト化を実現する。
また、可撓性を有する基板59は、基板20と比較して安価なために、半導体装置の低コ
スト化を実現する。本実施例は、上記の実施の形態、実施例と自由に組み合わせることが
できる。
説明する(図10(A)参照)。無線タグは、フレキシブルな保護層2301と、アンテ
ナ2304を含むフレキシブルな保護層2303と、剥離プロセスにより形成する素子群
2302とを有する。保護層2303上に形成されたアンテナ2304は、素子群230
2に電気的に接続する。図示する構成では、アンテナ2304は保護層2303上にのみ
形成されているが、本発明はこの構成に制約されず、アンテナ2304を保護層2301
上にも形成してもよい。なお、素子群2302と、保護層2301、2303との間には
、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群2302が汚染
されることなく、信頼性を向上させた無線タグを提供することができる。
。素子群2302とアンテナ2304とは、異方性導電膜を用いてUV処理又は超音波処
理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることが
できる。
は0.1μm〜3μmの厚さを有するように形成するとよい(断面構造を示す図10(B
)参照)。また、保護層2301、2303を重ねたときの厚さをdとしたとき、保護層
2301、2303の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d
/2)±10μmとする。また、保護層2301、2303の厚さは10μm〜200μ
mであることが望ましい。さらに、素子群2302の面積は5mm角(25mm2)以下
であり、望ましくは0.3mm角〜4mm角(0.09mm2〜16mm2)の面積を有す
るとよい。
強い特性を有する。また、剥離プロセスにより形成した素子群2302自体も、単結晶半
導体に比べて、折り曲げに対して強い特性を有する。そして、素子群2302と、保護層
2301、2303とは空隙がないように、密着させることができるため、完成した無線
タグ自体も折り曲げに対して強い特性を有する。このような保護層2301、2303で
囲われた素子群2302は、他の個体物の表面または内部に配置しても良いし、紙の中に
埋め込んでも良い。
(図10(C)参照)。図面では、剥離プロセスにより形成する素子群から選択された1
つのトランジスタを図示する。このトランジスタは、電流が流れる方向に直線状である。
換言すると、このトランジスタは、電流が流れる方向と、基板が弧を描く方向が垂直にな
るように配置される。つまり、ドレイン電極2305〜ゲート電極2307〜ソース電極
2306の位置は直線状である。そして、電流が流れる方向と、基板が弧を描く方向は垂
直に配置される。このような配置にすれば、基板が折り曲げられて、弧を描いても、応力
の影響が少なく、素子群が含むトランジスタの特性の変動を抑制することができる。
、アクティブ素子の活性領域(シリコンアイランド部分)の面積は、基板全体の面積に対
して、5%〜50%(好ましくは5〜30%)にすることが望ましい。TFTなどのアク
ティブ素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主と
して設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の60%以上
であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有す
る半導体装置を提供することができる。
ある無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍
類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及
び電子機器等に設けて使用することができる。紙幣、硬貨とは、市場に流通する金銭であ
り、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証
券類とは、小切手、証券、約束手形等を指す(図8(A)参照)。証書類とは、運転免許
証、住民票等を指す(図8(B)参照)。無記名債券類とは、切手、おこめ券、各種ギフ
ト券等を指す(図8(C)参照)。包装用容器類とは、お弁当等の包装紙、ペットボトル
等を指す(図8(D)参照)。書籍類とは、書物、本等を指す(図8(E)参照)。記録
媒体とは、DVDソフト、ビデオテープ等を指す(図8(F)参照)。身の回り品とは、
鞄、眼鏡等を指す(図8(G)参照)。乗物類とは、自転車等の車両、船舶等を指す(図
8(H)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。
保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指
す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、
テレビ受像機(テレビ装置、テレビジョン装置、薄型テレビジョン装置)、携帯電話等を
指す。紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより
、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品
、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレン
タル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無
線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止
することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込ん
だりするとよい。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら
当該有機樹脂に埋め込んだりするとよい。
ことができる。例えば、表示部94を含む携帯端末の側面にリーダライタ95を設けて、
品物97の側面に本発明の半導体装置の一形態である無線タグ96を設ける場合が挙げら
れる(図9(A)参照)。この場合、リーダライタ95に無線タグ96をかざすと、表示
部94に品物97の原材料や原産地、流通過程の履歴等の情報が表示されるシステムにな
っている。従来であれば、品物97の情報は、ラベルに記載された情報に限られてしまう
が、無線タグ96を設けることにより、より多くの情報を得ることができる。また、別の
例として、ベルトコンベアの脇にリーダライタ95を設ける場合が挙げられる(図9(B
)参照)。この場合、品物97の検品を簡単に行うことができる。本実施例は、上記の実
施の形態、実施例と自由に組み合わせることができる。
Claims (5)
- ロジック及びメモリを有する半導体装置であって、
前記ロジックは、第1のトランジスタを有し、
前記メモリは、第2のトランジスタを有し、
前記第1及び第2のトランジスタはそれぞれ、第1のゲート電極及び第2のゲート電極と、前記第1のゲート電極と前記第2のゲート電極の間に設けられた半導体層とを有し、
前記第1のゲート電極には、しきい値制御信号を入力することができ、前記第2のゲート電極には、論理信号を入力することができ、
前記しきい値制御信号は、前記第1及び第2のトランジスタのしきい値電圧を高くすることができる第1の信号と、前記第1及び第2のトランジスタのしきい値電圧を低くすることができる第2の信号とを有し、
前記第1の信号が入力された第1及び第2のトランジスタは、前記第1の信号が入力されていないときより漏れ電流が抑制された状態となり、
前記第2の信号が入力された第1及び第2のトランジスタは、前記第2の信号が入力されていないときより高速に動作でき、
前記漏れ電流が抑制された状態の第1及び第2のトランジスタは、第1のモードと判定されたものであり、
前記高速に動作している第1及び第2のトランジスタは、第2のモードと判定されたものであり、
前記第1のモードと、前記第2のモードとは、アドレスデータを比較することによって判定されることを特徴とする半導体装置。 - 請求項1において、
前記比較されるアドレスデータは、アドレスバスからアドレスコンパレータへ入力される第1のアドレスデータと、アドレスメモリから前記アドレスコンパレータへ入力される第2のアドレスデータとを有することを特徴とする半導体装置。 - 請求項2において、
前記第1のアドレスデータと、前記第2のアドレスデータとが一致すると、カウンターに信号が出力され、
前記カウンターからの出力が判別回路に出力され、
前記判別回路は、前記カウンターからの出力と、基準値とを比較して、前記基準値以下であるとき前記第1及び第2のトランジスタのしきい値電圧を高くすることができる第1の信号を出力し、前記カウンターからの出力と、前記基準値とを比較して、前記基準値以上であるとき前記第1及び第2のトランジスタのしきい値電圧を低くすることができる第2の信号を出力することを特徴とする半導体装置。 - ロジック及びメモリを有する半導体装置であって、
前記ロジックは、第1のトランジスタを有し、
前記メモリは、第2のトランジスタを有し、
前記第1及び第2のトランジスタはそれぞれ、第1のゲート電極及び第2のゲート電極と、前記第1のゲート電極と前記第2のゲート電極の間に設けられた半導体層とを有し、
前記第1のゲート電極には、しきい値制御信号を入力することができ、前記第2のゲート電極には論理信号を入力することができ、
前記しきい値制御信号は、前記第1及び第2のトランジスタのしきい値電圧を高くすることができる第1の信号と、前記第1及び第2のトランジスタのしきい値電圧を低くすることができる第2の信号とを有し、
前記第1の信号が入力された第1及び第2のトランジスタは、前記第1の信号が入力されていないときより漏れ電流が抑制された状態となり、
前記漏れ電流が抑制された状態の第1及び第2のトランジスタは、アドレスデータに基づいて判定されたものであることを特徴とする半導体装置。 - 請求項1乃至請求項4のいずれか一において、
前記半導体層の水素又はハロゲン濃度は、1×1019atoms/cm3〜1×1022atoms/cm3となることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067077A JP5552500B2 (ja) | 2004-01-30 | 2012-03-23 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024248 | 2004-01-30 | ||
JP2004024248 | 2004-01-30 | ||
JP2012067077A JP5552500B2 (ja) | 2004-01-30 | 2012-03-23 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005021919A Division JP5159024B2 (ja) | 2004-01-30 | 2005-01-28 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013254360A Division JP5634590B2 (ja) | 2004-01-30 | 2013-12-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169637A JP2012169637A (ja) | 2012-09-06 |
JP5552500B2 true JP5552500B2 (ja) | 2014-07-16 |
Family
ID=34823921
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012067077A Expired - Fee Related JP5552500B2 (ja) | 2004-01-30 | 2012-03-23 | 半導体装置 |
JP2013254360A Expired - Fee Related JP5634590B2 (ja) | 2004-01-30 | 2013-12-09 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013254360A Expired - Fee Related JP5634590B2 (ja) | 2004-01-30 | 2013-12-09 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7487373B2 (ja) |
EP (1) | EP1709688A4 (ja) |
JP (2) | JP5552500B2 (ja) |
CN (1) | CN100461411C (ja) |
WO (1) | WO2005074030A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074030A1 (en) * | 2004-01-30 | 2005-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
GB0407739D0 (en) * | 2004-04-05 | 2004-05-12 | Univ Cambridge Tech | Dual-gate transistors |
WO2005119781A1 (en) * | 2004-06-02 | 2005-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system |
KR20130016434A (ko) | 2004-07-14 | 2013-02-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 무선 프로세서, 무선 메모리, 정보 처리 시스템 |
US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
KR101223197B1 (ko) * | 2004-09-24 | 2013-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
WO2006085600A1 (en) * | 2005-02-10 | 2006-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
DE602006016924D1 (de) * | 2005-03-21 | 2010-10-28 | Nxp Bv | Rfid-kennzeichnung und verfahren zur herstellung einer rfid-kennzeichnung |
US20070220737A1 (en) * | 2006-03-17 | 2007-09-27 | Anthony Stoughton | Integrated circuit test result communication |
US8164933B2 (en) | 2007-04-04 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Power source circuit |
US8085208B2 (en) * | 2007-05-16 | 2011-12-27 | Infineon Technologies Ag | Configurable radio frequency element |
KR101484297B1 (ko) * | 2007-08-31 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치의 제작방법 |
CN101884135A (zh) * | 2007-12-04 | 2010-11-10 | 松下电器产业株式会社 | 天线装置和通信装置 |
JP5460108B2 (ja) | 2008-04-18 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
CN102067281B (zh) | 2008-04-25 | 2013-06-12 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
KR101582503B1 (ko) | 2008-05-12 | 2016-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
WO2009142309A1 (en) * | 2008-05-23 | 2009-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2009142310A1 (en) * | 2008-05-23 | 2009-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5248412B2 (ja) * | 2008-06-06 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8053253B2 (en) | 2008-06-06 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI475282B (zh) * | 2008-07-10 | 2015-03-01 | Semiconductor Energy Lab | 液晶顯示裝置和其製造方法 |
WO2010005064A1 (en) * | 2008-07-10 | 2010-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
JP5216716B2 (ja) | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
WO2010032602A1 (en) | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN102160179B (zh) * | 2008-09-19 | 2014-05-14 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
KR101611643B1 (ko) * | 2008-10-01 | 2016-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101490726B1 (ko) | 2009-10-21 | 2015-02-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8907392B2 (en) | 2011-12-22 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including stacked sub memory cells |
US20130173944A1 (en) * | 2011-12-28 | 2013-07-04 | Lsi Corporation | Reducing power consumption of memory |
JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
CN104485334B (zh) * | 2014-12-16 | 2018-02-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
US9847406B2 (en) | 2015-08-27 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, storage device, resistor circuit, display device, and electronic device |
JP6811084B2 (ja) | 2015-12-18 | 2021-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2017212363A1 (en) | 2016-06-06 | 2017-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2524679B1 (fr) | 1982-04-01 | 1990-07-06 | Suwa Seikosha Kk | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
US4897662A (en) * | 1988-12-09 | 1990-01-30 | Dallas Semiconductor Corporation | Integrated circuit with wireless freshness seal |
DE69108062T2 (de) | 1990-01-17 | 1995-07-20 | Toshiba Kawasaki Kk | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix. |
EP0564204A3 (en) | 1992-03-30 | 1994-09-28 | Mitsubishi Electric Corp | Semiconductor device |
JP2939086B2 (ja) | 1992-03-30 | 1999-08-25 | 三菱電機株式会社 | 半導体装置 |
JPH0621443A (ja) * | 1992-04-17 | 1994-01-28 | Nec Corp | 半導体集積回路 |
US5461338A (en) | 1992-04-17 | 1995-10-24 | Nec Corporation | Semiconductor integrated circuit incorporated with substrate bias control circuit |
JP3254007B2 (ja) | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
US5807772A (en) | 1992-06-09 | 1998-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor device with bottom gate connected to source or drain |
JP2974552B2 (ja) | 1993-06-14 | 1999-11-10 | 株式会社東芝 | 半導体装置 |
US5477073A (en) | 1993-08-20 | 1995-12-19 | Casio Computer Co., Ltd. | Thin film semiconductor device including a driver and a matrix circuit |
JPH07131030A (ja) | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
JPH07134572A (ja) | 1993-11-11 | 1995-05-23 | Nec Corp | アクティブマトリクス型液晶表示装置の駆動回路 |
US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
JP3253808B2 (ja) | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6489833B1 (en) * | 1995-03-29 | 2002-12-03 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JP3557275B2 (ja) * | 1995-03-29 | 2004-08-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びマイクロコンピュータ |
KR100300263B1 (ko) | 1995-08-04 | 2001-12-17 | 구사마 사부로 | 박막트랜지스터의제조방법,액티브매트릭스기판의제조방법및액정표시장치 |
JP3647523B2 (ja) | 1995-10-14 | 2005-05-11 | 株式会社半導体エネルギー研究所 | マトリクス型液晶表示装置 |
JP3409542B2 (ja) | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
US5814834A (en) | 1995-12-04 | 1998-09-29 | Semiconductor Energy Laboratory Co. | Thin film semiconductor device |
JP3516424B2 (ja) | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
US6000036A (en) | 1996-07-17 | 1999-12-07 | International Business Machines Corp. | Logical steering to avoid hot spots on integrated circuits |
JP3424891B2 (ja) | 1996-12-27 | 2003-07-07 | 三洋電機株式会社 | 薄膜トランジスタの製造方法および表示装置 |
US6569716B1 (en) | 1997-02-24 | 2003-05-27 | Sanyo Electric Co., Ltd. | Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal |
US6010923A (en) | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
JP3376247B2 (ja) | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
JPH1131784A (ja) * | 1997-07-10 | 1999-02-02 | Rohm Co Ltd | 非接触icカード |
WO1999010796A1 (fr) | 1997-08-27 | 1999-03-04 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
US6197624B1 (en) | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
JP3552500B2 (ja) | 1997-11-12 | 2004-08-11 | セイコーエプソン株式会社 | 論理振幅レベル変換回路,液晶装置及び電子機器 |
KR100442166B1 (ko) | 1997-11-13 | 2004-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 집적 회로, 동작 상태 검출기 및 전자 기기 |
US6922134B1 (en) * | 1998-04-14 | 2005-07-26 | The Goodyear Tire Rubber Company | Programmable trimmer for transponder |
JP3573957B2 (ja) | 1998-05-20 | 2004-10-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
US6512271B1 (en) | 1998-11-16 | 2003-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
AU2400200A (en) * | 1998-12-31 | 2000-07-31 | Ball Semiconductor Inc. | Miniature implanted orthopedic sensors |
EP1020839A3 (en) | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
JP4332925B2 (ja) * | 1999-02-25 | 2009-09-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP2000295488A (ja) * | 1999-04-08 | 2000-10-20 | Matsushita Research Institute Tokyo Inc | 色域判定装置及び色域変換装置並びに色域表面学習法 |
JP3376960B2 (ja) | 1999-06-01 | 2003-02-17 | 日本電気株式会社 | 半導体記憶装置およびそれを用いたシステム |
JP2001109538A (ja) * | 1999-10-08 | 2001-04-20 | Nec Eng Ltd | パワーマネジメントシステム |
JP4347496B2 (ja) | 2000-03-31 | 2009-10-21 | 共同印刷株式会社 | 可逆性感熱記録媒体の製造方法 |
JP2001298090A (ja) | 2000-04-17 | 2001-10-26 | Nec Corp | 半導体装置 |
JP3377786B2 (ja) | 2000-06-21 | 2003-02-17 | 日立マクセル株式会社 | 半導体チップ |
US6838773B2 (en) * | 2000-06-21 | 2005-01-04 | Hitachi Maxell, Ltd. | Semiconductor chip and semiconductor device using the semiconductor chip |
JP3475237B2 (ja) | 2000-07-24 | 2003-12-08 | 東京大学長 | 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体 |
JP4373595B2 (ja) | 2000-09-25 | 2009-11-25 | 株式会社東芝 | コンピュータシステム |
JP4599746B2 (ja) * | 2001-04-04 | 2010-12-15 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
US6815739B2 (en) * | 2001-05-18 | 2004-11-09 | Corporation For National Research Initiatives | Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates |
JP2003031697A (ja) | 2001-07-19 | 2003-01-31 | Sharp Corp | スタティック型ランダムアクセスメモリ装置及びその製造方法 |
WO2003009385A1 (fr) | 2001-07-19 | 2003-01-30 | Sharp Kabushiki Kaisha | Dispositif a semi-conducteur, dispositif de stockage a semi-conducteur et procedes de production associes |
JP2003086706A (ja) | 2001-09-13 | 2003-03-20 | Sharp Corp | 半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器 |
JP3873827B2 (ja) * | 2001-07-26 | 2007-01-31 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
JP2003280034A (ja) * | 2002-03-20 | 2003-10-02 | Sharp Corp | Tft基板およびそれを用いる液晶表示装置 |
JP4457209B2 (ja) * | 2002-04-10 | 2010-04-28 | セイコーインスツル株式会社 | 絶縁ゲート薄膜トランジスタとその制御方法 |
JP2004110906A (ja) | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | 半導体記憶装置 |
JP4012025B2 (ja) | 2002-09-24 | 2007-11-21 | 大日本印刷株式会社 | 微小構造体付きフィルムの製造方法と微小構造体付きフィルム |
US7307317B2 (en) | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
WO2005074030A1 (en) * | 2004-01-30 | 2005-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2005119781A1 (en) * | 2004-06-02 | 2005-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system |
US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
US8288773B2 (en) * | 2004-08-23 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method thereof |
-
2005
- 2005-01-27 WO PCT/JP2005/001542 patent/WO2005074030A1/en not_active Application Discontinuation
- 2005-01-27 CN CNB200580003483XA patent/CN100461411C/zh not_active Expired - Fee Related
- 2005-01-27 EP EP05704363.0A patent/EP1709688A4/en not_active Withdrawn
- 2005-01-27 US US10/597,193 patent/US7487373B2/en not_active Expired - Fee Related
-
2009
- 2009-01-22 US US12/357,594 patent/US7987379B2/en not_active Expired - Fee Related
-
2011
- 2011-06-29 US US13/171,549 patent/US8321711B2/en active Active
-
2012
- 2012-03-23 JP JP2012067077A patent/JP5552500B2/ja not_active Expired - Fee Related
-
2013
- 2013-12-09 JP JP2013254360A patent/JP5634590B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100461411C (zh) | 2009-02-11 |
US7487373B2 (en) | 2009-02-03 |
WO2005074030A1 (en) | 2005-08-11 |
JP5634590B2 (ja) | 2014-12-03 |
US7987379B2 (en) | 2011-07-26 |
US20090127641A1 (en) | 2009-05-21 |
US8321711B2 (en) | 2012-11-27 |
JP2014112376A (ja) | 2014-06-19 |
JP2012169637A (ja) | 2012-09-06 |
US20080231354A1 (en) | 2008-09-25 |
EP1709688A4 (en) | 2014-12-31 |
CN1914732A (zh) | 2007-02-14 |
EP1709688A1 (en) | 2006-10-11 |
US20110255326A1 (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5634590B2 (ja) | 半導体装置 | |
KR101169370B1 (ko) | 반도체장치 | |
JP5015333B2 (ja) | 半導体装置 | |
US7868328B2 (en) | Semiconductor device having antenna over thin film integrated circuit | |
US8107303B2 (en) | Semiconductor RAM device with writing voltage higher than withstand voltage of select transistor | |
KR101416876B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP5668099B2 (ja) | 半導体装置 | |
KR20070093081A (ko) | 반도체 장치 | |
JP4865248B2 (ja) | 半導体装置 | |
JP5159024B2 (ja) | 半導体装置 | |
JP4942950B2 (ja) | 半導体装置の作製方法 | |
JP4667053B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5552500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |