JP4373595B2 - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP4373595B2 JP4373595B2 JP2000291300A JP2000291300A JP4373595B2 JP 4373595 B2 JP4373595 B2 JP 4373595B2 JP 2000291300 A JP2000291300 A JP 2000291300A JP 2000291300 A JP2000291300 A JP 2000291300A JP 4373595 B2 JP4373595 B2 JP 4373595B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- operating frequency
- frequency
- determined
- operable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、種類の違うメモリやＣＰＵを使用するコンピュータシステムに関し、特に、種類の違うメモリやＣＰＵを使用するノート型パーソナルコンピュータに関する。
【０００２】
【従来の技術】
ノート型パーソナルコンピュータ（以下、「ノートＰＣ」という。）には、現在、業界標準のメモリモジュールとしてＥ２ＰＲＯＭが搭載されている。そして、このメモリモジュールの容量、動作周波数、タイミング等を表わすデータはＳＰＤと呼ばれている。
【０００３】
インテル社製のチップセットは、４３０ＴＸの世代からメモリに関するバッファ能力やタイミングを調整するレジスタを有している。従来のノートＰＣは、メモリモジュールのＳＰＤの値に応じて、レジスタの設定値を調整し、これにより最適なバッファ能力とタイミングでメモリモジュールを使用している。
【０００４】
一方、ＣＰＵに関しては、システム毎に固有の基本周波数で動作している。ＣＰＵの周波数の動的な切り替え技術として、インテル社のＳｐｅｅｄＳｔｅｐという技術があるが、これは、ＣＰＵの内部動作周波数を動的に変えるもので、システム毎に固有の基本周波数を変えるものではない。
【０００５】
【発明が解決しようとする課題】
従来のノートＰＣでは、サポートしているメモリの動作周波数と、ＣＰＵの動作周波数とは一意で決まっており、サポートしていないメモリやＣＰＵを使用した場合には、動作速度を落として動作させていたが、この場合にはシステムが不安定となりコンピュータシステムが動作しなくなるという問題があった。
【０００６】
また、メモリとＣＰＵの動作周波数は固定であるため、より高い周波数で動作するメモリなどに置き換えてもその性能を十分に発揮することができないという問題があった。
【０００７】
本発明は、上記実情に鑑みてなされたものであり、メモリ及びＣＰＵの現在の動作周波数の判別を行ない、その判別結果に基づいてメモリ及びＣＰＵの動作周波数を切り替えることにより、コンピュータシステムを安定に動作させるとともに、メモリ及びＣＰＵの性能を発揮することができるコンピュータシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
したがって、まず、上記目的を達成するために本発明の第１の発明によれば、予め定められたサポート動作周波数で動作する前提のコンピュータシステムにおいて、メモリの動作可能周波数を検出する第１の検出手段と、前記メモリの現在の動作周波数を検出する第２の検出手段と、前記第１の検出手段によって検出された前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされているか否かを判定するサポート動作周波数判定手段と、前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされていると判定された場合に、前記第２の検出手段によって検出された前記メモリの現在の動作周波数が前記第１の検出手段によって検出された前記メモリの動作可能周波数に合致しているか否かを判定する判定手段と、前記判定手段によって前記第２の検出手段によって検出された前記メモリの現在の動作周波数が前記第１の検出手段によって検出された前記メモリの動作可能周波数に合致していないと判定された場合に、合致していないと判定されたメモリの現在の動作周波数を、前記合致していないと判定されたメモリの動作可能周波数に対応する前記サポート動作周波数に設定する手段とを具備することを特徴とするコンピュータシステムである。
【００１７】
【発明の実施の形態】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係るコンピュータシステムを示すブロック図である。なお、図１においては、本発明を説明するために必要な要素のみを示しており、ディスプレイ及び記憶装置などの要素はここでは省略している。
【００１８】
本実施の形態においては、インテル社製の８１５Ｅチップセットを使用し、ＣＰＵ及びメモリモジュールともに１００ＭＨｚと１３３ＭＨｚとをサポートしている場合の制御方法を例にして説明する。
【００１９】
同図に示すように、システム全体の制御を司るＣＰＵ１は、バスａを介してグラフィックメモリコントロールハブ２に接続されている。グラフィックメモリコントロールハブ２は、メモリバスｃを介してメモリモジュール３に接続されている。
【００２０】
このメモリモジュール３は、コンピュータシステムに設けられたスロットに対して着脱可能であり、メモリモジュールの容量、動作周波数、タイミング等を表わすデータであるＳＰＤを格納している。
【００２１】
グラフィックメモリコントロールハブ２は、バスｂを介してＩ／Ｏコントロールハブ４に接続されている。このＩ／Ｏコントロールハブ４は、ＳＭバスｄを介してメモリモジュール３に接続されている。また、Ｉ／Ｏコントロールハブ４は、レジスタ４ａを有している。
【００２２】
レジスタ４ａのＧＰＩＯxx1(general purpose I/O)は、現在のＰＳＢ（processor system bus)の動作周波数、すなわち、現在のＣＰＵの動作周波数を示すものであり、”０”であれば現在のＣＰＵの動作周波数が１００ＭＨｚを意味し、”１”であれば現在のＣＰＵの動作周波数が１３３ＭＨｚを意味する。また、ＧＰＩＯxx2は、現在のメモリモジュール３の動作周波数を示すものであり、”０”であれば現在のメモリモジュール３の動作周波数が１００ＭＨｚを意味し、”１”であれば現在のメモリモジュール３の動作周波数が１３３ＭＨｚを意味する。
【００２３】
クロックジェネレータ５は、Ｉ／Ｏコントロールハブ４のレジスタ４ａのＧＰＩＯxx1及びＧＰＩＯxx2の値に基づいて、ＣＰＵ１及びメモリモジュール３の動作周波数のクロックを発振するものである。なお、ＧＰＩＯxx1及びＧＰＩＯxx2の値は、システムを立ち上げた時に有効となる。
【００２４】
また、Ｉ／Ｏコントロールハブ４にはバスｅを介してＥＣ／ＫＢＣ（embedded controller / keyboard controller)６が接続されている。
【００２５】
次に、本実施の形態に係るコンピュータシステムのＣＰＵ及びメモリモジュー.ルの動作周波数の切り替え動作について図１０のフローチャートを参照して説明する。なお、動作周波数の切り替え動作は、ＢＩＯＳ（basic input output system)処理に基づいて行なわれるものとする。
【００２６】
まず、最初に、ノートＰＣが起動されると、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx１の設定を読み出し、現在のＰＳＢ（processor system bus)の動作周波数、すなわち現在のＣＰＵの動作周波数を読み出す（Ｓ１）。図２は、Ｓ１の動作を視覚的に説明するための図である。
【００２７】
ここで、ＧＰＩＯxx1(general purpose I/O)の値が”０”であれば現在のＣＰＵの動作周波数が１００ＭＨｚを意味し、”１”であれば現在のＣＰＵの動作周波数が１３３ＭＨｚを意味する。
【００２８】
次に、ＣＰＵ１のレジスタ、例えば、キャッシュメモリからＣＰＵの動作可能周波数（個別動作可能周波数）を読み出す（Ｓ２）。ここでは、ＣＰＵの動作可能周波数として、１００ＭＨｚ或いは１３３ＭＨｚがＣＰＵ１のレジスタに格納されているものとする。図３は、Ｓ２の動作を視覚的に説明するための図である。
【００２９】
次に、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx2の設定を読み出し、現在のメモリモジュール３の動作周波数を読み出す（Ｓ３）。図４は、Ｓ３の動作を視覚的に説明するための図である。
【００３０】
ここで、ＧＰＩＯxx2の値が”０”であれば現在のメモリモジュール３の動作周波数が１００ＭＨｚを意味し、”１”であれば現在のメモリモジュール３の動作周波数が１３３ＭＨｚを意味する。
【００３１】
ＣＰＵ１は、メモリモジュール３に格納されたＳＰＤ３ａをＳＭバスｄを介して読み出すことにより、メモリモジュール３の動作可能周波数（個別動作可能周波数）を読み出す（Ｓ４）。図５は、Ｓ４の動作を視覚的に説明するための図である。
【００３２】
ここでは、例えば、メモリアドレス１２６の値によってメモリモジュール３の動作可能周波数が求められる。
【００３３】
具体的には、メモリアドレス１２６の値が「６３Ｈ」以下である場合には、メモリモジュール３の動作可能周波数は９９ＭＨｚ以下であり、「６４Ｈ〜８４Ｈ」である場合には、メモリモジュール３の動作可能周波数は１００ＭＨｚ〜１３２ＭＨｚ及び「８５Ｈ」以上である場合には、メモリモジュール３の動作可能周波数は１３３ＭＨｚ以上である。
【００３４】
次に、ＣＰＵ１は、読み出された現在のＣＰＵ１の動作可能周波数及びメモリモジュール３の動作可能周波数がサポートしている動作周波数であるか否かを判定する（Ｓ５）。
【００３５】
具体的には、本実施の形態においては、ＣＰＵ１及びメモリモジュール３の動作周波数は、１００ＭＨｚ及び１３３ＭＨｚで動作していることを前提としているので、例えば、メモリモジュール３の現在の動作可能周波数が９９ＭＨｚ以下である場合には、サポートしている動作周波数ではないと判定される。
【００３６】
Ｓ５において、サポートしている動作周波数ではないと判断された場合には、図示せぬディスプレイ上にメッセージを表示して動作周波数の切り替え処理を終了する（Ｓ６）。なお、メッセージについては、図７を参照。
【００３７】
一方、Ｓ５において、サポートしている動作周波数であると判定された場合には、図７に示す設定処理を行なう（Ｓ７）。
【００３８】
図７に示した例のうち、いくつかの例を説明する。
【００３９】
１． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュールの個別動作可能周波数がどのような周波数でもよい場合であって、現在のＧＰＩＯxx1の値が１３３ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1の値を１００ＭＨｚに設定し、ＧＰＩＯxx2の値は変更しない。
【００４０】
２． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュールの個別動作可能周波数が９９ＭＨｚ以下である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００４１】
３． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュールの個別動作可能周波数が１００ＭＨｚ〜１３２ＭＨｚ、１３３ＭＨｚ以上である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値が１００ＭＨｚである場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００４２】
すなわち、Ｓ７の設定処理においては、ＣＰＵ及びメモリモジュールの個別動作可能周波数が、ＧＰＩＯxx1、ＧＰＩＯxx2の値が示す現在の動作周波数と異なる場合には、ＧＰＩＯxx1、ＧＰＩＯxx2の値をＣＰＵ及びメモリモジュールの個別動作可能周波数にあわせる処理を行なう。
【００４３】
図６は、ＣＰＵ１がレジスタ４ａの値を設定する動作を視覚的に説明するための図である。
【００４４】
Ｓ７において、設定処理終了後、ＣＰＵ１は再起動が必要か否かの判断を行なう（Ｓ８）。具体的には，Ｓ７における設定処理において、ＧＰＩＯxx1及びＧＰＩＯxx2の値のうち少なくとも１つを変更した場合に、再起動が必要とされる。これは、ＧＰＩＯxx1及びＧＰＩＯxx2の値は、再起動後に初めて有効となるからである。
【００４５】
Ｓ８において、再起動が必要と判断された場合には、ノートＰＣの再起動処理が行なわれ（Ｓ１０）、Ｓ１の処理に戻る。一方、Ｓ８において、再起動処理が不要と判断された場合には、後続する他の処理に進む（Ｓ９）。なお、図８は、再起動処理を視覚的に説明するための図である。
【００４６】
図９は、本実施の形態に係るコンピュータシステムの回路図である。
【００４７】
同図において、ＧＰＩＯｘｘ１の出力を”０”にすることでＣＰＵのＰＳＢ（processor system bus)を１００ＭＨｚに、”１”にすることで１３３ＭＨｚに変えることができる。ＧＰＩＯｘｘ１の出力は、Ｉ／Ｏコントロールハブ内のレジスタで設定する。
【００４８】
また、ＧＰＩＯｘｘ２の出力を”０”にすることでメモリモジュールのクロックを１００ＭＨｚに、”１”にすることで１３３ＭＨｚに変えることができる。ＧＰＩＯｘｘ２の出力は、Ｉ／Ｏコントロールハブ内のレジスタで設定する。
【００４９】
すなわち、本実施の形態のコンピュータシステムにおいては、現在のＣＰＵの動作可能周波数及び現在のメモリモジュールの動作可能周波数を検出するとともに、Ｉ／Ｏコントロールハブ４内のレジスタ４ａに設定されたＧＰＩＯｘｘ１及びＧＰＩＯｘｘ２の値を読み出す。
【００５０】
そして、まず、検出された現在のメモリモジュール及びＣＰＵの動作可能周波数が、予め定められた動作周波数（本実施の形態においては、ＣＰＵ及びメモリモジュールともに１００ＭＨｚ、１３３ＭＨｚ）に合致しているかの判定が行なわれ、合致していない場合には、メモリモジュール及びＣＰＵを取り替えなければならない旨のメッセージを表示し、動作周波数切り替え処理を終了する。
【００５１】
一方、検出された現在のメモリモジュール及びＣＰＵの動作可能周波数が、予め定められた動作周波数に合致している場合には、現在のＣＰＵ及びメモリモジュールの動作可能周波数が、現在のＧＰＩＯxx1、ＧＰＩＯxx2の値が示す動作周波数と異なるか否かの判断を行ない、異なる場合には、ＧＰＩＯxx1、ＧＰＩＯxx2の値を現在のＣＰＵ及びメモリモジュールの動作可能周波数にあわせる。
【００５２】
したがって、本実施の形態のコンピュータシステムによれば、メモリ及びＣＰＵの現在の動作周波数の判別を行ない、その判別結果に基づいて、現在設定されている動作周波数を最適な値に変更するので、コンピュータシステムを安定に動作させるとともに、メモリ及びＣＰＵの性能を発揮することができるコンピュータシステムを提供することができる。
【００５３】
＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係るコンピュータシステムについて説明する。上述の第１の実施の形態においては、メモリモジュールが１つの場合について説明したが、本実施の形態においては、メモリモジュールが複数の場合について説明する。
【００５４】
なお、本実施の形態においては、第１の実施の形態と同様に、インテル社製の８１５Ｅチップセットを使用し、ＣＰＵ及びメモリモジュールともに１００ＭＨｚと１３３ＭＨｚとをサポートしている場合の制御方法を例にして説明する。
【００５５】
図１１は、本発明の第２の実施の形態に係るコンピュータシステムを示すブロック図である。なお、図１と同一の部分には同一の符号を付し、ここではその説明を省略する。
【００５６】
同図に示すように、本実施の形態に係るコンピュータシステムと、図１に示したコンピュータシステムを示すブロック図と異なる点は、メモリモジュールが複数設けられている点にある。
【００５７】
メモリモジュール３１、３２は、それぞれグラフィックメモリコントロールハブ２にメモリバスｃを介してそれぞれ接続されるとともに、ＳＭバスｄを介してＩ／Ｏコントロールハブ４にそれぞれ接続されている。
【００５８】
また、メモリモジュール３１、３２は、それぞれ対応するメモリモジュールの容量、動作周波数、タイミング等を表わすデータであるＳＰＤ３１ａ、３２ａを有している。
【００５９】
次に、本実施の形態に係るコンピュータシステムのＣＰＵ及び複数のメモリモジュー.ルの動作周波数の切り替え動作について図１２のフローチャートを参照して説明する。なお、動作周波数の切り替え動作は、ＢＩＯＳ（basic input output system)処理に基づいて行なわれるものとする。
【００６０】
まず、最初に、ノートＰＣが起動されると、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx１の設定を読み出し、現在のＰＳＢ（processor system bus)の動作周波数、すなわち現在のＣＰＵの動作周波数を読み出す（Ｓ２１）。
【００６１】
ここで、ＧＰＩＯxx1(general purpose I/O)の値が”０”であれば現在のＣＰＵの動作周波数が１００ＭＨｚを意味し、”１”であれば現在のＣＰＵの動作周波数が１３３ＭＨｚを意味する。
【００６２】
次に、ＣＰＵ１のレジスタ、例えば、キャッシュメモリからＣＰＵの動作可能周波数を読み出す（Ｓ２２）。ここでは、ＣＰＵの動作可能周波数として、１００ＭＨｚ或いは１３３ＭＨｚがＣＰＵ１のレジスタに格納されているものとする。
【００６３】
次に、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx2の設定を読み出し、現在のメモリモジュール３１、３２の動作周波数を読み出す（Ｓ２３）。
【００６４】
ＣＰＵ１は、メモリモジュール３１、３２にそれぞれ格納されたＳＰＤ３１ａ、３２ａをＳＭバスｄを介して読み出すことにより、メモリモジュール３１、３２の動作可能周波数を読み出す（Ｓ２４）。
【００６５】
次に、ＣＰＵ１は、現在のメモリモジュール３１、３２の動作可能周波数のうち、低いほうの現在の動作可能周波数を決定する（Ｓ２５）。例えば、メモリモジュール３１の現在の動作可能周波数が１００ＭＨｚ、メモリモジュール３２の動作可能周波数が１３３ＭＨｚである場合には、１００ＭＨｚがメモリモジュールの動作可能周波数として決定される。
【００６６】
そして、ＣＰＵ１は、読み出された現在のＣＰＵの動作可能周波数、メモリモジュール３１の現在の動作可能周波数及びメモリモジュール３２の現在の動作可能周波数それぞれがサポートしている動作周波数であるか否かの判定をする（Ｓ２６）。
【００６７】
具体的には、本実施の形態においては、ＣＰＵ１及びメモリモジュール３１、３２の動作周波数は、１００ＭＨｚ及び１３３ＭＨｚで動作していることを前提としているので、例えば、メモリモジュール３１の現在の動作可能周波数が１００ＭＨｚであってもメモリモジュール３２の現在の動作可能周波数が９９ＭＨｚ以下である場合には、サポートしている動作周波数ではないと判定される。
【００６８】
Ｓ２６において、サポートしている動作周波数ではないと判断された場合には、図示せぬディスプレイ上にメッセージを表示して動作周波数の切り替え処理を終了する（Ｓ３０）。
【００６９】
一方、Ｓ２６において、サポートしている動作周波数であると判定された場合には、図１３に示す設定処理を行なう（Ｓ２７）。
【００７０】
以下、図１３に示した例のうち、いくつかの例を説明する。
【００７１】
１． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュール３１の個別動作可能周波数がどのような周波数でもよく、メモリモジュール３２の個別動作可能周波数もどのような動作周波数でもよい場合であって、現在のＧＰＩＯxx1の値が１３３ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1の値を１００ＭＨｚに設定し、ＧＰＩＯxx2の値は変更しない。
【００７２】
２． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュール３１の個別動作可能周波数が９９ＭＨｚ以下、メモリモジュール３２の個別動作可能周波数が１３３ＭＨｚ以上である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００７３】
３． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュール３１の個別動作可能周波数が１００ＭＨｚ〜１３２ＭＨｚ、１３３ＭＨｚ以上、メモリモジュール３２の個別動作可能周波数が１３３ＭＨｚ以上である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値が１００ＭＨｚである場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００７４】
すなわち、Ｓ２７の設定処理においては、ＣＰＵ及びＳ２５において決定されたメモリモジュール３１、３２の動作可能周波数のうち周波数の低いほうの動作可能周波数が現在のＧＰＩＯxx1、ＧＰＩＯxx2の値が示す動作周波数と異なる場合には、ＧＰＩＯxx1、ＧＰＩＯxx2の値をＣＰＵ及びメモリモジュールの動作可能周波数にあわせる処理を行なう。
【００７５】
Ｓ２７において、設定処理終了後、ＣＰＵ１は再起動が必要か否かの判断を行なう（Ｓ２８）。具体的には，Ｓ２７における設定処理において、ＧＰＩＯxx1及びＧＰＩＯxx2の値のうち少なくとも１つを変更した場合に、再起動が必要とされる。これは、ＧＰＩＯxx1及びＧＰＩＯxx2の値は、再起動後に初めて有効となるからである。
【００７６】
Ｓ２８において、再起動が必要と判断された場合には、ノートＰＣの再起動処理が行なわれ（Ｓ３１）、Ｓ２１の処理に戻る。一方、Ｓ２８において、再起動処理が不要と判断された場合には、後続する他の処理に進む（Ｓ２９）。
【００７７】
したがって、本実施の形態のコンピュータシステムによれば、複数のメモリモジュールが設けられている場合であっても、ＣＰＵ及び複数のメモリモジュールの動作周波数を判別し、この判別結果に基づいて動作周波数を設定しなおすので、コンピュータシステムの性能を引き出すことができ、また、コンピュータシステムの動作を安定化させることができる。
【００７８】
なお、本願発明は、上記各実施形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わされた効果が得られる。さらに、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば実施形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合には、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００７９】
【発明の効果】
以上詳記したように、本発明によれば、メモリ及びＣＰＵの現在の動作周波数の判別を行ない、その判別結果に基づいてメモリ及びＣＰＵの動作周波数を切り替えることにより、コンピュータシステムを安定に動作させるとともに、メモリ及びＣＰＵの性能を発揮することができるコンピュータシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るコンピュータシステムを示すブロック図。
【図２】現在のＣＰＵの動作周波数を読み出す場合の動作を視覚的に説明するための図。
【図３】ＣＰＵのレジスタからＣＰＵの動作可能周波数を読み出す場合の動作を視覚的に説明するための図。
【図４】Ｉ／Ｏコントロールハブ４のＧＰＩＯxx2の設定を読み出す動作を視覚的に説明するための図。
【図５】ＳＰＤ３ａをＳＭバスｄを介して読み出す動作を視覚的に説明するための図。
【図６】ＣＰＵ１がレジスタ４ａの値を設定する動作を視覚的に説明するための図。
【図７】ＣＰＵ１のレジスタ４ａへの値を設定及びその後の動作を説明するための図。
【図８】再起動処理を視覚的に説明するための図。
【図９】本実施の形態に係るコンピュータシステムの回路図。
【図１０】本実施の形態に係るコンピュータシステムの動作を説明するためのフローチャート。
【図１１】本発明の第２の実施の形態に係るコンピュータシステムを示すブロック図。
【図１２】本実施の形態に係るコンピュータシステムの動作を説明するためのフローチャート。
【図１３】同実施の形態に係るコンピュータシステムの設定処理を説明するための図。
【符号の説明】
１…ＣＰＵ、
２…グラフィックメモリコントロールハブ、
３…メモリモジュール、
３ａ…ＳＰＤ，
４…Ｉ／Ｏコントロールハブ、
４ａ…レジスタ、
５…クロックジェネレータ、
６…ＥＣ／ＫＢＣ、
ａ〜ｅ…ハブ。
【発明の属する技術分野】
本発明は、種類の違うメモリやＣＰＵを使用するコンピュータシステムに関し、特に、種類の違うメモリやＣＰＵを使用するノート型パーソナルコンピュータに関する。
【０００２】
【従来の技術】
ノート型パーソナルコンピュータ（以下、「ノートＰＣ」という。）には、現在、業界標準のメモリモジュールとしてＥ２ＰＲＯＭが搭載されている。そして、このメモリモジュールの容量、動作周波数、タイミング等を表わすデータはＳＰＤと呼ばれている。
【０００３】
インテル社製のチップセットは、４３０ＴＸの世代からメモリに関するバッファ能力やタイミングを調整するレジスタを有している。従来のノートＰＣは、メモリモジュールのＳＰＤの値に応じて、レジスタの設定値を調整し、これにより最適なバッファ能力とタイミングでメモリモジュールを使用している。
【０００４】
一方、ＣＰＵに関しては、システム毎に固有の基本周波数で動作している。ＣＰＵの周波数の動的な切り替え技術として、インテル社のＳｐｅｅｄＳｔｅｐという技術があるが、これは、ＣＰＵの内部動作周波数を動的に変えるもので、システム毎に固有の基本周波数を変えるものではない。
【０００５】
【発明が解決しようとする課題】
従来のノートＰＣでは、サポートしているメモリの動作周波数と、ＣＰＵの動作周波数とは一意で決まっており、サポートしていないメモリやＣＰＵを使用した場合には、動作速度を落として動作させていたが、この場合にはシステムが不安定となりコンピュータシステムが動作しなくなるという問題があった。
【０００６】
また、メモリとＣＰＵの動作周波数は固定であるため、より高い周波数で動作するメモリなどに置き換えてもその性能を十分に発揮することができないという問題があった。
【０００７】
本発明は、上記実情に鑑みてなされたものであり、メモリ及びＣＰＵの現在の動作周波数の判別を行ない、その判別結果に基づいてメモリ及びＣＰＵの動作周波数を切り替えることにより、コンピュータシステムを安定に動作させるとともに、メモリ及びＣＰＵの性能を発揮することができるコンピュータシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
したがって、まず、上記目的を達成するために本発明の第１の発明によれば、予め定められたサポート動作周波数で動作する前提のコンピュータシステムにおいて、メモリの動作可能周波数を検出する第１の検出手段と、前記メモリの現在の動作周波数を検出する第２の検出手段と、前記第１の検出手段によって検出された前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされているか否かを判定するサポート動作周波数判定手段と、前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされていると判定された場合に、前記第２の検出手段によって検出された前記メモリの現在の動作周波数が前記第１の検出手段によって検出された前記メモリの動作可能周波数に合致しているか否かを判定する判定手段と、前記判定手段によって前記第２の検出手段によって検出された前記メモリの現在の動作周波数が前記第１の検出手段によって検出された前記メモリの動作可能周波数に合致していないと判定された場合に、合致していないと判定されたメモリの現在の動作周波数を、前記合致していないと判定されたメモリの動作可能周波数に対応する前記サポート動作周波数に設定する手段とを具備することを特徴とするコンピュータシステムである。
【００１７】
【発明の実施の形態】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係るコンピュータシステムを示すブロック図である。なお、図１においては、本発明を説明するために必要な要素のみを示しており、ディスプレイ及び記憶装置などの要素はここでは省略している。
【００１８】
本実施の形態においては、インテル社製の８１５Ｅチップセットを使用し、ＣＰＵ及びメモリモジュールともに１００ＭＨｚと１３３ＭＨｚとをサポートしている場合の制御方法を例にして説明する。
【００１９】
同図に示すように、システム全体の制御を司るＣＰＵ１は、バスａを介してグラフィックメモリコントロールハブ２に接続されている。グラフィックメモリコントロールハブ２は、メモリバスｃを介してメモリモジュール３に接続されている。
【００２０】
このメモリモジュール３は、コンピュータシステムに設けられたスロットに対して着脱可能であり、メモリモジュールの容量、動作周波数、タイミング等を表わすデータであるＳＰＤを格納している。
【００２１】
グラフィックメモリコントロールハブ２は、バスｂを介してＩ／Ｏコントロールハブ４に接続されている。このＩ／Ｏコントロールハブ４は、ＳＭバスｄを介してメモリモジュール３に接続されている。また、Ｉ／Ｏコントロールハブ４は、レジスタ４ａを有している。
【００２２】
レジスタ４ａのＧＰＩＯxx1(general purpose I/O)は、現在のＰＳＢ（processor system bus)の動作周波数、すなわち、現在のＣＰＵの動作周波数を示すものであり、”０”であれば現在のＣＰＵの動作周波数が１００ＭＨｚを意味し、”１”であれば現在のＣＰＵの動作周波数が１３３ＭＨｚを意味する。また、ＧＰＩＯxx2は、現在のメモリモジュール３の動作周波数を示すものであり、”０”であれば現在のメモリモジュール３の動作周波数が１００ＭＨｚを意味し、”１”であれば現在のメモリモジュール３の動作周波数が１３３ＭＨｚを意味する。
【００２３】
クロックジェネレータ５は、Ｉ／Ｏコントロールハブ４のレジスタ４ａのＧＰＩＯxx1及びＧＰＩＯxx2の値に基づいて、ＣＰＵ１及びメモリモジュール３の動作周波数のクロックを発振するものである。なお、ＧＰＩＯxx1及びＧＰＩＯxx2の値は、システムを立ち上げた時に有効となる。
【００２４】
また、Ｉ／Ｏコントロールハブ４にはバスｅを介してＥＣ／ＫＢＣ（embedded controller / keyboard controller)６が接続されている。
【００２５】
次に、本実施の形態に係るコンピュータシステムのＣＰＵ及びメモリモジュー.ルの動作周波数の切り替え動作について図１０のフローチャートを参照して説明する。なお、動作周波数の切り替え動作は、ＢＩＯＳ（basic input output system)処理に基づいて行なわれるものとする。
【００２６】
まず、最初に、ノートＰＣが起動されると、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx１の設定を読み出し、現在のＰＳＢ（processor system bus)の動作周波数、すなわち現在のＣＰＵの動作周波数を読み出す（Ｓ１）。図２は、Ｓ１の動作を視覚的に説明するための図である。
【００２７】
ここで、ＧＰＩＯxx1(general purpose I/O)の値が”０”であれば現在のＣＰＵの動作周波数が１００ＭＨｚを意味し、”１”であれば現在のＣＰＵの動作周波数が１３３ＭＨｚを意味する。
【００２８】
次に、ＣＰＵ１のレジスタ、例えば、キャッシュメモリからＣＰＵの動作可能周波数（個別動作可能周波数）を読み出す（Ｓ２）。ここでは、ＣＰＵの動作可能周波数として、１００ＭＨｚ或いは１３３ＭＨｚがＣＰＵ１のレジスタに格納されているものとする。図３は、Ｓ２の動作を視覚的に説明するための図である。
【００２９】
次に、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx2の設定を読み出し、現在のメモリモジュール３の動作周波数を読み出す（Ｓ３）。図４は、Ｓ３の動作を視覚的に説明するための図である。
【００３０】
ここで、ＧＰＩＯxx2の値が”０”であれば現在のメモリモジュール３の動作周波数が１００ＭＨｚを意味し、”１”であれば現在のメモリモジュール３の動作周波数が１３３ＭＨｚを意味する。
【００３１】
ＣＰＵ１は、メモリモジュール３に格納されたＳＰＤ３ａをＳＭバスｄを介して読み出すことにより、メモリモジュール３の動作可能周波数（個別動作可能周波数）を読み出す（Ｓ４）。図５は、Ｓ４の動作を視覚的に説明するための図である。
【００３２】
ここでは、例えば、メモリアドレス１２６の値によってメモリモジュール３の動作可能周波数が求められる。
【００３３】
具体的には、メモリアドレス１２６の値が「６３Ｈ」以下である場合には、メモリモジュール３の動作可能周波数は９９ＭＨｚ以下であり、「６４Ｈ〜８４Ｈ」である場合には、メモリモジュール３の動作可能周波数は１００ＭＨｚ〜１３２ＭＨｚ及び「８５Ｈ」以上である場合には、メモリモジュール３の動作可能周波数は１３３ＭＨｚ以上である。
【００３４】
次に、ＣＰＵ１は、読み出された現在のＣＰＵ１の動作可能周波数及びメモリモジュール３の動作可能周波数がサポートしている動作周波数であるか否かを判定する（Ｓ５）。
【００３５】
具体的には、本実施の形態においては、ＣＰＵ１及びメモリモジュール３の動作周波数は、１００ＭＨｚ及び１３３ＭＨｚで動作していることを前提としているので、例えば、メモリモジュール３の現在の動作可能周波数が９９ＭＨｚ以下である場合には、サポートしている動作周波数ではないと判定される。
【００３６】
Ｓ５において、サポートしている動作周波数ではないと判断された場合には、図示せぬディスプレイ上にメッセージを表示して動作周波数の切り替え処理を終了する（Ｓ６）。なお、メッセージについては、図７を参照。
【００３７】
一方、Ｓ５において、サポートしている動作周波数であると判定された場合には、図７に示す設定処理を行なう（Ｓ７）。
【００３８】
図７に示した例のうち、いくつかの例を説明する。
【００３９】
１． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュールの個別動作可能周波数がどのような周波数でもよい場合であって、現在のＧＰＩＯxx1の値が１３３ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1の値を１００ＭＨｚに設定し、ＧＰＩＯxx2の値は変更しない。
【００４０】
２． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュールの個別動作可能周波数が９９ＭＨｚ以下である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００４１】
３． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュールの個別動作可能周波数が１００ＭＨｚ〜１３２ＭＨｚ、１３３ＭＨｚ以上である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値が１００ＭＨｚである場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００４２】
すなわち、Ｓ７の設定処理においては、ＣＰＵ及びメモリモジュールの個別動作可能周波数が、ＧＰＩＯxx1、ＧＰＩＯxx2の値が示す現在の動作周波数と異なる場合には、ＧＰＩＯxx1、ＧＰＩＯxx2の値をＣＰＵ及びメモリモジュールの個別動作可能周波数にあわせる処理を行なう。
【００４３】
図６は、ＣＰＵ１がレジスタ４ａの値を設定する動作を視覚的に説明するための図である。
【００４４】
Ｓ７において、設定処理終了後、ＣＰＵ１は再起動が必要か否かの判断を行なう（Ｓ８）。具体的には，Ｓ７における設定処理において、ＧＰＩＯxx1及びＧＰＩＯxx2の値のうち少なくとも１つを変更した場合に、再起動が必要とされる。これは、ＧＰＩＯxx1及びＧＰＩＯxx2の値は、再起動後に初めて有効となるからである。
【００４５】
Ｓ８において、再起動が必要と判断された場合には、ノートＰＣの再起動処理が行なわれ（Ｓ１０）、Ｓ１の処理に戻る。一方、Ｓ８において、再起動処理が不要と判断された場合には、後続する他の処理に進む（Ｓ９）。なお、図８は、再起動処理を視覚的に説明するための図である。
【００４６】
図９は、本実施の形態に係るコンピュータシステムの回路図である。
【００４７】
同図において、ＧＰＩＯｘｘ１の出力を”０”にすることでＣＰＵのＰＳＢ（processor system bus)を１００ＭＨｚに、”１”にすることで１３３ＭＨｚに変えることができる。ＧＰＩＯｘｘ１の出力は、Ｉ／Ｏコントロールハブ内のレジスタで設定する。
【００４８】
また、ＧＰＩＯｘｘ２の出力を”０”にすることでメモリモジュールのクロックを１００ＭＨｚに、”１”にすることで１３３ＭＨｚに変えることができる。ＧＰＩＯｘｘ２の出力は、Ｉ／Ｏコントロールハブ内のレジスタで設定する。
【００４９】
すなわち、本実施の形態のコンピュータシステムにおいては、現在のＣＰＵの動作可能周波数及び現在のメモリモジュールの動作可能周波数を検出するとともに、Ｉ／Ｏコントロールハブ４内のレジスタ４ａに設定されたＧＰＩＯｘｘ１及びＧＰＩＯｘｘ２の値を読み出す。
【００５０】
そして、まず、検出された現在のメモリモジュール及びＣＰＵの動作可能周波数が、予め定められた動作周波数（本実施の形態においては、ＣＰＵ及びメモリモジュールともに１００ＭＨｚ、１３３ＭＨｚ）に合致しているかの判定が行なわれ、合致していない場合には、メモリモジュール及びＣＰＵを取り替えなければならない旨のメッセージを表示し、動作周波数切り替え処理を終了する。
【００５１】
一方、検出された現在のメモリモジュール及びＣＰＵの動作可能周波数が、予め定められた動作周波数に合致している場合には、現在のＣＰＵ及びメモリモジュールの動作可能周波数が、現在のＧＰＩＯxx1、ＧＰＩＯxx2の値が示す動作周波数と異なるか否かの判断を行ない、異なる場合には、ＧＰＩＯxx1、ＧＰＩＯxx2の値を現在のＣＰＵ及びメモリモジュールの動作可能周波数にあわせる。
【００５２】
したがって、本実施の形態のコンピュータシステムによれば、メモリ及びＣＰＵの現在の動作周波数の判別を行ない、その判別結果に基づいて、現在設定されている動作周波数を最適な値に変更するので、コンピュータシステムを安定に動作させるとともに、メモリ及びＣＰＵの性能を発揮することができるコンピュータシステムを提供することができる。
【００５３】
＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係るコンピュータシステムについて説明する。上述の第１の実施の形態においては、メモリモジュールが１つの場合について説明したが、本実施の形態においては、メモリモジュールが複数の場合について説明する。
【００５４】
なお、本実施の形態においては、第１の実施の形態と同様に、インテル社製の８１５Ｅチップセットを使用し、ＣＰＵ及びメモリモジュールともに１００ＭＨｚと１３３ＭＨｚとをサポートしている場合の制御方法を例にして説明する。
【００５５】
図１１は、本発明の第２の実施の形態に係るコンピュータシステムを示すブロック図である。なお、図１と同一の部分には同一の符号を付し、ここではその説明を省略する。
【００５６】
同図に示すように、本実施の形態に係るコンピュータシステムと、図１に示したコンピュータシステムを示すブロック図と異なる点は、メモリモジュールが複数設けられている点にある。
【００５７】
メモリモジュール３１、３２は、それぞれグラフィックメモリコントロールハブ２にメモリバスｃを介してそれぞれ接続されるとともに、ＳＭバスｄを介してＩ／Ｏコントロールハブ４にそれぞれ接続されている。
【００５８】
また、メモリモジュール３１、３２は、それぞれ対応するメモリモジュールの容量、動作周波数、タイミング等を表わすデータであるＳＰＤ３１ａ、３２ａを有している。
【００５９】
次に、本実施の形態に係るコンピュータシステムのＣＰＵ及び複数のメモリモジュー.ルの動作周波数の切り替え動作について図１２のフローチャートを参照して説明する。なお、動作周波数の切り替え動作は、ＢＩＯＳ（basic input output system)処理に基づいて行なわれるものとする。
【００６０】
まず、最初に、ノートＰＣが起動されると、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx１の設定を読み出し、現在のＰＳＢ（processor system bus)の動作周波数、すなわち現在のＣＰＵの動作周波数を読み出す（Ｓ２１）。
【００６１】
ここで、ＧＰＩＯxx1(general purpose I/O)の値が”０”であれば現在のＣＰＵの動作周波数が１００ＭＨｚを意味し、”１”であれば現在のＣＰＵの動作周波数が１３３ＭＨｚを意味する。
【００６２】
次に、ＣＰＵ１のレジスタ、例えば、キャッシュメモリからＣＰＵの動作可能周波数を読み出す（Ｓ２２）。ここでは、ＣＰＵの動作可能周波数として、１００ＭＨｚ或いは１３３ＭＨｚがＣＰＵ１のレジスタに格納されているものとする。
【００６３】
次に、ＣＰＵ１は、Ｉ／Ｏコントロールハブ４のＧＰＩＯxx2の設定を読み出し、現在のメモリモジュール３１、３２の動作周波数を読み出す（Ｓ２３）。
【００６４】
ＣＰＵ１は、メモリモジュール３１、３２にそれぞれ格納されたＳＰＤ３１ａ、３２ａをＳＭバスｄを介して読み出すことにより、メモリモジュール３１、３２の動作可能周波数を読み出す（Ｓ２４）。
【００６５】
次に、ＣＰＵ１は、現在のメモリモジュール３１、３２の動作可能周波数のうち、低いほうの現在の動作可能周波数を決定する（Ｓ２５）。例えば、メモリモジュール３１の現在の動作可能周波数が１００ＭＨｚ、メモリモジュール３２の動作可能周波数が１３３ＭＨｚである場合には、１００ＭＨｚがメモリモジュールの動作可能周波数として決定される。
【００６６】
そして、ＣＰＵ１は、読み出された現在のＣＰＵの動作可能周波数、メモリモジュール３１の現在の動作可能周波数及びメモリモジュール３２の現在の動作可能周波数それぞれがサポートしている動作周波数であるか否かの判定をする（Ｓ２６）。
【００６７】
具体的には、本実施の形態においては、ＣＰＵ１及びメモリモジュール３１、３２の動作周波数は、１００ＭＨｚ及び１３３ＭＨｚで動作していることを前提としているので、例えば、メモリモジュール３１の現在の動作可能周波数が１００ＭＨｚであってもメモリモジュール３２の現在の動作可能周波数が９９ＭＨｚ以下である場合には、サポートしている動作周波数ではないと判定される。
【００６８】
Ｓ２６において、サポートしている動作周波数ではないと判断された場合には、図示せぬディスプレイ上にメッセージを表示して動作周波数の切り替え処理を終了する（Ｓ３０）。
【００６９】
一方、Ｓ２６において、サポートしている動作周波数であると判定された場合には、図１３に示す設定処理を行なう（Ｓ２７）。
【００７０】
以下、図１３に示した例のうち、いくつかの例を説明する。
【００７１】
１． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュール３１の個別動作可能周波数がどのような周波数でもよく、メモリモジュール３２の個別動作可能周波数もどのような動作周波数でもよい場合であって、現在のＧＰＩＯxx1の値が１３３ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1の値を１００ＭＨｚに設定し、ＧＰＩＯxx2の値は変更しない。
【００７２】
２． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュール３１の個別動作可能周波数が９９ＭＨｚ以下、メモリモジュール３２の個別動作可能周波数が１３３ＭＨｚ以上である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値がどのような動作周波数であってもよい場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００７３】
３． ＣＰＵの個別動作可能周波数が１００ＭＨｚ、メモリモジュール３１の個別動作可能周波数が１００ＭＨｚ〜１３２ＭＨｚ、１３３ＭＨｚ以上、メモリモジュール３２の個別動作可能周波数が１３３ＭＨｚ以上である場合であって、現在のＧＰＩＯxx1の値が１００ＭＨｚ、ＧＰＩＯxx2の値が１００ＭＨｚである場合
→ ＧＰＩＯxx1及びＧＰＩＯxx2の値は変更しない。
【００７４】
すなわち、Ｓ２７の設定処理においては、ＣＰＵ及びＳ２５において決定されたメモリモジュール３１、３２の動作可能周波数のうち周波数の低いほうの動作可能周波数が現在のＧＰＩＯxx1、ＧＰＩＯxx2の値が示す動作周波数と異なる場合には、ＧＰＩＯxx1、ＧＰＩＯxx2の値をＣＰＵ及びメモリモジュールの動作可能周波数にあわせる処理を行なう。
【００７５】
Ｓ２７において、設定処理終了後、ＣＰＵ１は再起動が必要か否かの判断を行なう（Ｓ２８）。具体的には，Ｓ２７における設定処理において、ＧＰＩＯxx1及びＧＰＩＯxx2の値のうち少なくとも１つを変更した場合に、再起動が必要とされる。これは、ＧＰＩＯxx1及びＧＰＩＯxx2の値は、再起動後に初めて有効となるからである。
【００７６】
Ｓ２８において、再起動が必要と判断された場合には、ノートＰＣの再起動処理が行なわれ（Ｓ３１）、Ｓ２１の処理に戻る。一方、Ｓ２８において、再起動処理が不要と判断された場合には、後続する他の処理に進む（Ｓ２９）。
【００７７】
したがって、本実施の形態のコンピュータシステムによれば、複数のメモリモジュールが設けられている場合であっても、ＣＰＵ及び複数のメモリモジュールの動作周波数を判別し、この判別結果に基づいて動作周波数を設定しなおすので、コンピュータシステムの性能を引き出すことができ、また、コンピュータシステムの動作を安定化させることができる。
【００７８】
なお、本願発明は、上記各実施形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わされた効果が得られる。さらに、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば実施形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合には、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００７９】
【発明の効果】
以上詳記したように、本発明によれば、メモリ及びＣＰＵの現在の動作周波数の判別を行ない、その判別結果に基づいてメモリ及びＣＰＵの動作周波数を切り替えることにより、コンピュータシステムを安定に動作させるとともに、メモリ及びＣＰＵの性能を発揮することができるコンピュータシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るコンピュータシステムを示すブロック図。
【図２】現在のＣＰＵの動作周波数を読み出す場合の動作を視覚的に説明するための図。
【図３】ＣＰＵのレジスタからＣＰＵの動作可能周波数を読み出す場合の動作を視覚的に説明するための図。
【図４】Ｉ／Ｏコントロールハブ４のＧＰＩＯxx2の設定を読み出す動作を視覚的に説明するための図。
【図５】ＳＰＤ３ａをＳＭバスｄを介して読み出す動作を視覚的に説明するための図。
【図６】ＣＰＵ１がレジスタ４ａの値を設定する動作を視覚的に説明するための図。
【図７】ＣＰＵ１のレジスタ４ａへの値を設定及びその後の動作を説明するための図。
【図８】再起動処理を視覚的に説明するための図。
【図９】本実施の形態に係るコンピュータシステムの回路図。
【図１０】本実施の形態に係るコンピュータシステムの動作を説明するためのフローチャート。
【図１１】本発明の第２の実施の形態に係るコンピュータシステムを示すブロック図。
【図１２】本実施の形態に係るコンピュータシステムの動作を説明するためのフローチャート。
【図１３】同実施の形態に係るコンピュータシステムの設定処理を説明するための図。
【符号の説明】
１…ＣＰＵ、
２…グラフィックメモリコントロールハブ、
３…メモリモジュール、
３ａ…ＳＰＤ，
４…Ｉ／Ｏコントロールハブ、
４ａ…レジスタ、
５…クロックジェネレータ、
６…ＥＣ／ＫＢＣ、
ａ〜ｅ…ハブ。
Claims (12)
- 予め定められたサポート動作周波数で動作する前提のコンピュータシステムにおいて、
メモリの動作可能周波数を検出する第１の検出手段と、
前記メモリの現在の動作周波数を検出する第２の検出手段と、
前記第１の検出手段によって検出された前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされているか否かを判定するサポート動作周波数判定手段と、
前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされていると判定された場合に、前記第２の検出手段によって検出された前記メモリの現在の動作周波数が前記第１の検出手段によって検出された前記メモリの動作可能周波数に合致しているか否かを判定する判定手段と、
前記判定手段によって前記第２の検出手段によって検出された前記メモリの現在の動作周波数が前記第１の検出手段によって検出された前記メモリの動作可能周波数に合致していないと判定された場合に、合致していないと判定されたメモリの現在の動作周波数を、前記合致していないと判定されたメモリの動作可能周波数に対応する前記サポート動作周波数に設定する手段と
を具備することを特徴とするコンピュータシステム。 - 前記メモリの動作可能周波数は前記メモリに格納され、前記メモリの現在の動作周波数は前記コンピュータシステムのＩ／Ｏコントロールハブのレジスタに格納されていることを特徴とする請求項１記載のコンピュータシステム。
- 前記サポート動作周波数判定手段により前記第１の検出手段によって検出された前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされていないと判断された場合に、サポートされていないメモリを交換しなければならない旨のメッセージを表示する手段をさらに具備することを特徴とする請求項１記載のコンピュータシステム。
- 前記設定手段により、前記合致していないと判定されたメモリの現在の動作周波数が、前記合致していないと判定されたメモリの動作可能周波数に対応する前記サポート動作周波数に設定されたか否かを判定する設定状態判定手段と、
前記設定状態判定手段により設定されたと判定された場合に、コンピュータシステムを再起動する再起動手段をさらに具備することを特徴とする請求項１記載のコンピュータシステム。 - 予め定められたサポート動作周波数で動作する前提のコンピュータシステムにおいて、
第１のメモリ及び第２のメモリの動作可能周波数を検出する第１の検出手段と、
前記第１のメモリ及び前記第２のメモリに共通の現在の動作周波数を検出する第２の検出手段と、
前記第１の検出手段によって検出された前記第１のメモリ及び前記第２のメモリの動作可能周波数が前記サポート動作周波数によってサポートされているか否かを判定するサポート動作周波数判定手段と、
前記第１のメモリ及び第２のメモリの動作可能周波数が、前記サポート動作周波数によってサポートされていると判断された場合に、前記第２の検出手段によって検出された前記第１のメモリ及び前記第２のメモリに共通の現在の動作周波数が、前記第１の検出手段によって検出された前記第１のメモリ及び前記第２のメモリの動作可能周波数のうち低い方の動作可能周波数に合致しているか否かを判定する判定手段と、
前記判定手段によって合致していないと判定された場合に、合致していないと判定された第１のメモリ及び第２のメモリに共通の現在の動作周波数を、前記合致していないと判定された第１のメモリ及び第２のメモリの動作可能周波数のうち低い方の動作可能周波数に対応する前記サポート動作周波数に設定する手段と
を具備することを特徴とするコンピュータシステム。 - 前記第１のメモリ及び前記第２のメモリの動作可能周波数はそれぞれ前記第１のメモリ及び前記第２のメモリに格納され、前記第１のメモリ及び前記第２のメモリに共通の現在の動作周波数は前記コンピュータシステムのＩ／Ｏコントロールハブのレジスタに格納されていることを特徴とする請求項５記載のコンピュータシステム。
- 前記サポート動作周波数判定手段により、前記第１の検出手段によって検出された前記第１のメモリ及び第２のメモリの動作可能周波数が、前記サポート動作周波数によってサポートされていないと判断された場合に、サポートされていない第１のメモリ及び第２のメモリを交換しなければならない旨のメッセージを表示する手段をさらに具備することを特徴とする請求項５記載のコンピュータシステム。
- 前記設定手段により、前記合致していないと判定された第１のメモリ及び第２のメモリに共通の現在の動作周波数が、前記合致していないと判定された第１のメモリ及び第２のメモリの動作可能周波数のうち低い方の動作可能周波数に対応するサポート動作周波数に設定されたか否かを判定する設定状態判定手段と、
前記設定状態判定手段により設定されたと判定された場合に、コンピュータシステムを再起動する再起動手段をさらに具備することを特徴とする請求項５記載のコンピュータシステム。 - 予め定められたサポート動作周波数で動作するコンピュータシステムの動作周波数切り替え方法において、
メモリの動作可能周波数を検出し、
前記メモリの現在の動作周波数を検出し、
前記検出された前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされているか否かを判定し、
前記メモリの動作可能周波数が、前記サポート動作周波数によってサポートされていると判定された場合に、検出された前記メモリの現在の動作周波数が検出された前記メモリの動作可能周波数に合致しているか否かを判定し、
前記メモリの現在の動作周波数が前記メモリの動作可能周波数に合致していないと判定された場合に、合致していないと判定されたメモリの現在の動作周波数を、前記合致していないと判定されたメモリの動作可能周波数に対応する前記サポート動作周波数に設定するステップを具備することを特徴とするコンピュータシステムの動作周波数切り替え方法。 - 前記合致していないと判定されたメモリの現在の動作周波数が、前記合致していないと判定されたメモリの動作可能周波数に対応する前記サポート動作可能周波数に設定されたか否かを判定し、
設定されたと判定された場合に、コンピュータシステムを再起動するステップをさらに具備することを特徴とする請求項９記載のコンピュータシステムの動作周波数切り替え方法。 - 予め定められたサポート動作周波数で動作するコンピュータシステムの動作周波数の切り替え方法において、
第１のメモリ及び第２のメモリの動作可能周波数を検出し、
前記第１のメモリ及び前記第２のメモリに共通の現在の動作周波数を検出し、
前記検出された前記第１のメモリ及び前記第２のメモリの動作可能周波数が前記サポート動作周波数によってサポートされているか否かを判定し、
前記検出された前記第１のメモリ及び第２のメモリの動作可能周波数が、前記サポート動作周波数によってサポートされていると判断された場合に、前記検出された前記第１のメモリ及び前記第２のメモリに共通の現在の動作周波数が、前記検出された前記第１のメモリ及び前記第２のメモリの動作可能周波数のうち低い方の動作可能周波数に合致しているか否かを判定し、
合致していないと判定された場合に、合致していないと判定された第１のメモリ及び第２のメモリに共通の現在の動作周波数を、前記合致していないと判定された第１のメモリ及び第２のメモリの動作周波数のうち低い方の動作可能周波数に対応する前記サポート動作周波数に設定するステップを具備することを特徴とするコンピュータシステムの動作周波数の切り替え方法。 - 前記合致していないと判定された第１のメモリ及び第２のメモリに共通の現在の動作周波数が、前記合致していないと判定された第１のメモリ及び第２のメモリの動作可能周波数のうち低い方の動作可能周波数に対応するサポート動作周波数に設定されたか否かを判定し、
設定されたと判定された場合に、コンピュータシステムを再起動するステップをさらに具備することを特徴とする請求項１１記載のコンピュータシステムの動作周波数の切り替え方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291300A JP4373595B2 (ja) | 2000-09-25 | 2000-09-25 | コンピュータシステム |
| US09/954,029 US6990572B2 (en) | 2000-09-25 | 2001-09-18 | Method for preventing a computer system from being started up in an unstable condition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291300A JP4373595B2 (ja) | 2000-09-25 | 2000-09-25 | コンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002099349A JP2002099349A (ja) | 2002-04-05 |
| JP4373595B2 true JP4373595B2 (ja) | 2009-11-25 |
Family
ID=18774392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291300A Expired - Fee Related JP4373595B2 (ja) | 2000-09-25 | 2000-09-25 | コンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6990572B2 (ja) |
| JP (1) | JP4373595B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721672B2 (en) | 2002-01-02 | 2004-04-13 | American Power Conversion | Method and apparatus for preventing overloads of power distribution networks |
| US7307317B2 (en) * | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
| EP1709688A4 (en) | 2004-01-30 | 2014-12-31 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT |
| KR101187403B1 (ko) * | 2004-06-02 | 2012-10-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| JP4616586B2 (ja) * | 2004-06-30 | 2011-01-19 | 富士通株式会社 | メモリ初期化制御装置 |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| TWI245287B (en) * | 2004-09-08 | 2005-12-11 | Via Tech Inc | Method for initialization drams |
| JP4817760B2 (ja) * | 2005-08-26 | 2011-11-16 | キヤノン株式会社 | 情報処理装置及びそのシステムクロック周波数の設定方法 |
| JP4747898B2 (ja) * | 2006-03-23 | 2011-08-17 | 日本電気株式会社 | 情報処理装置、プロセッサ動作クロック周波数の検証方法及びプロセッサ動作クロック周波数の検証プログラム |
| JP5152466B2 (ja) * | 2007-02-13 | 2013-02-27 | 株式会社メガチップス | メモリコントローラ |
| JP5119947B2 (ja) * | 2008-01-24 | 2013-01-16 | 富士通株式会社 | 情報処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420605A (en) * | 1993-02-26 | 1995-05-30 | Binar Graphics, Inc. | Method of resetting a computer video display mode |
| JPH0756885A (ja) * | 1993-08-20 | 1995-03-03 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP3467631B2 (ja) * | 1994-06-07 | 2003-11-17 | 株式会社ルネサステクノロジ | ロジックｌｓｉ |
| US6311287B1 (en) | 1994-10-11 | 2001-10-30 | Compaq Computer Corporation | Variable frequency clock control for microprocessor-based computer systems |
| JPH1185127A (ja) * | 1997-09-12 | 1999-03-30 | Totoku Electric Co Ltd | 水平同期設定回路および水平同期設定回路を内蔵したｃｒｔディスプレイ装置 |
| US6535986B1 (en) * | 2000-03-14 | 2003-03-18 | International Business Machines Corporation | Optimizing performance of a clocked system by adjusting clock control settings and clock frequency |
-
2000
- 2000-09-25 JP JP2000291300A patent/JP4373595B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-18 US US09/954,029 patent/US6990572B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020038434A1 (en) | 2002-03-28 |
| US6990572B2 (en) | 2006-01-24 |
| JP2002099349A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7627730B1 (en) | System and method for optimizing a memory controller | |
| US8461895B2 (en) | Per die temperature programming for thermally efficient integrated circuit (IC) operation | |
| JP4373595B2 (ja) | コンピュータシステム | |
| EP1085399A1 (en) | Software-based temperature controller circuit in an electronic apparatus | |
| US8117474B2 (en) | CPU clock control during cache memory stall | |
| JP2009542013A (ja) | エネルギー効率的な集積回路（ｉｃ）動作のためのダイ単位電圧プログラミング | |
| US20040139362A1 (en) | Data processing apparatus | |
| US20080290914A1 (en) | Self-Clearing Asynchronous Interrupt Edge Detect Latching Register | |
| TWI352281B (en) | Method for judging a rebooting action of a compute | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JPH05108195A (ja) | ポータブルコンピユータ | |
| CN102262550A (zh) | 计算机系统及其开关机方法 | |
| JP2002140138A (ja) | 省電力移行制御装置、情報処理装置、省電力移行制御方法及び記憶媒体 | |
| US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
| US7315928B2 (en) | Apparatus and related method for accessing page mode flash memory | |
| CN101788847B (zh) | 系统内存性能调整方法与装置 | |
| TW200821844A (en) | Serial peripheral interface controlling apparatus and system thereof and method for judging whether serial peripheral interface device supporting fast read command | |
| JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
| JPH0916280A (ja) | 低消費電力型遷移検出器を備えた自己タイミング方式のデータ処理システム | |
| JPH1173764A (ja) | Ｄ−ｒａｍの種別判定方法 | |
| JP2004303163A (ja) | メモリ回路、メモリ回路動作方法 | |
| JPH11194851A (ja) | リアルタイムクロックの二重構成回路および二重構成方法 | |
| JP2846876B2 (ja) | 情報処理装置 | |
| TW550451B (en) | Programmable power-on system and method for central processing unit | |
| JP2003330570A (ja) | データ処理装置、データ処理装置制御方法、データ処理装置制御プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4373595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |