JP2846876B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2846876B2 JP2846876B2 JP9254892A JP25489297A JP2846876B2 JP 2846876 B2 JP2846876 B2 JP 2846876B2 JP 9254892 A JP9254892 A JP 9254892A JP 25489297 A JP25489297 A JP 25489297A JP 2846876 B2 JP2846876 B2 JP 2846876B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- interrupt
- switching
- processing device
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ等の情報処理装置に関し、特に、ＣＰＵの動作クロッ
ク切り換えの技術に関するものである。
タ等の情報処理装置に関し、特に、ＣＰＵの動作クロッ
ク切り換えの技術に関するものである。
【０００２】
【従来の技術】パーソナルコンピュータ等の情報処理装
置に用いられるＣＰＵは、水晶発振器から出力される数
ＭＨｚの周波数を持つクロックに同期して動作する。
置に用いられるＣＰＵは、水晶発振器から出力される数
ＭＨｚの周波数を持つクロックに同期して動作する。
【０００３】このクロックの周波数は、パーソナルコン
ピュータが登場した頃は、５ＭＨｚ〜８ＭＨｚであった
が、半導体技術の向上と処理速度の高速化要求によって
年々高速になり、近年では１６ＭＨｚから３３ＭＨｚ程
度となっている。
ピュータが登場した頃は、５ＭＨｚ〜８ＭＨｚであった
が、半導体技術の向上と処理速度の高速化要求によって
年々高速になり、近年では１６ＭＨｚから３３ＭＨｚ程
度となっている。
【０００４】また、ＣＰＵ自身も、内部演算の高速化に
伴い、バスを８ビットから１６ビット、あるいは３２ビ
ットへと広げることでメモリアクセスの高速化も図られ
てきている。
伴い、バスを８ビットから１６ビット、あるいは３２ビ
ットへと広げることでメモリアクセスの高速化も図られ
てきている。
【０００５】したがい、ＣＰＵの処理速度向上に伴い、
ソフトウェアを高速に実行できるようになってきた。
ソフトウェアを高速に実行できるようになってきた。
【０００６】しかし、このように高速化したＣＰＵに、
特殊なソフトウェア、たとえば、以前のＣＰＵを対象に
作られたソフトウェア等を実行させようとすると問題が
生じる場合がある。
特殊なソフトウェア、たとえば、以前のＣＰＵを対象に
作られたソフトウェア等を実行させようとすると問題が
生じる場合がある。
【０００７】たとえば、以前のＣＰＵを対象に作られた
ゲームを実行させると、動作が高速にすぎ、使用者が反
応できず、全く遊べないという問題が生じてしまう。
ゲームを実行させると、動作が高速にすぎ、使用者が反
応できず、全く遊べないという問題が生じてしまう。
【０００８】また、フロッピーディスクの以前のＣＰＵ
を対象に作られた制御プログラム等では、モータの待ち
時間等の計測にプログラムの実行時間を利用する場合が
あり、このような場合も処理が速すぎると正常に動作し
ない。
を対象に作られた制御プログラム等では、モータの待ち
時間等の計測にプログラムの実行時間を利用する場合が
あり、このような場合も処理が速すぎると正常に動作し
ない。
【０００９】これら問題を、解決する方法としては、Ｃ
ＰＵにバスホールドをかけてメモリアクセス等のバスサ
イクルを実質的に遅くし、クロック切り換えの代替手段
として用いる場合がある。しかし、この方法ではＣＰＵ
外部に対するメモリアクセス等が遅くなるだけであり、
特にキャッシュを内蔵している場合はあまり処理速度を
下げる効果はない。
ＰＵにバスホールドをかけてメモリアクセス等のバスサ
イクルを実質的に遅くし、クロック切り換えの代替手段
として用いる場合がある。しかし、この方法ではＣＰＵ
外部に対するメモリアクセス等が遅くなるだけであり、
特にキャッシュを内蔵している場合はあまり処理速度を
下げる効果はない。
【００１０】そこで、最近では、高速なクロックと、従
来と同様の数ＭＨｚ程度のクロックを準備し、従来のプ
ログラムを支障なく実行できるようにすることが一般的
に行われている。
来と同様の数ＭＨｚ程度のクロックを準備し、従来のプ
ログラムを支障なく実行できるようにすることが一般的
に行われている。
【００１１】この、クロックの切り換えは、デップスイ
ッチ等により信号線を切り換えることにより実現される
が、この場合、一旦、装置の電源を切り、スイッチを切
り換える必要がある。
ッチ等により信号線を切り換えることにより実現される
が、この場合、一旦、装置の電源を切り、スイッチを切
り換える必要がある。
【００１２】また、特開昭第６４−７２１５号公報記載
の技術のように、２つのクロックモードを設け、ＣＰＵ
の動作中に二つのクロックを切り換える技術も知られて
いる。
の技術のように、２つのクロックモードを設け、ＣＰＵ
の動作中に二つのクロックを切り換える技術も知られて
いる。
【００１３】
【発明が解決しようとする課題】しかし、前記デップス
イッチを切り換える技術によれば、いかにも使い勝手が
悪い。
イッチを切り換える技術によれば、いかにも使い勝手が
悪い。
【００１４】一方、前記特開昭６４−７２１５号公報記
載の技術によれば、以下のような問題点がある。
載の技術によれば、以下のような問題点がある。
【００１５】すなわち、一般的にＣＰＵは、外部から供
給されるクロックに完全に同期して動作しているが、ク
ロック切り換え時に波形の乱れ等がなければ、動作には
まったく影響がない。また、動作クロックと処理速度
は、ほぼリニアに変化するので、所望の性能に容易に設
定できる。
給されるクロックに完全に同期して動作しているが、ク
ロック切り換え時に波形の乱れ等がなければ、動作には
まったく影響がない。また、動作クロックと処理速度
は、ほぼリニアに変化するので、所望の性能に容易に設
定できる。
【００１６】しかし、近年ではＣＰＵの内部動作が複雑
化しており、外部から供給されるクロックをＣＰＵ内容
でＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）にて
周波数逓倍し、より細かいタイミング制御を行うように
なってきている。
化しており、外部から供給されるクロックをＣＰＵ内容
でＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）にて
周波数逓倍し、より細かいタイミング制御を行うように
なってきている。
【００１７】したがい、このようなＣＰＵで、前記特開
昭第６４−７２１５号公報記載の技術のように、動作中
にクロックを切り換えるとＰＬＬが誤動作を起こすとい
う問題が生じる。
昭第６４−７２１５号公報記載の技術のように、動作中
にクロックを切り換えるとＰＬＬが誤動作を起こすとい
う問題が生じる。
【００１８】そこで、本発明は、このようなＣＰＵの動
作中に、支障なく、動作クロックを切り換えることので
きる情報処理装置を提供することを目的とする。
作中に、支障なく、動作クロックを切り換えることので
きる情報処理装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】前記目的達成のために、
本発明は、入力するクロックに同期して処理を行うＣＰ
Ｕと、周波数の異なる複数のクロック信号を発生するク
ロック信号発生手段と、クロック信号の切り換えを指示
する指示手段と、指示手段よりの指示に応じて、ＣＰＵ
へ入力するクロック信号を切り換える切り換え手段と、
クロック信号の切り換えに連動してＣＰＵをリセット状
態にするリセット手段とを備えたことを特徴とする第１
の情報処理装置を提供する。
本発明は、入力するクロックに同期して処理を行うＣＰ
Ｕと、周波数の異なる複数のクロック信号を発生するク
ロック信号発生手段と、クロック信号の切り換えを指示
する指示手段と、指示手段よりの指示に応じて、ＣＰＵ
へ入力するクロック信号を切り換える切り換え手段と、
クロック信号の切り換えに連動してＣＰＵをリセット状
態にするリセット手段とを備えたことを特徴とする第１
の情報処理装置を提供する。
【００２０】また、本発明は、前記目的達成のために、
入力するクロックに同期して処理を行うＣＰＵと、周波
数の異なる複数のクロック信号を発生するクロック信号
発生手段と、クロック信号の切り換えを指示する指示手
段と、ＣＰＵの指示に応じて、ＣＰＵへ入力するクロッ
ク信号を切り換える切り換え手段と、ＣＰＵの指示に応
じて、ＣＰＵをリセット状態にするリセット手段とを備
え、前記ＣＰＵに、前記指示手段よりの指示に応じて、
その時点のＣＰＵのレジスタ内容をメモリに退避し、ク
ロック切り換えを示すコード情報をメモリに格納する第
１の処理手段と、第１の処理手段の処理終了後、前記切
り換え手段にクロック信号を切り換えを指示し、リセッ
ト手段にリセット信号発生を指示する第２の処理手段
と、メモリからコード情報を読み出し、リセットの要因
がクロック切り換え指示であることを識別し、メモリに
退避してあったレジスタ内容を回復する、リセット後に
起動される第３の処理手段とを備えたことを特徴とする
第２の情報処理装置を提供する。
入力するクロックに同期して処理を行うＣＰＵと、周波
数の異なる複数のクロック信号を発生するクロック信号
発生手段と、クロック信号の切り換えを指示する指示手
段と、ＣＰＵの指示に応じて、ＣＰＵへ入力するクロッ
ク信号を切り換える切り換え手段と、ＣＰＵの指示に応
じて、ＣＰＵをリセット状態にするリセット手段とを備
え、前記ＣＰＵに、前記指示手段よりの指示に応じて、
その時点のＣＰＵのレジスタ内容をメモリに退避し、ク
ロック切り換えを示すコード情報をメモリに格納する第
１の処理手段と、第１の処理手段の処理終了後、前記切
り換え手段にクロック信号を切り換えを指示し、リセッ
ト手段にリセット信号発生を指示する第２の処理手段
と、メモリからコード情報を読み出し、リセットの要因
がクロック切り換え指示であることを識別し、メモリに
退避してあったレジスタ内容を回復する、リセット後に
起動される第３の処理手段とを備えたことを特徴とする
第２の情報処理装置を提供する。
【００２１】なお、本第２の情報処理装置においては、
前記ＣＰＵに備えた第２の処理手段は、ＣＰＵをシャッ
トダウン状態にする手段であり、かつ、該シャットダウ
ン状態を検出して、前記切り換え手段は、ＣＰＵへ入力
するクロック信号を切り換え、前記リセット手段はＣＰ
ＵはＣＰＵにリセット信号を出力するようにしても良
い。
前記ＣＰＵに備えた第２の処理手段は、ＣＰＵをシャッ
トダウン状態にする手段であり、かつ、該シャットダウ
ン状態を検出して、前記切り換え手段は、ＣＰＵへ入力
するクロック信号を切り換え、前記リセット手段はＣＰ
ＵはＣＰＵにリセット信号を出力するようにしても良
い。
【００２２】また、本第２の情報処理装置においては、
前記ＣＰＵを備えた第１の処理手段が、コード情報を格
納するメモリは、電源切断時も電池によって内容を保持
するメモリであることが望ましい。
前記ＣＰＵを備えた第１の処理手段が、コード情報を格
納するメモリは、電源切断時も電池によって内容を保持
するメモリであることが望ましい。
【００２３】なお、前記第１および第２の情報処理装置
において、前記指示手段は、キーボードの特定の、１つ
または複数の組み合わせのキー入力に応じて、クロック
信号の切り換えを指示するようにしても良い。
において、前記指示手段は、キーボードの特定の、１つ
または複数の組み合わせのキー入力に応じて、クロック
信号の切り換えを指示するようにしても良い。
【００２４】なお、前記第１、２、３の処理手段は、た
とえば、プログラム等により実現される。
とえば、プログラム等により実現される。
【００２５】本発明は、また、前記目的達成のために、
ＣＰＵの状態をメモリに退避し、ＣＰＵの動作クロック
信号を切り換え、ＣＰＵをリセットし、リセット後、Ｃ
ＰＵはメモリに退避した状態を読み込んで退避前の状態
に復帰することを特徴とするＣＰＵの動作クロック切り
換え方法をも提供する。
ＣＰＵの状態をメモリに退避し、ＣＰＵの動作クロック
信号を切り換え、ＣＰＵをリセットし、リセット後、Ｃ
ＰＵはメモリに退避した状態を読み込んで退避前の状態
に復帰することを特徴とするＣＰＵの動作クロック切り
換え方法をも提供する。
【００２６】
【作用】本発明に係る第１の情報処理装置によれば、ク
ロック信号の切り換えに連動して、リセット手段はＣＰ
Ｕをリセット状態にし、ＣＰＵの内部ＰＬＬを初期化す
るため、クロック信号の切り換えに起因する誤同期によ
る誤動作を防ぐことができる。
ロック信号の切り換えに連動して、リセット手段はＣＰ
Ｕをリセット状態にし、ＣＰＵの内部ＰＬＬを初期化す
るため、クロック信号の切り換えに起因する誤同期によ
る誤動作を防ぐことができる。
【００２７】また、本発明に係る第２の情報処理装置に
よれば、ＣＰＵは、前記指示手段よりの指示に応じて、
その時点のＣＰＵのレジスタ内容をメモリに退避し、ク
ロック切り換えを示すコード情報をメモリに格納し、そ
の後、前記切り換え手段にクロック信号を切り換えを指
示し、リセット手段にリセット信号発生を指示する。
よれば、ＣＰＵは、前記指示手段よりの指示に応じて、
その時点のＣＰＵのレジスタ内容をメモリに退避し、ク
ロック切り換えを示すコード情報をメモリに格納し、そ
の後、前記切り換え手段にクロック信号を切り換えを指
示し、リセット手段にリセット信号発生を指示する。
【００２８】したがい、クロック信号の切り換えに連動
して、ＣＰＵはリセット状態になり、ＣＰＵの内部ＰＬ
Ｌは初期化されるため、クロック信号の切り換えに起因
する誤同期による誤動作を防ぐことができる。
して、ＣＰＵはリセット状態になり、ＣＰＵの内部ＰＬ
Ｌは初期化されるため、クロック信号の切り換えに起因
する誤同期による誤動作を防ぐことができる。
【００２９】また、リセット後に、メモリからコード情
報を読み出し、リセットの要因がクロック切り換え指示
であることを識別し、メモリに退避してあったレジスタ
内容を回復するため、クロック切り換え前と同じ状態に
復帰することができる。
報を読み出し、リセットの要因がクロック切り換え指示
であることを識別し、メモリに退避してあったレジスタ
内容を回復するため、クロック切り換え前と同じ状態に
復帰することができる。
【００３０】また、本第２の情報処理装置においては、
前記ＣＰＵに備えた第２の処理手段を、ＣＰＵをシャッ
トダウン状態とする手段とすれば、通常のシャットダウ
ン後の復帰処理を、本第２の情報処理装置におけるクロ
ック切り換えのための復帰処理に利用することができ
る。
前記ＣＰＵに備えた第２の処理手段を、ＣＰＵをシャッ
トダウン状態とする手段とすれば、通常のシャットダウ
ン後の復帰処理を、本第２の情報処理装置におけるクロ
ック切り換えのための復帰処理に利用することができ
る。
【００３１】また、本第２の情報処理装置において、前
記ＣＰＵを備えた第１の処理手段が、コード情報を格納
するメモリを、電源切断時も電池によってバックアップ
することにより、電源立ち上げ時の誤動作を防ぐことが
できる。
記ＣＰＵを備えた第１の処理手段が、コード情報を格納
するメモリを、電源切断時も電池によってバックアップ
することにより、電源立ち上げ時の誤動作を防ぐことが
できる。
【００３２】また、前記第１および第２の情報処理装置
において、前記指示手段が、キーボードの特定の、１つ
または複数の組み合わせのキー入力に応じて、クロック
信号の切り換えを指示するようにすれば、使用者は、キ
ーボードよりクロックの切り換えを指示することがで
き、デップスイッチを切り換えるような、わづらわしさ
を解消でき、使い勝手が向上する。
において、前記指示手段が、キーボードの特定の、１つ
または複数の組み合わせのキー入力に応じて、クロック
信号の切り換えを指示するようにすれば、使用者は、キ
ーボードよりクロックの切り換えを指示することがで
き、デップスイッチを切り換えるような、わづらわしさ
を解消でき、使い勝手が向上する。
【００３３】また、本発明に係るクロック切り換え方法
によれば、ＣＰＵの状態をメモリに退避し、ＣＰＵの動
作クロック信号を切り換え、ＣＰＵをリセットし、リセ
ット後、ＣＰＵはメモリに退避した状態を読み込んで退
避前の状態に復帰することにより、クロック信号の切り
換えに起因する誤同期による誤動作を防ぎ、かつ、処理
を、一時、使用者が認識できない程度の時間中断するの
みで、クロックの切り換えを可能とする。
によれば、ＣＰＵの状態をメモリに退避し、ＣＰＵの動
作クロック信号を切り換え、ＣＰＵをリセットし、リセ
ット後、ＣＰＵはメモリに退避した状態を読み込んで退
避前の状態に復帰することにより、クロック信号の切り
換えに起因する誤同期による誤動作を防ぎ、かつ、処理
を、一時、使用者が認識できない程度の時間中断するの
みで、クロックの切り換えを可能とする。
【００３４】
【実施例】以下、本発明に係る情報処理装置の一実施例
について説明する。
について説明する。
【００３５】第１図に、本実施例に係る情報処理装置の
構成を示す。
構成を示す。
【００３６】図中、１はＣＰＵ、２はＣＰＵバス、３は
ＲＯＭ、４はメモリ、５は内容を電池でバックアップさ
れているＣＭＯＳメモリ、６はキーボード、７はキーボ
ードコントローラ、８はキーボード割込み信号、９は割
込みコントローラ、１０は割込み信号である。
ＲＯＭ、４はメモリ、５は内容を電池でバックアップさ
れているＣＭＯＳメモリ、６はキーボード、７はキーボ
ードコントローラ、８はキーボード割込み信号、９は割
込みコントローラ、１０は割込み信号である。
【００３７】次に、クロック、リセット関係の構成を述
べると、１１は水晶発振器ａ、１２は水晶発振器ｂ、１
３はクロック切り換え回路、１４はクロック切り換え制
御部、１５はクロック切り換え信号、１６はクロック信
号である。
べると、１１は水晶発振器ａ、１２は水晶発振器ｂ、１
３はクロック切り換え回路、１４はクロック切り換え制
御部、１５はクロック切り換え信号、１６はクロック信
号である。
【００３８】また、１７はＣＰＵステータス信号、１８
はシャットダウン検出部、１９は電圧検出部、２０はシ
ャットダウンリセット信号、２１はパワーオンリセット
信号、２２はＣＰＵリセット信号である。
はシャットダウン検出部、１９は電圧検出部、２０はシ
ャットダウンリセット信号、２１はパワーオンリセット
信号、２２はＣＰＵリセット信号である。
【００３９】次に、本実施例に係る情報処理装置の動作
について説明する。
について説明する。
【００４０】最初に、ＣＰＵ１のクロックとして、水晶
発振器ａ１１側が選択されているとする。
発振器ａ１１側が選択されているとする。
【００４１】まず、本情報処理装置の使用者が、クロッ
クの切り換えを望む場合、キーボード６のキーを押下す
る。
クの切り換えを望む場合、キーボード６のキーを押下す
る。
【００４２】なお、クロック切り換えを指示するキーと
しては、通常は使わないような複数のキーの特殊な組合
せが良い。
しては、通常は使わないような複数のキーの特殊な組合
せが良い。
【００４３】キー押下は、キーボードコントローラ７、
キーボード割込み信号８、割込みコントローラ９、割込
み信号１０を介してＣＰＵ１に通知される。
キーボード割込み信号８、割込みコントローラ９、割込
み信号１０を介してＣＰＵ１に通知される。
【００４４】この割り込みを受け、ＣＰＵ１は、メモリ
４、またはＲＯＭ３に記憶されている割込み処理ルーチ
ンを実行する。
４、またはＲＯＭ３に記憶されている割込み処理ルーチ
ンを実行する。
【００４５】第２図に、割込み処理ルーチンの処理手順
を示す。
を示す。
【００４６】図示するように、まず、ＣＰＵ１は、キー
ボードコントローラ７から、どのキーが押下されたかを
読み出し、クロック切り換えを指定するキーか、どうか
を検出する（ステップ２００）。
ボードコントローラ７から、どのキーが押下されたかを
読み出し、クロック切り換えを指定するキーか、どうか
を検出する（ステップ２００）。
【００４７】もし、そうであれば、まずＣＰＵ１の各レ
ジスタの内容をメモリ４の、空き領域に退避する（ステ
ップ２０１）。また、キー入力割込みがあった時のプロ
グラムカウンタの値は、メモリ４内のスタック領域に退
避されているので、これを読み出し（ステップ２０２）
メモリ４に退避する（ステップ２０３）。
ジスタの内容をメモリ４の、空き領域に退避する（ステ
ップ２０１）。また、キー入力割込みがあった時のプロ
グラムカウンタの値は、メモリ４内のスタック領域に退
避されているので、これを読み出し（ステップ２０２）
メモリ４に退避する（ステップ２０３）。
【００４８】また、ＣＰＵ１は、ＣＭＯＳメモリ５にリ
セット要因を示すコードをリセットコードとして書き込
む（ステップ２０４）。
セット要因を示すコードをリセットコードとして書き込
む（ステップ２０４）。
【００４９】この場合、リセット要因は“クロック切り
換え”であり、ここでは、そのコードを、仮りに０ＢＨ
（ＨはＨｅｘの略で１６進数を表す）としておく。
換え”であり、ここでは、そのコードを、仮りに０ＢＨ
（ＨはＨｅｘの略で１６進数を表す）としておく。
【００５０】そして、最後にシャットダウンサイクルを
実行する（ステップ２０５）。
実行する（ステップ２０５）。
【００５１】シャットダウンとはＣＰＵ１の特定の状態
であり、回復不能なエラー状態を示す。これには、たと
えばスタックポインタのアンダーフローなどがある。
であり、回復不能なエラー状態を示す。これには、たと
えばスタックポインタのアンダーフローなどがある。
【００５２】逆にいえば、その状態をプログラム的に作
り出せば、シャットダウンサイクルを容易に発生させる
ことができる。
り出せば、シャットダウンサイクルを容易に発生させる
ことができる。
【００５３】シャットダウンサイクルにおいては、ＣＰ
Ｕ１はＣＰＵステータス信号１７を通じて外部にシャッ
トダウン状態であることを知らせる。
Ｕ１はＣＰＵステータス信号１７を通じて外部にシャッ
トダウン状態であることを知らせる。
【００５４】これを利用し、シャットダウン検出部１８
でＣＰＵステータス信号１７をデコードし、シャットダ
ウンリセット信号を２０を生成する。
でＣＰＵステータス信号１７をデコードし、シャットダ
ウンリセット信号を２０を生成する。
【００５５】シャットダウンリセット信号２０は、オア
ゲート２３を介してＣＰＵリセット信号を２２として、
ＣＰＵ１をリセットする。
ゲート２３を介してＣＰＵリセット信号を２２として、
ＣＰＵ１をリセットする。
【００５６】また、シャットダウンリセット信号２０
は、同時にクロック切り換え制御部１４に入力され、ク
ロック切り換え信号１５を反転し、ＣＰＵ１のクロック
源を水晶発振器ａ１１から水晶発振器ｂ１２へ、クロッ
ク切り換え回路１３によって切り換える。
は、同時にクロック切り換え制御部１４に入力され、ク
ロック切り換え信号１５を反転し、ＣＰＵ１のクロック
源を水晶発振器ａ１１から水晶発振器ｂ１２へ、クロッ
ク切り換え回路１３によって切り換える。
【００５７】なお、このときリセットされるのはＣＰＵ
１だけであり、他の部分には影響を与えることはない。
１だけであり、他の部分には影響を与えることはない。
【００５８】リセット終了後、ＣＰＵ１は、通常のリセ
ット時と同様に、ＲＯＭ３に記憶されている初期化プロ
グラムを実行する。
ット時と同様に、ＲＯＭ３に記憶されている初期化プロ
グラムを実行する。
【００５９】第３図に、初期化プログラムの流れを示
す。
す。
【００６０】図示するように、ＣＰＵ１は、まず、ＣＭ
ＯＳメモリ５から、リセットコードを読み出す（ステッ
プ３００）。コードが、クロック切り換えを示す０ＢＨ
であれば（ステップ３０１）、他の要因によるリセット
が発生した時に識別しないようＣＭＯＳメモリ５のリセ
ットコードを００Ｈに書き直す（ステップ３０２）。そ
してメモリ４に退避しておいたＣＰＵ１のレジスタ値を
読み出してレジスタにロードし（ステップ３０３）、ロ
ードしたプログラムカウンタ値にジャンプして（ステッ
プ３０４）、クロック切り換えを指示するキー入力があ
った時点の状態に戻る（ステップ３０５）。
ＯＳメモリ５から、リセットコードを読み出す（ステッ
プ３００）。コードが、クロック切り換えを示す０ＢＨ
であれば（ステップ３０１）、他の要因によるリセット
が発生した時に識別しないようＣＭＯＳメモリ５のリセ
ットコードを００Ｈに書き直す（ステップ３０２）。そ
してメモリ４に退避しておいたＣＰＵ１のレジスタ値を
読み出してレジスタにロードし（ステップ３０３）、ロ
ードしたプログラムカウンタ値にジャンプして（ステッ
プ３０４）、クロック切り換えを指示するキー入力があ
った時点の状態に戻る（ステップ３０５）。
【００６１】以上の処理は、短時間に行うことができる
ので、使用者には瞬時にクロックが切り換わったように
認識される。
ので、使用者には瞬時にクロックが切り換わったように
認識される。
【００６２】なお、リセットコードをメモリ４ではなく
ＣＭＯＳメモリ５に格納するのは、電源立ち上げ時のリ
セット時も、ＣＰＵ１は、このリセット要因を読み出す
が、メモリ４は電源投入直後は内容が不定であるため、
リセット要因を誤識別する可能性があるからである。
ＣＭＯＳメモリ５に格納するのは、電源立ち上げ時のリ
セット時も、ＣＰＵ１は、このリセット要因を読み出す
が、メモリ４は電源投入直後は内容が不定であるため、
リセット要因を誤識別する可能性があるからである。
【００６３】ここで、図４にクロック切り換え制御部１
４の回路構成を示す。本実施例では、クロック切り換え
制御部を、フリップフロップ２４で構成した例を示す。
４の回路構成を示す。本実施例では、クロック切り換え
制御部を、フリップフロップ２４で構成した例を示す。
【００６４】パワーオンリセット信号２１で、電源投入
時の初期値が決められたフリップフロップ２４は、ＣＰ
Ｕステータス信号１７から作られるシャットダウンリセ
ット信号２０が入力されるたびに、反転しクロック切り
換え信号１５が変化する。
時の初期値が決められたフリップフロップ２４は、ＣＰ
Ｕステータス信号１７から作られるシャットダウンリセ
ット信号２０が入力されるたびに、反転しクロック切り
換え信号１５が変化する。
【００６５】以上、述べたように、本実施例において
は、非常に簡単な回路と、クロック切り換えを指示する
キー入力で起動される処理と、リセット後の処理を追加
するだけで、容易にクロック切り換えを実現することが
できる。
は、非常に簡単な回路と、クロック切り換えを指示する
キー入力で起動される処理と、リセット後の処理を追加
するだけで、容易にクロック切り換えを実現することが
できる。
【００６６】なお、ＣＭＯＳメモリ５は、日付情報など
の保持に、シャットダウン検出部１８は、本来の回復不
能エラーからの復帰のためにそれぞれ必要であるので、
本実施例を実現するためのハードウェア追加は水晶発振
器ｂ１２、クロック切り換え回路１３、クロック切り換
え制御部１４のみでよい。
の保持に、シャットダウン検出部１８は、本来の回復不
能エラーからの復帰のためにそれぞれ必要であるので、
本実施例を実現するためのハードウェア追加は水晶発振
器ｂ１２、クロック切り換え回路１３、クロック切り換
え制御部１４のみでよい。
【００６７】なお、クロック切り換えを指示するのはキ
ーボードでなく専用のスイッチでも良いし、あるいはプ
ログラムからソフトウェア的に実現するようにしても良
い。
ーボードでなく専用のスイッチでも良いし、あるいはプ
ログラムからソフトウェア的に実現するようにしても良
い。
【００６８】また、リセットの方法はシャットダウンの
検出によらず、Ｉ／Ｏレジスタ形式としてＣＰＵ１が値
を書き込むようにしても良い。
検出によらず、Ｉ／Ｏレジスタ形式としてＣＰＵ１が値
を書き込むようにしても良い。
【００６９】また、第１図に示したように、水晶発振器
を１１と１２の二つを備えなくとも、一つの水晶発振器
から分周した２種のクロックを使用しても良い。
を１１と１２の二つを備えなくとも、一つの水晶発振器
から分周した２種のクロックを使用しても良い。
【００７０】また、クロック切り換え時にプログラムを
中断しても支障ない環境であれば、レジスタなどの退
避、回復処理を行わず、リセット後、再立上げするよう
にしても良い。
中断しても支障ない環境であれば、レジスタなどの退
避、回復処理を行わず、リセット後、再立上げするよう
にしても良い。
【００７１】以上、本実施例によれば、ＰＬＬを内蔵し
クロック周波数を変えると誤動作するようなＣＰＵで
も、リセットとレジスタの退避、回復処理を行うこと
で、使用者からはあたかも、単にクロックを切り換えた
かのように利用することができる。
クロック周波数を変えると誤動作するようなＣＰＵで
も、リセットとレジスタの退避、回復処理を行うこと
で、使用者からはあたかも、単にクロックを切り換えた
かのように利用することができる。
【００７２】これによって、従来のＣＰＵを対象に作成
された、従来の、ＣＰＵ動作クロックに依存するプログ
ラムを支障なく実行できる。
された、従来の、ＣＰＵ動作クロックに依存するプログ
ラムを支障なく実行できる。
【００７３】
【発明の効果】以上のように、本発明によれば、ＣＰＵ
の動作中に、支障なく、動作クロックを切り換えること
のできる情報処理装置を提供することができる。
の動作中に、支障なく、動作クロックを切り換えること
のできる情報処理装置を提供することができる。
【図１】本発明の一実施例に係る情報処理装置の構成を
示すブロック図。
示すブロック図。
【図２】クロック切り換え時の処理手順を示すフローチ
ャート。
ャート。
【図３】リセット後の処理手順を示すフローチャート。
【図４】クロック切り換え制御部１４の構成を示す回路
図。
図。
１ ＣＰＵ ３ ＲＯＭ ４ メモリ ５ ＣＭＯＳメモリ ６ キーボード １１ 水晶発振器ａ １２ 水晶発振器ｂ １３ クロック切り換え回路 １４ クロック切り換え制御部 １６ クロック信号 １７ ＣＰＵステータス信号 １８ シャットダウン検出器 ２０ シャットダウンリセット信号 ２２ ＣＰＵリセット信号
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/04 - 1/14
Claims (7)
- 【請求項１】記憶装置と、 割込み信号に応じて割込み種別に応じた処理を行う割込
み手段と、 周波数の異なる複数のクロック信号を発生するクロック
信号発生手段と、 前記割込み手段の指示に応じてクロック信号の切り換え
を指示する指示手段と、 クロックに同期して動作する処理装置へ前記指示手段か
らの指示に応じて選択的にクロックを入力するクロック
切り換え手段と、 前記割込み手段の指示に応じて前記処理装置をリセット
するリセット手段と、 前記リセット手段による前記処理装置のリセットに備
え、前記クロック信号の切り換えに連動してクロックが
切り換わる前に前記処理装置の状態を前記記憶装置に格
納する状態格納手段と、 を備えたことを特徹とする情報処理装置。 - 【請求項２】記憶装置と、 割込み信号に応じて割込み種別に応じた処理を行う割込
み手段と、 周波数の異なる複数のクロック信号を発生するクロック
信号発生手段と、 前記割込み手段の指示に応じてクロック信号の切り換え
を指示する指示手段と、 クロックに同期して動作する処理装置へ前記指示手段か
らの指示に応じて選択的にクロックを入力するクロック
切り換え手段と、 前記割込み手段の指示に応じて前記処理装置をリセット
するリセット手段と、 前記リセット手段により前記処理装置がリセットされ、
前記クロック信号の切り換えに連動してクロックが切り
換わった後に、前記記憶装置に格納してある前記処理装
置の状態を読み出し前記処理装置に設定する状態復元手
段と、 を備えたことを特微とする情報処理装置。 - 【請求項３】記憶装置と、 割込み信号に応じて割込み種別に応じた処理を行う割込
み手段と、 周波数の異なる複数のクロック信号を発生するクロック
信号発生手段と、 前記割込み手段の指示に応じてクロック信号の切り換え
を指示する指示手段と 、 クロックに同期して動作する処理装置ヘ前記指示手段か
らの指示に応じて選択的にクロックを入力するクロック
切り換え手段と、 前記割込み手段の指示に応じて前記処理装置をリセット
するリセット手段と、 前記リセット手段による前記処理装置のリセットに備
え、前記クロック信号の切り換えに連動してクロックが
切り換わる前に前記処理装置の状態を前記記憶装置に格
納する指示を前記処理装置に発する状態格納指示手段
と、 を備えたことを特徴とする情報処理装置。 - 【請求項４】記憶装置と、 割込み信号に応じて割込み種別に応じた処理を行う割込
み手段と、 周波数の異なる複数のクロック信号を発生するクロック
信号発生手段と、 前記割込み手段の指示に応じてクロック信号の切り換え
を指示する指示手段と、 クロックに同期して動作する処理装置へ前記指示手段か
らの指示に応じて選択的にクロックを入力するクロック
切り換え手段と、 前記割込み手段の指示に応じて前記処理装置をリセット
するリセット手段と、 前記リセット手段により前記処理装置がリセットされ、
前記クロック信号の切り換えに連動してクロックが切り
換わった後に前記記憶装置に格納してある前記処理装置
の状態を読み出し前記処理装置に設定する指示を、前記
処理装置に発する状態復元指示手段と、 を備えたことを特徴とする情報処理装置。 - 【請求項５】記憶装置と、 割込み信号に応じて割込み種別に応じた処理を行う割込
み手段と、 周波数の異なる複数のクロック信号を発生するクロック
信号発生手段と、 クロックに同期して動作する処理装置に入力するクロッ
クを前記割込み手段の指示に応じて切り換えるクロック
切り換え手段と、 前記割込み手段の指示に応じて前記処理装置をリセット
するリセット手段と、 前記リセット手段による前記処理装置のリセットに備
え、前記クロック信号の切り換えに連動してクロックが
切り換わる前に前記処理装置の状態を前記記憶装 置に格
納する状態格納手段と、 を備えたことを特徹とする情報処理装置。 - 【請求項６】記憶装置と、 クロックに同期して動作する処理装置と、 割込み信号に応じて割込み種別に応じた処理を行う割込
み手段と、 周波数の異なる複数のクロック信号を発生するクロック
信号発生手段と、 前記処理装置に入力するクロックを前記割込み手段の指
示に応じて切り換えるクロック切り換え手段と、 前記割込み手段の指示に応じて前記処理装置をリセット
するリセット手段と、 前記リセット手段により前記処理装置がリセットされ、
前記クロック信号の切り換えに連動してクロックが切り
換わった後に、前記記憶装置に格納してある前記処理装
置の状態を読み出し前記処理装置に設定する状態復元手
段と、 を備えたことを特微とする情報処理装置。 - 【請求項７】請求項１、２、３、４、５または６記載の
情報処理装置において、 前記クロック信号発生手段で発生する複数のクロックの
内、一つのクロックの周波数は、０（ゼロ）であること
を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9254892A JP2846876B2 (ja) | 1997-09-19 | 1997-09-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9254892A JP2846876B2 (ja) | 1997-09-19 | 1997-09-19 | 情報処理装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2180344A Division JP2732702B2 (ja) | 1990-07-06 | 1990-07-06 | 情報処理装置およびクロック切り換え方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074116A JPH1074116A (ja) | 1998-03-17 |
| JP2846876B2 true JP2846876B2 (ja) | 1999-01-13 |
Family
ID=17271300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9254892A Expired - Fee Related JP2846876B2 (ja) | 1997-09-19 | 1997-09-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2846876B2 (ja) |
-
1997
- 1997-09-19 JP JP9254892A patent/JP2846876B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1074116A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021983A (en) | Suspend/resume apparatus and method for reducing power consumption in battery powered computers | |
| KR100430768B1 (ko) | 전력 관리 구조에 사용하기 위한 내부 소스 클럭 발생 회로 | |
| US9740564B2 (en) | Information device storing data for system restoration | |
| US6647512B1 (en) | Method for restoring CMOS in a jumperless system | |
| KR0134146B1 (ko) | 컴퓨터 시스템에서 보호 모드로 코드를 실행중인 cpu의 상태 보존 및 복원 방법과 페이지 디렉토리 베이스 레지스터 값 평가 및 평가 값 검증 방법 | |
| KR100430468B1 (ko) | 운영체제의 초기화 및 재시작 방법 및 장치 | |
| US6154838A (en) | Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events | |
| JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| JPH077317B2 (ja) | システム再起動装置 | |
| JPH09237140A (ja) | コンピュータシステム | |
| WO2002003182A2 (en) | A method and apparatus for power management | |
| JP4689087B2 (ja) | 情報処理装置及び省電力移行制御方法 | |
| JPH10198469A (ja) | コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 | |
| JP4373595B2 (ja) | コンピュータシステム | |
| JP2846876B2 (ja) | 情報処理装置 | |
| JP2732702B2 (ja) | 情報処理装置およびクロック切り換え方法 | |
| JP3250268B2 (ja) | 情報処理装置 | |
| JPH0527875A (ja) | 電子機器 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JP3123856B2 (ja) | メモリバックアップ制御回路 | |
| JPH10289031A (ja) | コンピュータ | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JP2718700B2 (ja) | コンピュータ装置 | |
| JPH0612139A (ja) | パーソナルコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |