JPH10198469A - コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 - Google Patents
コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法Info
- Publication number
- JPH10198469A JPH10198469A JP9000221A JP22197A JPH10198469A JP H10198469 A JPH10198469 A JP H10198469A JP 9000221 A JP9000221 A JP 9000221A JP 22197 A JP22197 A JP 22197A JP H10198469 A JPH10198469 A JP H10198469A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- storage device
- contents
- computer system
- hibernation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】ハイバネーション処理を途中で中断できるよう
にし、ハイバネーション処理の完了を待たずに電源オフ
直前の作業状態を即座に復元する。 【解決手段】電源スイッチ１８１がオフされると、ＳＭ
ＩがＣＰＵ１１に発行されてハイバネーション処理が起
動される。ハイバネーション処理期間中には、メインメ
モリ１３の内容がメモリブロック単位でＨＤＤ１５にセ
ーブされる。メモリブロックはメインメモリ１３を複数
に分割した中の１つである。１メモリブロックのセーブ
が完了する度、キーボードコントローラ１７のキーバッ
ファがチェックされ、キー入力の有無が調べられる。キ
ー入力が検出されると、その時点でハイバネーション処
理は中断され、システムはＳＭＩ発生前の作業状態に復
元される。
にし、ハイバネーション処理の完了を待たずに電源オフ
直前の作業状態を即座に復元する。 【解決手段】電源スイッチ１８１がオフされると、ＳＭ
ＩがＣＰＵ１１に発行されてハイバネーション処理が起
動される。ハイバネーション処理期間中には、メインメ
モリ１３の内容がメモリブロック単位でＨＤＤ１５にセ
ーブされる。メモリブロックはメインメモリ１３を複数
に分割した中の１つである。１メモリブロックのセーブ
が完了する度、キーボードコントローラ１７のキーバッ
ファがチェックされ、キー入力の有無が調べられる。キ
ー入力が検出されると、その時点でハイバネーション処
理は中断され、システムはＳＭＩ発生前の作業状態に復
元される。
Description
【０００１】
【発明の属する技術分野】この発明は、電源オフ時にコ
ンピュータシステムの主メモリの内容をそのシステムの
２次記憶装置にセーブするハイバネーション機能を有す
るコンピュータシステムおよびそのハイバネーション制
御方法に関する。
ンピュータシステムの主メモリの内容をそのシステムの
２次記憶装置にセーブするハイバネーション機能を有す
るコンピュータシステムおよびそのハイバネーション制
御方法に関する。
【０００２】
【従来の技術】近年、携帯可能なノートブックタイプま
たはサブノートタイプのパーソナルコンピュータや、携
帯情報端末などのポケットコンピュータが種々開発され
ている。
たはサブノートタイプのパーソナルコンピュータや、携
帯情報端末などのポケットコンピュータが種々開発され
ている。
【０００３】この種のポータブルコンピュータは、バッ
テリ駆動可能な時間を延ばすために、コンピュータシス
テムの電力を節約するための種々のパワーセーブモード
が設けられている。サスペンドモードは、最も電力消費
の少ないパワーセーブモードの１つである。すなわち、
コンピュータシステムがサスペンドモードの時は、オペ
レーティングシステムやユーザプログラムなどの再スタ
ートに必要なシステムデータが記憶されている主メモリ
を除く、システム内の他のほとんどのデバイスはパワー
ダウンされる。
テリ駆動可能な時間を延ばすために、コンピュータシス
テムの電力を節約するための種々のパワーセーブモード
が設けられている。サスペンドモードは、最も電力消費
の少ないパワーセーブモードの１つである。すなわち、
コンピュータシステムがサスペンドモードの時は、オペ
レーティングシステムやユーザプログラムなどの再スタ
ートに必要なシステムデータが記憶されている主メモリ
を除く、システム内の他のほとんどのデバイスはパワー
ダウンされる。
【０００４】主メモリにセーブされるシステムデータ
は、コンピュータシステムがサスペンドモードに設定さ
れる直前のＣＰＵのステータスおよび各種周辺ＬＳＩの
ステータスである。また、この主メモリには、オペレー
ティングシステムおよびアプリケーションプログラムの
実行状態やそのアプリケーションプログラムによって作
成されたユーザデータも記憶されている。
は、コンピュータシステムがサスペンドモードに設定さ
れる直前のＣＰＵのステータスおよび各種周辺ＬＳＩの
ステータスである。また、この主メモリには、オペレー
ティングシステムおよびアプリケーションプログラムの
実行状態やそのアプリケーションプログラムによって作
成されたユーザデータも記憶されている。
【０００５】システムデータのセーブは、システムＢＩ
ＯＳ（基本入出力プログラム）に組み込まれたサスペン
ドルーチンによって実行される。システムＢＩＯＳはオ
ペレーティングシステムからの要求にしたがってシステ
ム内のハードウェアを制御するためのものであり、シス
テム内の各種ハードウェアデバイスを制御するデバイス
ドライバ群を含んでいる。システムＢＩＯＳのサスペン
ドルーチンは、システム電源オフ時に起動され、ＣＰＵ
のレジスタおよび各種周辺ＬＳＩのステータスをメモリ
にセーブした後、システムをパワーオフする。
ＯＳ（基本入出力プログラム）に組み込まれたサスペン
ドルーチンによって実行される。システムＢＩＯＳはオ
ペレーティングシステムからの要求にしたがってシステ
ム内のハードウェアを制御するためのものであり、シス
テム内の各種ハードウェアデバイスを制御するデバイス
ドライバ群を含んでいる。システムＢＩＯＳのサスペン
ドルーチンは、システム電源オフ時に起動され、ＣＰＵ
のレジスタおよび各種周辺ＬＳＩのステータスをメモリ
にセーブした後、システムをパワーオフする。
【０００６】主メモリへの電源供給は、システムがパワ
ーオフの期間中ずっとバッテリによって維持される。こ
のため、システムのステータスおよびユーザデータは消
失されることなく、サスペンド前の作業状態にシステム
を戻すことができる。
ーオフの期間中ずっとバッテリによって維持される。こ
のため、システムのステータスおよびユーザデータは消
失されることなく、サスペンド前の作業状態にシステム
を戻すことができる。
【０００７】ところが、もしシステムがサスペンドモー
ド状態の時にバッテリの容量が低下されると、主メモリ
内のデータは消失される。この場合、サスペンド前の状
態にシステムを戻すことができ無くなるばかりか、主メ
モリに展開されているユーザデータも消失されてしま
う。
ド状態の時にバッテリの容量が低下されると、主メモリ
内のデータは消失される。この場合、サスペンド前の状
態にシステムを戻すことができ無くなるばかりか、主メ
モリに展開されているユーザデータも消失されてしま
う。
【０００８】そこで、最近では、サスペンドモードに代
わる新たなパワーセーブモードとして、ハイバネーショ
ンが使用され始めている。ハイバネーションは、システ
ム電源のオフ時に主メモリの内容をハードディスクにセ
ーブした後にシステム内のすべてのデバイスをパワーダ
ウンさせるモードであり、サスペンドよりも、電力消費
を低減できる。
わる新たなパワーセーブモードとして、ハイバネーショ
ンが使用され始めている。ハイバネーションは、システ
ム電源のオフ時に主メモリの内容をハードディスクにセ
ーブした後にシステム内のすべてのデバイスをパワーダ
ウンさせるモードであり、サスペンドよりも、電力消費
を低減できる。
【０００９】近年のオペレーティングシステムおよびア
プリケーションプログラムの機能向上に伴い、コンピュ
ータシステムに主メモリとして実装されるメモリ容量は
増大する一途にある。主メモリの記憶容量が増えると、
その分、主メモリの内容をハードディスクにセーブする
のに要する時間も増大する。このため、ハイバネーショ
ン機能を有するシステムでは、ハイバネーション処理に
要する時間、つまりユーザが電源スイッチをオフしてか
らシステムが実際にパワーオフされるまでの時間が増大
する傾向にある。
プリケーションプログラムの機能向上に伴い、コンピュ
ータシステムに主メモリとして実装されるメモリ容量は
増大する一途にある。主メモリの記憶容量が増えると、
その分、主メモリの内容をハードディスクにセーブする
のに要する時間も増大する。このため、ハイバネーショ
ン機能を有するシステムでは、ハイバネーション処理に
要する時間、つまりユーザが電源スイッチをオフしてか
らシステムが実際にパワーオフされるまでの時間が増大
する傾向にある。
【００１０】しかし、従来のハイバネーション機能は、
ユーザによる電源オフ操作などに応じてハイバネーショ
ン処理が一旦開始されてしまうと、そのハイバネーショ
ン処理が完了してシステムがパワーオフされた後に再び
ユーザがシステムを電源オンしない限り、電源オフ直前
の作業状態にシステムを復元することはできなかった。
ユーザによる電源オフ操作などに応じてハイバネーショ
ン処理が一旦開始されてしまうと、そのハイバネーショ
ン処理が完了してシステムがパワーオフされた後に再び
ユーザがシステムを電源オンしない限り、電源オフ直前
の作業状態にシステムを復元することはできなかった。
【００１１】このため、ユーザは、例えば誤って電源オ
フした場合や、ハイバネーション処理中に再度作業を継
続して行いたいという要求が発生したときであっても、
ハイバネーション処理が完了するまでの比較的長い時
間、その作業の再開が待たされるという問題があった。
フした場合や、ハイバネーション処理中に再度作業を継
続して行いたいという要求が発生したときであっても、
ハイバネーション処理が完了するまでの比較的長い時
間、その作業の再開が待たされるという問題があった。
【００１２】
【発明が解決しようとする課題】上述したように、ハイ
バネーション機能を持つ従来のコンピュータシステムで
は、ハイバネーション処理が一旦開始されてしまうと、
そのハイバネーション処理が完了してシステムがパワー
オフされた後に再びユーザがシステムを電源オンしない
限り、電源オフ直前の作業状態にシステムを復元するこ
とはできない。このため、ハイバネーション処理中に再
度作業を継続して行いたいという要求が発生したときで
あっても、ハイバネーション処理が完了するまでの比較
的長い時間、その作業の再開が待たされるという問題が
あった。
バネーション機能を持つ従来のコンピュータシステムで
は、ハイバネーション処理が一旦開始されてしまうと、
そのハイバネーション処理が完了してシステムがパワー
オフされた後に再びユーザがシステムを電源オンしない
限り、電源オフ直前の作業状態にシステムを復元するこ
とはできない。このため、ハイバネーション処理中に再
度作業を継続して行いたいという要求が発生したときで
あっても、ハイバネーション処理が完了するまでの比較
的長い時間、その作業の再開が待たされるという問題が
あった。
【００１３】この発明はこのような点に鑑みてなされた
ものであり、ハイバネーション処理が一旦開始されてし
まった後においても必要に応じて元の作業状態を即座に
復元することができるコンピュータシステムおよびその
システムにおけるハイバネーション制御方法を提供する
ことを目的とする。
ものであり、ハイバネーション処理が一旦開始されてし
まった後においても必要に応じて元の作業状態を即座に
復元することができるコンピュータシステムおよびその
システムにおけるハイバネーション制御方法を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】この発明は、電源オフ時
にコンピュータシステムの主メモリの内容をそのシステ
ムの２次記憶装置にセーブするハイバネーション機能を
有するコンピュータシステムにおいて、前記主メモリの
内容を前記２次記憶装置にセーブする手段と、前記主メ
モリの内容を前記２次記憶装置にセーブしている期間
中、ユーザからの入力イベントの有無を検出する入力イ
ベント検出手段と、この入力イベント検出手段によって
所定の入力イベントが検出されたとき、前記主メモリの
内容を前記２次記憶装置にセーブする処理を中断して前
記コンピュータシステムをその電源オフ前の作業状態に
復元する手段とを具備することを特徴とする。
にコンピュータシステムの主メモリの内容をそのシステ
ムの２次記憶装置にセーブするハイバネーション機能を
有するコンピュータシステムにおいて、前記主メモリの
内容を前記２次記憶装置にセーブする手段と、前記主メ
モリの内容を前記２次記憶装置にセーブしている期間
中、ユーザからの入力イベントの有無を検出する入力イ
ベント検出手段と、この入力イベント検出手段によって
所定の入力イベントが検出されたとき、前記主メモリの
内容を前記２次記憶装置にセーブする処理を中断して前
記コンピュータシステムをその電源オフ前の作業状態に
復元する手段とを具備することを特徴とする。
【００１５】このコンピュータシステムにおいては、主
メモリの内容をハードディスク装置などの２次記憶装置
にセーブしている期間中において、ユーザからのキー入
力や表示パネルの開閉操作などの所定の入力イベントが
有るか否かの検出が行われる。主メモリの内容をハード
ディスク装置などの２次記憶装置にセーブしている期間
中に所定の入力イベントが検出されると、その時点で、
主メモリの内容を２次記憶装置にセーブする処理が中断
され、コンピュータシステムはその電源オフ前の作業状
態に復元される。このため、ユーザによる電源オフ操作
などによりハイバネーション処理が開始された後におい
ても、ユーザは、キー入力などを行うことにより、ハイ
バネーション処理の完了を待つことなく、即座に作業を
再開することが可能となる。
メモリの内容をハードディスク装置などの２次記憶装置
にセーブしている期間中において、ユーザからのキー入
力や表示パネルの開閉操作などの所定の入力イベントが
有るか否かの検出が行われる。主メモリの内容をハード
ディスク装置などの２次記憶装置にセーブしている期間
中に所定の入力イベントが検出されると、その時点で、
主メモリの内容を２次記憶装置にセーブする処理が中断
され、コンピュータシステムはその電源オフ前の作業状
態に復元される。このため、ユーザによる電源オフ操作
などによりハイバネーション処理が開始された後におい
ても、ユーザは、キー入力などを行うことにより、ハイ
バネーション処理の完了を待つことなく、即座に作業を
再開することが可能となる。
【００１６】また、主メモリの内容を２次記憶装置にセ
ーブしている期間中に入力イベントの有無を検出するた
めの方法としては、主メモリを複数のブロックに分割し
て、ブロック単位で主メモリの内容を複数回に分けて２
次記憶装置に転送し、そして、１ブロック分の転送が完
了する度に、ユーザからの入力イベントの有無をチェッ
クすることによって実現することが好ましい。これによ
り、例えばキーボードコントローラのキーコードバッフ
ァをリードするといったポーリングによるハードウェア
ステータスのチェックをハイバネーション処理中に定期
的に行うことが可能となり、ハードウェア割り込みなど
を用いることなく、ハイバネーション処理期間中におけ
るイベント入力の有無を効率よく調べることができる。
ーブしている期間中に入力イベントの有無を検出するた
めの方法としては、主メモリを複数のブロックに分割し
て、ブロック単位で主メモリの内容を複数回に分けて２
次記憶装置に転送し、そして、１ブロック分の転送が完
了する度に、ユーザからの入力イベントの有無をチェッ
クすることによって実現することが好ましい。これによ
り、例えばキーボードコントローラのキーコードバッフ
ァをリードするといったポーリングによるハードウェア
ステータスのチェックをハイバネーション処理中に定期
的に行うことが可能となり、ハードウェア割り込みなど
を用いることなく、ハイバネーション処理期間中におけ
るイベント入力の有無を効率よく調べることができる。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。
実施形態を説明する。
【００１８】図１には、この発明の一実施形態に係わる
コンピュータシステムの構成が示されている。このコン
ピュータシステムは、ノートブックタイプまたはサブノ
ートタイプのポータブルパーソナルコンピュータであ
り、コンピュータ本体と、このコンピュータ本体に開閉
自在に取り付けられたＬＣＤパネルユニットとから構成
されている。コンピュータ本体のシステムボード上に
は、システムバス１０、ＣＰＵ１１、ＳＭＩ制御回路１
２、メインメモリ１３、ＢＩＯＳ−ＲＯＭ１４、磁気デ
ィスク装置（ＨＤＤ）１５、リアルタイムクロック（Ｒ
ＴＣ）１６、キーボードコントローラ（ＫＢＣ）１７、
電源コントローラ（ＰＳＣ）１８、ＶＧＡコントローラ
１９などが搭載されている。
コンピュータシステムの構成が示されている。このコン
ピュータシステムは、ノートブックタイプまたはサブノ
ートタイプのポータブルパーソナルコンピュータであ
り、コンピュータ本体と、このコンピュータ本体に開閉
自在に取り付けられたＬＣＤパネルユニットとから構成
されている。コンピュータ本体のシステムボード上に
は、システムバス１０、ＣＰＵ１１、ＳＭＩ制御回路１
２、メインメモリ１３、ＢＩＯＳ−ＲＯＭ１４、磁気デ
ィスク装置（ＨＤＤ）１５、リアルタイムクロック（Ｒ
ＴＣ）１６、キーボードコントローラ（ＫＢＣ）１７、
電源コントローラ（ＰＳＣ）１８、ＶＧＡコントローラ
１９などが搭載されている。
【００１９】ＣＰＵ１１は、このシステム全体の動作制
御およびデータ処理を実行する。このＣＰＵ１１として
は、システム管理割り込みＳＭＩ（ＳＭＩ；System M
anagement Interrupt ）をサポートするもの、例えば、
米インテル社により製造販売されているマイクロプロセ
ッサPentium が使用される。この場合、ＣＰＵ１１は、
次のようなシステム管理機能を持つ。
御およびデータ処理を実行する。このＣＰＵ１１として
は、システム管理割り込みＳＭＩ（ＳＭＩ；System M
anagement Interrupt ）をサポートするもの、例えば、
米インテル社により製造販売されているマイクロプロセ
ッサPentium が使用される。この場合、ＣＰＵ１１は、
次のようなシステム管理機能を持つ。
【００２０】すなわち、ＣＰＵ１１は、アプリケーショ
ンプログラムやオペレーティングシステム（ＯＳ）など
のプログラムを実行するための動作モードとしてリアル
モード、プロテクトモード、仮想８６モードを有する
他、システム管理モード（ＳＭＭ；System Management
mode）と称されるシステム管理機能を実現するための動
作モードを有している。
ンプログラムやオペレーティングシステム（ＯＳ）など
のプログラムを実行するための動作モードとしてリアル
モード、プロテクトモード、仮想８６モードを有する
他、システム管理モード（ＳＭＭ；System Management
mode）と称されるシステム管理機能を実現するための動
作モードを有している。
【００２１】リアルモードは、最大で１Ｍバイトのメモ
リ空間をアクセスできるモードであり、論理アドレスか
ら物理アドレスへの変換は、セグメントレジスタで表さ
れるベースアドレスからのオフセット値で物理アドレス
を決定するアドレス計算形式によって行われる。
リ空間をアクセスできるモードであり、論理アドレスか
ら物理アドレスへの変換は、セグメントレジスタで表さ
れるベースアドレスからのオフセット値で物理アドレス
を決定するアドレス計算形式によって行われる。
【００２２】一方、プロテクトモードは１タスク当たり
最大４Ｇバイトのメモリ空間をアクセスできるモードで
あり、ディスクプリタテーブルと称されるアドレスマッ
ピングテーブルを用いてリニアアドレスが決定される。
このリニアアドレスは、ページングによって最終的に物
理アドレスに変換される。
最大４Ｇバイトのメモリ空間をアクセスできるモードで
あり、ディスクプリタテーブルと称されるアドレスマッ
ピングテーブルを用いてリニアアドレスが決定される。
このリニアアドレスは、ページングによって最終的に物
理アドレスに変換される。
【００２３】このように、プロテクトモードとリアルモ
ードとでは、互いに異なるメモリアドレッシングが採用
されている。
ードとでは、互いに異なるメモリアドレッシングが採用
されている。
【００２４】システム管理モード（ＳＭＭ）は疑似リア
ルモードであり、このモードにおけるアドレス計算形式
はリアルモードのアドレス計算形式と同一であり、ディ
スクプリタテーブルは参照されず、ページングも実行さ
れない。しかし、ＳＭＭでは、プロテクトモードと同様
に、１Ｍバイトを越えるメモリ空間をアクセスすること
ができる。
ルモードであり、このモードにおけるアドレス計算形式
はリアルモードのアドレス計算形式と同一であり、ディ
スクプリタテーブルは参照されず、ページングも実行さ
れない。しかし、ＳＭＭでは、プロテクトモードと同様
に、１Ｍバイトを越えるメモリ空間をアクセスすること
ができる。
【００２５】システム管理割込み（ＳＭＩ；System Man
agement Interrupt ）がＣＰＵ１１に発行された時、Ｃ
ＰＵ１１の動作モードは、その時の動作モードであるリ
アルモード、プロテクトモード、または仮想８６モード
から、ＳＭＭにスイッチされる。ＳＭＩによってＳＭＭ
にスイッチした時、ＣＰＵ１１はその時のＣＰＵレジス
タの内容であるＣＰＵステータスをＳＭＲＡＭ１３Ａに
セーブする。また、ＳＭＭにおいて復帰命令（ＲＳＭ命
令）が実行されると、ＣＰＵ１１はＳＭＲＡＭ１３Ａか
らＣＰＵレジスタにＣＰＵステータスをリストアし、Ｓ
ＭＩ発生前の動作モードに復帰する。本実施形態におい
ては、ＳＭＭにおいて、ハイバネーションルーチンなど
のシステム管理プログラムが実行される。このハイバネ
ーションルーチンは、主メモリ１３およびＶＲＡＭ１９
１の内容を、ＨＤＤ１５の記憶エリアに予め確保されて
いるハイバネーションエリアにセーブした後にシステム
をパワーオフさせるためのものであり、システム電源オ
フに起因するＳＭＩ、つまり、電源スイッチ１８１の押
下、またはＬＣＤパネルユニットが閉じられたことに起
因して発生されるＳＭＩに応答して実行される。
agement Interrupt ）がＣＰＵ１１に発行された時、Ｃ
ＰＵ１１の動作モードは、その時の動作モードであるリ
アルモード、プロテクトモード、または仮想８６モード
から、ＳＭＭにスイッチされる。ＳＭＩによってＳＭＭ
にスイッチした時、ＣＰＵ１１はその時のＣＰＵレジス
タの内容であるＣＰＵステータスをＳＭＲＡＭ１３Ａに
セーブする。また、ＳＭＭにおいて復帰命令（ＲＳＭ命
令）が実行されると、ＣＰＵ１１はＳＭＲＡＭ１３Ａか
らＣＰＵレジスタにＣＰＵステータスをリストアし、Ｓ
ＭＩ発生前の動作モードに復帰する。本実施形態におい
ては、ＳＭＭにおいて、ハイバネーションルーチンなど
のシステム管理プログラムが実行される。このハイバネ
ーションルーチンは、主メモリ１３およびＶＲＡＭ１９
１の内容を、ＨＤＤ１５の記憶エリアに予め確保されて
いるハイバネーションエリアにセーブした後にシステム
をパワーオフさせるためのものであり、システム電源オ
フに起因するＳＭＩ、つまり、電源スイッチ１８１の押
下、またはＬＣＤパネルユニットが閉じられたことに起
因して発生されるＳＭＩに応答して実行される。
【００２６】ＳＭＩはマスク不能割込みＮＭＩの一種で
あるが、通常のＮＭＩやマスク可能割込みＩＮＴＲより
も優先度の高い、最優先度の割り込みである。このＳＭ
Ｉを発行することによって、システム管理プログラム
を、実行中のアプリケーションプログラムやオペレーテ
ィングシステムの環境に依存せずに起動することができ
る。
あるが、通常のＮＭＩやマスク可能割込みＩＮＴＲより
も優先度の高い、最優先度の割り込みである。このＳＭ
Ｉを発行することによって、システム管理プログラム
を、実行中のアプリケーションプログラムやオペレーテ
ィングシステムの環境に依存せずに起動することができ
る。
【００２７】ＳＭＩ制御回路１２は、ＳＭＩ発生制御の
ためのハードウェアであり、図示のように、ハイバネー
ション処理を起動するためのＳＭＩ発生回路１２１、他
の要因によるＳＭＩ発生回路１２２，１２３、ＳＭＩス
テータスレジスタ１２４、ＯＲ回路１２５を備えてい
る。
ためのハードウェアであり、図示のように、ハイバネー
ション処理を起動するためのＳＭＩ発生回路１２１、他
の要因によるＳＭＩ発生回路１２２，１２３、ＳＭＩス
テータスレジスタ１２４、ＯＲ回路１２５を備えてい
る。
【００２８】ＳＭＩ発生回路１２１は、電源コントロー
ラ１８を介して電源スイッチ１８１の押下、またはパネ
ル開閉検出スイッチ１８２によってＬＣＤパネルユニッ
トが閉じられたことが通知された時、ハイバネーション
処理を起動するためのＳＭＩ信号を発生する。他の要因
によるＳＭＩ発生回路１２２，１２３は、例えば、ソフ
トウェアＳＭＩ、グローバルスタンバイＳＭＩ、ローカ
ルスタンバイＳＭＩ、外部入力ＳＭＩなどを発生する。
ラ１８を介して電源スイッチ１８１の押下、またはパネ
ル開閉検出スイッチ１８２によってＬＣＤパネルユニッ
トが閉じられたことが通知された時、ハイバネーション
処理を起動するためのＳＭＩ信号を発生する。他の要因
によるＳＭＩ発生回路１２２，１２３は、例えば、ソフ
トウェアＳＭＩ、グローバルスタンバイＳＭＩ、ローカ
ルスタンバイＳＭＩ、外部入力ＳＭＩなどを発生する。
【００２９】ＯＲ回路１２５は、ＳＭＩ発生回路１２
１，１２２，１２３のいずれかがＳＭＩ信号を発生した
時、そのＳＭＩ信号をＣＰＵ１１に供給する。これらＳ
ＭＩ発生回路１２１，１２２，１２３の各々は、ＣＰＵ
１１がＳＭＭを抜けるまでＳＭＩ信号をアクティブステ
ートに維持し続ける。このため、あるＳＭＩ信号に対す
るＳＭＩ処理中に他のＳＭＩ信号が発生された時は、Ｃ
ＰＵ１１は最初のＳＭＩ信号に対応するＳＭＭを抜けた
後に、ＳＭＩ処理中に発生したＳＭＩ信号によって再び
ＳＭＭに移行する。
１，１２２，１２３のいずれかがＳＭＩ信号を発生した
時、そのＳＭＩ信号をＣＰＵ１１に供給する。これらＳ
ＭＩ発生回路１２１，１２２，１２３の各々は、ＣＰＵ
１１がＳＭＭを抜けるまでＳＭＩ信号をアクティブステ
ートに維持し続ける。このため、あるＳＭＩ信号に対す
るＳＭＩ処理中に他のＳＭＩ信号が発生された時は、Ｃ
ＰＵ１１は最初のＳＭＩ信号に対応するＳＭＭを抜けた
後に、ＳＭＩ処理中に発生したＳＭＩ信号によって再び
ＳＭＭに移行する。
【００３０】ＳＭＩステータスレジスタ１２４は、ＳＭ
Ｉ発生要因を示すステータスデータを保持するためのも
のであり、ＳＭＩ発生回路１２１，１２２，１２３それ
ぞれの出力を保持する。
Ｉ発生要因を示すステータスデータを保持するためのも
のであり、ＳＭＩ発生回路１２１，１２２，１２３それ
ぞれの出力を保持する。
【００３１】メインメモリ１３はこのシステムの主記憶
として使用されるものであり、オペレーティングシステ
ム、処理対象のアプリケーションプログラム、およびア
プリケーションプログラムによって作成されたユーザデ
ータ等が格納される。このメインメモリ１３はＤＲＡＭ
などの半導体メモリによって実現されている。ＳＭＲＡ
Ｍ（System Management RAM ）１３Ａは、メインメモリ
１３を構成する物理メモリの一部に割り当てられた記憶
空間であり、ＳＭＩ信号がＣＰＵ１１に入力された時だ
けメモリアドレスがマッピングされてアクセス可能とな
る。ここで、ＳＭＲＡＭがマッピングされるアドレス範
囲は固定ではなく、ＳＭＢＡＳＥと称されるレジスタに
よって４Ｇバイト空間の任意の場所に変更することが可
能である。ＳＭＢＡＳＥレジスタは、ＳＭＭ中でないと
アクセスできない。
として使用されるものであり、オペレーティングシステ
ム、処理対象のアプリケーションプログラム、およびア
プリケーションプログラムによって作成されたユーザデ
ータ等が格納される。このメインメモリ１３はＤＲＡＭ
などの半導体メモリによって実現されている。ＳＭＲＡ
Ｍ（System Management RAM ）１３Ａは、メインメモリ
１３を構成する物理メモリの一部に割り当てられた記憶
空間であり、ＳＭＩ信号がＣＰＵ１１に入力された時だ
けメモリアドレスがマッピングされてアクセス可能とな
る。ここで、ＳＭＲＡＭがマッピングされるアドレス範
囲は固定ではなく、ＳＭＢＡＳＥと称されるレジスタに
よって４Ｇバイト空間の任意の場所に変更することが可
能である。ＳＭＢＡＳＥレジスタは、ＳＭＭ中でないと
アクセスできない。
【００３２】ＣＰＵ１１がＳＭＭに移行する時には、Ｃ
ＰＵステータス、つまりＳＭＩが発生された時のＣＰＵ
１１のレジスタ等が、ＳＭＲＡＭ１３Ａにスタック形式
でセーブされる。このＳＭＲＡＭ１３Ａには、ＢＩＯＳ
−ＲＯＭ１４のシステム管理プログラムを呼び出すため
の命令が格納されている。この命令は、ＣＰＵ１１がＳ
ＭＭに入った時に最初に実行される命令であり、この命
令実行によってシステム管理プログラムに制御が移る。
ＰＵステータス、つまりＳＭＩが発生された時のＣＰＵ
１１のレジスタ等が、ＳＭＲＡＭ１３Ａにスタック形式
でセーブされる。このＳＭＲＡＭ１３Ａには、ＢＩＯＳ
−ＲＯＭ１４のシステム管理プログラムを呼び出すため
の命令が格納されている。この命令は、ＣＰＵ１１がＳ
ＭＭに入った時に最初に実行される命令であり、この命
令実行によってシステム管理プログラムに制御が移る。
【００３３】ＢＩＯＳ−ＲＯＭ１４は、システムＢＩＯ
Ｓ（Basic I/O System）を記憶するためのものであり、
プログラム書き替えが可能なようにフラッシュメモリに
よって構成されている。システムＢＩＯＳは、このシス
テム内の各種ハードウェアをアクセスするファンクショ
ン実行ルーチンを体系化したものであり、リアルモード
で動作するように構成されている。
Ｓ（Basic I/O System）を記憶するためのものであり、
プログラム書き替えが可能なようにフラッシュメモリに
よって構成されている。システムＢＩＯＳは、このシス
テム内の各種ハードウェアをアクセスするファンクショ
ン実行ルーチンを体系化したものであり、リアルモード
で動作するように構成されている。
【００３４】このシステムＢＩＯＳには、システムのパ
ワーオン時に実行されるＩＲＴルーチンと、各種ハード
ウェア制御のためのＢＩＯＳドライバ群が含まれてい
る。各ＢＩＯＳドライバは、ハードウェア制御のための
複数の機能をオペレーティングシステムやアプリケーシ
ョンプログラムに提供するためにそれら機能に対応する
複数のファンクション実行ルーチン群を含んでいる。
ワーオン時に実行されるＩＲＴルーチンと、各種ハード
ウェア制御のためのＢＩＯＳドライバ群が含まれてい
る。各ＢＩＯＳドライバは、ハードウェア制御のための
複数の機能をオペレーティングシステムやアプリケーシ
ョンプログラムに提供するためにそれら機能に対応する
複数のファンクション実行ルーチン群を含んでいる。
【００３５】また、ＢＩＯＳ−ＲＯＭ１４には、ＳＭＩ
ハンドラおよび前述のハイバネーションルーチンなど、
ＳＭＭの中で実行されるシステム管理プログラムも格納
されている。ＳＭＩハンドラは、ＳＭＩの発生要因に応
じて各種ＳＭＩサービスルーチンを起動するためのもの
であり、電源オフ操作に起因するＳＭＩが発生した場合
にはハイバネーションルーチンを起動し、他の要因によ
るＳＭＩが発生した場合にはその要因に対応するＳＭＩ
サービスルーチンを起動する。
ハンドラおよび前述のハイバネーションルーチンなど、
ＳＭＭの中で実行されるシステム管理プログラムも格納
されている。ＳＭＩハンドラは、ＳＭＩの発生要因に応
じて各種ＳＭＩサービスルーチンを起動するためのもの
であり、電源オフ操作に起因するＳＭＩが発生した場合
にはハイバネーションルーチンを起動し、他の要因によ
るＳＭＩが発生した場合にはその要因に対応するＳＭＩ
サービスルーチンを起動する。
【００３６】ＨＤＤ１５はこのシステムの２次記憶装置
として使用されるものであり、その記憶エリアの一部に
は図示のようにハイバネーションエリアとハイバネーシ
ョン完了フラグ設定エリアが確保される。ハイバネーシ
ョンエリアとハイバネーション完了フラグ設定エリアは
ＩＲＴによるＨＤＤ１５の初期化およびテスト時にシス
テムＢＩＯＳによって確保され、ハイバネーションエリ
アとハイバネーション完了フラグ設定エリアを除く他の
記憶領域がＯＳに解放される。
として使用されるものであり、その記憶エリアの一部に
は図示のようにハイバネーションエリアとハイバネーシ
ョン完了フラグ設定エリアが確保される。ハイバネーシ
ョンエリアとハイバネーション完了フラグ設定エリアは
ＩＲＴによるＨＤＤ１５の初期化およびテスト時にシス
テムＢＩＯＳによって確保され、ハイバネーションエリ
アとハイバネーション完了フラグ設定エリアを除く他の
記憶領域がＯＳに解放される。
【００３７】ＲＴＣ１６は時計モジュールであり、独自
の電池によりバックアップされたＣＭＯＳメモリ１６１
を有している。ＣＭＯＳメモリ１６１には、パワーアッ
プモードとしてブートモードとレジュームモードを選択
するための情報などを含むシステムコンフィグレーショ
ン情報と、ハイバネーション完了フラグなどが設定され
る。ブートモードはシステムがパワーオンされたときに
オペレーティングシステムを立ち上げるためのブートス
トラップ処理を起動するモードであり、またレジューム
モードは電源オフ時にハイバネーション処理を実行し、
システムがパワーオンされたときにＨＤＤにセーブされ
ている内容を元のメモリおよびＣＰＵなどにリストアす
るモードである。
の電池によりバックアップされたＣＭＯＳメモリ１６１
を有している。ＣＭＯＳメモリ１６１には、パワーアッ
プモードとしてブートモードとレジュームモードを選択
するための情報などを含むシステムコンフィグレーショ
ン情報と、ハイバネーション完了フラグなどが設定され
る。ブートモードはシステムがパワーオンされたときに
オペレーティングシステムを立ち上げるためのブートス
トラップ処理を起動するモードであり、またレジューム
モードは電源オフ時にハイバネーション処理を実行し、
システムがパワーオンされたときにＨＤＤにセーブされ
ている内容を元のメモリおよびＣＰＵなどにリストアす
るモードである。
【００３８】キーボードコントローラ１７は、キーボー
ド１７１、およびポインティングスティックやマウスな
どのポインティングデバイス１７２を制御するためのも
のであり、押下キーに対応するキーコード、ポインティ
ングされた相対座標データ、マウスボタンのクリック操
作の状態などの情報をＣＰＵ１１に通知するためのキー
バッファを有している。
ド１７１、およびポインティングスティックやマウスな
どのポインティングデバイス１７２を制御するためのも
のであり、押下キーに対応するキーコード、ポインティ
ングされた相対座標データ、マウスボタンのクリック操
作の状態などの情報をＣＰＵ１１に通知するためのキー
バッファを有している。
【００３９】電源コントローラ１８は、このシステムの
電源オン／オフを制御するためのものであり、電源スイ
ッチ１８１がオンされたとき、またはパネル開閉スイッ
チ１８２によってＬＣＤパネルユニットが開かれたこと
が検出されたときに、ＡＣアダプタまたは内部バッテリ
からこのシステム内の各モジュールに対する動作電源を
生成してそれらに供給する。また、電源スイッチ１８１
がオフされたとき、またはパネル開閉スイッチ１８２に
よってＬＣＤパネルユニットが閉じられたことが検出さ
れたときは、電源コントローラ１８は、そのことをＳＭ
Ｉ発生回路１２１に通知した後、ＣＰＵ１１からのパワ
ーオフコマンドの発行を待ってシステム内の各モジュー
ルに対する動作電源の供給を停止する。
電源オン／オフを制御するためのものであり、電源スイ
ッチ１８１がオンされたとき、またはパネル開閉スイッ
チ１８２によってＬＣＤパネルユニットが開かれたこと
が検出されたときに、ＡＣアダプタまたは内部バッテリ
からこのシステム内の各モジュールに対する動作電源を
生成してそれらに供給する。また、電源スイッチ１８１
がオフされたとき、またはパネル開閉スイッチ１８２に
よってＬＣＤパネルユニットが閉じられたことが検出さ
れたときは、電源コントローラ１８は、そのことをＳＭ
Ｉ発生回路１２１に通知した後、ＣＰＵ１１からのパワ
ーオフコマンドの発行を待ってシステム内の各モジュー
ルに対する動作電源の供給を停止する。
【００４０】ＶＧＡコントローラ１９は、このシステム
のディスプレイモニタとして使用されるＬＣＤ１９２を
制御するためのものであり、ＶＲＡＭ１９１に描画され
た画面データをＬＣＤパネルユニット内のＬＣＤ１９２
に表示する。
のディスプレイモニタとして使用されるＬＣＤ１９２を
制御するためのものであり、ＶＲＡＭ１９１に描画され
た画面データをＬＣＤパネルユニット内のＬＣＤ１９２
に表示する。
【００４１】以下、この発明の特徴とするハイバネーシ
ョン処理について具体的に説明する。
ョン処理について具体的に説明する。
【００４２】まず、図２を参照して、ＳＭＩの発生から
ハイバネーションルーチンが起動されるまでの一連の動
作を説明する。
ハイバネーションルーチンが起動されるまでの一連の動
作を説明する。
【００４３】ユーザによって電源スイッチ１８１がオフ
されたり、またはユーザによってＬＣＤパネルユニット
が閉じられたことがパネル開閉スイッチ１８２によって
検知されると、電源コントローラ１８は電源オフ要因が
発生したことをＳＭＩ発生回路１２１に通知する。この
通知に応答して、ＳＭＩ発生回路１２１からＳＭＩ信号
が発生され、それがＣＰＵ１１に供給される。
されたり、またはユーザによってＬＣＤパネルユニット
が閉じられたことがパネル開閉スイッチ１８２によって
検知されると、電源コントローラ１８は電源オフ要因が
発生したことをＳＭＩ発生回路１２１に通知する。この
通知に応答して、ＳＭＩ発生回路１２１からＳＭＩ信号
が発生され、それがＣＰＵ１１に供給される。
【００４４】ＣＰＵ１１にＳＭＩ信号が入力されると、
ＣＰＵ１１は、その時の動作モードからＳＭＭにスイッ
チされる。ＳＭＭに入ると、ＣＰＵ１１は、まず、ＳＭ
ＲＡＭ１３Ａに所定のメモリアドレスをマッピングす
る。これにより、ＳＭＲＡＭ１３Ａがアクセス可能とな
る。
ＣＰＵ１１は、その時の動作モードからＳＭＭにスイッ
チされる。ＳＭＭに入ると、ＣＰＵ１１は、まず、ＳＭ
ＲＡＭ１３Ａに所定のメモリアドレスをマッピングす
る。これにより、ＳＭＲＡＭ１３Ａがアクセス可能とな
る。
【００４５】ＳＭＲＡＭ１３Ａには、ＣＰＵステート格
納エリア、ＣＰＵ以外の他のハードウェアに関するステ
ータスを格納するハードウェアステータス（ＨＷステー
タス）格納エリアなどが設けられており、またＢＩＯＳ
−ＲＯＭ１４のＳＭＩハンドラを割り込み先として指定
するジャンプコードがセットされている。前述したよう
に、ＢＩＯＳ−ＲＯＭ１４には、ＩＲＴルーチン、ＳＭ
Ｉハンドラ、ハイバネーションルーチン、および複数の
ＢＩＯＳドライバ群を含むシステムＢＩＯＳが格納され
ている。
納エリア、ＣＰＵ以外の他のハードウェアに関するステ
ータスを格納するハードウェアステータス（ＨＷステー
タス）格納エリアなどが設けられており、またＢＩＯＳ
−ＲＯＭ１４のＳＭＩハンドラを割り込み先として指定
するジャンプコードがセットされている。前述したよう
に、ＢＩＯＳ−ＲＯＭ１４には、ＩＲＴルーチン、ＳＭ
Ｉハンドラ、ハイバネーションルーチン、および複数の
ＢＩＯＳドライバ群を含むシステムＢＩＯＳが格納され
ている。
【００４６】次いで、ＣＰＵ１１は、ＳＭＩが入力され
た時のＣＰＵ１１の各種レジスタの内容であるＣＰＵス
テータス（または、コンテキストと称される）をＳＭＲ
ＡＭ１３ＡのＣＰＵステート格納エリアにスタック形式
でセーブする。そして、ＣＰＵ１１は、ＳＭＭのスター
トアドレスのコード、つまりＳＭＲＡＭ１３Ａにセット
されているジャンプコードをフェッチし、そのジャンプ
コードで指定されるＢＩＯＳ−ＲＯＭ１４のＳＭＩハン
ドラを実行する。ここまでの処理は、ＣＰＵ１１自体つ
まりＣＰＵ１１のマイクロプログラムによって実行され
るものである。
た時のＣＰＵ１１の各種レジスタの内容であるＣＰＵス
テータス（または、コンテキストと称される）をＳＭＲ
ＡＭ１３ＡのＣＰＵステート格納エリアにスタック形式
でセーブする。そして、ＣＰＵ１１は、ＳＭＭのスター
トアドレスのコード、つまりＳＭＲＡＭ１３Ａにセット
されているジャンプコードをフェッチし、そのジャンプ
コードで指定されるＢＩＯＳ−ＲＯＭ１４のＳＭＩハン
ドラを実行する。ここまでの処理は、ＣＰＵ１１自体つ
まりＣＰＵ１１のマイクロプログラムによって実行され
るものである。
【００４７】ジャンプコードの実行によって呼び出され
たＳＭＩハンドラは、どのような要因でＳＭＩが発生さ
れたかを決定するために、ＳＭＩ発生要因をチェックす
る。この処理では、ＳＭＩステータスレジスタ１２４に
セットされているＳＭＩステータス情報が参照される。
電源オフに起因するＳＭＩであれば、ＳＭＩハンドラ
は、ＢＩＯＳ−ＲＯＭ１４のハイバネーションルーチン
の実行をリクエストする。これにより、ハイバネーショ
ンルーチンがＳＭＭの中で実行される。
たＳＭＩハンドラは、どのような要因でＳＭＩが発生さ
れたかを決定するために、ＳＭＩ発生要因をチェックす
る。この処理では、ＳＭＩステータスレジスタ１２４に
セットされているＳＭＩステータス情報が参照される。
電源オフに起因するＳＭＩであれば、ＳＭＩハンドラ
は、ＢＩＯＳ−ＲＯＭ１４のハイバネーションルーチン
の実行をリクエストする。これにより、ハイバネーショ
ンルーチンがＳＭＭの中で実行される。
【００４８】次に、図３を参照して、ハイバネーション
ルーチンで実行されるハイバネーション処理の原理を説
明する。
ルーチンで実行されるハイバネーション処理の原理を説
明する。
【００４９】ハイバネーション処理では、ＳＭＲＡＭ１
３Ａを含むメインメモリ１３の内容とＶＲＡＭ１９１の
内容とがＨＤＤ１５のハイバネーションエリアにセーブ
されるが、この時、セーブ対象となる全メモリ空間は複
数のメモリブロックに分割され、それらブロック単位で
ＨＤＤ１５へのデータ転送が行われる。
３Ａを含むメインメモリ１３の内容とＶＲＡＭ１９１の
内容とがＨＤＤ１５のハイバネーションエリアにセーブ
されるが、この時、セーブ対象となる全メモリ空間は複
数のメモリブロックに分割され、それらブロック単位で
ＨＤＤ１５へのデータ転送が行われる。
【００５０】図３においては、説明を簡単にするため
に、セーブ対象となる全メモリ空間がメモリブロック＃
１からメモリブロック＃７の８個のメモリブロックに分
割されている場合が示されているが、実際には、ＨＤＤ
１５の１トラックに相当するデータサイズ単位で全メモ
リ空間がブロック分けされる。
に、セーブ対象となる全メモリ空間がメモリブロック＃
１からメモリブロック＃７の８個のメモリブロックに分
割されている場合が示されているが、実際には、ＨＤＤ
１５の１トラックに相当するデータサイズ単位で全メモ
リ空間がブロック分けされる。
【００５１】ＨＤＤ１５へのデータ転送処理は、メモリ
ブロック＃１からメモリブロック＃７の順番で実行され
る。１つのメモリブロックの転送が完了すると、次のメ
モリブロックのデータをＨＤＤ１５に転送する処理を開
始する前に、ハードウェアステータスのチェックが行わ
れる。このハードウェアステータスのチェックは、ユー
ザから所定の入力イベントがハイバネーション処理期間
中に発生されたか否かを検出するものである。
ブロック＃１からメモリブロック＃７の順番で実行され
る。１つのメモリブロックの転送が完了すると、次のメ
モリブロックのデータをＨＤＤ１５に転送する処理を開
始する前に、ハードウェアステータスのチェックが行わ
れる。このハードウェアステータスのチェックは、ユー
ザから所定の入力イベントがハイバネーション処理期間
中に発生されたか否かを検出するものである。
【００５２】所定の入力イベントの発生が検出されたと
きは、ハイバネーション処理はその時点で中断され、Ｃ
ＰＵ１１および他のハードウェアはすべてＳＭＩ発生前
の状態に復元され、割り込みもとのプログラムに制御が
戻される。入力イベントとしては、キーボード１７１か
らのキー入力、ポインティングデバイス１７２の操作、
ＬＣＤパネルユニットの開放などを利用できる。これら
は、それぞれキーボードコントローラ１７のキーバッフ
ァをリードしたり、電源コントローラ１８のステータス
レジスタをリードすることなどによって検知することが
できる。
きは、ハイバネーション処理はその時点で中断され、Ｃ
ＰＵ１１および他のハードウェアはすべてＳＭＩ発生前
の状態に復元され、割り込みもとのプログラムに制御が
戻される。入力イベントとしては、キーボード１７１か
らのキー入力、ポインティングデバイス１７２の操作、
ＬＣＤパネルユニットの開放などを利用できる。これら
は、それぞれキーボードコントローラ１７のキーバッフ
ァをリードしたり、電源コントローラ１８のステータス
レジスタをリードすることなどによって検知することが
できる。
【００５３】一方、入力イベントの発生が検出されるこ
となく、すべてのメモリブロックの転送が完了した場合
には、最後に、ハイバネーション完了フラグがＨＤＤ１
５のハイバネーション完了フラグ設定エリアにセットさ
れる。
となく、すべてのメモリブロックの転送が完了した場合
には、最後に、ハイバネーション完了フラグがＨＤＤ１
５のハイバネーション完了フラグ設定エリアにセットさ
れる。
【００５４】このように、ハイバネーション期間中に定
期的にハードウェアステータスをチェックすることによ
りユーザからの所定の入力イベントの有無を調べ、入力
イベントの発生が検出された時点でハイバネーション処
理を中断してシステムをＳＭＩ発生前の作業状態に復元
することにより、ユーザは、一旦ハイバネーション処理
が開始された後においても、キー入力などを行うことに
より、ハイバネーション処理の完了を待つことなく即座
にそれまでの作業を継続することが可能となる。
期的にハードウェアステータスをチェックすることによ
りユーザからの所定の入力イベントの有無を調べ、入力
イベントの発生が検出された時点でハイバネーション処
理を中断してシステムをＳＭＩ発生前の作業状態に復元
することにより、ユーザは、一旦ハイバネーション処理
が開始された後においても、キー入力などを行うことに
より、ハイバネーション処理の完了を待つことなく即座
にそれまでの作業を継続することが可能となる。
【００５５】次に、図４のフローチャートを参照して、
システムパワーオン時にＩＲＴルーチンによって実行さ
れるハイバネーションエリア確保処理について説明す
る。
システムパワーオン時にＩＲＴルーチンによって実行さ
れるハイバネーションエリア確保処理について説明す
る。
【００５６】ＩＲＴルーチンは、ブートモード環境下に
おいてシステムパワーオン時にそのブートストラップ処
理に先だって、システム内のメモリおよびハードウェア
についてのテストおよび初期化を実行する（ステップＳ
１０１，Ｓ１０２）。これらテストおよび初期化処理に
おいては、メインメモリ１３の物理サイズ、ＶＲＡＭ１
９１の物理サイズ、およびＨＤＤ１５の構成（ヘッド
数、シリンダ数、セクタ数）が調べられる。そして、メ
インメモリ１３とＶＲＡＭ１９１の合計メモリサイズに
相当するハイバネーションエリアが、ＨＤＤ１５上に確
保される（ステップＳ１０３）。
おいてシステムパワーオン時にそのブートストラップ処
理に先だって、システム内のメモリおよびハードウェア
についてのテストおよび初期化を実行する（ステップＳ
１０１，Ｓ１０２）。これらテストおよび初期化処理に
おいては、メインメモリ１３の物理サイズ、ＶＲＡＭ１
９１の物理サイズ、およびＨＤＤ１５の構成（ヘッド
数、シリンダ数、セクタ数）が調べられる。そして、メ
インメモリ１３とＶＲＡＭ１９１の合計メモリサイズに
相当するハイバネーションエリアが、ＨＤＤ１５上に確
保される（ステップＳ１０３）。
【００５７】この場合、実際には、ＨＤＤ１５の全記憶
サイズ（ヘッド数、シリンダ数、セクタ数によって決定
される）の中からメインメモリ１３とＶＲＡＭ１９１の
合計メモリサイズに相当するサイズがＨＤＤ１５の記憶
エリアの最後尾側にハイバネーションエリア（ハイバネ
ーション完了フラグエリアを含む）として確保され、そ
のハイバネーションエリアのサイズを差し引いた残りの
記憶エリア（ヘッド数、シリンダ数、セクタ数）がＨＤ
Ｄ１５の構成としてＯＳに通知される。これにより、ハ
イバネーションエリアはハイバネーションルーチンによ
って排他的に使用され、ＯＳによって使用されることは
ない。このことは、ハイバネーション処理の実行による
システムデータおよびユーザデータの破壊、およびハイ
バネーション処理でセーブされた内容の破壊を防止でき
ることを意味する。
サイズ（ヘッド数、シリンダ数、セクタ数によって決定
される）の中からメインメモリ１３とＶＲＡＭ１９１の
合計メモリサイズに相当するサイズがＨＤＤ１５の記憶
エリアの最後尾側にハイバネーションエリア（ハイバネ
ーション完了フラグエリアを含む）として確保され、そ
のハイバネーションエリアのサイズを差し引いた残りの
記憶エリア（ヘッド数、シリンダ数、セクタ数）がＨＤ
Ｄ１５の構成としてＯＳに通知される。これにより、ハ
イバネーションエリアはハイバネーションルーチンによ
って排他的に使用され、ＯＳによって使用されることは
ない。このことは、ハイバネーション処理の実行による
システムデータおよびユーザデータの破壊、およびハイ
バネーション処理でセーブされた内容の破壊を防止でき
ることを意味する。
【００５８】次に、図５のフローチャートを参照して、
電源オフに起因するＳＭＩの発生に応答して起動される
ハイバネーションルーチンの処理手順を説明する。
電源オフに起因するＳＭＩの発生に応答して起動される
ハイバネーションルーチンの処理手順を説明する。
【００５９】ハイバネーションルーチンは、まず、ＣＰ
ＵステートおよびハードウェアステートをＳＭＲＡＭ１
３Ａにセーブする（ステップＳ２０１）。この実施形態
では、前述したようにハイバネーションルーチンはＳＭ
Ｍの中で実行されるので、ＳＭＩ発生前のＣＰＵステー
トはＳＭＭへのスイッチ時にＳＭＲＡＭ１３Ａに既にセ
ーブされている。したがって、ステップＳ２０１では、
実際には、ハードウェアステートのセーブだけが行われ
る。
ＵステートおよびハードウェアステートをＳＭＲＡＭ１
３Ａにセーブする（ステップＳ２０１）。この実施形態
では、前述したようにハイバネーションルーチンはＳＭ
Ｍの中で実行されるので、ＳＭＩ発生前のＣＰＵステー
トはＳＭＭへのスイッチ時にＳＭＲＡＭ１３Ａに既にセ
ーブされている。したがって、ステップＳ２０１では、
実際には、ハードウェアステートのセーブだけが行われ
る。
【００６０】次に、ハイバネーションルーチンは、ハイ
バネーション処理の中断要因として予め決められている
ユーザからの入力イベント（キー入力、ＬＣＤパネルユ
ニットの開放）の発生の有無を調べるために、ポーリン
グによって該当する各ハードウェアのレジスタをリード
する（ステップＳ２０２）。そして、いずれかの入力イ
ベントが発生しているか否かを判断する（ステップＳ２
０３）。
バネーション処理の中断要因として予め決められている
ユーザからの入力イベント（キー入力、ＬＣＤパネルユ
ニットの開放）の発生の有無を調べるために、ポーリン
グによって該当する各ハードウェアのレジスタをリード
する（ステップＳ２０２）。そして、いずれかの入力イ
ベントが発生しているか否かを判断する（ステップＳ２
０３）。
【００６１】いずれの入力イベントも発生してない場合
には、ハイバネーションルーチンは、図３で説明したよ
うに、ＳＭＲＡＭ１３Ａを含むメインメモリ１３の内容
とＶＲＡＭ１９１の内容とを含むセーブ対象の全メモリ
空間を、メモリブロック単位（ＨＤＤ１５のトラック単
位）でＨＤＤ１５のハイバネーションエリアに転送する
（ステップＳ２０４）。１メモリブロック分の転送が完
了すると、全メモリブロック分の転送が完了したか否か
が調べられ（ステップＳ２０５）、完了してない場合に
は、完了するまでステップＳ２０２〜Ｓ２０４の処理が
繰り返し実行される。
には、ハイバネーションルーチンは、図３で説明したよ
うに、ＳＭＲＡＭ１３Ａを含むメインメモリ１３の内容
とＶＲＡＭ１９１の内容とを含むセーブ対象の全メモリ
空間を、メモリブロック単位（ＨＤＤ１５のトラック単
位）でＨＤＤ１５のハイバネーションエリアに転送する
（ステップＳ２０４）。１メモリブロック分の転送が完
了すると、全メモリブロック分の転送が完了したか否か
が調べられ（ステップＳ２０５）、完了してない場合に
は、完了するまでステップＳ２０２〜Ｓ２０４の処理が
繰り返し実行される。
【００６２】ステップＳ２０３において入力イベントの
発生が検出されると、ハイバネーションルーチンはハイ
バネーション中断処理を開始し、ＳＭＲＡＭ１３ＡのＣ
ＰＵステートおよびハードウェアステートをそれぞれＣ
ＰＵ１１のレジスタおよび該当するハードウェアのレジ
スタにリストアする（ステップＳ３０６）。そして、復
帰命令ＲＳＭが実行され、ＳＭＩによって割り込まれた
プログラムに制御が戻される。これにより、ＳＭＩ発生
前の動作環境が復元される。
発生が検出されると、ハイバネーションルーチンはハイ
バネーション中断処理を開始し、ＳＭＲＡＭ１３ＡのＣ
ＰＵステートおよびハードウェアステートをそれぞれＣ
ＰＵ１１のレジスタおよび該当するハードウェアのレジ
スタにリストアする（ステップＳ３０６）。そして、復
帰命令ＲＳＭが実行され、ＳＭＩによって割り込まれた
プログラムに制御が戻される。これにより、ＳＭＩ発生
前の動作環境が復元される。
【００６３】一方、入力イベントが発生せずに全てのメ
モリブロックの転送が完了した場合には、ハイバネーシ
ョンルーチンは、ハイバネーション完了フラグをＲＴＣ
１６のＣＭＯＳ１６１およびＨＤＤ１５にセットした後
（ステップＳ２０７，Ｓ２０８）、電源コントローラ１
８にパワーオフコマンドを送ってシステムをパワーオフ
させる（ステップＳ２０９）。
モリブロックの転送が完了した場合には、ハイバネーシ
ョンルーチンは、ハイバネーション完了フラグをＲＴＣ
１６のＣＭＯＳ１６１およびＨＤＤ１５にセットした後
（ステップＳ２０７，Ｓ２０８）、電源コントローラ１
８にパワーオフコマンドを送ってシステムをパワーオフ
させる（ステップＳ２０９）。
【００６４】次に、図６のフローチャートを参照して、
ハイバネーション処理でセーブされた内容を復元するレ
ジューム処理について説明する。
ハイバネーション処理でセーブされた内容を復元するレ
ジューム処理について説明する。
【００６５】システムがパワーオンされると、システム
ＢＩＯＳは、ＲＴＣ１６のＣＭＯＳ１６１の設定情報を
リードし（ステップＳ３０１）、現在のパワーアップモ
ードがレジュームモードとブートモードのどちらに設定
されているかを判断する（ステップＳ３０２）。レジュ
ームモードであれば、ＣＭＯＳ１６１にハイバネーショ
ン完了フラグがセットされているか否かが調べられる
（ステップＳ３０３）。パワーアップモードがブートモ
ードの場合、あるいはレジュームモードであってもＣＭ
ＯＳ１６１にハイバネーション完了フラグがセットされ
ていない場合には、図３のＩＲＴルーチンが実行された
後、０Ｓを起動するブートストラップ処理が実行される
（ステップＳ３０８）。
ＢＩＯＳは、ＲＴＣ１６のＣＭＯＳ１６１の設定情報を
リードし（ステップＳ３０１）、現在のパワーアップモ
ードがレジュームモードとブートモードのどちらに設定
されているかを判断する（ステップＳ３０２）。レジュ
ームモードであれば、ＣＭＯＳ１６１にハイバネーショ
ン完了フラグがセットされているか否かが調べられる
（ステップＳ３０３）。パワーアップモードがブートモ
ードの場合、あるいはレジュームモードであってもＣＭ
ＯＳ１６１にハイバネーション完了フラグがセットされ
ていない場合には、図３のＩＲＴルーチンが実行された
後、０Ｓを起動するブートストラップ処理が実行される
（ステップＳ３０８）。
【００６６】一方、ＣＭＯＳ１６１にハイバネーション
完了フラグがセットされていた場合には、ＨＤＤ１５の
ハイバネーション完了フラグエリアがリードされ、そこ
にハイバネーション完了フラグがセットされているか否
かが調べられる（ステップＳ３０４，Ｓ３０５）。ＨＤ
Ｄ１５にハイバネーション完了フラグがセットされてな
いということは、そのＨＤＤ１５のハイバネーションエ
リアの内容が無効であることを意味する。これは、例え
ば、ハイバネーション処理後の電源オフ中にＨＤＤ１５
が別のＨＤＤに交換されたことなどを意味する。この場
合、システムＢＩＯＳはエラーメッセージを画面表示し
た後（ステップＳ３０７）、そのメッセージに応答した
ユーザからの所定のキー入力操作などに応答してブート
ストラップ処理を起動する（ステップＳ３０８）。
完了フラグがセットされていた場合には、ＨＤＤ１５の
ハイバネーション完了フラグエリアがリードされ、そこ
にハイバネーション完了フラグがセットされているか否
かが調べられる（ステップＳ３０４，Ｓ３０５）。ＨＤ
Ｄ１５にハイバネーション完了フラグがセットされてな
いということは、そのＨＤＤ１５のハイバネーションエ
リアの内容が無効であることを意味する。これは、例え
ば、ハイバネーション処理後の電源オフ中にＨＤＤ１５
が別のＨＤＤに交換されたことなどを意味する。この場
合、システムＢＩＯＳはエラーメッセージを画面表示し
た後（ステップＳ３０７）、そのメッセージに応答した
ユーザからの所定のキー入力操作などに応答してブート
ストラップ処理を起動する（ステップＳ３０８）。
【００６７】ＨＤＤ１５にハイバネーション完了フラグ
がセットされている場合には、システムＢＩＯＳは、Ｈ
ＤＤ１５のハイバネーションエリアの内容をそれぞれＣ
ＰＵ１１、各種ハードウェア、メインメモリ１３、ＶＲ
ＡＭ１９１にリストアしてハイバネーション処理を起動
したＳＭＩ発生前の作業状態を復元し、ＳＭＩによって
割り込まれたプログラムに制御が戻される（ステップＳ
３０６）。
がセットされている場合には、システムＢＩＯＳは、Ｈ
ＤＤ１５のハイバネーションエリアの内容をそれぞれＣ
ＰＵ１１、各種ハードウェア、メインメモリ１３、ＶＲ
ＡＭ１９１にリストアしてハイバネーション処理を起動
したＳＭＩ発生前の作業状態を復元し、ＳＭＩによって
割り込まれたプログラムに制御が戻される（ステップＳ
３０６）。
【００６８】なお、この実施形態においては、ハイバネ
ーション処理の中断要因としてキーボード１７１からの
キー入力、ポインティングデバイス１７２の操作、ＬＣ
Ｄパネルユニットの開放操作を説明したが、例えば電源
スイッチ１８１の再押下などをハイバネーション中断要
因とすることもできる。また、キー入力の場合には、全
てのキーをハイバネーション中断要因の入力イベントと
したり、ある特定のキーだけをハイバネーション中断要
因の入力イベントとすることなどの応用が可能である。
ーション処理の中断要因としてキーボード１７１からの
キー入力、ポインティングデバイス１７２の操作、ＬＣ
Ｄパネルユニットの開放操作を説明したが、例えば電源
スイッチ１８１の再押下などをハイバネーション中断要
因とすることもできる。また、キー入力の場合には、全
てのキーをハイバネーション中断要因の入力イベントと
したり、ある特定のキーだけをハイバネーション中断要
因の入力イベントとすることなどの応用が可能である。
【００６９】
【発明の効果】以上説明したように、この発明によれ
ば、ハイバネーション処理が一旦開始されてしまった後
においても必要に応じてそのハイバネーション処理を中
断できるので、ユーザによる電源オフ操作などによりハ
イバネーション処理が開始された後においても、ユーザ
は、キー入力などを行うことにより、ハイバネーション
処理の完了を待つことなく、即座に作業を再開すること
が可能となる。
ば、ハイバネーション処理が一旦開始されてしまった後
においても必要に応じてそのハイバネーション処理を中
断できるので、ユーザによる電源オフ操作などによりハ
イバネーション処理が開始された後においても、ユーザ
は、キー入力などを行うことにより、ハイバネーション
処理の完了を待つことなく、即座に作業を再開すること
が可能となる。
【図１】この発明の一実施形態に係るコンピュータシス
テム全体の構成を示すブロック図。
テム全体の構成を示すブロック図。
【図２】同実施形態のシステムにおいてＳＭＩの発生か
らハイバネーションルーチンが起動されるまでの一連の
動作を説明するための図。
らハイバネーションルーチンが起動されるまでの一連の
動作を説明するための図。
【図３】同実施形態のシステムで使用されるハイバネー
ションルーチンによって実行されるハイバネーション処
理の原理を説明するための図。
ションルーチンによって実行されるハイバネーション処
理の原理を説明するための図。
【図４】同実施形態のシステムにおけるハイバネーショ
ンエリア確保処理の手順を示すフローチャート。
ンエリア確保処理の手順を示すフローチャート。
【図５】同実施形態のシステムにおけるハイバネーショ
ン処理の手順を示すフローチャート。
ン処理の手順を示すフローチャート。
【図６】同実施形態のシステムにおいてハイバネーショ
ン処理でセーブされた内容を復元するレジューム処理の
手順を示すフローチャート。
ン処理でセーブされた内容を復元するレジューム処理の
手順を示すフローチャート。
１１…ＣＰＵ、１２…ＳＭＩ制御回路、１３…メインメ
モリ、１３Ａ…ＳＭＲＡＭ、１４…ＢＩＯＳ−ＲＯＭ、
１５…ＨＤＤ、１６…ＲＴＣ、１７…キーボードコント
ローラ、１８…電源コントローラ、１９…ＶＧＡコント
ローラ、１６１…ＣＭＯＳメモリ、１９１…ＶＲＡＭ。
モリ、１３Ａ…ＳＭＲＡＭ、１４…ＢＩＯＳ−ＲＯＭ、
１５…ＨＤＤ、１６…ＲＴＣ、１７…キーボードコント
ローラ、１８…電源コントローラ、１９…ＶＧＡコント
ローラ、１６１…ＣＭＯＳメモリ、１９１…ＶＲＡＭ。
Claims (9)
- 【請求項１】 電源オフ時にコンピュータシステムの主
メモリの内容をそのシステムの２次記憶装置にセーブす
るハイバネーション機能を有するコンピュータシステム
において、 前記主メモリの内容を前記２次記憶装置にセーブする手
段と、 前記主メモリの内容を前記２次記憶装置にセーブしてい
る期間中、ユーザからの入力イベントの有無を検出する
入力イベント検出手段と、 この入力イベント検出手段によって所定の入力イベント
が検出されたとき、前記主メモリの内容を前記２次記憶
装置にセーブする処理を中断して前記コンピュータシス
テムをその電源オフ前の作業状態に復元する手段とを具
備することを特徴とするコンピュータシステム。 - 【請求項２】 前記主メモリの内容を前記２次記憶装置
にセーブする手段は、前記主メモリを複数のブロックに
分割し、ブロック単位で前記主メモリの内容を前記２次
記憶装置に転送する手段を含み、 前記入力イベント検出手段は、前記主メモリから前記２
次記憶装置に１ブロック分の転送が完了する度、ユーザ
からの入力イベントの有無をチェックすることを特徴と
する請求項１記載のコンピュータシステム。 - 【請求項３】 前記入力イベント検出手段は、前記主メ
モリの内容を前記２次記憶装置にセーブしている期間
中、ユーザからのキー入力の有無を前記入力イベントと
して検出することを特徴とする請求項１記載のコンピュ
ータシステム。 - 【請求項４】 前記入力イベント検出手段は、前記主メ
モリの内容を前記２次記憶装置にセーブしている期間
中、ユーザによるポインティングデバイスの操作の有無
を前記入力イベントとして検出することを特徴とする請
求項１記載のコンピュータシステム。 - 【請求項５】 前記入力イベント検出手段は、前記主メ
モリの内容を前記２次記憶装置にセーブしている期間
中、コンピュータ本体に開閉自在に設けられた表示パネ
ルの開閉操作の有無を前記入力イベントとして検出する
ことを特徴とする請求項１記載のコンピュータシステ
ム。 - 【請求項６】 電源オフ時にコンピュータシステムの主
メモリの内容をそのシステムの２次記憶装置にセーブす
るハイバネーション機能を有するコンピュータシステム
において、 前記コンピュータシステムのＣＰＵのステータスを前記
主メモリにセーブする手段と、 前記主メモリを複数のブロックに分割し、ブロック単位
で前記主メモリの内容を前記２次記憶装置に転送するこ
とにより、前記主メモリの内容を前記２次記憶装置にセ
ーブする手段と、 前記主メモリから前記２次記憶装置に１ブロック分の転
送が完了する度、ユーザからの入力イベントの有無をチ
ェックする入力イベント検出手段と、 この入力イベント検出手段によって所定の入力イベント
が検出されたとき、前記主メモリの内容を前記２次記憶
装置にセーブする処理を中断して前記コンピュータシス
テムをその電源オフ前の作業状態に復元するハイバネー
ション中断手段とを具備することを特徴とするコンピュ
ータシステム。 - 【請求項７】 前記ハイバネーション中断手段は、前記
主メモリにセーブされているＣＰＵステータスを前記Ｃ
ＰＵのレジスタにリストアする手段を含むことを特徴と
する請求項６記載のコンピュータシステム。 - 【請求項８】 コンピュータシステムの電源オフ時にそ
のコンピュータシステムの主メモリの内容をそのシステ
ムの２次記憶装置にセーブするハイバネーション制御方
法において、 前記主メモリの内容を前記２次記憶装置にセーブしてい
る期間中、ユーザからの入力イベントの有無を検出し、 所定の入力イベントが検出されたとき、前記主メモリの
内容を前記２次記憶装置にセーブする処理を中断して、
前記コンピュータシステムをその電源オフ前の作業状態
に復元することを特徴とするハイバネーション制御方
法。 - 【請求項９】 電源オフ時にコンピュータシステムの主
メモリの内容をそのシステムの２次記憶装置にセーブす
るハイバネーション制御方法において、 前記コンピュータシステムのＣＰＵのステータスを前記
主メモリにセーブし、 前記主メモリを複数のブロックに分割し、ブロック単位
で前記主メモリの内容を前記２次記憶装置に転送し、 前記主メモリから前記２次記憶装置に１ブロック分の転
送が完了する度、ユーザからの入力イベントの有無をチ
ェックし、 所定の入力イベントが検出されたとき、前記主メモリの
内容を前記２次記憶装置に転送する処理を中断して前記
コンピュータシステムをその電源オフ前の作業状態に復
元することを特徴とするハイバネーション制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00022197A JP3253881B2 (ja) | 1997-01-06 | 1997-01-06 | コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 |
| US08/943,124 US6154846A (en) | 1997-01-06 | 1997-10-03 | System for controlling a power saving mode in a computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00022197A JP3253881B2 (ja) | 1997-01-06 | 1997-01-06 | コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10198469A true JPH10198469A (ja) | 1998-07-31 |
| JP3253881B2 JP3253881B2 (ja) | 2002-02-04 |
Family
ID=11467918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00022197A Expired - Fee Related JP3253881B2 (ja) | 1997-01-06 | 1997-01-06 | コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6154846A (ja) |
| JP (1) | JP3253881B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003216264A (ja) * | 2002-01-10 | 2003-07-31 | Internatl Business Mach Corp <Ibm> | コンピュータ、制御方法、及びプログラム |
| JP2010165130A (ja) * | 2009-01-14 | 2010-07-29 | Kyocera Corp | 端末装置、その制御方法およびプログラム |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3266560B2 (ja) * | 1998-01-07 | 2002-03-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理システム及びその制御方法 |
| JP4371466B2 (ja) * | 1999-04-15 | 2009-11-25 | 株式会社東芝 | コンピュータシステム及びそのｉ／ｏ装置の制御方法 |
| US20030191973A1 (en) * | 2002-04-04 | 2003-10-09 | Johnson Carolynn Rae | Temporary user suspension of automatic shutdown |
| US20040103345A1 (en) * | 2002-11-21 | 2004-05-27 | Dunstan Robert A. | Method, apparatus and system for ensuring reliable power down of a personal computer |
| US7664970B2 (en) * | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
| US20060143485A1 (en) * | 2004-12-28 | 2006-06-29 | Alon Naveh | Techniques to manage power for a mobile device |
| JP4585249B2 (ja) * | 2004-07-28 | 2010-11-24 | 株式会社東芝 | 情報処理装置 |
| JP4436219B2 (ja) | 2004-09-10 | 2010-03-24 | 富士通株式会社 | 情報処理装置及び電源制御方法 |
| CN100383687C (zh) * | 2005-02-23 | 2008-04-23 | 冠捷科技（北京）有限公司 | 节电控制器 |
| US20060200691A1 (en) * | 2005-03-05 | 2006-09-07 | Takashi Yomo | Cancellation of initiation of hibernation process |
| JP2008071066A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 情報処理装置及び復帰制御方法 |
| JP5446439B2 (ja) * | 2008-07-24 | 2014-03-19 | 富士通株式会社 | 通信制御装置、データ保全システム、通信制御方法、およびプログラム |
| TW201009581A (en) * | 2008-08-26 | 2010-03-01 | Asustek Comp Inc | Method and system for protecting data |
| JP5899878B2 (ja) * | 2011-12-02 | 2016-04-06 | 株式会社リコー | 情報処理装置、制御方法およびプログラム |
| JP6201298B2 (ja) * | 2012-11-14 | 2017-09-27 | オムロン株式会社 | コントローラおよびプログラム |
| US9702910B2 (en) | 2013-08-26 | 2017-07-11 | Micropac Industries, Inc. | Power controller |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01279312A (ja) * | 1988-04-30 | 1989-11-09 | Toshiba Corp | コンピュータシステム |
| JP2779813B2 (ja) * | 1988-09-06 | 1998-07-23 | セイコーエプソン株式会社 | コンピューター |
| JP2986048B2 (ja) * | 1994-04-26 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システムに装着可能な拡張デバイス、拡張デバイスの制御方法及び拡張デバイスを有するコンピュータ・システムの制御方法 |
| US5551043A (en) * | 1994-09-07 | 1996-08-27 | International Business Machines Corporation | Standby checkpoint to prevent data loss |
| KR0174483B1 (ko) * | 1994-12-22 | 1999-04-01 | 윤종용 | 키신호 입력에 의한 작업 복구가 가능한 컴퓨터 시스템 및 그 제어방법 |
| JP2988866B2 (ja) * | 1996-02-29 | 1999-12-13 | 株式会社東芝 | コンピュータシステム |
| US5784628A (en) * | 1996-03-12 | 1998-07-21 | Microsoft Corporation | Method and system for controlling power consumption in a computer system |
-
1997
- 1997-01-06 JP JP00022197A patent/JP3253881B2/ja not_active Expired - Fee Related
- 1997-10-03 US US08/943,124 patent/US6154846A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003216264A (ja) * | 2002-01-10 | 2003-07-31 | Internatl Business Mach Corp <Ibm> | コンピュータ、制御方法、及びプログラム |
| JP2010165130A (ja) * | 2009-01-14 | 2010-07-29 | Kyocera Corp | 端末装置、その制御方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3253881B2 (ja) | 2002-02-04 |
| US6154846A (en) | 2000-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3253881B2 (ja) | コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 | |
| US5754798A (en) | Computer system with function for controlling system configuration and power supply status data | |
| US5845134A (en) | Suspend/resume control method and system | |
| US6393584B1 (en) | Method and system for efficiently saving the operating state of a data processing system | |
| US6243831B1 (en) | Computer system with power loss protection mechanism | |
| EP1137987B1 (en) | Initializing and restarting operating systems | |
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| EP0636981A1 (en) | Information processing system | |
| JPH04362717A (ja) | システム再起動装置 | |
| US7360045B2 (en) | System and method for backing up data from a quiesced storage device | |
| PL193918B1 (pl) | Sposób sterowania systemem obsługi informacji i system obsługi informacji | |
| JPH07200112A (ja) | 情報処理システム | |
| US6681336B1 (en) | System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process | |
| JPH11194846A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
| EP0636979B1 (en) | Information processing system | |
| JP3102455B2 (ja) | 情報処理システム | |
| JP2974577B2 (ja) | コンピュータシステム | |
| US20040199697A1 (en) | Mobile computer and base station | |
| JP3238097B2 (ja) | コンピュータシステムおよびそのシステムにおけるデータセーブ制御方法 | |
| JPH0944418A (ja) | 情報処理システム及びその制御方法 | |
| US6282645B1 (en) | Computer system for reading/writing system configuration using I/O instruction | |
| JP2001005661A (ja) | コンピュータシステムおよびそのｃｐｕ性能制御方法 | |
| JPH06180668A (ja) | コンピュータシステム | |
| US6766461B1 (en) | Status switching method of an information apparatus to ensure an operating status when the apparatus is liable to receive vibration or shock | |
| JP3961669B2 (ja) | コンピュータシステムおよびデータ転送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |