JP2001005661A - コンピュータシステムおよびそのcpu性能制御方法 - Google Patents

コンピュータシステムおよびそのcpu性能制御方法

Info

Publication number
JP2001005661A
JP2001005661A JP11173015A JP17301599A JP2001005661A JP 2001005661 A JP2001005661 A JP 2001005661A JP 11173015 A JP11173015 A JP 11173015A JP 17301599 A JP17301599 A JP 17301599A JP 2001005661 A JP2001005661 A JP 2001005661A
Authority
JP
Japan
Prior art keywords
cpu
performance
computer system
processing
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11173015A
Other languages
English (en)
Other versions
JP3943764B2 (ja
Inventor
Mayumi Maeda
真弓 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17301599A priority Critical patent/JP3943764B2/ja
Priority to US09/595,931 priority patent/US6681336B1/en
Publication of JP2001005661A publication Critical patent/JP2001005661A/ja
Application granted granted Critical
Publication of JP3943764B2 publication Critical patent/JP3943764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】CPU性能の切り替えが可能なシステムの動作
の信頼性の向上およびシステム起動処理の高速化を図
る。 【解決手段】システムBIOSは、CMOSメモリ20
に設定されているユーザ指定のCPU性能とは無関係
に、POST処理の中でCPU速度制御回路152を用
いてCPU11の性能を最高性能に設定する。CPU1
1はOSのブート処理が終了するまでは、最高性能で動
作する。OSのブート処理が終了すると、システムBI
OSはCPU速度制御回路152を用いてCPU11の
性能をCMOSメモリ20に設定されているユーザ指定
の性能に戻す。このように、ユーザからの指定に関わら
ず、OSのブート処理が終わる迄は最高のCPU性能で
動作させることにより、CPU性能の切り替えが可能な
システムの動作の信頼性の向上およびシステム起動処理
の高速化を図ることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はバッテリ駆動可能な
パーソナルコンピュータなどのコンピュータシステムに
関し、特にCPU性能を切り替えることがコンピュータ
システムおよびそのコンピュータシステムにおけるCP
U性能制御方法に関する。
【0002】
【従来の技術】近年、携行が容易でバッテリにより動作
可能なラップトップタイプまたはノートブックタイプの
パーソナルコンピュータ(PC)が種々開発されてい
る。この種のPCに於いては、CPUの高性能化が進め
られており、これによってユーザは快適な使用環境を容
易に手にすることが可能になってきている。
【0003】ところが、CPUの高性能化に伴い、CP
Uの消費電力も大きくなり、これによりPC全体の電力
消費量の増大およびバッテリ動作時間の低下などの問題
が生じている。
【0004】そこで、最近では、CPU処理速度を制御
することによってCPU性能を必要に応じて切り替える
技術が開発されている。CPU性能は、例えば所定の周
期でCPUを間欠動作させたり、あるいはそのCPUの
動作周波数や電圧を切り替えることなどによって、最高
性能レベルから最低性能レベルまでの複数のレベルの内
の1つに設定することができる。どのレベルの性能を使
用するかは、ユーザの指定またはその他予め定義されて
いる要因によって決定される。
【0005】通常は、ユーザがBIOSセットアップや
専用の省電力ユーティリティを用いてCPU性能を指定
するのが一般的である。指定されたCPU性能のレベル
はシステム設定情報としてシステム内に保存されるの
で、一旦CPU性能のレベルが指定された後は、CPU
は常にその指定されたCPU性能で動作する。
【0006】
【発明が解決しようとする課題】しかし、例えばユーザ
がバッテリ動作時間の延長等の目的で、最高ではないC
PU性能を指定して作業している状態でシステムをシャ
ットダウン/スタンバイした場合には、次のシステム起
動処理の時点からCPUはその指定された低性能のレベ
ルで動作してしまう。これは、電源を投入してからオペ
レーティングシステムのブートストラップシーケンスが
終了するまでに要する処理時間を無用に長引かせる大き
な要因となる。システム起動処理のみならず、シャット
ダウン/スタンバイ処理についても同様にして多くの時
間が必要とされる。
【0007】また、システム起動処理中にCPUが低性
能で動作した後に、ユーザの指定またはその他予め定義
されている要因によってCPU性能が最高性能に切り替
えられた場合には、オペレーティングシステムやドライ
バによってはその正常動作が保証できなくなる危険があ
る。これは、オペレーティングシステムやドライバの多
くは、デバイスの応答待ちなどに必要な絶対時間をソフ
トウェアループカウンタを使用してソフトウェア的に得
ているからである。
【0008】すなわち、オペレーティングシステムやド
ライバは、ある特定の命令をN回繰り返し実行するのに
要する時間をシステム起動処理時に算出および登録し、
実際にデバイスをアクセスする場合には、その登録情報
を用いて、デバイスの応答待ち時間に必要な命令の繰り
返し実回数を決定する。したがって、もしCPU性能が
システム起動処理時の例えば2倍に高速化されてしまう
と、ある特定の命令を同じ回数だけ繰り返し実行した場
合であっても、実際の待ち時間は期待値の半分になって
しまう。デバイスを正常動作させるためには、少なくと
も、そのデバイスによって規定された待ち時間以上の待
ち時間を保証する必要がある。よって、最高でないCP
U性能によってシステム起動処理が実行されてしまった
場合には、もし後にCPU性能がユーザの指定や他の予
め決められた要因によって上昇されると、デバイス動作
に支障を来たし、場合によっては命令やデータを正しく
読み込むことが出来ないなどの重大なエラーが発生す
る。
【0009】本発明は上述の事情に鑑みてなされたもの
であり、CPU性能の切り替えが可能なシステムの動作
の信頼性の向上およびシステム起動処理の高速化を図る
ことが可能なコンピュータシステムおよびそのCPU性
能制御方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、CPUと、前記CPUの処理速度を制御
するCPU速度制御手段と、コンピュータシステムの起
動処理の期間中は、前記CPU速度制御手段を用いて前
記CPUをその最高性能で動作させるシステム制御手段
とを具備することを特徴とする。
【0011】このコンピュータシステムにおいては、ハ
ードウェアチェックのためのいわゆるPOST処理やオ
ペレーティングシステムのブートストラップシーケンス
といったコンピュータシステムの起動処理の期間中は、
CPUを最高性能で動作させているので、たとえコンピ
ュータシステムの起動処理後にユーザの指定またはその
他予め定義されている要因によってCPU性能が切り替
えられても、それによって、CPU性能がシステム起動
期間中よりも低下されることはあっても、上昇されるこ
とはない。このため、前述したようなソフトウェアルー
プカウンタがオペレーティングシステムやドライバによ
って使用された場合でも、デバイスによって規定された
待ち時間以上の待ち時間を常に得ることが可能となる。
デバイスは、そのデバイスが要する待ち時間以上の待ち
時間が保証されさえすれば、正常に動作する。よって、
システムの動作の信頼性の向上およびシステム起動処理
の高速化を図ることが可能となる。
【0012】また、コンピュータシステムの起動処理が
終了したことが検出された時点で、CPUの性能をユー
ザによって指定されたCPU性能に合わせることによ
り、コンピュータシステムの低消費電力化も実現でき
る。
【0013】また、コンピュータシステムの起動処理が
終了したか否かの検出方法としては、予めブートストラ
ップシーケンスの最後の方にロードされることが経験的
に判明している特定のプログラムなどがオペレーティン
グシステムのブートストラップシーケンス処理によって
ロードされるまでをコンピュータシステムの起動処理の
期間として判断することや、ループカウンタを使用する
ことが判明しているドライバなどが特定のハードウェア
をアクセスするまでを、コンピュータシステムの起動処
理の期間として判断すること、などによって実現するこ
とが好ましい。
【0014】また、コンピュータシステムの起動処理期
間中にCPUの温度上昇やACアダプタ電源の取り外し
などに起因する警告イベントの発生によって、CPU性
能を最高性能に維持することができなかった場合には、
動作するオペレーティングシステムの種類によっては、
以降のCPU性能を上昇させるためのCPU性能切り替
え処理の実行については禁止することが好ましい。これ
により、システム動作の信頼性を維持することができ
る。また、コンピュータシステムの起動処理期間中にお
いては、緊急性が必要とされるCPU温度の上昇につい
てのみ警告イベントとして扱い、警告イベントの発生要
因がACアダプタ電源の取り外しであった場合には、コ
ンピュータシステムの起動処理が終了するまではCPU
性能を最高性能に維持できるように、CPU性能低下手
段によるCPU性能低下処理の実行を禁止することが好
ましい。
【0015】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【0016】図1には、本発明の一実施例に係わるコン
ピュータシステムの構成が示されている。このコンピュ
ータシステムはバッテリ駆動可能なノートブックタイプ
のパーソナルコンピュータ(PC)であり、ACアダプ
タ181を介して外部電源が供給されている場合にはそ
の外部電源によって動作すると共に、バッテリ182の
充電が行われる。一方、モバイル環境で使用される場合
など、PC本体にACアダプタ181が接続されてない
状態においては、PCはバッテリ182からの電源によ
って動作する。
【0017】このPC本体には、図示のように、プロセ
ッサバス1、PCIバス2、ISAバス3、CPU1
1、ホスト−PCIブリッジ12、主メモリ13、表示
コントローラ14、PCI−ISAブリッジ15、I/
Oコントローラ16、BIOS−ROM17、電源コン
トローラ18、キーボードコントローラ(KBC)1
9、CMOSメモリ20などが設けられている。
【0018】CPU11はPC11全体の動作を制御す
るためのものであり、BIOS−ROM17のシステム
BIOS、主メモリ13にロードされるオペレーティン
グシステム及び他のプログラムを実行する。本実施形態
のシステムにおいては、CPU11の性能(処理速度)
を多段階(複数レベル)で制御することができる。CP
U性能の制御には、後述する“CPUスロットリング機
能”または“ガイザビル(GEYSEVILLE)機
能”が使用される。使用するCPU性能のレベルはユー
ザ指定または予め定義された他の要因によって決定され
るが、本実施形態のシステムにおいては、システム起動
処理期間中は、ユーザ指定または予め定義された他の要
因によって決定されたレベルには関係なく、CPU11
を最高性能で動作させるというシステム性能制御が行わ
れる。このシステム性能制御の具体的な方法は、以降の
説明で明らかにする。
【0019】また、図1のCPU11は、次のようなシ
ステム管理機能を備えている。すなわち、CPU11
は、アプリケーションプログラムやOSなどのプログラ
ムを実行するためのリアルモード、プロテクトモード、
仮想86モードの他、システム管理モード(SMM;S
ystem Management mode)と称さ
れるシステム管理プログラムを実行するための動作モー
ドを有している。
【0020】リアルモードは、最大で1Mバイトのメモ
リ空間をアクセスできるモードであり、セグメントレジ
スタで表されるベースアドレスからのオフセット値で物
理アドレスが決定される。プロテクトモードは1タスク
当たり最大6Tバイトのメモリ空間をアクセスできるモ
ードであり、ディスクプリタテーブルと称されるアドレ
スマッピングテーブルを用いてリニアアドレスが決定さ
れる。このリニアアドレスレスは、ページングによって
最終的に物理アドレスに変換される。仮想86モード
は、リアルモードで動作するように構成されたプログラ
ムをプロテクトモードで動作させるためのモードであ
り、リアルモードのプログラムはプロテクトモードにお
ける1つのタスクとして扱われる。
【0021】システム管理モード(SMM)は疑似リア
ルモードであり、このモードでは、ディスクプリタテー
ブルは参照されず、ページングも実行されない。システ
ム管理割込み(SMI;System Management Inter
rupt)がCPU11に発行された時、CPU11の動作
モードは、リアルモード、プロテクトモード、または仮
想86モードから、SMMにスイッチされる。SMMで
は、システム管理プログラムが実行される。
【0022】SMIはマスク不能割込みNMIの一種で
あるが、通常のNMIやマスク可能割込みINTRより
も優先度の高い、最優先度の割り込みである。このSM
Iを発行することによって、システム管理プログラムと
して用意された種々のSMIサービスルーチンを、実行
中のアプリケーションプログラムやOS環境に依存せず
に起動することができる。
【0023】ホスト−PCIブリッジ12は、CPUバ
ス1PCIバス2を双方向で接続するブリッジ装置であ
り、ここには主メモリ13をアクセス制御するためのメ
モリコントロール機能も内蔵されている。
【0024】主メモリ13は、オペレーティングシステ
ム、処理対象のアプリケーションプログラム/ユーティ
リティ、およびアプリケーションプログラム/ユーティ
レティによって作成されたユーザデータ等を格納する。
CPU11がSMMに移行する時には、CPUステータ
ス、つまりSMIが発生された時のCPU11のレジス
タ等が、主メモリ13の所定のアドレス空間にマッピン
グされたSMRAMにスタック形式でセーブされる。こ
のSMRAMには、BIOS−ROM17のシステム管
理プログラムを呼び出すための命令が格納されている。
この命令は、CPU11がSMMに入った時に最初に実
行される命令であり、この命令実行によってシステム管
理プログラムに制御が移る。
【0025】表示コントローラ14は、画像メモリ(V
RAM)141に描画された表示データを本PC本体に
設けられたLCD142および外部CRT143の一
方、あるいは双方に表示する。この表示コントローラ1
4はPCIバス2のバスマスタとして動作するすること
ができる。
【0026】PCI−ISAブリッジ15は、PCIバ
ス2とISAバス3とをつなぐブリッジであり、PCI
バス2のバスマスタとして動作することができる。この
PCI−ISAブリッジ15には、SMI発生回路15
1、CPU速度制御回路152などが設けられている。
【0027】SMI発生回路151はCPU11にSM
I信号を発生する。SMI信号の発生要因には、ソフト
ウェアSMI、I/OトラップSMI、特定のハードウ
ェアイベントによるSMIなどがある。ソフトウェアS
MIは、ソフトウェアによってアクセス可能なレジスタ
やダウンカウンタなどを利用して発生される。つまり、
ソフトウェアがSMI発生回路151内のレジスタにデ
ータを書き込むと、SMI信号が発生される。また、S
MI信号発生までの時間に相当する値をSMI発生回路
151内のダウンカウンタにセットすると、タイムアウ
ト時にSMI信号が発生される。I/OトラップSMI
は、予め決められたI/Oアドレスを用いてINまたは
OUT命令をソフトウェアが実行することによって引き
起こされるSMIである。I/OトラップSMIを引き
起こしたい監視対象のI/Oアドレス値をSMI発生回
路151に設定しておくことにより、そのI/Oアドレ
スへのアクセスが発生したときにI/OトラップSMI
を発生することができる。特定のハードウェアイベント
によるSMIは、CPU温度やACアダプタ181の抜
き挿しなどのシステム管理に必要なイベントが発生した
ときにハードウェアによって発生される。
【0028】CPU速度制御回路152はCPU11の
処理速度を制御するためのものであり、前述の“CPU
スロットリング機能”を用いてCPU性能を切り替える
ためのスロットリング制御部と、前述の“ガイザビル
(GEYSEVILLE)機能”を用いてCPU性能を
切り替えるための周波数/電圧制御部を有している。
【0029】1)“CPUスロットリング機能” ここで、“CPUスロットリング機能”とは、CPU1
1を一定間隔で動作/停止させるという間欠動作を行う
ことによって、平均的なCPU処理速度を切り替える機
能であり、インターバルストップクロック機能あるいは
間欠動作機能と称されることもある。“CPUスロット
リング機能”がDisableになっている状態、つま
りCPU11が常に動作している状態がCPU11の最
高性能に相当し、“CPUスロットリング”が任意%
(動作状態に対する停止状態の割合)でEnableさ
れている状態が最高性能ではない状態に相当する。動作
状態に対する停止状態の割合を変化させることにより、
CPU性能を多段階で制御することができる。CPU1
1の動作停止状態としては、ストップグラントステート
(Stop Grant State)を利用すること
が好ましい。ストップグラントステートはINTEL社
製CPUの486SLやPentium等によってサポ
ートされているクロックステートである。
【0030】2)“ガイザビル(GEYSEVILL
E)機能” “ガイザビル(GEYSEVILLE)機能”とは、I
NTEL社製CPUのMobilePentium3が
持つ機能であり、CPUの動作周波数と電圧をダイナミ
ックに切り替える機能を言う。そのCPUがサポートす
る高位の動作周波数・電圧になっている状態がCPUの
最高性能に相当し、低位の動作周波数・電圧になってい
る状態が最高性能ではない状態に相当する。
【0031】1)、2)のどちらの機能を使用する場合
にも、CPU速度制御回路152内のレジスタに必要な
データを書き込むことにより、CPU性能を切り替える
ことができる。
【0032】また、PCI−ISAブリッジ15は、温
度センサ21およびそのドライブ回路22を用いてCP
U温度を監視する機能、および電源コントローラ18を
通じてACアダプタの抜き差しを監視する機能を有して
いる。CPU温度が予め決められた一定温度以上に達し
た場合またはACアダプタが抜かれてACアダプタ電源
がオフされた場合には、PCI−ISAブリッジ15
は、システム動作の安全性に影響を与える警告イベント
が発生したことを、SMIによってシステムに通知す
る。この場合、システムBIOSやオペレーティングシ
ステム等の制御により、CPU性能を低下させる処理が
行われる。また、CPU温度が安全温度にまで低下した
場合や、ACアダプタが接続された場合には、PCI−
ISAブリッジ15は、CPU性能アップイベントが発
生したことをSMIによって通知する。この場合、シス
テムBIOSやオペレーティングシステム等の制御によ
り、CPU性能を上昇させる処理が行われる。
【0033】I/Oコントローラ16は、HDD161
などのIDEデバイスを制御するためのバスマスタID
Eコントローラを内蔵している。バスマスタIDEコン
トローラは、HDD161と主メモリ13との間のデー
タ転送のためにバスマスタとして動作することができ
る。また、I/Oコントローラ16は、DVDドライブ
やCD−ROMドライブを制御することもできる。
【0034】BIOS−ROM17は、システムBIO
S(Basic I/O System )を記憶するためのもの
であり、プログラムの書き替えが可能なようにフラッシ
ュメモリによって構成されている。システムBIOS
は、リアルモードで動作するように構成されている。こ
のシステムBIOSには、システムのパワーオン時や再
起動時に実行されるPOST(PowerON Sel
f Test)ルーチンと、各種I/Oデバイスを制御
するためのデバイスドライバと、システム環境を設定す
るためのBIOSセットアップルーチンと、各種SMI
処理を実行するためのシステム管理プログラム(ランタ
イム)が含まれている。POSTルーチンには、通常の
ハードウェアチェックおよび初期化のためのルーチンに
加え、CPU速度制御回路152を用いてCPU性能を
最高性能に設定する機能が含まれている。BIOSセッ
トアップルーチンは、CPU性能の設定を初めとする各
種設定項目を含むセットアップ画面をユーザに呈示する
ことにより、システムをユーザによって指定された環境
に設定する。CPU性能の指定は、BIOSセットアッ
プルーチンの他、オペレーティングシステムの実行環境
下で動作する省電力ユーティリティーや、ユーザからの
所定のキー入力操作(ホットキー)によって行うことも
できる。
【0035】電源コントローラ18は、本PCのパワー
オン/オフを制御するためのものであり、電源スイッチ
183のオン/オフ、バッテリ182の残存容量、AC
アダプタ181の抜き差し、ディスプレイパネル開閉検
出スイッチのオン/オフなどの状態監視機能を有してい
る。キーボードコントローラ(KBC)19は、キーボ
ードおよびマウスの制御を行う。CMOSメモリ20は
各種システム設定情報を保持するためのメモリであり、
独自の電池によってバックアップされている。ユーザ指
定のCPU性能情報はCMOSメモリ20に保存され
る。
【0036】(システム制御方法の原理)次に、図2を
参照して、本実施形態で用いられるシステム制御方法の
原理について説明する。システム起動処理は、図示のよ
うに、システムBIOSのPOST処理と、それに後続
して実行されるOSブート処理からなる。システム起動
のためのイベント(パワーオン、リセット、再起動時な
ど)が発生すると、最初にPOST処理が実行される。
このPOST処理においては、ハードウェアチェック及
び初期化処理が行われるが、この段階で、CPU速度制
御回路152を制御することにより、CPU性能が最高
性能(フルパワー)に設定される。そして、システムB
IOSがHDD161のMBR上のIPLを実行し、こ
のIPLがOSのブートローダを起動することによっ
て、OSブート処理(OSブートストラップシーケン
ス)が開始される。OSブート処理では、カーネル部の
ロード、カーネルに組み込むことが必要な各種ドライバ
/ユーティリティのロードなどが予め決められた順序で
順次実行される。通常は、デバイスの動作を直接制御す
るドライバ類からロードが開始され、デバイス動作には
直接関係しないようなものほどOSブート処理の最後の
方にロードされる。デバイスを直接操作するOS/ドラ
イバについては、そのロード時に、前述のソフトウェア
ループカウンタの設定のための処理が行われる。CPU
11は、OSブート処理が終了するまでは、最高のCP
U性能で動作する。OSブート処理が終了すると、シス
テムBIOSの制御の下、CPU性能をCMOSメモリ
20に記録されているユーザ指定のCPU性能に戻す処
理が行われ、CPU11はユーザ指定の性能で動作す
る。
【0037】このように、本実施形態では、ユーザから
の指定やその他予め決められた要因に関わらず、OSが
ブートし終わる迄は最高のCPU性能で動作させるよう
にしており、これによりその後CPU性能の切り替えが
発生しても、それによって、CPU性能がOSブート処
理期間中よりも上昇されることはない。このため、前述
したようなソフトウェアループカウンタがOSやドライ
バによって使用された場合でも、デバイスによって規定
された待ち時間以上の待ち時間を常に得ることが可能と
なる。デバイスは、そのデバイスが要する待ち時間以上
の待ち時間が保証されさえすれば、正常に動作する。よ
って、システムの動作の信頼性の向上およびシステム起
動処理の高速化を図ることが可能となる。
【0038】また、OSブート処理中に熱上昇等に起因
する前述の警告イベントが発生した場合には、システム
BIOSのSMI処理によって、CPU性能を強制的に
低下させる処理が実行される。この場合、OSがブート
し終わる迄は最高のCPU性能を維持するというシステ
ム性能制御を行うことができなかったことになるので、
以降は、CPU性能を上昇させるためのCPU性能切り
替え処理の実行については禁止する。これにより、ソフ
トウェアループカウンタを使用するOSやドライバの正
常動作を保証することができる。
【0039】(ソフトウェアループカウンタの設定処
理)次に、図3を参照して、OSやドライバがそのロー
ド時に実行するソフトウェアループカウンタの設定処理
について説明する。
【0040】OSやドライバは、まず、CPU11内の
タイムスタンプカウンタ(TSC)の現在の値(T1)
をリードした後(ステップS11)、ある特定の命令、
例えばジャンプ命令(JMP$)をN回繰り返し実行し
(ステップS12)、その実行後、CPU11内のタイ
ムスタンプカウンタ(TSC)の現在の値(T2)を再
びリードする(ステップS13)。そして、OSやドラ
イバは、N回のジャンプ命令に要した時間から1命令当
たりの所用時間T(T=(T2−T1)/N)を算出し
(ステップS14)、それを待ち時間カウントのための
基準値としてメモリに保存する(ステップS15)。
【0041】(システム制御方法の手順1)図4には、
本システム制御方法を実現するための第1の例が示され
ている。これは、OSのブート処理が終了したかどうか
の判断を、OSに組み込んで使用する専用のユーティリ
ティ(またはドライバ)のインストールが終了したこと
をそのユーティリティから知らせて貰うことによって行
う場合の例である。専用のユーティリティとしては、C
PU性能の切り替え機能をユーザに提供するための省電
力ユーティリティなどが利用される。省電力ユーティリ
ティにはシステムBIOSとのインターフェイスを用意
しておき、省電力ユーティリティがロードされたとき
に、そのことをシステムBIOSに通知できるようにし
ておく。省電力ユーティリティは、予めOSブート処理
の最後の方にロードされることが経験的に判明している
ユーティリティーである。
【0042】システム起動のためのイベント(パワーオ
ン、リセット、再起動時など)が発生すると、システム
BIOSのPOST処理ルーチンは、ハードウェアチェ
ック及び初期化処理を行うが、その時に、CPU速度制
御回路152を用いてCPU11の性能を最高性能に設
定する(ステップS101)。POST処理が終了する
と、OSブート処理(OSブートストラップシーケン
ス)が開始され(ステップS102)、カーネル部のロ
ード、カーネルに組み込むことが必要な各種ドライバ/
ユーティリティのロードなどが順次行われながら、OS
ブート処理が進められていく(ステップS103)。そ
して、このOSブート処理の中で省電力ユーティリティ
がOSによってロード(インストール)されると(ステ
ップS104)、省電力ユーティリティは、SMI発生
回路151を用いてソフトウェアSMIを発生する。
【0043】このソフトウェアSMIにより、システム
BIOSのSMI処理ルーチン(#1)が呼び出され
る。システムBIOSは、この時点で、OSブート処理
が終了したものと判断する。SMI処理ルーチン(#
1)は、まず、CMOSメモリ20を参照してユーザ指
定のCPU性能をチェックし、最高性能が指定されてい
るか否かを判断する(ステップS105,S106)。
最高性能以外の性能が指定されていた場合には、SMI
処理ルーチン(#1)は、CPU速度制御回路152を
用いてCPU11の性能をユーザ指定の性能に切り替え
る(ステップS108)。これにより、以降、CPU1
1はユーザ指定性能で動作する。
【0044】一方、ユーザ指定のCPU性能が最高性能
であった場合には、SMI処理ルーチン(#1)は、基
本的には、現在のCPU性能が既に最高性能であるの
で、ステップS108のCPU性能切り替え処理は行わ
ない。しかし、この時点で、警告イベントがもし発生し
た場合には(ステップS107のY)、CPU性能を安
全な性能にまで低下させるために、ステップS108の
CPU性能切り替え処理を実行する。なお、警告イベン
トは、OSブート処理が終了する前、つまり省電力ユー
ティリティからの通知が来る前に、発生する場合もあ
る。この場合の処理については、図9で後述する。
【0045】SMI処理ルーチン(#1)が終了する
と、OSに制御が戻される。この後、OS動作中に、例
えばユーザがホットキーによって現在のユーザ指定性能
(ローパワー)をフルパワーに上げることを指示した場
合や、警告イベント発生後にCPU温度が安全な温度ま
でに低下したりACアダプタが接続された場合には、性
能アップイベントが発生する。
【0046】この場合、SMI発生回路151からのS
MIによって、システムBIOSのSMI処理ルーチン
(#2)が呼び出される。SMI処理ルーチン(#2)
は、まず、動作中のオペレーティングシステムをチェッ
クし、ダイナミックなCPU性能切り上げに対応してい
るOSであるか否かを調べる(ステップS109)。シ
ステム起動時のCPU性能を上回るCPU性能へのダイ
ナミックな切り上げに対応していないOSであれば、ス
テップS110,S111をスキップし、CPU性能ア
ップ処理をこの時点で禁止する。一方、対応しているO
Sであれば、タイムアウトにならなかったか否かを判断
する(ステップS110)。
【0047】ここで、タイムアウトとは、OSブート処
理が終了する前、つまり省電力ユーティリティからの通
知が来る前に警告イベントが発生することによって、O
Sブート処理が終了するまでの間、CPU性能を最高性
能に維持することができなかったことを意味する。タイ
ムアウトにならなかった場合、つまりOSブート処理の
終了までCPU性能を最高性能に維持することができた
場合には(ステップS110のY)、SMI処理ルーチ
ン(#2)は、CPU性能を上げてもOSブート処理中
のCPU性能よりもCPU性能が高くなることはないの
で、CPU速度制御回路152を用いてCPU11の性
能を上げる(ステップS110)。一方、タイムアウト
が発生していた場合には(ステップS109のN)、O
Sブート処理中のCPU性能よりもCPU性能が高くな
る危険があるので、ステップS110の処理の実行を禁
止する。
【0048】(システム制御方法の手順2)図5には、
本システム制御方法を実現するための第2の例が示され
ている。これは、特定のデバイスで問題が発生する可能
性が高い場合に有効な方法であり、そのデバイスのドラ
イバがインストール(ロード)されて実際に動作するま
でをOSのブート処理とする。特定のドライバとして
は、実際のOS動作時のCPU性能がブート処理中のC
PU性能よりも高いと問題が生じる可能性が高いことが
経験的に知られているドライバ、たとえばSCSIドラ
イバなどである。SCSIドライバはSCSIデバイス
毎に異なるので、省電力ユーティリティのようにシステ
ムBIOSとのインターフェイスを用意することは困難
である。このため、本例では、SCSIドライバがSC
SIデバイスのアクセスしたときに、I/OトラップS
MIが発生するようにSMI発生回路151を設定して
おき、I/OトラップSMIの発生をもってOSのブー
ト処理が終了したと判断する。
【0049】すなわち、システム起動のためのイベント
(パワーオン、リセット、再起動時など)が発生する
と、システムBIOSのPOST処理ルーチンは、ハー
ドウェアチェック及び初期化処理を行うが、その時に、
CPU速度制御回路152を用いてCPU11の性能を
最高性能に設定する(ステップS101)。POST処
理が終了すると、OSブート処理(OSブートストラッ
プシーケンス)が開始され(ステップS102)、カー
ネル部のロード、カーネルに組み込むことが必要な各種
ドライバ/ユーティリティのロードなどが順次行われな
がら、OSブート処理が進められていく(ステップS1
03)。そして、このOSブート処理の中でSCSIド
ライバがOSによってロード(インストール)され、且
つそのSCSIドライバが実際にデバイスをアクセスす
ると(ステップS201)、SMI発生回路151から
I/OトラップSMIが発生される。このソフトウェア
SMIにより、システムBIOSのSMI処理ルーチン
(#1)が呼び出される。以降の処理は全て図4と同じ
である。
【0050】このように、問題を起こす可能性が高いド
ライバがインストール(ロード)されて実際に動作する
までをOSのブート処理とすることにより、たとえOS
ブート処理が完全には終了されていない状態でCPU性
能をユーザ指定のローパワーに切り替えたとしても、正
常動作を高い確率で保証することが可能となる。
【0051】(システム制御方法の手順3)図6には、
本システム制御方法を実現するための第3の例が示され
ている。これは、OSのブート処理が終了したかどうか
の判断を、ユーザからの特定のキー入力によって行うも
のであり、他の点はすべて図4と同じである。
【0052】ユーザはOSブート処理が終了したことを
画面上で知ることができるので、OSブート処理が終了
したときに押下すべきキーまたはキーの組み合わせをユ
ーザに予め知らせておくことにより、OSのブート処理
が終了したかどうかを正しく判断することができる。O
Sブート処理が終了したときに押下すべきキーまたはそ
の組み合わせをホットキーとして割り当ておけば、その
キー操作時には、SMI発生回路151からSMIが発
生される。このSMIによって、システムBIOSのS
MI処理ルーチン(#1)を呼び出せばよい。
【0053】また、OSブート処理中にはユーザが押す
ことのないようなキー、例えばパスワード入力やログイ
ン名の入力などに使用しないキーやその組み合わせを用
いて、OSブート処理が終了したか否かを判断するよう
にしてもよい。キー入力のみならず、マウス操作などの
他の各種ユーザからの特定の入力イベントを利用するこ
とができる。
【0054】(システム制御方法の手順4)図7には、
本システム制御方法を実現するための第4の例が示され
ている。これは、第1の例と同様に省電力ユーティリテ
ィーなどの専用のユーティリティ(ドライバ)のインス
トールをもってOSブート処理の終了と判断するもので
あるが、システムBIOSのSMI処理ルーチンではな
く、ロードされた専用のユーティリティ自体が自分でユ
ーザ指定性能に切り替える処理などを行うようにしたも
のである。
【0055】すなわち、システム起動のためのイベント
(パワーオン、リセット、再起動時など)が発生する
と、システムBIOSのPOST処理ルーチンは、ハー
ドウェアチェック及び初期化処理を行うが、その時に、
CPU速度制御回路152を用いてCPU11の性能を
最高性能に設定する(ステップS101)。POST処
理が終了すると、OSブート処理(OSブートストラッ
プシーケンス)が開始され(ステップS102)、カー
ネル部のロード、カーネルに組み込むことが必要な各種
ドライバ/ユーティリティのロードなどが順次行われな
がら、OSブート処理が進められていく(ステップS1
03)。そして、このOSブート処理の中で省電力ユー
ティリティがOSによってロード(インストール)され
ると(ステップS301)、省電力ユーティリティは、
OSブート処理が終了したと判断し、前述のSMI処理
ルーチン(#1)と同じ処理を実行する(ステップS1
05〜S108)。また、性能アップイベントが発生し
た場合にも、SMI処理ルーチン(#2)に代わって、
省電力ユーティリティがステップS109,S110の
処理を行うようにしてもよい。
【0056】(システム制御方法の手順5)図8には、
本システム制御方法を実現するための第5の例が示され
ている。本例では、CPU性能制御のための処理がすべ
てオペレーティングシステムによって実行される。
【0057】すなわち、システム起動のためのイベント
(パワーオン、リセット、再起動時など)が発生する
と、システムBIOSのPOST処理ルーチンは、ハー
ドウェアチェック及び初期化処理を行う(ステップS4
01)。POST処理が終了すると、OSブート処理
(OSブートストラップシーケンス)が開始され(ステ
ップS402)、カーネル部のロード、カーネルに組み
込むことが必要な各種ドライバ/ユーティリティのロー
ドなどが順次行われながら、OSブート処理が進められ
ていく(ステップS403)。
【0058】そして、このOSブート処理が終了する
と、OSは、CMOSメモリ20を参照してユーザ指定
のCPU性能をチェックし、最高性能が指定されている
か否かを判断する(ステップS405,S406)。最
高性能以外の性能が指定されていた場合には、OSは、
CPU速度制御回路152を用いてCPU11の性能を
ユーザ指定の性能に切り替える(ステップS408)。
これにより、以降、CPU11はユーザ指定性能で動作
する。一方、ユーザ指定のCPU性能が最高性能であっ
た場合には、OSは、基本的には、現在のCPU性能が
既に最高性能であるので、ステップS408のCPU性
能切り替え処理は行わない。しかし、この時点で、警告
イベントがもし発生した場合には(ステップS407の
Y)、CPU性能を安全な性能にまで低下させるため
に、ステップS408のCPU性能切り替え処理を実行
する。なお、警告イベントは、OSブート処理が終了す
る前に発生する場合もある。この場合の処理については
図9で後述する。
【0059】この後、OS動作中に、例えばユーザがホ
ットキーによって現在のユーザ指定性能(ローパワー)
をフルパワーに上げることを指示した場合や、警告イベ
ント発生後にCPU温度が安全な温度までに低下したり
ACアダプタが接続された場合には、性能アップイベン
トが発生するが、この性能アップイベントに対する処理
もOS自体が行うようにしても良い。この場合、OS
は、まず、自身がCPU性能切り上げに対応しているO
Sであるか否かを調べる(ステップS409)。システ
ム起動時のCPU性能を上回るCPU性能へのダイナミ
ックな切り上げに対応していないOSであれば、ステッ
プS410,S411をスキップし、CPU性能アップ
処理をこの時点で禁止する。一方、対応しているOSで
あれば、タイムアウトにならなかったか否かを判断する
(ステップS410)。タイムアウトにならなかった場
合、つまりOSブート処理の終了までCPU性能を最高
性能に維持することができた場合には(ステップS41
0のY)、OSは、CPU性能を上げてもOSブート処
理中のCPU性能よりもCPU性能が高くなることはな
いので、CPU速度制御回路152を用いてCPU11
の性能を上げる(ステップS411)。一方、タイムア
ウトが発生していた場合には(ステップS410の
N)、OSブート処理中のCPU性能よりもCPU性能
が高くなる危険があるので、ステップS411の処理の
実行を禁止する。
【0060】なお、このシステム制御方法では、POS
T処理中はCPU性能はユーザ指定性能となり、最高性
能で動作するのはOSブート処理のみとなる。システム
起動速度をすこしでも早めたい場合には、CPU性能を
最高性能に設定する処理をPOST処理の中で行えばよ
い。
【0061】(警告イベントSMI処理)図9には、警
告イベント発生時にシステムBIOS(またはOS)に
よって実行される処理の手順が示されている。ここで
は、システムBIOSおよびOSのどちらの場合でも警
告イベントに対する処理の内容は同じであるので、以下
では、システムBIOSのSMI処理ルーチンが警告イ
ベントに対する処理を行う場合を例示して説明する。
【0062】警告イベントが発生すると、システムBI
OSのSMI処理(警告イベントSMI処理)が実行さ
れる。このSMI処理ルーチンは、まず、前述の各例の
いずれかを用いて、OSブート処理が終了しているか否
かを判断する(ステップS21)。OSブート処理が終
了していれば、SMI処理ルーチンは、無条件にCPU
性能を低下させる処理を実行する(ステップS22)。
一方、OSブート処理が終了していない場合、つまりO
Sブート処理中に警告イベントが発生した場合には、S
MI処理ルーチンは、SMI発生回路151内の要因レ
ジスタを参照することなどによって、警告イベントの発
生要因がCPUの熱上昇によるものであるか、ACアダ
プタ181の取り外し(ACアダプタ電源オフ)による
ものであるかを調べる(ステップS23)。熱による警
告イベントの発生であれば、SMI処理ルーチンは、そ
のまま放置すると重大なシステムエラーが生じる危険が
あるため、CPU速度制御回路152を用いてCPU性
能を低下させた後(ステップS24)、タイムアウトが
発生した旨を示すタイムアウトフラグをONする(ステ
ップS25)。このタイムアウトフラグは、性能アップ
イベントに応答して実行されるSMI処理ルーチンが、
タイムアウトが発生しなかったか否かを判断する時に利
用することができる。
【0063】一方、ACアダプタ電源オフによる警告イ
ベントの発生であれば、SMI処理ルーチンは、OSブ
ート処理が終了するまではCPU性能を最高性能に維持
できるように、ステップS24のCPU性能低下処理は
行わない。この場合、OSブート処理の終了時に実行さ
れるSMI処理ルーチンで、CPU性能の低下処理を行
えばよい。
【0064】(シャットダウン処理の制御)次に、シャ
ットダウン/スタンバイ処理中に実行されるCPU性能
制御について説明する。コンピュータシステムをシャッ
トダウン/スタンバイするためのイベント(例えば、電
源オフ、シャットダウンコマンドの入力、リセットな
ど)が発生すると、システムBIOSとOSとの連携処
理によって、OSのシャットダウンシーケンス(スタン
バイシーケンスも同じ)と、それに後続して、システム
BIOSのパワーオフシーケンスが実行される。シャッ
トダウン/スタンバイ処理の最初で、システムBIOS
またはOSは、CPU速度制御回路152を用いてCP
U性能を最高性能に設定する。これにより、以降、シス
テムが実際にパワーオフされるまでの間、CPU11は
最高性能で動作する。
【0065】なお、システム起動処理、シャットダウン
処理のみならず、システムをスリープ状態に設定するた
めのサスペンド/ハイバネーション処理などにおいて
も、その処理中はCPU11を最高性能で動作させるよ
うにすることができる。
【0066】以上のように、本実施形態においては、ユ
ーザからの指定やその他予め決められた要因に関わら
ず、OSブート処理が終わる迄は最高のCPU11を最
高性能で動作させることにより、システムの動作の信頼
性の向上およびシステム起動処理の高速化を図ることが
可能となる。また、OSのブート処理が終了したことが
検出された時点で、CPU11の性能をユーザによって
指定されたCPU性能に戻すことにより、コンピュータ
システムの低消費電力化も実現できる。さらに、警告イ
ベントの発生によってOSブート処理が終了するまでC
PU性能を最高性能に維持することができなかった場合
には、以降のCPU性能を上昇させるためのCPU性能
切り替え処理の実行については禁止しているので、シス
テム動作の信頼性を維持することができる。
【0067】なお、ブート後にCPU性能が上昇しても
問題が発生しないことが保証されているOSの場合に
は、ブート処理を開始したOSが該OSであると判断で
きた時点でユーザ指定の本来のCPU性能に戻しても良
い。また、POST処理でOSの種類を判別し、ブート
後にCPU性能が上昇しても問題が発生しないことが保
証されているOSの場合にはユーザ指定の本来のCPU
性能で動作させ、それ以外のOSの場合にはブート終了
までCPUを最高性能で動作させるように制御すること
も可能である。
【0068】
【発明の効果】以上説明したように、本発明によれば、
ユーザからの指定やその他予め決められた要因に関わら
ず、システム起動処理が終わる迄は最高のCPU性能で
動作させることにより、CPU性能の切り替えが可能な
システムの動作の信頼性の向上およびシステム起動処理
の高速化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るコンピュータシステ
ムの構成を示すブロック図。
【図2】同実施形態のコンピュータシステムのシステム
制御方法の原理を説明するための図。
【図3】同実施形態で使用されるOSやドライバがその
ロード時に実行するソフトウェアループカウンタの設定
処理の一例を示すフローチャート。
【図4】同実施形態のシステム制御方法を実現するため
の第1の例を示すフローチャート。
【図5】同実施形態のシステム制御方法を実現するため
の第2の例を示すフローチャート。
【図6】同実施形態のシステム制御方法を実現するため
の第3の例を示すフローチャート。
【図7】同実施形態のシステム制御方法を実現するため
の第4の例を示すフローチャート。
【図8】同実施形態のシステム制御方法を実現するため
の第5の例を示すフローチャート。
【図9】同実施形態で用いられる警告イベントSMI処
理の手順を示すフローチャート。
【図10】同実施形態のシャットダウン処理中のCPU
性能制御の様子を示す図。
【符号の説明】
11…CPU 12…ホスト−PCIブリッジ 13…主メモリ 15…PCI−ISAブリッジ 16…I/Oコントローラ 17…BIOS−ROM 20…CMOSメモリ 21…温度センサ 151…SMI発生回路 152…CPU速度制御回路 181…ACアダプタ

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 CPUと、 前記CPUの処理速度を制御するCPU速度制御手段
    と、 コンピュータシステムの起動処理の期間中は、前記CP
    U速度制御手段を用いて前記CPUをその最高性能で動
    作させるシステム制御手段とを具備することを特徴とす
    るコンピュータシステム。
  2. 【請求項2】 前記システム制御手段は、前記コンピュ
    ータシステムの起動時に前記CPU速度制御手段を用い
    て前記CPUの性能を最高性能に設定する手段と、前記
    コンピュータシステムの起動処理の終了が検出されたと
    き、前記CPU速度制御手段を用いて前記CPUの性能
    を、ユーザによって指定されたCPU性能に合わせる手
    段とを具備することを特徴とする請求項1記載のコンピ
    ュータシステム。
  3. 【請求項3】 前記コンピュータシステムの起動処理
    は、オペレーティングシステムのブートストラップシー
    ケンス処理を含むことを特徴とする請求項1記載のコン
    ピュータシステム。
  4. 【請求項4】 前記コンピュータシステムの起動処理
    は、前記コンピュータシステムのハードウェアチェック
    のためのパワーオンセルフテスト処理と、オペレーティ
    ングシステムのブートストラップシーケンス処理を含む
    ことを特徴とする請求項1記載のコンピュータシステ
    ム。
  5. 【請求項5】 前記システム制御手段は、予め決められ
    た所定のプログラムがオペレーティングシステムのブー
    トストラップシーケンス処理によってロードされるまで
    を、前記コンピュータシステムの起動処理の期間として
    判断することを特徴とする請求項1記載のコンピュータ
    システム。
  6. 【請求項6】 前記システム制御手段は、前記オペレー
    ティングシステムのブートストラップシーケンス処理に
    よってロードされた前記所定のプログラムからの通知を
    受けて、所定のプログラムがロードされたことを検出す
    ることを特徴とする請求項5記載のコンピュータシステ
    ム。
  7. 【請求項7】 前記システム制御手段は、オペレーティ
    ングシステムのブートストラップシーケンス処理によっ
    てロードされた所定のデバイスドライバが特定のハード
    ウェアをアクセスするまでを、前記コンピュータシステ
    ムの起動処理の期間として判断することを特徴とする請
    求項5記載のコンピュータシステム。
  8. 【請求項8】 前記システム制御手段は、前記コンピュ
    ータシステムの起動処理が開始されてから所定時間経過
    したときに、前記コンピュータシステムの起動処理が終
    了したと判断することを特徴とする請求項1記載のコン
    ピュータシステム。
  9. 【請求項9】 前記システム制御手段は、ユーザからの
    所定の入力イベントを受けたときに、前記コンピュータ
    システムの起動処理が終了したと判断することを特徴と
    する請求項1記載のコンピュータシステム。
  10. 【請求項10】 オペレーティングシステムによって動
    作するコンピュータシステムにおいて、 CPUと、 前記CPUの処理速度を制御するCPU速度制御手段と
    を具備し、 前記オペレーティングシステムは、そのブートストラッ
    プシーケンスの期間中、前記CPU速度制御手段を用い
    て前記CPUを最高性能で動作させることを特徴とする
    コンピュータシステム。
  11. 【請求項11】 CPUと、前記CPUの処理速度を制
    御するCPU速度制御手段とを含み、CPU性能を切り
    替えることが可能なコンピュータシステムであって、 前記コンピュータシステムの起動処理の期間中は前記C
    PUがその最高性能で動作するように、前記コンピュー
    タシステムの起動時に、前記CPU速度制御手段を用い
    て前記CPUの性能を最高性能に設定するシステム制御
    手段と、 前記CPUの温度上昇またはACアダプタ電源の取り外
    しを要因とする警告イベントの発生に応答して、前記C
    PU速度制御手段を用いて前記CPUの性能を強制的に
    低下させるCPU性能低下手段と、 前記コンピュータシステムの起動処理期間中に発生した
    前記警告イベントによって、前記コンピュータシステム
    の起動処理が終了する前にCPU性能が低下された場合
    には、以降、CPU性能を上昇させるためのCPU性能
    切り替え処理の実行を禁止する禁止手段とを具備するこ
    とを特徴とするコンピュータシステム。
  12. 【請求項12】 前記禁止手段は、起動中のオペレーテ
    ィングシステムが、CPU性能が起動時のCPU性能よ
    りも上回る性能に動作中に切り替わることに対応できな
    いものである場合には、以降、CPU性能を上昇させる
    ためのCPU性能切り替え処理の実行を禁止することを
    特徴とする請求項11記載のコンピュータシステム。
  13. 【請求項13】 前記警告イベントが前記コンピュータ
    システムの起動処理期間中に発生した場合には、前記警
    告イベントの発生要因が前記CPUの温度上昇およびA
    Cアダプタ電源の取り外しのどちらであるかを判別する
    手段と、 前記警告イベントの発生要因がACアダプタ電源の取り
    外しであった場合には、前記コンピュータシステムの起
    動処理が終了するまでは前記CPU性能を最高性能に維
    持できるように、前記CPU性能低下手段によるCPU
    性能低下処理の実行を禁止する手段とをさらに具備する
    ことを特徴とする請求項11記載のコンピュータシステ
    ム。
  14. 【請求項14】 CPUと、 前記CPUの処理速度を制御するCPU速度制御手段
    と、 コンピュータシステムのシャットダウン/スタンバイ処
    理の期間中は、ユーザによって指定されたCPU性能と
    は関係なく、前記CPU速度制御手段を用いて前記CP
    Uをその最高性能で動作させるシステム制御手段とを具
    備することを特徴とするコンピュータシステム。
  15. 【請求項15】 コンピュータシステムのCPUの性能
    を制御するCPU性能制御方法であって、 前記コンピュータシステムの起動時に、前記CPUの性
    能を最高性能に設定し、 前記コンピュータシステムの起動処理の期間中は、前記
    CPUの性能を最高性能に維持するように制御すること
    を特徴とするCPU性能制御方法。
  16. 【請求項16】 前記コンピュータシステムの起動処理
    の終了が検出されたとき、前記CPUの性能をユーザに
    よって指定されたCPU性能に合わせることを特徴とす
    る請求項15記載のCPU性能制御方法。
  17. 【請求項17】 CPUと、前記CPUの処理速度を制
    御するCPU速度制御手段とを含み、CPU性能を切り
    替えることが可能なコンピュータシステムに適用される
    CPU性能制御方法であって、 前記コンピュータシステムの起動処理の期間中は前記C
    PUがその最高性能で動作するように、前記コンピュー
    タシステムの起動時に、前記CPUの性能を最高性能に
    設定し、 前記CPUの温度上昇またはACアダプタ電源の取り外
    しを要因とする警告イベントが発生した場合には、前記
    CPUの性能を強制的に低下させ、 前記コンピュータシステムの起動処理期間中に発生した
    前記警告イベントによって、前記コンピュータシステム
    の起動処理が終了する前にCPU性能が低下された場合
    には、以降、CPU性能を上昇させるためのCPU性能
    切り替え処理の実行を禁止することを特徴とするCPU
    性能制御方法。
  18. 【請求項18】 起動中のオペレーティングシステム
    が、CPU性能が起動時のCPU性能よりも上回る性能
    に動作中に切り替わることに対応できないものである場
    合には、以降、CPU性能を上昇させるためのCPU性
    能切り替え処理の実行を禁止することを特徴とする請求
    項17記載のCPU性能制御方法。
JP17301599A 1999-06-18 1999-06-18 コンピュータシステムおよびそのcpu性能制御方法 Expired - Fee Related JP3943764B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17301599A JP3943764B2 (ja) 1999-06-18 1999-06-18 コンピュータシステムおよびそのcpu性能制御方法
US09/595,931 US6681336B1 (en) 1999-06-18 2000-06-16 System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17301599A JP3943764B2 (ja) 1999-06-18 1999-06-18 コンピュータシステムおよびそのcpu性能制御方法

Publications (2)

Publication Number Publication Date
JP2001005661A true JP2001005661A (ja) 2001-01-12
JP3943764B2 JP3943764B2 (ja) 2007-07-11

Family

ID=15952628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17301599A Expired - Fee Related JP3943764B2 (ja) 1999-06-18 1999-06-18 コンピュータシステムおよびそのcpu性能制御方法

Country Status (1)

Country Link
JP (1) JP3943764B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216264A (ja) * 2002-01-10 2003-07-31 Internatl Business Mach Corp <Ibm> コンピュータ、制御方法、及びプログラム
JP2005165479A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 電子機器および電源制御方法
JP2005527875A (ja) * 2001-09-28 2005-09-15 インテル コーポレイション 処理の性能を監視する方法及び装置
WO2007026405A1 (ja) * 2005-08-30 2007-03-08 Fujitsu Limited 稼動時間を測定する情報処理装置
JP2007172009A (ja) * 2005-12-19 2007-07-05 Nec Computertechno Ltd スロットリング制御方法、スロットリング制御システム
JP2008310762A (ja) * 2007-06-18 2008-12-25 Toshiba Corp 携帯型情報処理装置
WO2010044149A1 (ja) * 2008-10-15 2010-04-22 富士通株式会社 情報処理装置および起動完了通知プログラム
US8397097B2 (en) 2008-04-09 2013-03-12 Nec Corporation Computer system and operating method thereof
JP2015069652A (ja) * 2013-09-27 2015-04-13 フリースケール セミコンダクター インコーポレイテッド 拡大周囲温度範囲内で最大性能動作を可能にするためのシステムおよび方法
JP2018142346A (ja) * 2012-02-24 2018-09-13 クアルコム,インコーポレイテッド 熱アウェアデバイスブーティングのためのシステムおよび方法
WO2020184074A1 (ja) * 2019-03-13 2020-09-17 株式会社デンソー 車両用装置
WO2022154389A1 (ko) * 2021-01-13 2022-07-21 삼성전자 주식회사 전자 장치 및 전자 장치에서 사용자 활동 기반 발열 제어 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527875A (ja) * 2001-09-28 2005-09-15 インテル コーポレイション 処理の性能を監視する方法及び装置
JP2003216264A (ja) * 2002-01-10 2003-07-31 Internatl Business Mach Corp <Ibm> コンピュータ、制御方法、及びプログラム
JP2005165479A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 電子機器および電源制御方法
WO2007026405A1 (ja) * 2005-08-30 2007-03-08 Fujitsu Limited 稼動時間を測定する情報処理装置
JP2007172009A (ja) * 2005-12-19 2007-07-05 Nec Computertechno Ltd スロットリング制御方法、スロットリング制御システム
JP2008310762A (ja) * 2007-06-18 2008-12-25 Toshiba Corp 携帯型情報処理装置
US8397097B2 (en) 2008-04-09 2013-03-12 Nec Corporation Computer system and operating method thereof
US8407459B2 (en) 2008-10-15 2013-03-26 Fujitsu Limited Information processing apparatus and boot completion notification program
WO2010044149A1 (ja) * 2008-10-15 2010-04-22 富士通株式会社 情報処理装置および起動完了通知プログラム
JP5212477B2 (ja) * 2008-10-15 2013-06-19 富士通株式会社 情報処理装置および起動完了通知プログラム
JP2018142346A (ja) * 2012-02-24 2018-09-13 クアルコム,インコーポレイテッド 熱アウェアデバイスブーティングのためのシステムおよび方法
JP2015069652A (ja) * 2013-09-27 2015-04-13 フリースケール セミコンダクター インコーポレイテッド 拡大周囲温度範囲内で最大性能動作を可能にするためのシステムおよび方法
WO2020184074A1 (ja) * 2019-03-13 2020-09-17 株式会社デンソー 車両用装置
CN113557177A (zh) * 2019-03-13 2021-10-26 株式会社电装 车辆用装置
US11755059B2 (en) 2019-03-13 2023-09-12 Denso Corporation System for setting an operating clock of a CPU of a vehicular device
WO2022154389A1 (ko) * 2021-01-13 2022-07-21 삼성전자 주식회사 전자 장치 및 전자 장치에서 사용자 활동 기반 발열 제어 방법

Also Published As

Publication number Publication date
JP3943764B2 (ja) 2007-07-11

Similar Documents

Publication Publication Date Title
US6681336B1 (en) System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process
US6173417B1 (en) Initializing and restarting operating systems
JP3266560B2 (ja) 情報処理システム及びその制御方法
US6832311B2 (en) Information processing system and resume processing method used in the system
JP2880863B2 (ja) サスペンド制御方法およびシステム
USRE39837E1 (en) Method and apparatus for adjusting a power consumption level based on the amount of time a processor clock is stopped
JP3264272B2 (ja) コンピュータ及びコンピュータの電源制御方法
JP3777136B2 (ja) コンピュータ装置、データのデッドコピー方法、プログラム、コンピュータ装置の稼動方法
US8082439B2 (en) Firmware modification in a computer system environment supporting operational state changes
US20080098246A1 (en) Computer system and control method thereof
JPH0934577A (ja) 情報処理装置及びその制御方法
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
JP3253881B2 (ja) コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法
JP3943764B2 (ja) コンピュータシステムおよびそのcpu性能制御方法
JPH11288334A (ja) コンピュータ・システムのパワーダウン方法及び装置
JP2000010905A (ja) 情報処理装置
JP4409681B2 (ja) 情報処理装置及び情報処理装置のメモリ制御方法
JP5378308B2 (ja) メイン・メモリのバックアップ方法およびデータ保護システム
JPH06180668A (ja) コンピュータシステム
US6766461B1 (en) Status switching method of an information apparatus to ensure an operating status when the apparatus is liable to receive vibration or shock
WO2008048581A1 (en) A processing device operation initialization system
JP3961669B2 (ja) コンピュータシステムおよびデータ転送制御方法
JP2001117663A (ja) コンピュータシステムおよびその処理速度制御方法
Sun et al. Supporting Multiple OSes with OS Switching.
JPH11102238A (ja) コンピュータシステムおよびそのシステムにおけるサスペンド制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070406

R151 Written notification of patent or utility model registration

Ref document number: 3943764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees