JP3123856B2 - メモリバックアップ制御回路 - Google Patents
メモリバックアップ制御回路Info
- Publication number
- JP3123856B2 JP3123856B2 JP05115456A JP11545693A JP3123856B2 JP 3123856 B2 JP3123856 B2 JP 3123856B2 JP 05115456 A JP05115456 A JP 05115456A JP 11545693 A JP11545693 A JP 11545693A JP 3123856 B2 JP3123856 B2 JP 3123856B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- backup
- power
- initialization
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【0001】
【産業上の利用分野】本発明は、コンピュータのメモリ
装置に対するバックアップ制御回路に関し、特に、AC
電源とバッテリとから給電されているバックアップ対象
部とAC電源のみから給電されている非バックアップ対
象部とを有するメモリ装置に対するバックアップ制御回
路に関する。
装置に対するバックアップ制御回路に関し、特に、AC
電源とバッテリとから給電されているバックアップ対象
部とAC電源のみから給電されている非バックアップ対
象部とを有するメモリ装置に対するバックアップ制御回
路に関する。
【0002】
【従来の技術】コンピュータの従来のメモリ装置は、A
C電源のみから給電されているため、AC電源を切断す
ると、メモリ装置に記憶しているデータが消滅する。こ
のため、AC電源を切断をするときにデータを保存して
おくためのバックアップ手段として、AC電源を切断す
るとき、メモリ装置に記憶しているデータを磁気テープ
装置等に転写(コピー)して保存しておき、AC電源を
再投入するとき磁気テープ装置等に保存しておいたデー
タをメモリ装置に再記憶(コピー)させる電源バックア
ップ動作を行うが、この電源バックアップ動作中に異常
が発生しても、データは正しく保存されているものとし
て、メモリ装置に再記憶させるとき、メモリ装置のイニ
シャライズ動作は行っていない。
C電源のみから給電されているため、AC電源を切断す
ると、メモリ装置に記憶しているデータが消滅する。こ
のため、AC電源を切断をするときにデータを保存して
おくためのバックアップ手段として、AC電源を切断す
るとき、メモリ装置に記憶しているデータを磁気テープ
装置等に転写(コピー)して保存しておき、AC電源を
再投入するとき磁気テープ装置等に保存しておいたデー
タをメモリ装置に再記憶(コピー)させる電源バックア
ップ動作を行うが、この電源バックアップ動作中に異常
が発生しても、データは正しく保存されているものとし
て、メモリ装置に再記憶させるとき、メモリ装置のイニ
シャライズ動作は行っていない。
【0003】
【発明が解決しようとする課題】上述したように、従来
のメモリ装置のバックアップ手段は、AC電源を切断す
るときメモリ装置に記憶しているすべてのデータを磁気
テープ装置等にコピーして保存しておき、AC電源を再
投入するとき磁気テープ装置等に保存しておいたデータ
をメモリ装置にコピーしているため、多大のコピー時間
がかかり、大容量のバックアップ用記憶装置が必要であ
るという欠点を有している。また、バックアップ用記憶
装置保存しておいたデータをメモリ装置にコピーすると
き、正しいデータが保存されているものとしているた
め、メモリ装置に復帰させたデータが正しいデータであ
るという保証がないという問題点も有している。
のメモリ装置のバックアップ手段は、AC電源を切断す
るときメモリ装置に記憶しているすべてのデータを磁気
テープ装置等にコピーして保存しておき、AC電源を再
投入するとき磁気テープ装置等に保存しておいたデータ
をメモリ装置にコピーしているため、多大のコピー時間
がかかり、大容量のバックアップ用記憶装置が必要であ
るという欠点を有している。また、バックアップ用記憶
装置保存しておいたデータをメモリ装置にコピーすると
き、正しいデータが保存されているものとしているた
め、メモリ装置に復帰させたデータが正しいデータであ
るという保証がないという問題点も有している。
【0004】
【課題を解決するための手段】本発明のメモリバックア
ップ制御回路は、AC電源とバッテリとから給電されて
いるバックアップ対象部とAC電源のみから給電されて
いる非バックアップ対象部とを有するメモリ装置に対す
るバックアップ制御回路であって、電源断を予告するバ
ックアップ予告信号と前記非バックアップ対象部の電源
オンを示す非バックアップ電確信号と前記バックアップ
対象部の電源オンを示すバックアップ電確信号とを出力
する電源制御回路と、前記非バックアップ電確信号を入
力して部分イニシャライズ信号を出力する第一の微分回
路と、前記バックアップ電確信号を入力して第一のイニ
シャライズ信号を出力する第二の微分回路と、前記部分
イニシャライズ信号を入力してそれを数クロック遅らせ
たリセット信号を出力するシフトレジスタと、前記バッ
クアップ予告信号をセット条件とし前記リセット信号を
リセット条件とする電確ホールドレジスタと、前記電確
ホールドレジスタの出力信号を反転させた信号と前記部
分イニシャライズ信号との論理積の信号を第二のイニシ
ャライズ信号として出力するアンド回路と、前記第一お
よび第二のイニシャライズ信号の論理和の信号を全体イ
ニシャライズ信号として出力するオア回路と、を備え、
電源投入時に前記電確ホールドレジスタがセットされて
いるときは部分イニシャライズを行い、前記電確ホール
ドレジスタがリセットされているときは全体イニシャラ
イズを行うことを含むものである。
ップ制御回路は、AC電源とバッテリとから給電されて
いるバックアップ対象部とAC電源のみから給電されて
いる非バックアップ対象部とを有するメモリ装置に対す
るバックアップ制御回路であって、電源断を予告するバ
ックアップ予告信号と前記非バックアップ対象部の電源
オンを示す非バックアップ電確信号と前記バックアップ
対象部の電源オンを示すバックアップ電確信号とを出力
する電源制御回路と、前記非バックアップ電確信号を入
力して部分イニシャライズ信号を出力する第一の微分回
路と、前記バックアップ電確信号を入力して第一のイニ
シャライズ信号を出力する第二の微分回路と、前記部分
イニシャライズ信号を入力してそれを数クロック遅らせ
たリセット信号を出力するシフトレジスタと、前記バッ
クアップ予告信号をセット条件とし前記リセット信号を
リセット条件とする電確ホールドレジスタと、前記電確
ホールドレジスタの出力信号を反転させた信号と前記部
分イニシャライズ信号との論理積の信号を第二のイニシ
ャライズ信号として出力するアンド回路と、前記第一お
よび第二のイニシャライズ信号の論理和の信号を全体イ
ニシャライズ信号として出力するオア回路と、を備え、
電源投入時に前記電確ホールドレジスタがセットされて
いるときは部分イニシャライズを行い、前記電確ホール
ドレジスタがリセットされているときは全体イニシャラ
イズを行うことを含むものである。
【0005】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0006】図1は本発明の一実施例の主要部を示す回
路図、図2は図1の実施例の動作を示すタイミングチャ
ートである。
路図、図2は図1の実施例の動作を示すタイミングチャ
ートである。
【0007】図1の回路でバックアップされるメモリ装
置は、AC電源とバッテリとから給電されていて、AC
電源を切断したときでもバッテリから給電されて記憶し
ているデータを保持しているバックアップ対象部と、A
C電源のみから給電されていて、AC電源を切断したと
き記憶しているデータを消滅させる非バックアップ対象
部とを有しており、バックアップ対象部は、全体イニシ
ャライズ信号17によってのみ初期化され、非バックア
ップ対象部は、部分イニシャライズ信号14と全体イニ
シャライズ信号17とによってのみ初期化される。すな
わち、全体イニシャライズ信号17はバックアップ対象
部および非バックアップ対象部を初期化し、部分イニシ
ャライズ信号14は非バックアップ対象部のみを初期化
する。
置は、AC電源とバッテリとから給電されていて、AC
電源を切断したときでもバッテリから給電されて記憶し
ているデータを保持しているバックアップ対象部と、A
C電源のみから給電されていて、AC電源を切断したと
き記憶しているデータを消滅させる非バックアップ対象
部とを有しており、バックアップ対象部は、全体イニシ
ャライズ信号17によってのみ初期化され、非バックア
ップ対象部は、部分イニシャライズ信号14と全体イニ
シャライズ信号17とによってのみ初期化される。すな
わち、全体イニシャライズ信号17はバックアップ対象
部および非バックアップ対象部を初期化し、部分イニシ
ャライズ信号14は非バックアップ対象部のみを初期化
する。
【0008】電源制御回路1は、電源断を予告するバッ
クアップ予告信号11と、非バックアップ対象部の電源
オンを示す非バックアップ電確信号12と、バックアッ
プ対象部の電源オンを示すバックアップ電確信号13と
を出力するバックアップ予告信号11は、バックアップ
状態に入る少し前に“1”となり、バックアップ状態に
入った時に“0”となる。非バックアップ電確信号12
は、通常の状態のときのみ“1”となる。バックアップ
電確信号13は、バックアップ状態のときと通常の状態
のときに“1”となる。
クアップ予告信号11と、非バックアップ対象部の電源
オンを示す非バックアップ電確信号12と、バックアッ
プ対象部の電源オンを示すバックアップ電確信号13と
を出力するバックアップ予告信号11は、バックアップ
状態に入る少し前に“1”となり、バックアップ状態に
入った時に“0”となる。非バックアップ電確信号12
は、通常の状態のときのみ“1”となる。バックアップ
電確信号13は、バックアップ状態のときと通常の状態
のときに“1”となる。
【0009】微分回路2は、非バックアップ電確信号1
2を入力してそれを微分し、“0”から“1”となった
とき、1クロックの期間だけ“1”となる部分イニシャ
ライズ信号14を出力する。
2を入力してそれを微分し、“0”から“1”となった
とき、1クロックの期間だけ“1”となる部分イニシャ
ライズ信号14を出力する。
【0010】微分回路3は、バックアップ電確信号13
を入力してそれを微分し、“0”から“1”となったと
き、1クロックの期間だけ“1”となるイニシャライズ
信号15を出力する。
を入力してそれを微分し、“0”から“1”となったと
き、1クロックの期間だけ“1”となるイニシャライズ
信号15を出力する。
【0011】シフトレジスタ5は、部分イニシャライズ
信号14を入力して、それを2クロックの期間だけ遅ら
せたリセット信号18を出力する。
信号14を入力して、それを2クロックの期間だけ遅ら
せたリセット信号18を出力する。
【0012】電確ホールドレジスタ4は、バックアップ
予告信号11が“1”のときにセットされ(“1”とな
り)、リセット信号18が“1”のときにリセットされ
る(“0”となる)。
予告信号11が“1”のときにセットされ(“1”とな
り)、リセット信号18が“1”のときにリセットされ
る(“0”となる)。
【0013】アンド回路6は電確ホールドレジスタ4の
出力信号を反転させた信号と部分イニシャライズ信号1
4との論理積の信号を第二のイニシャライズ信号16と
して出力する。
出力信号を反転させた信号と部分イニシャライズ信号1
4との論理積の信号を第二のイニシャライズ信号16と
して出力する。
【0014】オア回路7は、イニシャライズ信号15と
イニシャライズ信号16との論理和の信号を全体イニシ
ャライズ信号17として出力する。
イニシャライズ信号16との論理和の信号を全体イニシ
ャライズ信号17として出力する。
【0015】次に上述のように構成したメモリバックア
ップ制御回路の動作について、図2のタイミングチャー
トを参照して説明する。
ップ制御回路の動作について、図2のタイミングチャー
トを参照して説明する。
【0016】初期電源の投入時には、まず、バックアッ
プ電確信号13が“1”となり、微分回路3は、イニシ
ャライズ信号15を1クロックの期間だけ“1”とす
る。
プ電確信号13が“1”となり、微分回路3は、イニシ
ャライズ信号15を1クロックの期間だけ“1”とす
る。
【0017】次に、非バックアップ電確信号12が
“1”になると、微分回路2は、1クロックの期間だけ
部分イニシャライズ信号14を“1”とする。このと
き、電確ホールドレジスタ4の値は“0”であるため、
アンド回路6の出力の全体イニシャライズ信号17は、
1クロックの期間だけ“1”となり、メモリ装置は、バ
ックアップ対象部と非バックアップ対象部との全体がイ
ニシャライズされる。
“1”になると、微分回路2は、1クロックの期間だけ
部分イニシャライズ信号14を“1”とする。このと
き、電確ホールドレジスタ4の値は“0”であるため、
アンド回路6の出力の全体イニシャライズ信号17は、
1クロックの期間だけ“1”となり、メモリ装置は、バ
ックアップ対象部と非バックアップ対象部との全体がイ
ニシャライズされる。
【0018】通常状態からバックアップ状態に移行する
場合は、まずバックアップ予告信号11が“1”とな
り、電確ホールドレジスタ4を“1”にセットすると共
に、メモリ装置の命令の実行をガードし、この後、バッ
クアップ状態に入る。
場合は、まずバックアップ予告信号11が“1”とな
り、電確ホールドレジスタ4を“1”にセットすると共
に、メモリ装置の命令の実行をガードし、この後、バッ
クアップ状態に入る。
【0019】バックアップ状態に入ると、非バックアッ
プ電確信号12およびバックアップ予告信号11は、
“0”となる。
プ電確信号12およびバックアップ予告信号11は、
“0”となる。
【0020】バックアップ状態から通常状態に復帰する
場合は、非バックアップ電確信号12が“1”となり、
微分回路2は、部分イニシャライズ信号14を1クロッ
クの期間だけ“1”とするが、電確ホールドレジスタ4
の値が“1”でるため、アンド回路6の出力の全体イニ
シャライズ信号17は、“0”のまま変化しない。
場合は、非バックアップ電確信号12が“1”となり、
微分回路2は、部分イニシャライズ信号14を1クロッ
クの期間だけ“1”とするが、電確ホールドレジスタ4
の値が“1”でるため、アンド回路6の出力の全体イニ
シャライズ信号17は、“0”のまま変化しない。
【0021】この結果、メモリ装置のバックアップ対象
部(バックアップされて保持されているデータ)は、イ
ニシャライズされない。この後、電確ホールドレジスタ
4は、部分イニシャライズ信号14を2クロックの期間
だけ遅らせたリセット信号18によってリセットされて
“0”となる。
部(バックアップされて保持されているデータ)は、イ
ニシャライズされない。この後、電確ホールドレジスタ
4は、部分イニシャライズ信号14を2クロックの期間
だけ遅らせたリセット信号18によってリセットされて
“0”となる。
【0022】バックアップ動作中にバッテリの障害等に
よってバックアップが失敗した場合は、バックアップ電
確信号13が“0”となる。従って、バックアップ失敗
状態から復帰するときは、上述の初期電源の投入時の動
作と同じ動作となり、メモリ装置は、バックアップ対象
部および非バックアップ対象部の両者を含む全体がイニ
シャライズされる。
よってバックアップが失敗した場合は、バックアップ電
確信号13が“0”となる。従って、バックアップ失敗
状態から復帰するときは、上述の初期電源の投入時の動
作と同じ動作となり、メモリ装置は、バックアップ対象
部および非バックアップ対象部の両者を含む全体がイニ
シャライズされる。
【0023】
【発明の効果】以上説明したように、本発明のメモリバ
ックアップ制御回路は、AC電源とバッテリとから給電
されていてAC電源を切断したときでもバッテリから給
電されて記憶しているデータを保持しているバックアッ
プ対象部と、AC電源のみから給電されていてAC電源
を切断したとき記憶しているデータを消滅させる非バッ
クアップ対象部とを有するメモリ装置に対して、バック
アップ状態から通常状態に復帰するとき、電源制御回路
からの電源断を予告するバックアップ予告信号の値を保
持している電確ホールドレジスタの値によって、バック
アップ成功状態からの復帰であるか、またはバックアッ
プ失敗状態からの復帰であるかを判断し、その状態によ
ってメモリ装置のイニシャライズする対象部を変えるこ
とにより、メモリ装置に復帰させたデータを常に正しい
データとすることが可能になるという効果がある。
ックアップ制御回路は、AC電源とバッテリとから給電
されていてAC電源を切断したときでもバッテリから給
電されて記憶しているデータを保持しているバックアッ
プ対象部と、AC電源のみから給電されていてAC電源
を切断したとき記憶しているデータを消滅させる非バッ
クアップ対象部とを有するメモリ装置に対して、バック
アップ状態から通常状態に復帰するとき、電源制御回路
からの電源断を予告するバックアップ予告信号の値を保
持している電確ホールドレジスタの値によって、バック
アップ成功状態からの復帰であるか、またはバックアッ
プ失敗状態からの復帰であるかを判断し、その状態によ
ってメモリ装置のイニシャライズする対象部を変えるこ
とにより、メモリ装置に復帰させたデータを常に正しい
データとすることが可能になるという効果がある。
【図1】本発明の一実施例の主要部を示す回路図であ
る。
る。
【図2】図1の実施例の動作を示すタイミングチャート
である。
である。
【符号の説明】 1 電源制御回路 2・3 微分回路 4 電確ホールドレジスタ 5 シフトレジスタ 6 アンド回路 7 オア回路 11 バックアップ予告信号 12 非バックアップ電確信号 13 バックアップ電確信号 14 部分イニシャライズ信号 15・16 イニシャライズ信号 17 全体イニシャライズ信号 18 リセット信号
フロントページの続き (56)参考文献 特開 昭62−138943(JP,A) 特開 昭57−157321(JP,A) 特開 昭56−60926(JP,A) 特開 昭58−175198(JP,A) 特開 昭57−191899(JP,A) 特開 平3−242719(JP,A) 特開 昭63−143619(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 12/16 G06F 1/24 G06F 1/30
Claims (2)
- 【請求項1】 AC電源とバッテリとから給電されてい
るバックアップ対象部とAC電源のみから給電されてい
る非バックアップ対象部とを有するメモリ装置に対する
バックアップ制御回路であって、 電源断を予告するバックアップ予告信号と前記非バック
アップ対象部の電源オンを示す非バックアップ電確信号
と前記バックアップ対象部の電源オンを示すバックアッ
プ電確信号とを出力する電源制御回路と、 前記非バックアップ電確信号を入力して部分イニシャラ
イズ信号を出力する第一の微分回路と、 前記バックアップ電確信号を入力して第一のイニシャラ
イズ信号を出力する第二の微分回路と、 前記部分イニシャライズ信号を入力してそれを数クロッ
ク遅らせたリセット信号を出力するシフトレジスタと、 前記バックアップ予告信号をセット条件とし前記リセッ
ト信号をリセット条件とする電確ホールドレジスタと、 前記電確ホールドレジスタの出力信号を反転させた信号
と前記部分イニシャライズ信号との論理積の信号を第二
のイニシャライズ信号として出力するアンド回路と、 前記第一および第二のイニシャライズ信号の論理和の信
号を全体イニシャライズ信号として出力するオア回路
と、 を備えることを特徴とするメモリバックアップ制御回
路。 - 【請求項2】 AC電源とバッテリとから給電されてい
るバックアップ対象部とAC電源のみから給電されてい
る非バックアップ対象部とを有するメモリ装置に対する
バックアップ制御回路であって、 電源断を予告するバックアップ予告信号と前記非バック
アップ対象部の電源オンを示す非バックアップ電確信号
と前記バックアップ対象部の電源オンを示すバックアッ
プ電確信号とを出力する電源制御回路と、 前記非バックアップ電確信号を入力して部分イニシャラ
イズ信号を出力する第一の微分回路と、 前記バックアップ電確信号を入力して第一のイニシャラ
イズ信号を出力する第二の微分回路と、 前記部分イニシャライズ信号を入力してそれを数クロッ
ク遅らせたリセット信号を出力するシフトレジスタと、 前記バックアップ予告信号をセット条件とし前記リセッ
ト信号をリセット条件とする電確ホールドレジスタと、 前記電確ホールドレジスタの出力信号を反転させた信号
と前記部分イニシャライズ信号との論理積の信号を第二
のイニシャライズ信号として出力するアンド回路と、 前記第一および第二のイニシャライズ信号の論理和の信
号を全体イニシャライズ信号として出力するオア回路
と、 を備え、 電源投入時に前記電確ホールドレジスタがセットされて
いるときは部分イニシャライズを行い、前記電確ホール
ドレジスタがリセットされているときは全体イニシャラ
イズを行うことを含むことを特徴とするメモリバックア
ップ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05115456A JP3123856B2 (ja) | 1993-05-18 | 1993-05-18 | メモリバックアップ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05115456A JP3123856B2 (ja) | 1993-05-18 | 1993-05-18 | メモリバックアップ制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06324955A JPH06324955A (ja) | 1994-11-25 |
JP3123856B2 true JP3123856B2 (ja) | 2001-01-15 |
Family
ID=14663006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05115456A Expired - Fee Related JP3123856B2 (ja) | 1993-05-18 | 1993-05-18 | メモリバックアップ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3123856B2 (ja) |
-
1993
- 1993-05-18 JP JP05115456A patent/JP3123856B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06324955A (ja) | 1994-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100251381B1 (ko) | 휘발성메모리의초기화장치및방법 | |
JPS5911998B2 (ja) | デ−タチエツク方式 | |
JP3123856B2 (ja) | メモリバックアップ制御回路 | |
Tamir et al. | The UCLA mirror processor: A building block for self-checking self-repairing computing nodes | |
KR950012065B1 (ko) | 비휘발성 메모리를 이용한 재시동 시스템 및 방법 | |
JPH0527875A (ja) | 電子機器 | |
JP2846876B2 (ja) | 情報処理装置 | |
JP2979918B2 (ja) | 割り込み検出回路 | |
JPS6195426A (ja) | マイクロプロセツサの制御方式 | |
JPS607540A (ja) | 割込制御回路 | |
JP2643790B2 (ja) | エミュレータ | |
JP2732702B2 (ja) | 情報処理装置およびクロック切り換え方法 | |
JP2994642B2 (ja) | データ処理装置 | |
JP3009168B2 (ja) | データ処理装置 | |
JP3179891B2 (ja) | バス制御方式 | |
JPH02224044A (ja) | プログラム記憶装置 | |
JPS62123532A (ja) | マイクロプログラムトレ−サ | |
JPS5826048B2 (ja) | 初期化方式 | |
JPH04205325A (ja) | 情報処理装置のデータ退避復元方式 | |
JPH0749801A (ja) | エラー解析支援回路 | |
JPS6250860B2 (ja) | ||
JPS61204719A (ja) | 情報処理システム | |
JPH07129271A (ja) | 稼働記録保存型情報処理システム | |
JPS60196865A (ja) | バツクアツプメモリ回路 | |
JPH02122350A (ja) | メモリ書込み保護方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |