JP4817760B2 - 情報処理装置及びそのシステムクロック周波数の設定方法 - Google Patents
情報処理装置及びそのシステムクロック周波数の設定方法 Download PDFInfo
- Publication number
- JP4817760B2 JP4817760B2 JP2005246433A JP2005246433A JP4817760B2 JP 4817760 B2 JP4817760 B2 JP 4817760B2 JP 2005246433 A JP2005246433 A JP 2005246433A JP 2005246433 A JP2005246433 A JP 2005246433A JP 4817760 B2 JP4817760 B2 JP 4817760B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock frequency
- information processing
- external
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
図1は、第1の実施形態における情報処理装置の構成を示すブロック図である。図1において、CPU101はROM102に格納されたプログラムに従って所定の処理を行うと共に、ROM102に格納されたシステムクロック(ここではPCICLK)の周波数設定に従ってPCICLKを出力する。ここで、周波数設定はデフォルトで33MHz動作とする。また、ROM102は書き換え可能な不揮発性メモリ(例えばフラッシュメモリ)で構成されている。RAM103は、CPU101が制御を実行する際に使用するワークメモリとして機能する。
次に、図面を参照しながら本発明に係る第2の実施形態について詳細に説明する。
102 ROM
103 RAM
104 ASIC
105 リセットIC
106 PCIバス
107 PCIスロット1
108 PCIスロット2
301 オプション1
401 オプション2
501 セカンダリPCIバス
502 プライマリPCIバス
503 PCI−PCIブリッジ
504 メインシステム
Claims (5)
- 情報処理装置であって、
ブートコード及びシステムクロック周波数を示す設定情報を保持する書き換え可能なROMと、
前記書き換え可能なROMから前記ブートコード及び前記設定情報を読み出し、システムクロックを設定するCPUと、
前記CPUと外部バスとの間に接続され、前記外部バスに接続された外部システムの動作可能クロック周波数を検出する検出手段と、
前記検出手段に接続され、前記CPUをリセットするリセット手段と、を有し、
前記CPUは、前記検出手段で検出した外部システムの動作可能クロック周波数と、設定されているシステムクロック周波数とが異なる場合に、前記書き換え可能なROMに保持されている設定情報を前記外部システムの動作可能クロック周波数を示す情報で書き換えて、前記リセット手段によってシステムをリブートすることを特徴とする情報処理装置。 - 前記外部バスとしてプライマリバスとセカンダリバスとがブリッジを介して接続され、前記検出手段は前記プライマリバスに接続された外部システムのクロックを検出することを特徴とする請求項1に記載の情報処理装置。
- 前記プライマリバスとセカンダリバスは、PCIバスであることを特徴とする請求項2に記載の情報処理装置。
- CPUと、ブートコード及びシステムクロック周波数を示す設定情報を保持する書き換え可能なROMと、外部バスと、前記CPUと前記外部バスとの間に接続されている検出手段と、前記検出手段に接続されているリセット手段とを有する情報処理装置のシステムクロック周波数の設定方法であって、
検出手段が、前記外部バスに接続された外部システムの動作可能クロック周波数を検出する検出工程と、
前記CPUが、前記検出工程で検出した外部システムの動作可能クロック周波数と、設定されているシステムクロック周波数とが異なる場合に、前記書き換え可能なROMに保持されている設定情報を前記外部システムの動作可能クロック周波数を示す情報で書き換えて、前記リセット手段によってシステムをリブートすることを特徴とするシステムクロック周波数の設定方法。 - コンピュータを請求項1に記載の情報処理装置として機能させることを特徴とするプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246433A JP4817760B2 (ja) | 2005-08-26 | 2005-08-26 | 情報処理装置及びそのシステムクロック周波数の設定方法 |
US11/466,196 US7636865B2 (en) | 2005-08-26 | 2006-08-22 | Information processing apparatus and method of setting frequency of clock to be supplied from processor |
CNB2006101117516A CN100535825C (zh) | 2005-08-26 | 2006-08-25 | 信息处理设备和设置从处理器提供的时钟的频率的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246433A JP4817760B2 (ja) | 2005-08-26 | 2005-08-26 | 情報処理装置及びそのシステムクロック周波数の設定方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007058788A JP2007058788A (ja) | 2007-03-08 |
JP2007058788A5 JP2007058788A5 (ja) | 2008-09-04 |
JP4817760B2 true JP4817760B2 (ja) | 2011-11-16 |
Family
ID=37778469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005246433A Expired - Fee Related JP4817760B2 (ja) | 2005-08-26 | 2005-08-26 | 情報処理装置及びそのシステムクロック周波数の設定方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7636865B2 (ja) |
JP (1) | JP4817760B2 (ja) |
CN (1) | CN100535825C (ja) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612138A (ja) * | 1992-06-26 | 1994-01-21 | Tokyo Electric Co Ltd | プロセッサ駆動装置 |
JP3250268B2 (ja) | 1992-09-03 | 2002-01-28 | セイコーエプソン株式会社 | 情報処理装置 |
JP3531368B2 (ja) * | 1995-07-06 | 2004-05-31 | 株式会社日立製作所 | コンピュータシステム及びバス間制御回路 |
JP3697708B2 (ja) | 1996-06-03 | 2005-09-21 | ソニー株式会社 | 情報処理装置および情報処理方法 |
JPH1011285A (ja) * | 1996-06-19 | 1998-01-16 | Keyence Corp | プログラマブルコントローラ及び記録媒体 |
JPH10254827A (ja) * | 1997-03-06 | 1998-09-25 | Canon Inc | 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
JPH10268963A (ja) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | 情報処理装置 |
US5930496A (en) * | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
JP4037953B2 (ja) * | 1998-03-16 | 2008-01-23 | ヤマハモーターエレクトロニクス株式会社 | 車両用表示装置 |
TW382089B (en) * | 1998-06-16 | 2000-02-11 | Asustek Comp Inc | System clock frequency switching device and method for computer motherboard |
JP2001060127A (ja) * | 1999-08-20 | 2001-03-06 | Seiko Epson Corp | コンピュータシステム |
JP2002024169A (ja) * | 2000-07-04 | 2002-01-25 | Hitachi Ltd | Ioカードホットスワップ制御方法 |
JP2002032329A (ja) * | 2000-07-13 | 2002-01-31 | Hitachi Ltd | I/oバスシステム |
JP4373595B2 (ja) * | 2000-09-25 | 2009-11-25 | 株式会社東芝 | コンピュータシステム |
CN1164991C (zh) | 2001-02-26 | 2004-09-01 | 微星科技股份有限公司 | 可即时升降中央处理器频率的方法 |
EP1462915A3 (en) * | 2003-03-26 | 2009-01-21 | Panasonic Corporation | Clock controlling method and apparatus |
JP3715631B2 (ja) * | 2003-03-28 | 2005-11-09 | 株式会社東芝 | 情報処理装置、cpuの周波数制御方法およびプログラム |
JP2005182473A (ja) * | 2003-12-19 | 2005-07-07 | Toshiba Corp | 周波数制御方法および情報処理装置 |
-
2005
- 2005-08-26 JP JP2005246433A patent/JP4817760B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-22 US US11/466,196 patent/US7636865B2/en not_active Expired - Fee Related
- 2006-08-25 CN CNB2006101117516A patent/CN100535825C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1920733A (zh) | 2007-02-28 |
JP2007058788A (ja) | 2007-03-08 |
US20070050656A1 (en) | 2007-03-01 |
US7636865B2 (en) | 2009-12-22 |
CN100535825C (zh) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5522076A (en) | Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function | |
US6401198B1 (en) | Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use | |
US6282647B1 (en) | Method for flashing a read only memory (ROM) chip of a host adapter with updated option ROM bios code | |
US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
US20060242398A1 (en) | Booting from non-volatile memory | |
KR19980035435A (ko) | 자동감지기능을 갖는 컴퓨터시스템 | |
JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
US7457907B2 (en) | Method and circuit for interfacing card memory, asic embedded with the interface circuit, and image forming apparatus equipped with the asic | |
US20060212550A1 (en) | Information processing apparatus and activation method | |
US10459645B2 (en) | Information processing apparatus and method of controlling information processing apparatus | |
US5761519A (en) | Portable computer having a removable medium drive and a resume setting function | |
JPH0514351B2 (ja) | ||
JP4817760B2 (ja) | 情報処理装置及びそのシステムクロック周波数の設定方法 | |
JP2005190075A (ja) | リムーバブルメディア装置およびその上位装置、ならびに、プログラムおよびその記録媒体 | |
JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
JP2004220575A (ja) | カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 | |
JP4865213B2 (ja) | 割込みコントローラ | |
JP2003186582A (ja) | メモリカードコントローラ及びメモリカードコントロール方法 | |
JPH07141479A (ja) | Icメモリカードおよびそのicメモリカードを使用したファイル管理システム | |
JP2006048369A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 | |
JPH11175667A (ja) | 情報カード処理装置 | |
JP2008263381A (ja) | 情報処理装置とその装置におけるメモリバックアップ方法 | |
JP2006126987A (ja) | 画像処理装置 | |
JPH09115222A (ja) | コンピュータ | |
JP3019335B2 (ja) | プログラムのロード方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |