JPH10254827A - 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 - Google Patents
拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体Info
- Publication number
- JPH10254827A JPH10254827A JP9051526A JP5152697A JPH10254827A JP H10254827 A JPH10254827 A JP H10254827A JP 9051526 A JP9051526 A JP 9051526A JP 5152697 A JP5152697 A JP 5152697A JP H10254827 A JPH10254827 A JP H10254827A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- signal
- data transfer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 拡張バスを介して供給されるデータ転送クロ
ックの周波数変動に左右されることなく、所定周波数の
基準クロックを生成しながら高パフォーマンスなデータ
処理を実現することである。 【解決手段】 マイコン６がデータ転送クロックａの周
波数を測定し、該測定した周波数に基づいてＰＬＬ回路
２が発生する基準クロックｂの周波数を設定する構成を
特徴とする。
ックの周波数変動に左右されることなく、所定周波数の
基準クロックを生成しながら高パフォーマンスなデータ
処理を実現することである。 【解決手段】 マイコン６がデータ転送クロックａの周
波数を測定し、該測定した周波数に基づいてＰＬＬ回路
２が発生する基準クロックｂの周波数を設定する構成を
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ装置
の所定バスに接続されて供給されるクロックに同期して
所定の拡張機能処理を実行する拡張カードおよび拡張カ
ードのアクセス制御方法およびコンピュータが読み出し
可能なプログラムを格納した記憶媒体に関するものであ
る。
の所定バスに接続されて供給されるクロックに同期して
所定の拡張機能処理を実行する拡張カードおよび拡張カ
ードのアクセス制御方法およびコンピュータが読み出し
可能なプログラムを格納した記憶媒体に関するものであ
る。
【０００２】
【従来の技術】従来、パーソナルコンピュータ等のコン
ピュータには、機能を拡張するために、拡張バスが備え
られている。そして、その拡張バスに装着されるカード
を拡張カードと呼ぶ。
ピュータには、機能を拡張するために、拡張バスが備え
られている。そして、その拡張バスに装着されるカード
を拡張カードと呼ぶ。
【０００３】このような拡張カードは、拡張バス上の信
号線（主にアドレス／データ線および制御信号線等）を
通じて、コンピュータ本体とデータのやりとりを行い、
コンピュータに拡張機能を提供する。
号線（主にアドレス／データ線および制御信号線等）を
通じて、コンピュータ本体とデータのやりとりを行い、
コンピュータに拡張機能を提供する。
【０００４】この拡張バスを用いたデータ転送方式とし
て、非同期データ転送方式と、同期データ転送方式があ
る。非同期転送方式とは、データ転送時に共通のクロッ
ク信号は使わず、制御信号を用いてハンドシェークでデ
ータ転送を行うもので、比較的低速の拡張バスで用いら
れる。
て、非同期データ転送方式と、同期データ転送方式があ
る。非同期転送方式とは、データ転送時に共通のクロッ
ク信号は使わず、制御信号を用いてハンドシェークでデ
ータ転送を行うもので、比較的低速の拡張バスで用いら
れる。
【０００５】一方、同期転送方式とは、共通の転送クロ
ック信号を用いてデータ転送を行う方式で、非同期転送
方式に比べて高速なデータ転送を行うことが可能であ
る。
ック信号を用いてデータ転送を行う方式で、非同期転送
方式に比べて高速なデータ転送を行うことが可能であ
る。
【０００６】さて、この同期転送方式の拡張バスに接続
される拡張カードの基本動作クロックの生成について
は、２通りの方式が考えられる。その１つは、コンピュ
ータ本体から拡張バスを通して供給されるデータ転送ク
ロック信号に基づいて、全体の回路が動作するもので、
もう１つは、まったく独立のクロック発生回路を設け
て、データ転送クロックとは非同期に、全体の回路が動
作するものである。
される拡張カードの基本動作クロックの生成について
は、２通りの方式が考えられる。その１つは、コンピュ
ータ本体から拡張バスを通して供給されるデータ転送ク
ロック信号に基づいて、全体の回路が動作するもので、
もう１つは、まったく独立のクロック発生回路を設け
て、データ転送クロックとは非同期に、全体の回路が動
作するものである。
【０００７】
【発明が解決しようとする課題】ところが、コンピュー
タ本体から供給されるデータ転送クロックに基づいて全
体が動作する拡張カードにおいては、拡張バスが、例え
ばＰＣＩと呼ばれる拡張バスのように、クロック信号の
周波数がコンピュータ本体において任意に設定可能なも
のの場合には、拡張カードの動作スピードが拡張バスの
転送クロックの周波数に左右されてしまい、転送クロッ
クの周波数が小さくなると、拡張カードのパフォーマン
スも低下してしまうという問題点があった。
タ本体から供給されるデータ転送クロックに基づいて全
体が動作する拡張カードにおいては、拡張バスが、例え
ばＰＣＩと呼ばれる拡張バスのように、クロック信号の
周波数がコンピュータ本体において任意に設定可能なも
のの場合には、拡張カードの動作スピードが拡張バスの
転送クロックの周波数に左右されてしまい、転送クロッ
クの周波数が小さくなると、拡張カードのパフォーマン
スも低下してしまうという問題点があった。
【０００８】また、全く独立のクロック信号に基づいて
全体が動作する拡張カードにおいては、双方のクロック
信号の周波数・位相の差を吸収する際に、オーバヘッド
が生じて転送スピードが低下し、また、同期合わせ等の
ためにＦＩＦＯメモリが必要となり、大規模な整合回路
となってしまう等の問題点もあった。
全体が動作する拡張カードにおいては、双方のクロック
信号の周波数・位相の差を吸収する際に、オーバヘッド
が生じて転送スピードが低下し、また、同期合わせ等の
ためにＦＩＦＯメモリが必要となり、大規模な整合回路
となってしまう等の問題点もあった。
【０００９】本発明は、上記の問題点を解消するために
なされたもので、本発明の目的は、拡張バスを介して供
給されるデータ転送クロックの変動に応じて基準クロッ
クの周波数を可変設定することにより、拡張バスを介し
て供給されるデータ転送クロックの周波数変動に左右さ
れることなく、所定周波数の基準クロックを生成しなが
ら高パフォーマンスなデータ処理を実現できるととも
に、拡張バスを介して供給されるデータ転送クロックの
周波数変動に左右されることのない所定周波数の基準ク
ロックに基づくメモリアクセスを実現できる拡張カード
および拡張カードのアクセス制御方法およびコンピュー
タが読み出し可能なプログラムを格納した記憶媒体を提
供することである。
なされたもので、本発明の目的は、拡張バスを介して供
給されるデータ転送クロックの変動に応じて基準クロッ
クの周波数を可変設定することにより、拡張バスを介し
て供給されるデータ転送クロックの周波数変動に左右さ
れることなく、所定周波数の基準クロックを生成しなが
ら高パフォーマンスなデータ処理を実現できるととも
に、拡張バスを介して供給されるデータ転送クロックの
周波数変動に左右されることのない所定周波数の基準ク
ロックに基づくメモリアクセスを実現できる拡張カード
および拡張カードのアクセス制御方法およびコンピュー
タが読み出し可能なプログラムを格納した記憶媒体を提
供することである。
【００１０】
【課題を解決するための手段】本発明に係る第１の発明
は、所定の拡張バスに接続され、該拡張バスを介して供
給されるデータ転送クロックに同期する基準クロックを
生成する信号発生手段と、前記データ転送クロックの周
波数を測定する測定手段と、前記測定手段が測定した周
波数に基づいて前記信号発生手段が生成する前記基準ク
ロックの周波数を設定する設定手段とを有するものであ
る。
は、所定の拡張バスに接続され、該拡張バスを介して供
給されるデータ転送クロックに同期する基準クロックを
生成する信号発生手段と、前記データ転送クロックの周
波数を測定する測定手段と、前記測定手段が測定した周
波数に基づいて前記信号発生手段が生成する前記基準ク
ロックの周波数を設定する設定手段とを有するものであ
る。
【００１１】本発明に係る第２の発明は、前記基準クロ
ックに基づいて所定のメモリに対するアクセスタイミン
グ信号を生成するタイミング信号生成手段を有するもの
である。
ックに基づいて所定のメモリに対するアクセスタイミン
グ信号を生成するタイミング信号生成手段を有するもの
である。
【００１２】本発明に係る第３の発明は、所定の拡張バ
スに接続され、該拡張バスを介して供給されるデータ転
送クロックに同期する基準クロックを生成する信号発生
手段を備える拡張カードのアクセス制御方法であって、
前記データ転送クロックの周波数を測定する測定工程
と、該測定した周波数に基づいて前記信号発生手段が生
成する前記基準クロックの周波数を設定する設定工程と
を有するものである。
スに接続され、該拡張バスを介して供給されるデータ転
送クロックに同期する基準クロックを生成する信号発生
手段を備える拡張カードのアクセス制御方法であって、
前記データ転送クロックの周波数を測定する測定工程
と、該測定した周波数に基づいて前記信号発生手段が生
成する前記基準クロックの周波数を設定する設定工程と
を有するものである。
【００１３】本発明に係る第４の発明は、所定の拡張バ
スに接続され、該拡張バスを介して供給されるデータ転
送クロックに同期する基準クロックを生成する信号発生
手段を備える拡張カードのアクセスを制御するコンピュ
ータが読み出し可能なプログラムを格納した記憶媒体で
あって、前記データ転送クロックの周波数を測定する測
定工程と、該測定した周波数に基づいて前記信号発生手
段が生成する前記基準クロックの周波数を設定する設定
工程とを含む、コンピュータが読み出し可能なプログラ
ムを記憶媒体に格納したものである。
スに接続され、該拡張バスを介して供給されるデータ転
送クロックに同期する基準クロックを生成する信号発生
手段を備える拡張カードのアクセスを制御するコンピュ
ータが読み出し可能なプログラムを格納した記憶媒体で
あって、前記データ転送クロックの周波数を測定する測
定工程と、該測定した周波数に基づいて前記信号発生手
段が生成する前記基準クロックの周波数を設定する設定
工程とを含む、コンピュータが読み出し可能なプログラ
ムを記憶媒体に格納したものである。
【００１４】
〔第１実施形態〕図１は、本発明の一実施形態を示す拡
張カードの構成を説明するブロック図である。
張カードの構成を説明するブロック図である。
【００１５】図において、１は拡張カード本体、２はＰ
ＬＬ回路であり、拡張バスからの入力クロックａに同期
した任意の周波数のクロック信号ｂを生成する。３はタ
イミング発生回路であり、ＰＬＬ回路２から得られるク
ロック信号ｂに基づいて、ＤＲＡＭ回路４へのアクセス
信号であるＲＡＳ信号ｃおよびＣＡＳ信号ｄ、またアド
レスラッチ回路５のタイミング制御信号ｅ等を生成す
る。
ＬＬ回路であり、拡張バスからの入力クロックａに同期
した任意の周波数のクロック信号ｂを生成する。３はタ
イミング発生回路であり、ＰＬＬ回路２から得られるク
ロック信号ｂに基づいて、ＤＲＡＭ回路４へのアクセス
信号であるＲＡＳ信号ｃおよびＣＡＳ信号ｄ、またアド
レスラッチ回路５のタイミング制御信号ｅ等を生成す
る。
【００１６】６は１チップマイクロコンピュータ（マイ
コン）であり、内部に図示しないＣＰＵ，ＲＡＭ，ＲＯ
Ｍ，タイマ回路，カウンタ回路等を持っている。そし
て、該マイコン６に内蔵されている図示しないカウンタ
には、拡張バスのクロック信号ａが入力されており、ク
ロック信号ａのカウント値を得ることが可能な構成にな
っている。
コン）であり、内部に図示しないＣＰＵ，ＲＡＭ，ＲＯ
Ｍ，タイマ回路，カウンタ回路等を持っている。そし
て、該マイコン６に内蔵されている図示しないカウンタ
には、拡張バスのクロック信号ａが入力されており、ク
ロック信号ａのカウント値を得ることが可能な構成にな
っている。
【００１７】また、マイコン６からはＰＬＬ回路２へ制
御信号ｆが接続されており、ＰＬＬ回路２の内部の分周
回路の分周比の設定を行う等の制御ができるようになっ
ている。さらに、マイコン６からは、拡張バスに対し
て、割り込み信号ｇ，ウェイト信号ｈの出力ができるよ
うに構成されている。
御信号ｆが接続されており、ＰＬＬ回路２の内部の分周
回路の分周比の設定を行う等の制御ができるようになっ
ている。さらに、マイコン６からは、拡張バスに対し
て、割り込み信号ｇ，ウェイト信号ｈの出力ができるよ
うに構成されている。
【００１８】４はＤＲＡＭ（ダイナミックランダムアク
セスメモリ）回路で、複数のＲＡＭチップから構成され
ている。５はアドレスラッチ回路であり、拡張バスから
のアドレス／データ信号ｉをラッチして、ＤＲＡＭ回路
４に供給し、また拡張バスとＤＲＡＭ回路４のデータ信
号のバッファ回路として作用する。
セスメモリ）回路で、複数のＲＡＭチップから構成され
ている。５はアドレスラッチ回路であり、拡張バスから
のアドレス／データ信号ｉをラッチして、ＤＲＡＭ回路
４に供給し、また拡張バスとＤＲＡＭ回路４のデータ信
号のバッファ回路として作用する。
【００１９】７はアドレスデコード回路であり、拡張バ
スのアドレス／データ信号ｉ等より、ＤＲＡＭ回路４へ
のアクセスを検出して、その結果をアクセス信号ｊとし
てタイミング発生回路３に入力する。
スのアドレス／データ信号ｉ等より、ＤＲＡＭ回路４へ
のアクセスを検出して、その結果をアクセス信号ｊとし
てタイミング発生回路３に入力する。
【００２０】図２は、図１に示したＰＬＬ回路２の詳細
構成を説明するブロック図であり、図１と同一のものに
は同一の符号を付してある。
構成を説明するブロック図であり、図１と同一のものに
は同一の符号を付してある。
【００２１】図において、１０は位相検出回路（Ｐ
Ｄ）、１１はローパスフィルタ（ＬＰＦ）、１２は電圧
制御発振器（ＶＣＯ）、１３，１４は分周回路である。
１５はロック検出回路（ＬＤ）であり、位相検出回路１
０の出力βに基づいて、ＰＬＬ回路２のロック信号ｋを
生成する。
Ｄ）、１１はローパスフィルタ（ＬＰＦ）、１２は電圧
制御発振器（ＶＣＯ）、１３，１４は分周回路である。
１５はロック検出回路（ＬＤ）であり、位相検出回路１
０の出力βに基づいて、ＰＬＬ回路２のロック信号ｋを
生成する。
【００２２】以下、図２のＰＬＬ回路２の動作を説明す
る。
る。
【００２３】入力クロック、すなわち拡張バスからのデ
ータ転送クロックａは、位相検出回路１０によって、分
周回路１４の出力αと、位相の比較が行われて位相差信
号βが発生される。その位相差信号βは、ローパスフィ
ルタ１１によって位相差に応じた電圧信号γに変換さ
れ、その電圧信号γが電圧制御発振器（ＶＣＯ）１２に
入力される。
ータ転送クロックａは、位相検出回路１０によって、分
周回路１４の出力αと、位相の比較が行われて位相差信
号βが発生される。その位相差信号βは、ローパスフィ
ルタ１１によって位相差に応じた電圧信号γに変換さ
れ、その電圧信号γが電圧制御発振器（ＶＣＯ）１２に
入力される。
【００２４】そして、ＶＣＯ１２の発振出力（出力クロ
ックδ）は、分周回路１４に入力される。このフィード
バックループにより、入力クロックａと分周回路１４の
出力α、すなわちＶＣＯ１２の出力クロックδの位相が
常に同期するように保たれる。
ックδ）は、分周回路１４に入力される。このフィード
バックループにより、入力クロックａと分周回路１４の
出力α、すなわちＶＣＯ１２の出力クロックδの位相が
常に同期するように保たれる。
【００２５】また、ＶＣＯ１２の出力クロックδは、分
周回路１３に入力されており、その出力クロックｂの周
波数をＦｏｕｔとすると、周波数Ｆｏｕｔと入力クロッ
クａの周波数Ｆｉｎとの関係は、分周回路１３の分周比
を「Ｍ」、分周回路１４の分周比を「Ｎ」とすると、Ｆ
ｏｕｔ＝Ｎ÷Ｍ×Ｆｉｎとなり、位相は常に同期状態に
保たれる。
周回路１３に入力されており、その出力クロックｂの周
波数をＦｏｕｔとすると、周波数Ｆｏｕｔと入力クロッ
クａの周波数Ｆｉｎとの関係は、分周回路１３の分周比
を「Ｍ」、分周回路１４の分周比を「Ｎ」とすると、Ｆ
ｏｕｔ＝Ｎ÷Ｍ×Ｆｉｎとなり、位相は常に同期状態に
保たれる。
【００２６】さらに、分周回路１３と分周回路１４の分
周比は、信号ε，ζ、すなわちマイコン６からの制御信
号ｆを使って外部より設定可能となっている。
周比は、信号ε，ζ、すなわちマイコン６からの制御信
号ｆを使って外部より設定可能となっている。
【００２７】以下、本実施形態の特徴的構成について図
１，図２等を参照して説明する。
１，図２等を参照して説明する。
【００２８】上記のように構成された拡張カードにおい
て、所定の拡張バスに接続され、該拡張バスを介して供
給されるデータ転送クロックａを分周して前記データ転
送クロックに同期する基準クロック（出力クロックｂ）
を生成する信号発生手段（ＰＬＬ回路２）と、前記デー
タ転送クロックの周波数を測定する測定手段（マイコン
６の内部タイマによる）と、前記測定手段が測定した周
波数に基づいて前記信号発生手段が生成する前記基準ク
ロックの周波数を設定する設定手段（マイコン６のＲＯ
Ｍまたは他のメモリ資源に記憶される、後述する図４に
示すテーブルに基づいて分周回路１３，１４に対する分
周比を設定する制御信号ｆにより設定する）とを有し、
拡張バスを介して供給されるデータ転送クロックの周波
数変動に左右されることなく、所定周波数の基準クロッ
クを生成しながら高パフォーマンスなデータ処理を可能
とする。
て、所定の拡張バスに接続され、該拡張バスを介して供
給されるデータ転送クロックａを分周して前記データ転
送クロックに同期する基準クロック（出力クロックｂ）
を生成する信号発生手段（ＰＬＬ回路２）と、前記デー
タ転送クロックの周波数を測定する測定手段（マイコン
６の内部タイマによる）と、前記測定手段が測定した周
波数に基づいて前記信号発生手段が生成する前記基準ク
ロックの周波数を設定する設定手段（マイコン６のＲＯ
Ｍまたは他のメモリ資源に記憶される、後述する図４に
示すテーブルに基づいて分周回路１３，１４に対する分
周比を設定する制御信号ｆにより設定する）とを有し、
拡張バスを介して供給されるデータ転送クロックの周波
数変動に左右されることなく、所定周波数の基準クロッ
クを生成しながら高パフォーマンスなデータ処理を可能
とする。
【００２９】また、出力クロックｂに基づいて所定のメ
モリ（ＤＲＡＭ回路４他のメモリ資源であってもよい）
に対するアクセスタイミング信号を生成するタイミング
信号生成手段（タイミング発生回路３）を有するので、
拡張バスを介して供給されるデータ転送クロックの周波
数変動に左右されない所定周波数の基準クロックに基づ
くメモリアクセスを実現できる。
モリ（ＤＲＡＭ回路４他のメモリ資源であってもよい）
に対するアクセスタイミング信号を生成するタイミング
信号生成手段（タイミング発生回路３）を有するので、
拡張バスを介して供給されるデータ転送クロックの周波
数変動に左右されない所定周波数の基準クロックに基づ
くメモリアクセスを実現できる。
【００３０】以下、各部の動作について図３，図４等を
参照して詳述する。
参照して詳述する。
【００３１】図３は、図１に示した拡張カードのメモリ
アクセス制御信号のタイミングを示すタイミングチャー
トであり、図４は、図２に示した分周回路１３，１４に
設定する分周比と各クロックとの関係を示す図である。
アクセス制御信号のタイミングを示すタイミングチャー
トであり、図４は、図２に示した分周回路１３，１４に
設定する分周比と各クロックとの関係を示す図である。
【００３２】拡張バスからの入力クロックａは、マイコ
ン６に入力される。マイコン６は、この入力クロックａ
を図示しない内部のカウンタ回路に入力し、一定時間中
のカウント値から、入力クロックａの周波数を計算す
る。この値を周波数Ｆｉｎとする。
ン６に入力される。マイコン６は、この入力クロックａ
を図示しない内部のカウンタ回路に入力し、一定時間中
のカウント値から、入力クロックａの周波数を計算す
る。この値を周波数Ｆｉｎとする。
【００３３】一方、ＤＲＡＭ回路４は、アクセス用タイ
ミング信号として、図３に示すタイミングでＲＡＳ信号
ｃとＣＡＳ信号ｄが、タイミング発生回路３より入力さ
れている。そして、例えばＤＲＡＭ回路４の出力クロッ
クｂが３３ＭＨｚの場合に、ＤＲＡＭ回路４のアクセス
タイムが最速になるように構成されていると仮定する
と、マイコン３は、入力クロックａからＤＲＡＭ回路４
の最速タイミングを作成するため、出力クロックｂが３
３ＭＨｚとなるように、ＰＬＬ回路２で制御信号ｆを設
定する。
ミング信号として、図３に示すタイミングでＲＡＳ信号
ｃとＣＡＳ信号ｄが、タイミング発生回路３より入力さ
れている。そして、例えばＤＲＡＭ回路４の出力クロッ
クｂが３３ＭＨｚの場合に、ＤＲＡＭ回路４のアクセス
タイムが最速になるように構成されていると仮定する
と、マイコン３は、入力クロックａからＤＲＡＭ回路４
の最速タイミングを作成するため、出力クロックｂが３
３ＭＨｚとなるように、ＰＬＬ回路２で制御信号ｆを設
定する。
【００３４】具体的には、図４に示すように、分周回路
１３の分周比をＭ、分周回路１４の分周比をＮに設定す
る。例えば入力クロックａが６６ＭＨｚから６０ＭＨｚ
の間にある場合には、分周比Ｍと分周比Ｎをそれぞれ
「２」と「１」にすることにより、出力クロックｂとし
て３３ＭＨｚないし３０ＭＨｚの信号が得られる。ま
た、入力クロックａが６０ＭＨｚと５０ＭＨｚの間にあ
る場合には、分周比Ｍと分周比Ｎをそれぞれ「９」と
「５」にすることにより、出力クロックｂとして３３Ｍ
Ｈｚないし２８ＭＨｚが得られる。
１３の分周比をＭ、分周回路１４の分周比をＮに設定す
る。例えば入力クロックａが６６ＭＨｚから６０ＭＨｚ
の間にある場合には、分周比Ｍと分周比Ｎをそれぞれ
「２」と「１」にすることにより、出力クロックｂとし
て３３ＭＨｚないし３０ＭＨｚの信号が得られる。ま
た、入力クロックａが６０ＭＨｚと５０ＭＨｚの間にあ
る場合には、分周比Ｍと分周比Ｎをそれぞれ「９」と
「５」にすることにより、出力クロックｂとして３３Ｍ
Ｈｚないし２８ＭＨｚが得られる。
【００３５】なお、上記分周比の設定は、さらに周波数
を細かく設定できるように構成してもよい。
を細かく設定できるように構成してもよい。
【００３６】次に、マイコン６はＰＬＬ回路２がロック
するのを待つ。ＰＬＬ回路２がロックするとは、入力ク
ロックａと出力クロックｂが完全に同期した状態を言
う。
するのを待つ。ＰＬＬ回路２がロックするとは、入力ク
ロックａと出力クロックｂが完全に同期した状態を言
う。
【００３７】図２において、ＰＬＬ回路２の位相検出回
路１０の位相差信号βより、ロック検出回路１５により
ロック信号ｋが生成される。このロック信号ｋはマイコ
ン６の入力ポートに接続されており、マイコン６はこの
ロック信号ｋを監視して、一定時間ロック状態が持続し
たことを検知したら，ＤＲＡＭ回路４へのアクセスが可
能と判断し、アクセスレディ信号１をタイミング発生回
路３に出力する。
路１０の位相差信号βより、ロック検出回路１５により
ロック信号ｋが生成される。このロック信号ｋはマイコ
ン６の入力ポートに接続されており、マイコン６はこの
ロック信号ｋを監視して、一定時間ロック状態が持続し
たことを検知したら，ＤＲＡＭ回路４へのアクセスが可
能と判断し、アクセスレディ信号１をタイミング発生回
路３に出力する。
【００３８】一方、タイミング発生回路３の動作は、以
下のようになる。
下のようになる。
【００３９】ＰＬＬ回路２がロックしていない状態、す
なわちＤＲＡＭ回路４がアクセス不可の状態の場合に
は、マイコン６からのアクセスレディ信号１が「インア
クティブ」になっている。この場合に、アドレスデコー
ド回路７が拡張バスからのアクセスを検知し、アクセス
信号ｊがアクティブになったならば、タイミング発生回
路３は拡張バスに対してアクセスリトライ信号ｍをアク
ティブにして、再度のアクセスを拡張バス側に要求す
る。もしくは、アボート信号ｎをアクティブにしてもよ
いし、場合によっては、ウェイト信号ｏをアクティブに
して、拡張バスにウェイトをかけることも可能である。
なわちＤＲＡＭ回路４がアクセス不可の状態の場合に
は、マイコン６からのアクセスレディ信号１が「インア
クティブ」になっている。この場合に、アドレスデコー
ド回路７が拡張バスからのアクセスを検知し、アクセス
信号ｊがアクティブになったならば、タイミング発生回
路３は拡張バスに対してアクセスリトライ信号ｍをアク
ティブにして、再度のアクセスを拡張バス側に要求す
る。もしくは、アボート信号ｎをアクティブにしてもよ
いし、場合によっては、ウェイト信号ｏをアクティブに
して、拡張バスにウェイトをかけることも可能である。
【００４０】次に、ＰＬＬ回路２がロックしている状
態、すなわちＤＲＡＭ回路４がアクセス可能な状態の場
合には、マイコン６からのアクセスレディ信号１が「ア
クティブ」になっているので、アドレスデコード回路７
から得られる拡張バスからのアクセスを示すアクセス信
号ｊが「アクティブ」になったならば、アドレスラッチ
回路５およびＤＲＡＭ回路４へのタイミング信号を発生
させ、正常なアクセス動作を行う。
態、すなわちＤＲＡＭ回路４がアクセス可能な状態の場
合には、マイコン６からのアクセスレディ信号１が「ア
クティブ」になっているので、アドレスデコード回路７
から得られる拡張バスからのアクセスを示すアクセス信
号ｊが「アクティブ」になったならば、アドレスラッチ
回路５およびＤＲＡＭ回路４へのタイミング信号を発生
させ、正常なアクセス動作を行う。
【００４１】次に、拡張バスのデータ転送クロック信号
ａの周波数が突然変化した場合の動作を説明する。
ａの周波数が突然変化した場合の動作を説明する。
【００４２】クロック信号ａの周波数Ｆｉｎが突然変化
すると、ＰＬＬ回路２の同期が外れる。すると、ロック
信号ｋが「インアクティブ」となり、マイコン６は同期
外れ状態を検知する。このような同期外れ状態を検知す
ると、マイコン６は、再び転送クロック、すなわち入力
クロックａの周波数の測定処理に入り、出力クロックｂ
が最適な周波数となるよう、ＰＬＬ回路２を制御する。
すると、ＰＬＬ回路２の同期が外れる。すると、ロック
信号ｋが「インアクティブ」となり、マイコン６は同期
外れ状態を検知する。このような同期外れ状態を検知す
ると、マイコン６は、再び転送クロック、すなわち入力
クロックａの周波数の測定処理に入り、出力クロックｂ
が最適な周波数となるよう、ＰＬＬ回路２を制御する。
【００４３】また、ロック信号ｋはタイミング発生回路
３にも入力されているため、拡張バスからのアクセスに
対しては、直ちにアクセス「不可」状態にすることがで
きる。これにより、マイコンの処理の遅れによる不正ア
クセスを防止できる。
３にも入力されているため、拡張バスからのアクセスに
対しては、直ちにアクセス「不可」状態にすることがで
きる。これにより、マイコンの処理の遅れによる不正ア
クセスを防止できる。
【００４４】この後の動作は、電源ＯＮ時の場合と同様
で入力クロックａと出力クロックｂが同期してロック信
号ｋが一定時間、「アクティブ」状態になると、アクセ
スレディ信号１が「アクティブ」状態になって、正常動
作状態になる。
で入力クロックａと出力クロックｂが同期してロック信
号ｋが一定時間、「アクティブ」状態になると、アクセ
スレディ信号１が「アクティブ」状態になって、正常動
作状態になる。
【００４５】また、ノイズ等の突発的な要因で、同期が
外れた状態となった場合の動作も、上記の入力クロック
信号の周波数が突然変化した場合と同様である。
外れた状態となった場合の動作も、上記の入力クロック
信号の周波数が突然変化した場合と同様である。
【００４６】さらに、一定時間ロックしない場合には、
ハードウエアエラーとして拡張バスへの割り込み信号ｇ
をアクティブにして、図示しないコンピュータに通知す
ることもできる。
ハードウエアエラーとして拡張バスへの割り込み信号ｇ
をアクティブにして、図示しないコンピュータに通知す
ることもできる。
【００４７】以下、図５に示すフローチャートを参照し
て、本発明に係る拡張カードのアクセス制御方法につい
て説明する。
て、本発明に係る拡張カードのアクセス制御方法につい
て説明する。
【００４８】図５は、本発明に係る拡張カードのアクセ
ス制御手順の一例を示すフローチャートであり、図１に
示したマイコン６によるデータ処理手順に対応する。な
お、（１）〜（１３）は各ステップを示す。
ス制御手順の一例を示すフローチャートであり、図１に
示したマイコン６によるデータ処理手順に対応する。な
お、（１）〜（１３）は各ステップを示す。
【００４９】先ず、マイコン６は、内部のタイマに一定
時間を設定（１）、入力クロックａを図示しない内部の
カウンタ回路に入力してカウントを開始（２）、一定時
間中のカウントを終了したら（３）、該カウント値か
ら、入力クロックａの周波数を計算する（４）。
時間を設定（１）、入力クロックａを図示しない内部の
カウンタ回路に入力してカウントを開始（２）、一定時
間中のカウントを終了したら（３）、該カウント値か
ら、入力クロックａの周波数を計算する（４）。
【００５０】次いで、マイコン６のＲＯＭ等に記憶され
る、例えば図４に示す分周比Ｍ，Ｎを設定するためのテ
ーブルを参照して（５）、制御信号ｆにより各分周回路
１３，１４に対応する値を設定する（６），（７）。次
に、所定時間を計時する内部のタイマをスタートして
（８）、タイマが所定時間を計時終了したら（９）、Ｐ
ＬＬ回路２がロックしている状態かどうかを判定し（１
０）、ＮＯならば、例えば割り込み信号ｇをアクティブ
する割り込みをアクティブ状態にして（１３）、ホスト
ＣＰＵにその旨を通知して、処理を終了する。
る、例えば図４に示す分周比Ｍ，Ｎを設定するためのテ
ーブルを参照して（５）、制御信号ｆにより各分周回路
１３，１４に対応する値を設定する（６），（７）。次
に、所定時間を計時する内部のタイマをスタートして
（８）、タイマが所定時間を計時終了したら（９）、Ｐ
ＬＬ回路２がロックしている状態かどうかを判定し（１
０）、ＮＯならば、例えば割り込み信号ｇをアクティブ
する割り込みをアクティブ状態にして（１３）、ホスト
ＣＰＵにその旨を通知して、処理を終了する。
【００５１】一方、ステップ（１０）で、ＰＬＬ回路２
がロックしていると判定した場合には、アクセスレディ
信号１を「アクティブ」してＤＲＡＭ回路４へのアクセ
スレディ状態とし（１１）、ＤＲＡＭ回路４へのメモリ
アクセスを開始させる。
がロックしていると判定した場合には、アクセスレディ
信号１を「アクティブ」してＤＲＡＭ回路４へのアクセ
スレディ状態とし（１１）、ＤＲＡＭ回路４へのメモリ
アクセスを開始させる。
【００５２】次いで、ＰＬＬ回路２のロック状態が外れ
状態を監視（１２）、ロック外れ状態となったら、すな
わち、ＹＥＳならばステップ（１）へ戻り、同一の処理
を繰り返す。
状態を監視（１２）、ロック外れ状態となったら、すな
わち、ＹＥＳならばステップ（１）へ戻り、同一の処理
を繰り返す。
【００５３】〔第２実施形態〕上記第１実施形態では、
ＰＬＬ回路２の各分周回路１３，１４の分周比Ｍ，Ｎの
設定に対してマイコン６の制御信号ｆを使用する場合に
ついて説明したが、マイコン６に限られるものではな
く、ハードウエアロジックで構成することも可能であ
る。
ＰＬＬ回路２の各分周回路１３，１４の分周比Ｍ，Ｎの
設定に対してマイコン６の制御信号ｆを使用する場合に
ついて説明したが、マイコン６に限られるものではな
く、ハードウエアロジックで構成することも可能であ
る。
【００５４】さらに、拡張カードに搭載されるメモリ回
路は、すなわち、ＤＲＡＭ回路４に限定されるものでは
なく、ＳＲＡＭ回路やメモリ以外の画像処理回路等のロ
ジック回路でもよい。
路は、すなわち、ＤＲＡＭ回路４に限定されるものでは
なく、ＳＲＡＭ回路やメモリ以外の画像処理回路等のロ
ジック回路でもよい。
【００５５】以下、図６に示すメモリマップを参照して
本発明に係る拡張カードで読み出し可能なデータ処理プ
ログラムの構成について説明する。
本発明に係る拡張カードで読み出し可能なデータ処理プ
ログラムの構成について説明する。
【００５６】図６は、本発明に係る拡張カードで読み出
し可能な各種データ処理プログラムを格納する記憶媒体
のメモリマップを説明する図である。
し可能な各種データ処理プログラムを格納する記憶媒体
のメモリマップを説明する図である。
【００５７】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【００５８】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【００５９】本実施形態における図５に示す機能が外部
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
【００６０】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【００６１】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【００６２】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。
【００６３】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【００６４】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【００６５】
【発明の効果】以上説明したように、本発明によれば、
所定の拡張バスに接続され、該拡張バスを介して供給さ
れるデータ転送クロックに同期する基準クロックを生成
する信号発生手段と、前記データ転送クロックの周波数
を測定する測定手段と、前記測定手段が測定した周波数
に基づいて前記信号発生手段が生成する前記基準クロッ
クの周波数を設定する設定手段とを有するので、拡張バ
スを介して供給されるデータ転送クロックの周波数変動
に左右されることなく、所定周波数の基準クロックを生
成しながら高パフォーマンスなデータ処理を実現でき
る。
所定の拡張バスに接続され、該拡張バスを介して供給さ
れるデータ転送クロックに同期する基準クロックを生成
する信号発生手段と、前記データ転送クロックの周波数
を測定する測定手段と、前記測定手段が測定した周波数
に基づいて前記信号発生手段が生成する前記基準クロッ
クの周波数を設定する設定手段とを有するので、拡張バ
スを介して供給されるデータ転送クロックの周波数変動
に左右されることなく、所定周波数の基準クロックを生
成しながら高パフォーマンスなデータ処理を実現でき
る。
【００６６】また、前記基準クロックに基づいて所定の
メモリに対するアクセスタイミング信号を生成するタイ
ミング信号生成手段を有するので、拡張バスを介して供
給されるデータ転送クロックの周波数変動に左右されな
い所定周波数の基準クロックに基づくメモリアクセスを
実現できる。
メモリに対するアクセスタイミング信号を生成するタイ
ミング信号生成手段を有するので、拡張バスを介して供
給されるデータ転送クロックの周波数変動に左右されな
い所定周波数の基準クロックに基づくメモリアクセスを
実現できる。
【００６７】また、所定の拡張バスに接続され、該拡張
バスを介して供給されるデータ転送クロックに同期する
基準クロックを生成する信号発生手段を備える拡張カー
ドのアクセス制御方法であって、あるいは所定の拡張バ
スに接続され、該拡張バスを介して供給されるデータ転
送クロックに同期する基準クロックを生成する信号発生
手段を備える拡張カードのアクセスを制御するコンピュ
ータが読み出し可能なプログラムを格納した記憶媒体で
あって、前記データ転送クロックの周波数を測定する測
定工程と、該測定した周波数に基づいて前記信号発生手
段が生成する前記基準クロックの周波数を設定する設定
工程とを有するので、拡張バスを介して供給されるデー
タ転送クロックの周波数変動に左右されることなく、所
定周波数の基準クロックを生成しながら高パフォーマン
スなデータ処理を実現できる。
バスを介して供給されるデータ転送クロックに同期する
基準クロックを生成する信号発生手段を備える拡張カー
ドのアクセス制御方法であって、あるいは所定の拡張バ
スに接続され、該拡張バスを介して供給されるデータ転
送クロックに同期する基準クロックを生成する信号発生
手段を備える拡張カードのアクセスを制御するコンピュ
ータが読み出し可能なプログラムを格納した記憶媒体で
あって、前記データ転送クロックの周波数を測定する測
定工程と、該測定した周波数に基づいて前記信号発生手
段が生成する前記基準クロックの周波数を設定する設定
工程とを有するので、拡張バスを介して供給されるデー
タ転送クロックの周波数変動に左右されることなく、所
定周波数の基準クロックを生成しながら高パフォーマン
スなデータ処理を実現できる。
【図１】本発明の一実施形態を示す拡張カードの構成を
説明するブロック図である。
説明するブロック図である。
【図２】図１に示したＰＬＬ回路の詳細構成を説明する
ブロック図である。
ブロック図である。
【図３】図１に示した拡張カードのメモリアクセス制御
信号のタイミングを示すタイミングチャートである。
信号のタイミングを示すタイミングチャートである。
【図４】図２に示した各分周回路に設定する分周比と各
クロックとの関係を示す図である。
クロックとの関係を示す図である。
【図５】本発明に係る拡張カードのアクセス制御手順の
一例を示すフローチャートである。
一例を示すフローチャートである。
【図６】本発明に係る拡張カードで読み出し可能な各種
データ処理プログラムを格納する記憶媒体のメモリマッ
プを説明する図である。
データ処理プログラムを格納する記憶媒体のメモリマッ
プを説明する図である。
１ 拡張カード本体 ２ ＰＬＬ回路 ３ タイミング発生回路 ４ ＤＲＡＭ回路 ５ アドレスラッチ回路 ６ マイコン ７ アドレスデコード回路
Claims (4)
- 【請求項１】 所定の拡張バスに接続され、該拡張バス
を介して供給されるデータ転送クロックに同期する基準
クロックを生成する信号発生手段と、 前記データ転送クロックの周波数を測定する測定手段
と、 前記測定手段が測定した周波数に基づいて前記信号発生
手段が生成する前記基準クロックの周波数を設定する設
定手段と、を有することを特徴とする拡張カード。 - 【請求項２】 前記基準クロックに基づいて所定のメモ
リに対するアクセスタイミング信号を生成するタイミン
グ信号生成手段を有することを特徴とする請求項１記載
の拡張カード。 - 【請求項３】 所定の拡張バスに接続され、該拡張バス
を介して供給されるデータ転送クロックに同期する基準
クロックを生成する信号発生手段を備える拡張カードの
アクセス制御方法であって、 前記データ転送クロックの周波数を測定する測定工程
と、 該測定した周波数に基づいて前記信号発生手段が生成す
る前記基準クロックの周波数を設定する設定工程と、を
有することを特徴とする拡張カードのアクセス制御方
法。 - 【請求項４】 所定の拡張バスに接続され、該拡張バス
を介して供給されるデータ転送クロックに同期する基準
クロックを生成する信号発生手段を備える拡張カードの
アクセスを制御するコンピュータが読み出し可能なプロ
グラムを格納した記憶媒体であって、 前記データ転送クロックの周波数を測定する測定工程
と、 該測定した周波数に基づいて前記信号発生手段が生成す
る前記基準クロックの周波数を設定する設定工程とを含
む、コンピュータが読み出し可能なプログラムを格納し
たことを特徴とする記憶媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051526A JPH10254827A (ja) | 1997-03-06 | 1997-03-06 | 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
| US09/032,783 US6272574B1 (en) | 1997-03-06 | 1998-03-02 | Device such as expansion card, access control method of the expansion card, and a memory medium storing a program capable of being read by computer |
| CNB981060293A CN1146773C (zh) | 1997-03-06 | 1998-03-05 | 扩展卡及其控制方法 |
| HK98112136A HK1010923A1 (en) | 1997-03-06 | 1998-11-19 | Expansion card and access control method of expansion card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051526A JPH10254827A (ja) | 1997-03-06 | 1997-03-06 | 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10254827A true JPH10254827A (ja) | 1998-09-25 |
Family
ID=12889466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9051526A Pending JPH10254827A (ja) | 1997-03-06 | 1997-03-06 | 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6272574B1 (ja) |
| JP (1) | JPH10254827A (ja) |
| CN (1) | CN1146773C (ja) |
| HK (1) | HK1010923A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004512614A (ja) * | 2000-10-27 | 2004-04-22 | サンマイクロシステムズ インコーポレーテッド | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ |
| JP2007058788A (ja) * | 2005-08-26 | 2007-03-08 | Canon Inc | 情報処理装置及びその外部バスクロック設定方法 |
| JP2009159435A (ja) * | 2007-12-27 | 2009-07-16 | Ricoh Co Ltd | 画像形成装置および画像形成方法 |
| JP2010003039A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | Ｃｐｕ動作クロック同調式ｐｌｃバスシステム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69827528T2 (de) * | 1998-09-15 | 2005-11-10 | Acqiris | Modulares datenerfassungssystem |
| US7180914B2 (en) * | 2002-08-19 | 2007-02-20 | Applied Micro Circuits Corporation | Efficient asynchronous stuffing insertion and destuffing removal circuit |
| CN114442735B (zh) * | 2020-10-30 | 2023-03-24 | 龙芯中科技术股份有限公司 | 时钟频率控制方法、装置、设备及存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761479A (en) * | 1991-04-22 | 1998-06-02 | Acer Incorporated | Upgradeable/downgradeable central processing unit chip computer systems |
| DE4125219A1 (de) * | 1991-07-30 | 1993-02-04 | Pep Modular Computers Ag | Hochgeschwindigkeits-bussystem und verfahren zum betreiben desselben |
| US5542071A (en) * | 1992-11-13 | 1996-07-30 | Video Associates Labs, Inc. | System for determining communication speed of parallel printer port of computer by using start timer and stop timer commands within data combined with embedded strobe |
| JP3071976B2 (ja) * | 1993-03-29 | 2000-07-31 | 株式会社日立製作所 | 通信システムのバス型クロック供給方式 |
| DE69300523T2 (de) * | 1993-11-26 | 1996-03-14 | Sgs Thomson Microelectronics | Prozessorschnittstellenschaltung zum Austausch von seriellen digitalen Daten mit einem Peripheriegerät. |
| US5566325A (en) * | 1994-06-30 | 1996-10-15 | Digital Equipment Corporation | Method and apparatus for adaptive memory access |
| JPH08235111A (ja) * | 1994-12-26 | 1996-09-13 | Toshiba Corp | コンピュータシステム |
| KR0160685B1 (ko) * | 1995-03-31 | 1998-12-15 | 김광호 | 칩인 카드에 의한 사용방지 기능을 가진 퍼스널 컴퓨터의 카드 리드/라이트 콘트롤러 |
| US5696949A (en) * | 1995-06-15 | 1997-12-09 | Intel Corporation | System for PCI slots expansion using asynchronous PCI-to-PCI bridge with clock generator for providing clock signal to the expansion mother board and expansion side of bridge |
| US6000037A (en) * | 1997-12-23 | 1999-12-07 | Lsi Logic Corporation | Method and apparatus for synchronizing data transfer |
| US6032261A (en) * | 1997-12-30 | 2000-02-29 | Philips Electronics North America Corp. | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof |
-
1997
- 1997-03-06 JP JP9051526A patent/JPH10254827A/ja active Pending
-
1998
- 1998-03-02 US US09/032,783 patent/US6272574B1/en not_active Expired - Lifetime
- 1998-03-05 CN CNB981060293A patent/CN1146773C/zh not_active Expired - Fee Related
- 1998-11-19 HK HK98112136A patent/HK1010923A1/xx not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004512614A (ja) * | 2000-10-27 | 2004-04-22 | サンマイクロシステムズ インコーポレーテッド | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ |
| JP2007058788A (ja) * | 2005-08-26 | 2007-03-08 | Canon Inc | 情報処理装置及びその外部バスクロック設定方法 |
| JP2009159435A (ja) * | 2007-12-27 | 2009-07-16 | Ricoh Co Ltd | 画像形成装置および画像形成方法 |
| US8243295B2 (en) | 2007-12-27 | 2012-08-14 | Ricoh Company, Ltd. | Image forming apparatus and image forming method that converts a transfer speed of the image data signal according to a transfer speed of a destination processor |
| JP2010003039A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | Ｃｐｕ動作クロック同調式ｐｌｃバスシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1146773C (zh) | 2004-04-21 |
| US6272574B1 (en) | 2001-08-07 |
| HK1010923A1 (en) | 1999-07-02 |
| CN1193137A (zh) | 1998-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952462B2 (en) | Method and apparatus for generating a phase dependent control signal | |
| US5491814A (en) | Apparatus using a state machine for generating selectable clock frequencies and a fixed frequency for operating a computer bus | |
| JPH07306827A (ja) | Ｐ／ｑ整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方法および装置 | |
| JP4357692B2 (ja) | 非整数周波数分割装置 | |
| KR930005797B1 (ko) | 마이크로 프로세서 리세트회로 및 방법과 컴퓨터시스템 | |
| JP2009064456A (ja) | 動的電圧制御方法および装置 | |
| US7210054B2 (en) | Maintaining processor execution during frequency transitioning | |
| US6894551B2 (en) | Multiphase clock generators | |
| US6211739B1 (en) | Microprocessor controlled frequency lock loop for use with an external periodic signal | |
| JP4206151B2 (ja) | クロック発生方法およびシステム | |
| EP0919905A1 (en) | Clock supplying method and information processing apparatus | |
| JPH08298503A (ja) | 非整数倍クロック変換器およびその方法 | |
| US6104251A (en) | Method and apparatus for providing transient suppression in a central processor unit (CPU) phase locked loop clock (PLL) clock signal synthesis circuit | |
| JPH10254827A (ja) | 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JPS6083166A (ja) | 半導体集積回路装置 | |
| US5546567A (en) | System for limiting change in bus clock frequency to duration of I/O operation upon completion signal | |
| JP4482275B2 (ja) | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| JP2719226B2 (ja) | 情報処理システム | |
| US7813410B1 (en) | Initiating spread spectrum modulation | |
| JP2002328744A (ja) | 半導体集積回路装置 | |
| US20030041276A1 (en) | Semiconductor device allowing control of clock supply to processor on a clock cycle basis | |
| JP3680975B2 (ja) | インタフェース回路 | |
| JPH0683476A (ja) | 情報処理装置 | |
| CN117056253A (zh) | 一种统一时钟频率的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |