JP4206151B2 - クロック発生方法およびシステム - Google Patents
クロック発生方法およびシステム Download PDFInfo
- Publication number
- JP4206151B2 JP4206151B2 JP21197598A JP21197598A JP4206151B2 JP 4206151 B2 JP4206151 B2 JP 4206151B2 JP 21197598 A JP21197598 A JP 21197598A JP 21197598 A JP21197598 A JP 21197598A JP 4206151 B2 JP4206151 B2 JP 4206151B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- clock
- pll
- lock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般的には位相同期ループ（ＰＬＬ）をベースとしたクロック発生システムに関し、かつ特定的には本発明はバッテリ給電される装置において使用されるもののような２帯域幅（ｄｕａｌ ｂａｎｄｗｉｄｔｈ）ＰＬＬをベースとしたクロック発生システムに関する。
【０００２】
【従来の技術】
携帯用セルラ電話またはラップトップコンピュータのような低電力電子装置の用途においては、重要な設計目標は該電子装置のバッテリ寿命を増大するために電力消費を最小にすることである。そのようなバッテリ給電される装置は典型的には該装置が動作可能ではないかあるいはユーザによって使用されていない場合にバッテリ電力を節約するために低電力モードで動作する。ＰＬＬをベースとしたクロック発生回路を有する携帯用装置においては、該ＰＬＬは通常低電力モードの間はディスエーブルまたは動作不能にされる。低電力モードから動作モードへ切り換えられるとき、ＰＬＬは再イネーブルされて携帯用装置をクロッキングするためにシステムクロックを提供する。
【０００３】
再イネーブルされた後にあるいはシステムのスタートアップに際して位相同期または位相ロックを再獲得するとき、ＰＬＬは始めにプログラムされたシステム周波数を獲得するよう試みる場合に目標周波数をオーバシュートすることになる。もしＰＬＬの目標とされる出力周波数がシステムのプロセッサの最大の仕様で定められた周波数にあれば、ＰＬＬのオーバシュートはプロセッサにおけるメモリアクセスの障害または実行障害を引き起こすことになる。従来技術のシステムにおいては、これらの問題を避けるため、ＰＬＬが位相ロックを獲得した後までシステムのプロセッサ内の実行を遅延する実行制御回路が含まれる。
【０００４】
【発明が解決しようとする課題】
理解されるように、携帯用装置はこの遅延の間はプロセッサが動作することなく動作レベルでのバッテリ電力を消費している。したがって、オーバシュートに関連する障害の危険なしにプロセッサの実行の遅延を導入せず、したがってフルパワーモードで費やされる時間を低減するＰＬＬクロック発生システムを提供することが望ましい。
【０００５】
【課題を解決するための手段】
本発明は関連する中央処理ユニット（ＣＰＵ）が位相／周波数ロックを獲得する前に命令の実行を開始できるようにする２帯域幅ＰＬＬ回路を提供する。理解されるように、本発明はプロセッサがＰＬＬの位相／周波数ロックフェーズの間に動作できるようにすることによって携帯用バッテリの電力の節約を実質的に増強する。プロセッサが動作できるようになる前のＰＬＬが再ロックするのを待機するのに費やされる時間を除去することにより、パワーセイブモードで費やされる時間を増大することによって総合的なシステム電力の低減が達成される。これは、周期的にセルラシステムに照会する（ｑｕｅｒｙ）、セルラ電話におけるように、システムが反復して低電力モードからアクティブモードにされる用途において特に有用である。
【０００６】
本発明の一態様に係わるシステム（３００）は、基準クロックに基づき第１の信号およびＰＬＬクロックを発生する位相同期ループ（ＰＬＬ）（３１０）であって、該ＰＬＬは狭い帯域幅のモードおよび広い帯域幅のモードを有するチャージポンプを具備し、前記第１の信号は前記ＰＬＬが予め規定された帯域幅内で予期される周波数を達成したことに基づき発生され、そして前記予期される周波数は前記基準クロックの予め定められた倍数であるもの、前記ＰＬＬクロックおよび選択信号を受けかつシステムクロックを発生する分周回路（３３０）であって、該分周回路は前記選択信号が第１の状態にあれば第１の周波数でシステムクロックを発生しかつ前記選択信号が第２の状態にあれば第２の周波数でシステムクロックを発生するもの、前記第１の信号を受けかつ第２の信号を発生するイネーブル回路（３２０）であって、該イネーブル回路はカウンタを具備するもの、前記第１の信号を受けかつ選択的に第３の信号を発生するプロセッサ（３５０）、そして前記第２の信号および前記第３の信号を受けかつ前記第２の信号および前記第３の信号に応答して前記選択信号を発生する選択回路（３４０）、を具備することを特徴とする。
【０００７】
本発明の別の態様によればデータ処理システムのための動作方法が提供され、該方法は、Ａ）選択信号の受信に基づき複数の周波数の内の１つを提供することによってＰＬＬクロックからシステムクロックを発生する段階、Ｂ）第２の信号および第３の信号の受信に基づき前記選択信号を発生する段階、Ｃ）第１の信号の受信の後に前記第２の信号を発生する段階、Ｄ）前記第１の信号によってイネーブルされたプロセッサにおいて前記第３の信号を発生する段階、そしてＥ）前記ＰＬＬクロックに周波数ロックしたことに応じて前記第１の信号を発生する段階、を具備することを特徴とする。
【０００８】
また、前記段階（Ｃ）は、前記第１の信号の受信に応じてカウンタをスタートさせる段階、クロックに応じて前記カウンタを増分する段階、そして前記カウンタが遅延カウントまで増分されたときに前記第２の信号を発生する段階、を具備すると好都合である。
【０００９】
さらに、広い帯域幅のモードにあるとき第１の電流レベルに応じて前記ＰＬＬクロックを発生する段階、そして狭い帯域幅のモードにあるとき第２の電流レベルに応じて前記ＰＬＬクロックを発生する段階を設けることができる。
【００１０】
また、前記段階（Ｅ）において、前記第１の信号は前記ＰＬＬが所定の帯域幅内で予期される周波数を達成したことに基づき発生され、そして前記予期される周波数は基準クロックの定められた倍数であると好都合である。
【００１１】
【発明の実施の形態】
次に図面を参照して、かつ特に図１を参照して、ＰＬＬをベースとしたクロック発生回路を有する伝統的なマイクロコントローラシステムが示される。マイクロコントローラをベースとしたシステム１００は２重または２帯域幅（ｄｕａｌｂａｎｄｗｉｄｔｈ）ＰＬＬクロック発生回路１０５を含む。２帯域幅ＰＬＬは、例えば、高速スタートアップ時間を要するがＰＬＬへの低周波数入力基準を有するシステムにおいて使用される。２帯域幅ＰＬＬは２つの動作フェーズを有する。すなわち、１）広帯域幅（高利得）フェーズおよび、２）狭帯域幅（低利得）フェーズである。電力を意識した設計において使用されるように、低い周波数の基準クロック（ＲＥＦ）が回路１０５内のＰＬＬ１１０内に入力され、該回路１０５は乗算係数入力（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ ｆａｃｔｏｒ ｉｎｐｕｔ：Ｎ）の関数としてＰＬＬ回路出力（ＰＬＬクロック：ＰＬＬ ＣＬＯＣＫ）を生成するために基準クロックを合成する。いくつかのシステムにおいては、ＰＬＬ１１０はロック時間を低減するために２帯域幅ＰＬＬとされる。ＰＬＬ１１０は分周器１３０に「ＰＬＬクロック」を出力し、かつカウンタ１２０に「周波数ロック（ＦＲＥＱＵＥＮＣＹ ＬＯＣＫ）」信号を出力する。「周波数ロック」信号はＰＬＬが広帯域幅モードで動作している間に、ＰＬＬクロックが選択された帯域幅内でＰＬＬのプログラムされた周波数に到達したことを示す。しかしながら、ＰＬＬは該ＰＬＬが広帯域幅から狭い帯域幅の動作に切り換えることができる前に位相ロック状態に到達しなければならないから、経験的に求められたセットリング時間（ｓｅｔｔｌｉｎｇ ｔｉｍｅ）、例えば１０ミリセカンド、がカウンタ１２０によってカウントされてＰＬＬが位相ロックしたことを保証する。１０ミリセカンドがカウントされた後、カウンタ１２０は「位相ロック（ＰＨＡＳＥ ＬＯＣＫ）」信号をＣＰＵ１４０に出力してＣＰＵ１４０がシステムクロック（ＳＹＳＴＥＭ ＣＬＯＣＫ）によってクロッキングされている間に実行を開始できるようにする。
【００１２】
分周器１３０はＣＰＵ１４０によって出力されるレジスタビット（Ｘビット）によって制御される。分周器１３０は前記ＰＬＬクロックを入力ＭによってセットされかつＸビットによって選択される２つの所望の動作周波数の内の１つへと分周するようプログラムされる。従来技術では、分周器１３０は典型的にはＰＬＬクロックの周波数に等しいかあるいは半分のシステムクロックを生成する。分周器１３０のプログラム可能な特徴はＣＰＵ１４０がシステムクロックを１つの動作周波数から他のものへと遷移させる用途において特に有用である。分周器１３０は、とりわけ、ＣＰＵの実行エラーまたはメモリアクセス障害を生じさせる可能性がある、周波数の間での遷移に際して生じるシステムクロックの周波数オーバシュートを防止する。
【００１３】
そのような周波数オーバシュートは図２に見ることができ、同図は図１のシステムに対するスタートアップ期間の間におけるシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）対時間をグラフで示す。時間ｔ０において、システム１００は低電力モードからアクティブモードへと切り換わりつつあり、かつ基準クロックがＰＬＬ１１０へと入力される。時間ｔ１において、ＰＬＬ１１０は基準クロックを認識しかつ目標周波数の獲得を始める。ＰＬＬ１１０は始めに広帯域幅モードで動作しているから、図２のグラフに見られるように、ＰＬＬ１００が基準クロックへの周波数ロックを急速に獲得しようと試みる際に周波数に大きなオーバシュートを生じる。分周器１３０はＰＬＬクロックを半分に分周または除算してこのスタートアップモードの間にシステムクロックを発生するが、ＣＰＵはこの時点で実行を開始しない。ＰＬＬ１１０がそれがプログラムされた周波数に到達したことを判定したとき、前記「周波数ロック」信号がカウンタ１２０に出力され、該カウンタ１２０は基準クロックに基づき１０ミリセカンドのカウントを開始する。該カウントの終りはＰＬＬが狭い帯域幅の動作モードへ遷移するために充分に落ちついたことを示す。時間ｔ２において、カウンタ１２０は「位相ロック」信号をＣＰＵ１４０に出力してＣＰＵ１４０が実行を開始できるようにする。また、「位相ロック」はＰＬＬ１１０によって受信されて（接続は示されていない）ＰＬＬ１１０を狭い帯域幅の動作へと切り換えさせる。時間ｔ３において、ＣＰＵ１４０は分周器１３０のユニティまたは単位除数（ｕｎｉｔｙ ｄｉｖｉｓｏｒ）を選択するためにＸビットを提供し、これは「システムクロック」をＰＬＬクロックの周波数へと切り換える。明らかに、ｔ１およびｔ２の間の１０ミリセカンドの期間の間に、ＣＰＵ１４０はコード（ｃｏｄｅ）を実行することを許されずかつしたがって動作できない。しかしながら、クロック発生回路１００およびシステム内の他の回路は低電力モードからアクティブモードへと切り換えられておりかつ効率悪く電力を消費している。
【００１４】
本発明は、システムクロックがシステムの最大の仕様で定められた動作周波数を超過させることなく、ＣＰＵが位相ロック期間の間に有用な動作周波数で動作できるようにすることにより、低い周波数基準クロックを有するシステムにおけるこの効率の悪さを低減するための方法およびシステムを提供する。次に図３を参照すると、本発明の好ましい実施形態に係わる、ＰＬＬをベースとしたクロック発生回路を有するマイクロコントローラシステムが示されている。システム３００はＣＰＵ３５０およびクロック発生回路３０５を含む。低周波数基準クロック（ＲＥＦ）が回路３０５内の２帯域幅ＰＬＬ３１０に入力される。
【００１５】
ＰＬＬ３１０は位相ロックを獲得している場合に広帯域幅モード（高利得）で動作しかつ位相ロックを維持するために狭帯域幅モード（低利得）で動作する。ＰＬＬ３１０は基準クロックを合成して乗算係数（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ ｆａｃｔｏｒ：Ｎ）の関数としてＰＬＬクロックを生成する。一実施形態では、基準クロックが３３キロヘルツでの低周波数クロックである場合、Ｎは５１２に等しい。ＰＬＬ３１０はＰＬＬクロックを分周器３３０に出力する。分周器３３０はＡＮＤゲート３４０によって出力される「選択（ＳＥＬＥＣＴ）」信号により制御されかつＰＬＬクロックを入力Ｍによって「システムクロック」出力としてセットされる２つの所望の動作周波数の内の１つに分周するようプログラムされる。
【００１６】
ＰＬＬ３１０はまた「周波数ロック」信号をカウンタ３２０およびＣＰＵ３５０へ出力する。「周波数ロック」信号は「ＰＬＬクロック」が選択された帯域幅内でクロック発生回路のプログラムされた出力周波数に到達したことを示す。しかしながら、ＰＬＬは依然として該ＰＬＬが広い帯域幅から狭い帯域幅の動作へと切り換えできるようにするため位相ロックされた状態に到達しかつ安定な周波数に到達しなければならないため、「位相ロック」信号によって示されるセットリング期間はＰＬＬが位相ロックしたことを保証するためカウンタ３２０によってカウントオフまたはカウントされる（ｃｏｕｎｔｅｄ ｏｆｆ）。「周波数ロック」信号は目標周波数イネーブルカウンタ３２０がｔ１からｔ２までのプリセットされた期間のカウントオフを開始する。カウンタ３２０はカウントの終りにＡＮＤゲート３４０への「位相ロック」信号入力を発生する。「周波数ロック」信号はまたＣＰＵ３５０が動作を開始しかつ位相ロック期間の間にプログラムされたタスクを達成できるようにする。プロセッサは「システムクロック」によって分周された周波数でクロッキングされるから、位相／周波数ロック期間の間に最大の仕様で定められた周波数を超える危険はない。
【００１７】
ＣＰＵ３５０は任意の所望の時間に最大速度の動作を要求するため読出し／書込みレジスタからＸビットを肯定するようにプログラムできる。Ｘビットおよび「位相ロック」信号はＡＮＤゲート３４０に入力される。ＡＮＤゲート３４０の「選択」出力は分周器３３０を制御し、この場合「選択」信号は目標周波数Ｍが１またはｎに等しくなるよう選択する。したがって、理解されるように、「選択」信号はＣＰＵ３５０がＸビットを肯定することにより最大速度の動作を要求しかつカウンタ３２０によってカウントされるセットリング期間が経過するまで分周器３３０の分周機能を選択された除数（ｄｉｖｉｓｏｒ）ｎとして選択する。「選択」信号が発生された時、分周器３３０はＰＬＬクロックの最大周波数（または、希望に応じてその何らかの分数）で「システムクロック」を生成するよう切り換える。
【００１８】
図４は、図３のシステムのスタートアップ期間の一例における時間に対するシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）のグラフを示す。時間ｔ０において、携帯用装置３００は低電力モードからアクティブモードへと切り換えられておりかつ基準クロックがＰＬＬ３１０に入力される。時間ｔ１において、ＰＬＬ３１０は基準クロックを認識しかつ目標周波数の獲得を開始する。ＰＬＬ３１０は始めは広帯域幅モードで動作しているから、ＰＬＬ３１０が急速に基準クロックへの周波数ロックを獲得しようと試みる際に周波数の大きなオーバシュートが生じる。分周器３３０はＰＬＬクロックを除数Ｍで分周または除算してこのスタートアップモードの間にシステムクロックを発生する。ＰＬＬ３１０がそれが期待または予期される出力の平均周波数に到達したことを判定したとき、これは時間ｔ１の非常にすぐ後に発生し、「周波数ロック」信号がカウンタ３２０へと出力され、該カウンタ３２０は基準クロックに基づきある周期または期間（例えば、カウンタ３２０の３２８のカウントを必要とする１０ミリセカンドの期間）をカウントし始める。前記「周波数ロック」は同時にＣＰＵ３５０が、従来技術において見られたｔ２ではなく、ｔ１の付近で動作を開始できるようにする。これはセルラ電話のような携帯用システムがｔ２において最大周波数動作に到達する前にセルラサイクルの間に必要とされる仕事を完了させる可能性を与える。ＰＬＬ３１０が位相ロックしている間にＣＰＵ３５０は最大動作周波数の半分で動作するから、最大周波数を超える危険はない。
【００１９】
時間ｔ２において、カウンタ３２０はＡＮＤゲート３４０に対し「位相ロック」信号を出力し、ＰＬＬが狭い帯域幅のフェーズに遷移するために充分に落ち着いている（ｓｅｔｔｌｅｄ）ことを示す。また、「位相ロック」はＰＬＬ３１０によって受信されて（接続は示されていない）ＰＬＬ３１０を狭い帯域幅の動作に切り換えさせる。時間ｔ２においてまたはその前に（あるいは、他の例ではｔ２の後に）、ＣＰＵ３５０は分周器３３０のユニティまたは単位除数（ｕｎｉｔｙ ｄｉｖｉｓｏｒ）を選択するためＸビットを肯定し、これは「システムクロック」を「ＰＬＬクロック」の周波数へと切り換える。好ましい実施形態では、「ＰＬＬクロック」の周波数はシステムの仕様で定められた最大周波数とされる。図４に見られるように、本発明のシステムは時間ｔ２において最大動作周波数を達成することができ、それはＣＰＵ３５０は期間ｔ１〜ｔ２の間は、位相ロックが生じたときにそれが動作可能でありかつＸビットを直ちに発行できるように半分の周波数で実行しているからである。したがって、図４が示すように、好ましい実施形態のシステムは期間ｔ１〜ｔ２の間に半分の動作周波数で動作し、かつ時間ｔ２およびｔ３の間に最大（フル：ｆｕｌｌ）動作周波数で動作しシステムがその動作タスクを完了しかつ低電力モードにより早く戻ることができるようにする。従来技術のシステムはｔ３の後までコードの実行を開始さえもしない。
【００２０】
【発明の効果】
したがって、本発明はシステムクロックの位相ロックの間にプロセッサの実行を可能にするＰＬＬをベースとしたクロック発生回路を提供することが理解されるであろう。これは実質的に電力の節約を改善しかつ処理能力を増大する。ＰＬＬがＰＬＬクロック出力を分周器に発生し、該分周器が前記ＰＬＬクロックをシステムクロック出力へと分周する。ＰＬＬは所望の出力周波数を獲得したことに応じて周波数ロック信号を出力し、これはカウンタを開始しかつシステムクロックによってクロッキングされるＣＰＵの実行を可能にする。ＣＰＵはそれによって周波数のオーバシュートが引き起こす障害の危険なしに位相ロックの間に分周された周波数で実行することができるようにされる。カウンタが経過しかつＣＰＵが最大周波数の動作を要求したとき、選択信号が生成されて分周器を最大周波数のシステムクロックを出力するよう切り換えさせ、それによってＰＬＬが安全に位相ロックされたときにＣＰＵが最大周波数で実行できるようにする。
【００２１】
本発明が好ましい実施形態に関して説明されたが、当業者には本発明は数多くの方法で変更することができかつ上で特に示しかつ説明したもの以外の数多くの実施形態を取り得ることは明らかであろう。したがって、添付の特許請求の範囲は本発明の真の範囲内に入る本発明の全ての変更をカバーすることを意図している。
【図面の簡単な説明】
【図１】ＰＬＬをベースとしたクロック発生回路を有する伝統的なマイクロコントローラシステムを示すブロック回路図である。
【図２】図１のシステムに対するスタートアップ期間の間における時間に対するシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）の関係を示すグラフである。
【図３】本発明の好ましい実施形態に係わる、ＰＬＬをベースとしたクロック発生回路を有するマイクロコントローラシステムを示すブロック回路図である。
【図４】本発明の好ましい実施形態に係わる、図３のシステムのスタートアップ期間の１つの例において、時間に対するシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）の関係を示すグラフである。
【符号の説明】
１００，３００ マイクロコントローラシステム
１１０，３１０ ＰＬＬ
１２０，３２０ カウンタ
１３０，３３０ 分周器
１４０，３５０ ＣＰＵ
３４０ ＡＮＤゲート
１０５，３０５ クロック発生回路
【発明の属する技術分野】
本発明は一般的には位相同期ループ（ＰＬＬ）をベースとしたクロック発生システムに関し、かつ特定的には本発明はバッテリ給電される装置において使用されるもののような２帯域幅（ｄｕａｌ ｂａｎｄｗｉｄｔｈ）ＰＬＬをベースとしたクロック発生システムに関する。
【０００２】
【従来の技術】
携帯用セルラ電話またはラップトップコンピュータのような低電力電子装置の用途においては、重要な設計目標は該電子装置のバッテリ寿命を増大するために電力消費を最小にすることである。そのようなバッテリ給電される装置は典型的には該装置が動作可能ではないかあるいはユーザによって使用されていない場合にバッテリ電力を節約するために低電力モードで動作する。ＰＬＬをベースとしたクロック発生回路を有する携帯用装置においては、該ＰＬＬは通常低電力モードの間はディスエーブルまたは動作不能にされる。低電力モードから動作モードへ切り換えられるとき、ＰＬＬは再イネーブルされて携帯用装置をクロッキングするためにシステムクロックを提供する。
【０００３】
再イネーブルされた後にあるいはシステムのスタートアップに際して位相同期または位相ロックを再獲得するとき、ＰＬＬは始めにプログラムされたシステム周波数を獲得するよう試みる場合に目標周波数をオーバシュートすることになる。もしＰＬＬの目標とされる出力周波数がシステムのプロセッサの最大の仕様で定められた周波数にあれば、ＰＬＬのオーバシュートはプロセッサにおけるメモリアクセスの障害または実行障害を引き起こすことになる。従来技術のシステムにおいては、これらの問題を避けるため、ＰＬＬが位相ロックを獲得した後までシステムのプロセッサ内の実行を遅延する実行制御回路が含まれる。
【０００４】
【発明が解決しようとする課題】
理解されるように、携帯用装置はこの遅延の間はプロセッサが動作することなく動作レベルでのバッテリ電力を消費している。したがって、オーバシュートに関連する障害の危険なしにプロセッサの実行の遅延を導入せず、したがってフルパワーモードで費やされる時間を低減するＰＬＬクロック発生システムを提供することが望ましい。
【０００５】
【課題を解決するための手段】
本発明は関連する中央処理ユニット（ＣＰＵ）が位相／周波数ロックを獲得する前に命令の実行を開始できるようにする２帯域幅ＰＬＬ回路を提供する。理解されるように、本発明はプロセッサがＰＬＬの位相／周波数ロックフェーズの間に動作できるようにすることによって携帯用バッテリの電力の節約を実質的に増強する。プロセッサが動作できるようになる前のＰＬＬが再ロックするのを待機するのに費やされる時間を除去することにより、パワーセイブモードで費やされる時間を増大することによって総合的なシステム電力の低減が達成される。これは、周期的にセルラシステムに照会する（ｑｕｅｒｙ）、セルラ電話におけるように、システムが反復して低電力モードからアクティブモードにされる用途において特に有用である。
【０００６】
本発明の一態様に係わるシステム（３００）は、基準クロックに基づき第１の信号およびＰＬＬクロックを発生する位相同期ループ（ＰＬＬ）（３１０）であって、該ＰＬＬは狭い帯域幅のモードおよび広い帯域幅のモードを有するチャージポンプを具備し、前記第１の信号は前記ＰＬＬが予め規定された帯域幅内で予期される周波数を達成したことに基づき発生され、そして前記予期される周波数は前記基準クロックの予め定められた倍数であるもの、前記ＰＬＬクロックおよび選択信号を受けかつシステムクロックを発生する分周回路（３３０）であって、該分周回路は前記選択信号が第１の状態にあれば第１の周波数でシステムクロックを発生しかつ前記選択信号が第２の状態にあれば第２の周波数でシステムクロックを発生するもの、前記第１の信号を受けかつ第２の信号を発生するイネーブル回路（３２０）であって、該イネーブル回路はカウンタを具備するもの、前記第１の信号を受けかつ選択的に第３の信号を発生するプロセッサ（３５０）、そして前記第２の信号および前記第３の信号を受けかつ前記第２の信号および前記第３の信号に応答して前記選択信号を発生する選択回路（３４０）、を具備することを特徴とする。
【０００７】
本発明の別の態様によればデータ処理システムのための動作方法が提供され、該方法は、Ａ）選択信号の受信に基づき複数の周波数の内の１つを提供することによってＰＬＬクロックからシステムクロックを発生する段階、Ｂ）第２の信号および第３の信号の受信に基づき前記選択信号を発生する段階、Ｃ）第１の信号の受信の後に前記第２の信号を発生する段階、Ｄ）前記第１の信号によってイネーブルされたプロセッサにおいて前記第３の信号を発生する段階、そしてＥ）前記ＰＬＬクロックに周波数ロックしたことに応じて前記第１の信号を発生する段階、を具備することを特徴とする。
【０００８】
また、前記段階（Ｃ）は、前記第１の信号の受信に応じてカウンタをスタートさせる段階、クロックに応じて前記カウンタを増分する段階、そして前記カウンタが遅延カウントまで増分されたときに前記第２の信号を発生する段階、を具備すると好都合である。
【０００９】
さらに、広い帯域幅のモードにあるとき第１の電流レベルに応じて前記ＰＬＬクロックを発生する段階、そして狭い帯域幅のモードにあるとき第２の電流レベルに応じて前記ＰＬＬクロックを発生する段階を設けることができる。
【００１０】
また、前記段階（Ｅ）において、前記第１の信号は前記ＰＬＬが所定の帯域幅内で予期される周波数を達成したことに基づき発生され、そして前記予期される周波数は基準クロックの定められた倍数であると好都合である。
【００１１】
【発明の実施の形態】
次に図面を参照して、かつ特に図１を参照して、ＰＬＬをベースとしたクロック発生回路を有する伝統的なマイクロコントローラシステムが示される。マイクロコントローラをベースとしたシステム１００は２重または２帯域幅（ｄｕａｌｂａｎｄｗｉｄｔｈ）ＰＬＬクロック発生回路１０５を含む。２帯域幅ＰＬＬは、例えば、高速スタートアップ時間を要するがＰＬＬへの低周波数入力基準を有するシステムにおいて使用される。２帯域幅ＰＬＬは２つの動作フェーズを有する。すなわち、１）広帯域幅（高利得）フェーズおよび、２）狭帯域幅（低利得）フェーズである。電力を意識した設計において使用されるように、低い周波数の基準クロック（ＲＥＦ）が回路１０５内のＰＬＬ１１０内に入力され、該回路１０５は乗算係数入力（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ ｆａｃｔｏｒ ｉｎｐｕｔ：Ｎ）の関数としてＰＬＬ回路出力（ＰＬＬクロック：ＰＬＬ ＣＬＯＣＫ）を生成するために基準クロックを合成する。いくつかのシステムにおいては、ＰＬＬ１１０はロック時間を低減するために２帯域幅ＰＬＬとされる。ＰＬＬ１１０は分周器１３０に「ＰＬＬクロック」を出力し、かつカウンタ１２０に「周波数ロック（ＦＲＥＱＵＥＮＣＹ ＬＯＣＫ）」信号を出力する。「周波数ロック」信号はＰＬＬが広帯域幅モードで動作している間に、ＰＬＬクロックが選択された帯域幅内でＰＬＬのプログラムされた周波数に到達したことを示す。しかしながら、ＰＬＬは該ＰＬＬが広帯域幅から狭い帯域幅の動作に切り換えることができる前に位相ロック状態に到達しなければならないから、経験的に求められたセットリング時間（ｓｅｔｔｌｉｎｇ ｔｉｍｅ）、例えば１０ミリセカンド、がカウンタ１２０によってカウントされてＰＬＬが位相ロックしたことを保証する。１０ミリセカンドがカウントされた後、カウンタ１２０は「位相ロック（ＰＨＡＳＥ ＬＯＣＫ）」信号をＣＰＵ１４０に出力してＣＰＵ１４０がシステムクロック（ＳＹＳＴＥＭ ＣＬＯＣＫ）によってクロッキングされている間に実行を開始できるようにする。
【００１２】
分周器１３０はＣＰＵ１４０によって出力されるレジスタビット（Ｘビット）によって制御される。分周器１３０は前記ＰＬＬクロックを入力ＭによってセットされかつＸビットによって選択される２つの所望の動作周波数の内の１つへと分周するようプログラムされる。従来技術では、分周器１３０は典型的にはＰＬＬクロックの周波数に等しいかあるいは半分のシステムクロックを生成する。分周器１３０のプログラム可能な特徴はＣＰＵ１４０がシステムクロックを１つの動作周波数から他のものへと遷移させる用途において特に有用である。分周器１３０は、とりわけ、ＣＰＵの実行エラーまたはメモリアクセス障害を生じさせる可能性がある、周波数の間での遷移に際して生じるシステムクロックの周波数オーバシュートを防止する。
【００１３】
そのような周波数オーバシュートは図２に見ることができ、同図は図１のシステムに対するスタートアップ期間の間におけるシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）対時間をグラフで示す。時間ｔ０において、システム１００は低電力モードからアクティブモードへと切り換わりつつあり、かつ基準クロックがＰＬＬ１１０へと入力される。時間ｔ１において、ＰＬＬ１１０は基準クロックを認識しかつ目標周波数の獲得を始める。ＰＬＬ１１０は始めに広帯域幅モードで動作しているから、図２のグラフに見られるように、ＰＬＬ１００が基準クロックへの周波数ロックを急速に獲得しようと試みる際に周波数に大きなオーバシュートを生じる。分周器１３０はＰＬＬクロックを半分に分周または除算してこのスタートアップモードの間にシステムクロックを発生するが、ＣＰＵはこの時点で実行を開始しない。ＰＬＬ１１０がそれがプログラムされた周波数に到達したことを判定したとき、前記「周波数ロック」信号がカウンタ１２０に出力され、該カウンタ１２０は基準クロックに基づき１０ミリセカンドのカウントを開始する。該カウントの終りはＰＬＬが狭い帯域幅の動作モードへ遷移するために充分に落ちついたことを示す。時間ｔ２において、カウンタ１２０は「位相ロック」信号をＣＰＵ１４０に出力してＣＰＵ１４０が実行を開始できるようにする。また、「位相ロック」はＰＬＬ１１０によって受信されて（接続は示されていない）ＰＬＬ１１０を狭い帯域幅の動作へと切り換えさせる。時間ｔ３において、ＣＰＵ１４０は分周器１３０のユニティまたは単位除数（ｕｎｉｔｙ ｄｉｖｉｓｏｒ）を選択するためにＸビットを提供し、これは「システムクロック」をＰＬＬクロックの周波数へと切り換える。明らかに、ｔ１およびｔ２の間の１０ミリセカンドの期間の間に、ＣＰＵ１４０はコード（ｃｏｄｅ）を実行することを許されずかつしたがって動作できない。しかしながら、クロック発生回路１００およびシステム内の他の回路は低電力モードからアクティブモードへと切り換えられておりかつ効率悪く電力を消費している。
【００１４】
本発明は、システムクロックがシステムの最大の仕様で定められた動作周波数を超過させることなく、ＣＰＵが位相ロック期間の間に有用な動作周波数で動作できるようにすることにより、低い周波数基準クロックを有するシステムにおけるこの効率の悪さを低減するための方法およびシステムを提供する。次に図３を参照すると、本発明の好ましい実施形態に係わる、ＰＬＬをベースとしたクロック発生回路を有するマイクロコントローラシステムが示されている。システム３００はＣＰＵ３５０およびクロック発生回路３０５を含む。低周波数基準クロック（ＲＥＦ）が回路３０５内の２帯域幅ＰＬＬ３１０に入力される。
【００１５】
ＰＬＬ３１０は位相ロックを獲得している場合に広帯域幅モード（高利得）で動作しかつ位相ロックを維持するために狭帯域幅モード（低利得）で動作する。ＰＬＬ３１０は基準クロックを合成して乗算係数（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ ｆａｃｔｏｒ：Ｎ）の関数としてＰＬＬクロックを生成する。一実施形態では、基準クロックが３３キロヘルツでの低周波数クロックである場合、Ｎは５１２に等しい。ＰＬＬ３１０はＰＬＬクロックを分周器３３０に出力する。分周器３３０はＡＮＤゲート３４０によって出力される「選択（ＳＥＬＥＣＴ）」信号により制御されかつＰＬＬクロックを入力Ｍによって「システムクロック」出力としてセットされる２つの所望の動作周波数の内の１つに分周するようプログラムされる。
【００１６】
ＰＬＬ３１０はまた「周波数ロック」信号をカウンタ３２０およびＣＰＵ３５０へ出力する。「周波数ロック」信号は「ＰＬＬクロック」が選択された帯域幅内でクロック発生回路のプログラムされた出力周波数に到達したことを示す。しかしながら、ＰＬＬは依然として該ＰＬＬが広い帯域幅から狭い帯域幅の動作へと切り換えできるようにするため位相ロックされた状態に到達しかつ安定な周波数に到達しなければならないため、「位相ロック」信号によって示されるセットリング期間はＰＬＬが位相ロックしたことを保証するためカウンタ３２０によってカウントオフまたはカウントされる（ｃｏｕｎｔｅｄ ｏｆｆ）。「周波数ロック」信号は目標周波数イネーブルカウンタ３２０がｔ１からｔ２までのプリセットされた期間のカウントオフを開始する。カウンタ３２０はカウントの終りにＡＮＤゲート３４０への「位相ロック」信号入力を発生する。「周波数ロック」信号はまたＣＰＵ３５０が動作を開始しかつ位相ロック期間の間にプログラムされたタスクを達成できるようにする。プロセッサは「システムクロック」によって分周された周波数でクロッキングされるから、位相／周波数ロック期間の間に最大の仕様で定められた周波数を超える危険はない。
【００１７】
ＣＰＵ３５０は任意の所望の時間に最大速度の動作を要求するため読出し／書込みレジスタからＸビットを肯定するようにプログラムできる。Ｘビットおよび「位相ロック」信号はＡＮＤゲート３４０に入力される。ＡＮＤゲート３４０の「選択」出力は分周器３３０を制御し、この場合「選択」信号は目標周波数Ｍが１またはｎに等しくなるよう選択する。したがって、理解されるように、「選択」信号はＣＰＵ３５０がＸビットを肯定することにより最大速度の動作を要求しかつカウンタ３２０によってカウントされるセットリング期間が経過するまで分周器３３０の分周機能を選択された除数（ｄｉｖｉｓｏｒ）ｎとして選択する。「選択」信号が発生された時、分周器３３０はＰＬＬクロックの最大周波数（または、希望に応じてその何らかの分数）で「システムクロック」を生成するよう切り換える。
【００１８】
図４は、図３のシステムのスタートアップ期間の一例における時間に対するシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）のグラフを示す。時間ｔ０において、携帯用装置３００は低電力モードからアクティブモードへと切り換えられておりかつ基準クロックがＰＬＬ３１０に入力される。時間ｔ１において、ＰＬＬ３１０は基準クロックを認識しかつ目標周波数の獲得を開始する。ＰＬＬ３１０は始めは広帯域幅モードで動作しているから、ＰＬＬ３１０が急速に基準クロックへの周波数ロックを獲得しようと試みる際に周波数の大きなオーバシュートが生じる。分周器３３０はＰＬＬクロックを除数Ｍで分周または除算してこのスタートアップモードの間にシステムクロックを発生する。ＰＬＬ３１０がそれが期待または予期される出力の平均周波数に到達したことを判定したとき、これは時間ｔ１の非常にすぐ後に発生し、「周波数ロック」信号がカウンタ３２０へと出力され、該カウンタ３２０は基準クロックに基づきある周期または期間（例えば、カウンタ３２０の３２８のカウントを必要とする１０ミリセカンドの期間）をカウントし始める。前記「周波数ロック」は同時にＣＰＵ３５０が、従来技術において見られたｔ２ではなく、ｔ１の付近で動作を開始できるようにする。これはセルラ電話のような携帯用システムがｔ２において最大周波数動作に到達する前にセルラサイクルの間に必要とされる仕事を完了させる可能性を与える。ＰＬＬ３１０が位相ロックしている間にＣＰＵ３５０は最大動作周波数の半分で動作するから、最大周波数を超える危険はない。
【００１９】
時間ｔ２において、カウンタ３２０はＡＮＤゲート３４０に対し「位相ロック」信号を出力し、ＰＬＬが狭い帯域幅のフェーズに遷移するために充分に落ち着いている（ｓｅｔｔｌｅｄ）ことを示す。また、「位相ロック」はＰＬＬ３１０によって受信されて（接続は示されていない）ＰＬＬ３１０を狭い帯域幅の動作に切り換えさせる。時間ｔ２においてまたはその前に（あるいは、他の例ではｔ２の後に）、ＣＰＵ３５０は分周器３３０のユニティまたは単位除数（ｕｎｉｔｙ ｄｉｖｉｓｏｒ）を選択するためＸビットを肯定し、これは「システムクロック」を「ＰＬＬクロック」の周波数へと切り換える。好ましい実施形態では、「ＰＬＬクロック」の周波数はシステムの仕様で定められた最大周波数とされる。図４に見られるように、本発明のシステムは時間ｔ２において最大動作周波数を達成することができ、それはＣＰＵ３５０は期間ｔ１〜ｔ２の間は、位相ロックが生じたときにそれが動作可能でありかつＸビットを直ちに発行できるように半分の周波数で実行しているからである。したがって、図４が示すように、好ましい実施形態のシステムは期間ｔ１〜ｔ２の間に半分の動作周波数で動作し、かつ時間ｔ２およびｔ３の間に最大（フル：ｆｕｌｌ）動作周波数で動作しシステムがその動作タスクを完了しかつ低電力モードにより早く戻ることができるようにする。従来技術のシステムはｔ３の後までコードの実行を開始さえもしない。
【００２０】
【発明の効果】
したがって、本発明はシステムクロックの位相ロックの間にプロセッサの実行を可能にするＰＬＬをベースとしたクロック発生回路を提供することが理解されるであろう。これは実質的に電力の節約を改善しかつ処理能力を増大する。ＰＬＬがＰＬＬクロック出力を分周器に発生し、該分周器が前記ＰＬＬクロックをシステムクロック出力へと分周する。ＰＬＬは所望の出力周波数を獲得したことに応じて周波数ロック信号を出力し、これはカウンタを開始しかつシステムクロックによってクロッキングされるＣＰＵの実行を可能にする。ＣＰＵはそれによって周波数のオーバシュートが引き起こす障害の危険なしに位相ロックの間に分周された周波数で実行することができるようにされる。カウンタが経過しかつＣＰＵが最大周波数の動作を要求したとき、選択信号が生成されて分周器を最大周波数のシステムクロックを出力するよう切り換えさせ、それによってＰＬＬが安全に位相ロックされたときにＣＰＵが最大周波数で実行できるようにする。
【００２１】
本発明が好ましい実施形態に関して説明されたが、当業者には本発明は数多くの方法で変更することができかつ上で特に示しかつ説明したもの以外の数多くの実施形態を取り得ることは明らかであろう。したがって、添付の特許請求の範囲は本発明の真の範囲内に入る本発明の全ての変更をカバーすることを意図している。
【図面の簡単な説明】
【図１】ＰＬＬをベースとしたクロック発生回路を有する伝統的なマイクロコントローラシステムを示すブロック回路図である。
【図２】図１のシステムに対するスタートアップ期間の間における時間に対するシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）の関係を示すグラフである。
【図３】本発明の好ましい実施形態に係わる、ＰＬＬをベースとしたクロック発生回路を有するマイクロコントローラシステムを示すブロック回路図である。
【図４】本発明の好ましい実施形態に係わる、図３のシステムのスタートアップ期間の１つの例において、時間に対するシステムクロック周波数（ＳＹＳＴＥＭ ＣＬＯＣＫ）の関係を示すグラフである。
【符号の説明】
１００，３００ マイクロコントローラシステム
１１０，３１０ ＰＬＬ
１２０，３２０ カウンタ
１３０，３３０ 分周器
１４０，３５０ ＣＰＵ
３４０ ＡＮＤゲート
１０５，３０５ クロック発生回路
Claims (5)
- システム（３００）であって、
基準クロックに基づき周波数ロック信号およびＰＬＬクロックを発生する位相同期ループ（ＰＬＬ）（３１０）であって、
該ＰＬＬは狭い帯域幅のモードおよび広い帯域幅のモードを有するチャージポンプを具備し、
前記周波数ロック信号は前記ＰＬＬが予め規定された帯域幅内で予期される周波数を達成したことに基づき発生され、そして
前記予期される周波数は前記基準クロックの予め定められた倍数であるもの、
前記ＰＬＬクロックおよび選択信号を受けかつシステムクロックを発生する分周回路（３３０）であって、
該分周回路は前記選択信号が第１の状態にあれば第１の周波数で前記システムクロックを発生しかつ前記選択信号が第２の状態にあれば第２の周波数で前記システムクロックを発生し、前記第１の周波数は前記第２の周波数より高いもの、
前記周波数ロック信号を受けかつ位相ロック信号を発生するイネーブル回路（３２０）であって、該イネーブル回路はカウンタを具備し、前記周波数ロック信号はプリセット期間をカウントするために前記カウンタを始動させ、かつ前記位相ロック信号は前記プリセット期間が経過したか否かを示すもの、
前記周波数ロック信号を受けかつ選択的に最大速度の動作を要求するための要求信号を発生するプロセッサ（３５０）であって、前記周波数ロック信号が前記予期される周波数が前記予め規定された帯域幅内で達成されていることを示した場合、前記プロセッサが前記第２の周波数で動作を開始する段階、そして
前記位相ロック信号および前記要求信号を受けかつ前記位相ロック信号および前記要求信号に応答して前記選択信号を発生する選択回路（３４０）であって、前記選択信号は前記要求信号が最大速度の動作を要求しかつ前記位相ロック信号が前記プリセット期間が経過したことを示す場合に前記第１の状態にあり、かつそれ以外の場合に前記選択信号は前記第２の状態にある段階、
を具備することを特徴とするシステム（３００）。 - データ処理システムのための動作方法であって、
Ａ）選択信号の受信に基づき複数の周波数の内の１つを提供することによってＰＬＬクロックからシステムクロックを発生する段階であって、前記選択信号が第１の状態にある時、前記システムクロックは前記複数の周波数の内の第１の周波数で発生しており、かつ前記選択信号が第２の状態にある時、前記システムクロックは前記複数の周波数の内の第２の周波数で発生しており、かつ前記第１の周波数は前記第２の周波数よりも大きい段階、
Ｂ）位相ロック信号および要求信号の受信に基づき前記選択信号を発生する段階であって、前記要求信号が最大速度の動作を要求しておりかつ前記位相ロック信号がセットリング期間が経過したことを示している場合に第１の状態にあり、かつそれ以外では前記選択信号は前記第２の状態にある段階、
Ｃ）周波数ロック信号の受信の後に前記位相ロック信号を発生する段階であって、前記周波数ロック信号は前記セットリング期間を開始させかつ前記位相ロック信号は前記セットリング期間が経過したか否かを示す段階、
Ｄ）前記周波数ロック信号によって前記第２の周波数で動作するようイネーブルされたプロセッサにおいて前記要求信号を発生する段階、そして
Ｅ）前記ＰＬＬクロックに周波数ロックしたことに応じて前記周波数ロック信号を発生する段階、
を具備することを特徴とするデータ処理システムのための動作方法。 - 前記段階（Ｃ）は、
前記周波数ロック信号の受信に応じてカウンタをスタートさせる段階、
クロックに応じて前記カウンタを増分する段階、そして
前記カウンタが遅延カウントまで増分されたときに前記位相ロック信号を発生する段階、
を具備することを特徴とする請求項２に記載の方法。 - さらに、
広い帯域幅のモードにあるとき第１の電流レベルに応じて前記ＰＬＬクロックを発生する段階、そして
狭い帯域幅のモードにあるとき第２の電流レベルに応じて前記ＰＬＬクロックを発生する段階、
を具備することを特徴とする請求項２に記載の方法。 - 前記段階（Ｅ）において、
前記周波数ロック信号は前記ＰＬＬが所定の帯域幅内で予期される周波数を達成したことに基づき発生され、そして
前記予期される周波数は基準クロックの定められた倍数である、
ことを特徴とする請求項２に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/901,645 US5963068A (en) | 1997-07-28 | 1997-07-28 | Fast start-up processor clock generation method and system |
| US08/901,645 | 1997-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234125A JPH11234125A (ja) | 1999-08-27 |
| JP4206151B2 true JP4206151B2 (ja) | 2009-01-07 |
Family
ID=25414580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21197598A Expired - Fee Related JP4206151B2 (ja) | 1997-07-28 | 1998-07-10 | クロック発生方法およびシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5963068A (ja) |
| EP (1) | EP0895358B1 (ja) |
| JP (1) | JP4206151B2 (ja) |
| KR (1) | KR100546227B1 (ja) |
| DE (1) | DE69817713T2 (ja) |
| TW (1) | TW445404B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005904A (en) * | 1997-10-16 | 1999-12-21 | Oasis Design, Inc. | Phase-locked loop with protected output during instances when the phase-locked loop is unlocked |
| US6763060B1 (en) * | 1999-02-19 | 2004-07-13 | Oasis Silicon Systems | Communication system employing a network of power managed transceivers that can generate a clocking signal or enable data bypass of a digital system associated with each transceiver |
| JP2000305655A (ja) * | 1999-04-19 | 2000-11-02 | Mitsubishi Electric Corp | 周波数逓倍回路内蔵のマイクロコンピュータ |
| JP4020548B2 (ja) * | 1999-11-11 | 2007-12-12 | 富士通株式会社 | フリップフロップ制御回路、プロセッサおよびプロセッサの動作方法 |
| US6859509B1 (en) * | 2000-02-04 | 2005-02-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Wide bandwidth phase-locked loop circuit |
| KR100507880B1 (ko) * | 2000-05-31 | 2005-08-17 | 매그나칩 반도체 유한회사 | 개선된 위상고정루프 회로 |
| EP1289150A1 (en) * | 2001-08-24 | 2003-03-05 | STMicroelectronics S.r.l. | A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor |
| CN100361109C (zh) | 2001-08-29 | 2008-01-09 | 模拟设备公司 | 通用串行端口体系结构和系统 |
| TW565758B (en) * | 2001-09-19 | 2003-12-11 | Alps Electric Co Ltd | Computer suppressing of unnecessary signals |
| US7036032B2 (en) * | 2002-01-04 | 2006-04-25 | Ati Technologies, Inc. | System for reduced power consumption by phase locked loop and method thereof |
| US7370189B2 (en) | 2004-09-30 | 2008-05-06 | Intel Corporation | Method and apparatus for establishing safe processor operating points in connection with a secure boot |
| GB2450564B (en) * | 2007-06-29 | 2011-03-02 | Imagination Tech Ltd | Clock frequency adjustment for semi-conductor devices |
| US9041452B2 (en) * | 2010-01-27 | 2015-05-26 | Silicon Laboratories Inc. | Circuit and method of clocking multiple digital circuits in multiple phases |
| JP2014090344A (ja) * | 2012-10-31 | 2014-05-15 | Nec Corp | クロック信号初期化回路およびその方法 |
| JP6466740B2 (ja) * | 2015-03-02 | 2019-02-06 | 株式会社メガチップス | クロック生成回路 |
| KR102298160B1 (ko) * | 2015-08-13 | 2021-09-03 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 통신 시스템 |
| KR102092126B1 (ko) | 2018-11-20 | 2020-03-23 | 배운성 | 이물질 감김 방지용 보트 스크류 보호장치 |
| FR3098665B1 (fr) * | 2019-07-09 | 2021-07-30 | St Microelectronics Rousset | Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant |
| CN113839666B (zh) * | 2020-06-24 | 2024-11-05 | 意法半导体(鲁塞)公司 | 用于管理锁相环的启动的处理和对应的集成电路 |
| FR3112044B1 (fr) * | 2020-06-24 | 2023-10-27 | St Microelectronics Rousset | Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant |
| US12040804B2 (en) * | 2022-04-28 | 2024-07-16 | Parade Technologies, Ltd. | Methods and systems for controlling frequency variation for a PLL reference clock |
| FR3160779A1 (fr) * | 2024-03-29 | 2025-10-03 | Stmicroelectronics International N.V. | Circuit et procédé de génération d’un signal d’horloge |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758945A (en) * | 1979-08-09 | 1988-07-19 | Motorola, Inc. | Method for reducing power consumed by a static microprocessor |
| US4748559A (en) * | 1979-08-09 | 1988-05-31 | Motorola, Inc. | Apparatus for reducing power consumed by a static microprocessor |
| US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
| GB2228598A (en) * | 1989-02-28 | 1990-08-29 | Ibm | Clock signal generator for a data processing system |
| JPH06253568A (ja) * | 1993-03-03 | 1994-09-09 | Sony Corp | 基準信号発生装置 |
| US5579353A (en) * | 1993-10-12 | 1996-11-26 | Texas Instruments Incorporated | Dynamic clock mode switch |
| JPH08166834A (ja) * | 1994-12-14 | 1996-06-25 | Mitsubishi Electric Corp | クロック発生回路及びマイクロコンピュータ |
| US5694308A (en) * | 1995-07-03 | 1997-12-02 | Motorola, Inc. | Method and apparatus for regulated low voltage charge pump |
| US5774701A (en) * | 1995-07-10 | 1998-06-30 | Hitachi, Ltd. | Microprocessor operating at high and low clok frequencies |
| JPH0993126A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | クロック発生器 |
| US5623234A (en) * | 1996-03-04 | 1997-04-22 | Motorola | Clock system |
-
1997
- 1997-07-28 US US08/901,645 patent/US5963068A/en not_active Expired - Lifetime
-
1998
- 1998-06-26 TW TW087110385A patent/TW445404B/zh not_active IP Right Cessation
- 1998-07-10 JP JP21197598A patent/JP4206151B2/ja not_active Expired - Fee Related
- 1998-07-13 EP EP98112947A patent/EP0895358B1/en not_active Expired - Lifetime
- 1998-07-13 DE DE69817713T patent/DE69817713T2/de not_active Expired - Fee Related
- 1998-07-28 KR KR1019980030256A patent/KR100546227B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0895358A3 (en) | 1999-04-14 |
| EP0895358B1 (en) | 2003-09-03 |
| US5963068A (en) | 1999-10-05 |
| KR19990014219A (ko) | 1999-02-25 |
| DE69817713T2 (de) | 2004-04-08 |
| EP0895358A2 (en) | 1999-02-03 |
| KR100546227B1 (ko) | 2006-03-28 |
| TW445404B (en) | 2001-07-11 |
| JPH11234125A (ja) | 1999-08-27 |
| DE69817713D1 (de) | 2003-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206151B2 (ja) | クロック発生方法およびシステム | |
| US6879188B2 (en) | Semiconductor integrated circuit device | |
| CN100451914C (zh) | 锁相环迅速加电方法和装置 | |
| US5964881A (en) | System and method to control microprocessor startup to reduce power supply bulk capacitance needs | |
| JP5159316B2 (ja) | オンデマンド電力管理の方法及び機器 | |
| EP0976021B1 (en) | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit | |
| US6515530B1 (en) | Dynamically scalable low voltage clock generation system | |
| US5903746A (en) | Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state | |
| JP2008135065A (ja) | データ処理システム内の種々のクロック源間を切り替える装置およびその方法 | |
| US8726057B2 (en) | Power management of components having clock processing circuits | |
| JP2008524744A (ja) | オンデマンド電力管理の方法及び機器 | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| US6194940B1 (en) | Automatic clock switching | |
| US6483888B1 (en) | Clock divider with bypass and stop clock | |
| JPH11143573A (ja) | クロック供給方法及び情報処理装置 | |
| JP2000222061A (ja) | クロック制御方法および制御回路 | |
| US6845462B2 (en) | Computer containing clock source using a PLL synthesizer | |
| JP3654153B2 (ja) | クロック信号発生装置及びマイクロコンピュータ | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| US6177821B1 (en) | Microcomputer with frequency multiplication circuit | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| JP2007525114A (ja) | プログラマブルで一時停止可能なクロック発生ユニット | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JPH10320072A (ja) | 消費電力制御回路 | |
| KR20020021904A (ko) | 이동통신 단말기의 주파수 합성부 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080609 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080704 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080709 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080804 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |