JP2008524744A - オンデマンド電力管理の方法及び機器 - Google Patents

オンデマンド電力管理の方法及び機器 Download PDF

Info

Publication number
JP2008524744A
JP2008524744A JP2007548252A JP2007548252A JP2008524744A JP 2008524744 A JP2008524744 A JP 2008524744A JP 2007548252 A JP2007548252 A JP 2007548252A JP 2007548252 A JP2007548252 A JP 2007548252A JP 2008524744 A JP2008524744 A JP 2008524744A
Authority
JP
Japan
Prior art keywords
processing
voltages
clock
frequency
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007548252A
Other languages
English (en)
Other versions
JP2008524744A5 (ja
Inventor
ジョエル エイ ジョーゲンソン
ディヴヤタ カクマヌ
ブライアン エム モーロック
Original Assignee
パケット ディジタル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パケット ディジタル filed Critical パケット ディジタル
Publication of JP2008524744A publication Critical patent/JP2008524744A/ja
Publication of JP2008524744A5 publication Critical patent/JP2008524744A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/329Power saving characterised by the action undertaken by task scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

【課題】電力管理、特に、アプリケーション処理要求に応答した電圧及び周波数の管理の技術を提供する。
【解決手段】オンデマンド電力管理の方法は、第1の組の電圧及び周波数で作動する処理システム内の処理要求をモニタし、処理要求に応答して第2の組の電圧及び周波数を発生させる。本方法は、処理システムを停止することなく第1の組の電圧及び周波数から第2の組の電圧及び周波数に切り換える。
【選択図】図2A

Description

本発明は、一般的に、電力管理に関するものであり、特に、アプリケーション処理要求に応答した電圧及び周波数の管理に関する。
デジタル電子処理システムが、より高い作動周波数及び装置幾何学形状の小形化に向う傾向がある時に、電力管理は、システム性能を維持しかつ携帯システムのバッテリ長寿命化を図りながら熱過負荷を防止する上で益々重要になってきている。
デジタル論理回路における2つの主要の電力消散源は、静的電力消散及び動的電力消散である。静的電力消散は、温度、装置技術、及び処理変数に依存し、主として漏れ電流から成る。動的電力消散は、デジタル回路における支配的な損失要素であり、作動クロック周波数、作動電圧の2乗、及び容量性負荷に比例する。容量性負荷は、装置技術及び処理変数に大きく依存し、そこで、殆どの動的電力管理に対する手法は、周波数及び電圧制御に注目するものである。
1つの従来の電力管理手法は、コアクロック周波数及び電圧を調節するために処理システムを停止させ、その時間中、プロセッサは、オペレーティングシステムコード又はアプリケーションコードを実行せず、次に、新しい周波数及び電圧が安定した後にシステムを再起動させる。このような手法は、図1に示すように、米国特許第6,754,837号に説明されている。図1は、プロセッサ又は処理システム1が、プログラマブル電圧ID(VID)レジスタ3と、クロック周波数制御レジスタ4と、カウントレジスタ5とを収容することを示している。プロセッサが電圧及び/又は周波数の変化が望ましいと判断した時、望ましい電圧及び周波数制御情報は、それぞれ、VIDレジスタ及びクロック周波数制御レジスタに取り込まれる。これらのレジスタへのアクセスにより、CPUコア論理11への停止要求9がトリガされる。停止要求に応答して、CPUは、現在の命令を終了し、停止許可信号13を出して処理が停止したことを電力コントローラ7に示す。カウントレジスタ内の値によって判断される時間にわたって停止許可状態が維持され、一方、電圧及び/又は周波数は、変更されて安定化される。停止許可状態中に損失した処理時間に加えて、この手法はまた、プロセッサが再起動した時に大きな過渡電力サージをもたらす場合がある。
米国特許第6,788,156号に説明されている別の従来の電力管理の手法は、プロセッサの作動中にプロセッサのクロック周波数を変えるが、大きな周波数ステップが引き起こすと考えられる処理エラーを回避するために、小さな増分で周波数変更を行うことを要求する。その結果、この手法は、望ましい作動周波数を達成するために大幅な期間を要求する場合がある。
米国特許第6,778,418号に説明されている更に別の従来の電力管理の手法は、ルックアップテーブルを通じて又は周波数対電圧変換器を使用して電圧と周波数の間の固定した関係を採用するものである。この手法では、周波数の増加は、常に電圧の増加によって先行され、周波数の減少は、常に電圧の減少に先行する。更に、周波数の増加は、電圧が対応する電圧まで上がる間は遅延される。新しい周波数及び電圧は、独立にはスケーリングされず、新しい作動点は、アプリケーションの処理要求に対して最適でない場合がある。
本発明は、添付図面の図において限定的でなく一例として示される。
米国特許第6,754,837号 米国特許第6,788,156号 米国特許第6,778,418号
以下の説明においては、本発明の実施形態の完全に理解することができるように、特定の構成要素、装置、方法などの実施例のような多くの特定の詳細を示す。しかし、これらの特定の詳細は、本発明の実施形態を実施する上で採用する必要はないことが当業者には明らかであろう。他の場合には、本発明の実施形態を不必要に曖昧にすることを避けるために、公知の材料又は方法に対しては詳細説明を割愛している。要素を接続する本明細書で説明する「線」又は「複数の線」は、単一の線又は複数の線とすることができることに注意すべきである。本明細書で使用される時、「結合された」という用語は、直接結合されるか又は1つ又はそれよりも多くの介在構成要素を通じて間接的に結合されることを意味することができる。また、線及び/又は他の結合要素は、それらが運ぶ信号の性質によって特定することができること(例えば、「クロック線」は、黙示的に「クロック信号」を搬送することができる)、及び入力及び出力ポートは、それらが受信又は送信する信号の性質によって特定することができること(例えば、「クロック入力部」は、黙示的に「クロック信号」を受信することができる)が当業者によって理解されるであろう。
オンデマンド電力管理の方法及び機器を説明する。一実施形態では、本方法は、第1の1つ又はそれよりも多くの電圧、及び基準周波数に位相固定された第1の1つ又はそれよりも多くのクロック周波数で作動する処理システムにおける処理要求をモニタする段階を含む。本方法はまた、基準周波数に位相固定され、かつ第1の1つ又はそれよりも多くのクロック周波数に位相整合された第2の1つ又はそれよりも多くのクロック周波数を処理要求に応答して発生させる段階を含む。本方法はまた、処理システムを停止することなく、第1の1つ又はそれよりも多くのクロック周波数から第2の1つ又はそれよりも多くのクロック周波数に切り換える段階を含む。一実施形態では、本方法は、処理要求に応答して第2の1つ又はそれよりも多くの電圧を発生させる段階と、処理システムを停止することなく第1の1つ又はそれよりも多くの電圧から第2の1つ又はそれよりも多くの電圧に切り換える段階を更に含む。
一実施形態では、機器は、処理システム上のアプリケーション処理要求をモニタし、かつ処理システムが作動する1つ又はそれよりも多くのクロック周波数及び1つ又はそれよりも多くの電圧を判断するシステムコントローラを含む。機器はまた、システムコントローラに結合されて1つ又はそれよりも多くの作動電圧を処理システムに供給し、かつ処理システムを停止することなく第1の1つ又はそれよりも多くの電圧と第2の1つ又はそれよりも多くの電圧の間で切り換える配電マネージャを含む。機器はまた、システムコントローラに結合されて1つ又はそれよりも多くのクロック信号を処理システムに供給し、かつ処理システムを停止することなく第1の1つ又はそれよりも多くのクロック周波数と第2の1つ又はそれよりも多くのクロック周波数の間で切り換えるクロック領域マネージャを含む。第1の1つ又はそれよりも多くのクロック周波数及び第2の1つ又はそれよりも多くのクロック周波数は、共通基準周波数に位相固定され、第2の1つ又はそれよりも多くのクロック周波数は、第1の1つ又はそれよりも多くのクロック周波数に位相整合される。一実施形態では、機器はまた、システムコントローラ、配電マネージャ、及びクロック領域マネージャに結合されて電圧指令及び周波数指令をシステムコントローラから受信し、かつ温度変数及び処理変数に関して電圧指令及び周波数指令を補正する補正エンジンを含む。
図2Aは、処理システム100におけるオンデマンド電力管理の一実施形態を示している。処理システム100は、マイクロプロセッサ又は中央演算処理装置などの汎用処理装置とすることができるシステムプロセッサ101を含むことができる。代替的に、システムプロセッサ101は、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、デジタル信号処理装置(DSP)などの専用処理装置とすることができる。また、システムプロセッサ101は、汎用処理装置と専用処理装置のあらゆる組合せとすることができる。システムプロセッサ101は、システムプロセッサ101に対してシステムデータ及び指令を搬送することができるシステムバス102に結合することができる。システムバス102は、プログラム及びデータを格納することができるメモリ103に結合することができる。メモリ103は、以下に限定されるものではないが、ランダムアクセスメモリ(RAM)及び読み出し専用メモリ(ROM)を含むあらゆる形式のメモリとすることができる。また、システムバス102は、周辺機器104−1から104−kと結合して、周辺機器104−1から104−kへ及びそれからシステム指令及びデータを搬送することができる。
また、処理システム100は、電力マネージャ105を含むことができ、電力マネージャ105は、システムバス102と、周波数供給源108と、電圧電源109とに結合することができる。また、電力マネージャ105は、クロックバス106と電圧バス107とを通じて、システムプロセッサ101及び周辺機器104−1から104−kに結合することができる。一実施形態では、図2aに示すように、電力マネージャ105は、外部周波数供給源108に結合することができる。電力マネージャ105は、周波数供給源108からの基準周波数f0を基準周波数f0に位相固定された1つ又はそれよりも多くのクロック周波数f1からfmに変換し、クロック信号をシステムプロセッサ101及び周辺機器104−1から104−kに供給することができると考えられる。他の実施形態では、周波数供給源108は、電力マネージャ105と一体化し、例えば、集積回路(IC)ダイ基板又はマルチチップモジュール基板などの共通キャリア基板上で電力マネージャ105と共存することができる。また、電力マネージャ105は、電圧電源109からの電圧V0を1つ又はそれよりも多くの作動電圧V1からVnに変換して、電圧をシステムプロセッサ101及び周辺機器104−1から104−kに供給することができると考えられる。図2aに示す実施形態では、システムプロセッサ101及び周辺機器104−1から104−kは、m=n=k+1であるような1つの電圧と1つのクロック入力を有するように示されている。他の実施形態では、システムプロセッサ101及び周辺機器104−1から104−kのいずれも2つ又はそれよりも多くの作動電圧及び/又は2つ又はそれよりも多くのクロック信号が必要である場合があることが認められるであろう。一実施形態では、システムプロセッサ101、メモリ103、電力マネージャ105、周波数供給源108、及び周辺機器104−1から104−kの2つ又はそれよりも多くは、共通キャリア基板、例えば、図2Bに示すマザーボード110、図2Bに示すドーターボード111、又は、ラインカードなどのプリント回路基板(PCB)上に存在することができる。代替的に、システムプロセッサ101、メモリ103、電力マネージャ105、周波数供給源108、及び周辺機器104−1から104−kの2つ又はそれよりも多くが存在することができる共通キャリア基板は、集積回路(IC)ダイ基板とすることができる。
図2Bを参照すると、周辺機器104−1から104−kは、システムバス102を通じてシステムプロセッサ101と通信することができるあらゆる形式の装置、構成要素、回路、サブシステム、又はシステムとすることができる。例えば、周辺機器104−1から104−kのいずれも、チップ上のシステム、ASIC、FPGA、メモリチップ、又は類似の装置のような単一チップ装置112とすることができる。また、周辺機器104−1から104−kのいずれも、共通集積回路基板上の単一チップ装置同士のあらゆる組合せを含むマルチチップモジュール113とすることができる。代替的に、周辺機器104−1から104−kは、例えば、マザーボード110、ドーターボード114、又は他の形式の回路カードのような1つ又はそれよりも多くのプリント回路基板上に存在することができる。
図2Cは、オンデマンド電力管理の一実施形態における電力マネージャ105を示している。電力マネージャ105は、処理システム100内のアプリケーション処理要求をモニタし、かつ処理システム100の作動点を選択するためのシステムコントローラ201を含むことができる。また、電力マネージャ105は、システムコントローラ201に結合して1つ又はそれよりも多くの作動電圧V1からVnを処理システム100に供給し、かつ以下で説明するように処理システム100を停止することなく第1の1つ又はそれよりも多くの電圧V1’からVn’と第2の1つ又はそれよりも多くの電圧V1’’からVn’’の間で切り換える配電マネージャ202を含むことができる。また、電力マネージャ105は、システムコントローラ201に結合して1つ又はそれよりも多くのクロック信号f1からfmを処理システム100に供給し、かつ以下で説明するように処理システム100を停止することなく第1の1つ又はそれよりも多くのクロック信号f1’からfm’と第2の1つ又はそれよりも多くのクロック信号f1’’からfm’’の間で切り換えるクロック領域マネージャ203を含むことができる。一実施形態では、電力マネージャ105は、システムコントローラ201と、配電マネージャ202と、クロック領域マネージャ203とに結合された補正エンジン204を含むこともできる。補正エンジン204は、以下で詳細するように、温度及び処理変数に対してシステムコントローラ201によって選択された作動点を補正するように構成することができる。
一実施形態では、電力マネージャ105は、第1の1つ又はそれよりも多くのクロック周波数f1’からfm’及び第1の1つ又はそれよりも多くの電圧V1’からVn’をシステムプロセッサ101及び周辺機器104−1から104−kに供給しながら、システムバス102上の処理活動をモニタするように構成することができる。また、電力マネージャ105は、モニタされた処理活動に基づいて処理要求を判断し、かつ処理要求に応答して第2の1つ又はそれよりも多くのクロック周波数f1’’からfm’’及び第2の1つ又はそれよりも多くの電圧V1’’からVn’’を発生するように構成することができる。また、電力マネージャ105は、処理システム100を停止することなく、第1の1つ又はそれよりも多くの電圧から第2の1つ又はそれよりも多くの電圧に切り換え、かつ処理システム100を停止することなく、第1の1つ又はそれよりも多くのクロック周波数から第2の1つ又はそれよりも多くのクロック周波数に切り換えるように構成することができる。
システムコントローラ201は、システムバス102上の処理活動をモニタし、かつ処理システム100に対して新しい作動点を選択するバスインタフェースユニット205を含むことができる。また、システムコントローラ201は、バスインタフェースユニット205に結合されたプログラマブルメモリ206を含むことができる。プログラマブルメモリ206は、バスインタフェースユニット205が、システムバス102上の活動を処理システム100内のアプリケーション処理要求と相関付けることを可能にするプログラムされた情報を含むことができる。
一実施形態では、バスインタフェースユニット205は、システムバス102上の複数の指令を検出し、かつアプリケーション処理要求の変化に関連したプログラマブルメモリ206内にプログラムされた指令パターンを認識するように構成することができる。指令パターンは、一般的な処理指令パターン、又は特定のシステムプロセッサ101又はシステムプロセッサ101がそのメンバである場合があるプロセッサ群に関連した指令パターン及びバストランザクションサイクルとすることができる。指令パターンの認識に応答して、バスインタフェースユニット205は、処理システム100に対して新しい作動点を選択することができる。新しい作動点は、現在の組の作動電圧V1’からVn’’とは異なる新しい組の作動電圧V1’’からVn’’、及び/又は現在の組の作動クロック周波数f1’からfm’とは異なる新しい組の作動クロック周波数f1’’からfm’’を含むことができる。一実施形態では、現在の組の作動電圧及びクロック周波数と新しい組の作動電圧及びクロック周波数は、システムコントローラ201内のハードウエアレジスタ(図示せず)又はソフトウエア定義レジスタ(例えば、プログラマブルメモリ206内のメモリロケーション)に書き込むことができる。
代替的に、バスインタフェースユニット205は、システムバス102上の単位時間当たりの平均的な処理イベント数を検出し、かつその平均的な処理イベント数を1つ又はそれよりも多くの現在のクロック周波数112と比較するように構成することができる。比較結果に基づいて、バスインタフェースユニット205は、上述のように新しい作動点を選択することができる。
以下でより詳細に説明するように、システムコントローラ201はまた、配電マネージャ202における電圧V1からVnの供給、及びクロック領域マネージャ203におけるクロック周波数f1からfmの供給を制御するインターフェースユニット206及びコマンドバス208に結合された状態機械207を含むことができる。
システムコントローラ201は、システムバス102上の処理活動を自動的にモニタし、かつ処理システム100内のアプリケーション処理要求が変化した時に新しい作動点を選択するように、1つ又はそれよりも多くの電圧V1からVn及び1つ又はそれよりも多くのクロック周波数f1からfmを自律的に指令するように構成することができることが当業者によって認められるであろう。しかし、システムコントローラ201はまた、1つ又はそれよりも多くの電圧値V1からVn及び1つ又はそれよりも多くのクロック周波数f1からfmの自動制御を無効にする(例えば、システムプロセッサ101又は周辺機器104−1から104−nの1つ又はそれよりも多くからの極めて重要な電力要件に応答して)状態機械207に結合された指令割り込み線209を含むことができる。指令割り込み線209を使用して、処理システム100を所定の作動点に設定することができ、システムコントローラ201は、1つ又はそれよりも多くの所定の電圧を処理システム100に供給するように配電マネージャ202に命じ、システムコントローラは、1つ又はそれよりも多くの所定のクロック周波数を処理システム100に供給するようにクロック領域マネージャに指令する。
図3は、オンデマンド電力管理の一実施形態における補正エンジン204を示している。補正エンジン204は、アプリケーション処理要求に応答してシステム100の作動点を変えるようにシステムコントローラ201によって選択された1つ又はそれよりも多くの電圧指令と1つ又はそれよりも多くの周波数指令とをシステムコントローラ201から受信する受信器301を含むことができる。受信器301によって受信した電圧指令及び周波数指令は、デジタル指令とすることができる。また、補正エンジン204は、温度を測定しかつ報告する温度センサ302を含むことができ、温度は、例えば、装置温度、システム温度、周囲温度、又は処理システム100の作動点に影響を与える場合があるあらゆる温度とすることができる。また、補正エンジン204は、処理システム100用較正データを格納する、温度センサ302に結合された不揮発性メモリ303を含むことができる。不揮発性メモリ303内に格納された較正データは、装置又はシステム処理技術(例えば、CMOS処理)、又はシステムプロセッサ101及び周辺機器104−1から104−kのような1つ又はそれよりも多くの個々の装置のための温度依存電圧及び周波数補正係数を含むことができる。また、補正エンジン204は、受信器301と、温度センサ302と、不揮発性メモリ303とに結合することができる補正モジュール304を含むことができる。補正モジュール304は、温度と温度依存処理及び装置変数とに対して受信器301からの電圧指令及び周波数指令を補正するように構成することができる。補正モジュール304は、スケーリング回路305に結合され、指令バス306を通じて1つ又はそれよりも多くのスケーリングされた電圧指令を配電マネージャ202に、及び1つ又はそれよりも多くのスケーリングされた周波数指令をクロック領域マネージャ203に供給することができる。
図4は、オンデマンド電力管理の一実施形態における配電マネージャ202を示している。配電マネージャ202は、1つ又はそれよりも多くの作動電圧V1からVnに応答する1つ又はそれよりも多くの電圧制御チャンネル401−1から401−nを含むことができる。各電圧制御チャンネル401−1から401−nは、ピンポンコントローラ402とマルチプレクサ404の間に結合された二重電圧調整器403を含むことができる。ピンポンコントローラは、システムコントローラ201内の状態機械207から補正エンジン204を通じて指令バス306を通して指令を受信することができる。ピンポンコントローラ402は、第1の電圧調整器403aを第1の電圧に、及び第2の電圧調整器403bを第2の電圧に設定し、かつ状態機械207からの電圧指令に応答して第1の電圧と第2の電圧の間から選択することができる。例えば、電圧制御チャンネル401−1においては、電圧調整器403aは、第1の電圧V1’に設定することができ、電圧調整器403bは、第2の電圧V1’’に設定することができる。また、配電マネージャ202は、過渡電力要件を管理するために第1の1つ又はそれよりも多くの電圧V1’からVn’と第2の1つ又はそれよりも多くの電圧V1’’からVn’’の間の遷移を順序付ける、システムコントローラ201によって制御されるシーケンスコントローラ405を含むことができる。上述の電圧変化は、あらゆる周波数変化とは独立に行うことができるので、電圧は、処理システム100を停止することなく切り換えることができることが認められるであろう。
図5は、オンデマンド電力管理の一実施形態におけるクロック領域マネージャ203を示している。クロック領域マネージャ203は、1つ又はそれよりも多くの周波数指令f1からfmに応答する1つ又はそれよりも多くの周波数制御チャンネル501−1から501−mを含むことができる。各周波数制御チャンネル501−1から501−mは、ピンポンコントローラ502とマルチプレクサ504の間に結合された二重位相固定ループ(PLL)503を含むことができる。ピンポンコントローラは、補正エンジン204を通して指令バス306を通じてシステムコントローラ201内の状態機械207から指令を受信することができる。ピンポンコントローラ502は、第1のPLL503aを第1のクロック周波数に、及び第2のPLL503bを第2のクロック周波数に設定し、かつ状態機械207からの周波数指令に応答して第1のクロック周波数と第2のクロック周波数の間から選択することができる。例えば、周波数制御チャンネル501−1においては、PLL503aは、第1のクロック周波数f1’に設定することができ、PLL503bは、第2のクロック周波数f1’’に設定することができる。各PLL503a及び503bは、周波数供給源108(図示せず)からの基準周波数110に位相固定することができ、PLL503a及び503bによって供給されたクロック周波数は、全て、基準周波数110の倍数又は約数であるようになっている。周波数乗算PLL’及び周波数割算PLL’は、当業技術に公知なのでここでは詳細には論じない。また、クロック領域マネージャ203は、クロック周波数f1からfm間の差動伝播遅延を調節し、かつクロック周波数f1からfmの結合スペクトル成分を制御する、システムコントローラ201によって制御されるジッタ及び位相コントローラ505を含むことができる。
全てのクロック周波数f1からfmは、全てが基準周波数110に位相固定されるので調和的に関連付けられることになることが当業者によって認められるであろう。特に、単一の周波数制御チャンネルにおけるあらゆる2つのクロック周波数(周波数制御チャンネル501−1におけるクロック周波数f1’及びf1’’)は、調和的に関連付けられることになる。図6は、処理システム100を停止することなく、第1のクロック周波数と第2のクロック周波数の間で切り換えるようにこの調和関係を使用することができる方法を示している。図6は、周波数f0と周波数T0a=1/f0、クロック周波数f1’=Af0と周期T1=T0/A、周波数f1’’=Bf0と周期T2=T0/Bを有する基準周波数110を示している。図6に示すように、クロック周波数f1’の位相は、T1とT2の最小公倍数に応答する時間間隔で周期的にクロック周波数f1’’(例えば、時間t1、t2、t3などで)と整列することになる。この時間間隔は、例えば、システムコントローラ201によって計算することができる。従って、アプリケーション処理要求に対応してシステムコントローラによって新しい作動点が指令された時、第1のクロック周波数(例えば、f1’)から第2のクロック周波数(例えば、f1’’)への切り換わりは、第1のクロック周波数と第2のクロック周波数の位相が整列した時に発生するように時間調節することができる。周波数が切り換えられた時に(例えば、マルチプレクサ504により)第1のクロック周波数と第2のクロック周波数の位相が整列した場合、処理システム100内には位相の不連続性はなく、周波数は、処理システム100を停止することなく切り換わることができる。第2のクロック周波数と第1のクロック周波数の比率は、基準周波数109の安定性によるが、非常に大きなもの、すなわち、ほぼ6桁までのマグニチュードとすることができる。
上述のように、配電マネージャ202内のピンポンコントローラ402は、システムコントローラ201内の状態機械207から指令を受信して二重電圧調整器403を制御することができ、クロック領域マネージャ203内のピンポンコントローラ502は、システムコントローラ201内の状態機械207から指令を受信して二重PLL503を制御することができる。図7は、図8に示すように、例示的な電圧制御チャンネル401−1(電圧調整器403a及び403bは、それぞれ、VR1及びVR2と指定されている)及び例示的な周波数制御チャンネル501−1(第1のPLL503a及び503bは、それぞれ、PLL1及びPLL2と指定されている)に関するオンデマンド電力管理の一実施形態における状態機械207の状態図を示している。図7のような状態図は、配電マネージャ202における各電圧制御チャンネル、及びクロック領域マネージャ203における各周波数制御チャンネルに適用することができることが認められるであろう。
一実施形態では、新しい作動電圧及び/又は新しいクロック周波数がシステムコントローラによって指令された時、状態機械207は、ピンポンモード又は定常モードで作動することができる。ピンポンモードは、新しい定常状態の作動電圧が、各変化を伴ってVR1及びVR2によって交互に供給され、新しい定常状態のクロック周波数が、各変化を伴ってPLL1及びPLL2によって交互に供給される対称形モードである。定常モードは、非対称形モードであり、そこでは、新しい定常状態の電圧は、常に、過渡変化が他方の電圧調整器(例えば、VR2)によって供給された後に一方の電圧調整器(例えば、VR1)によって供給され、定常状態のクロック周波数は、常に、過渡変化が他方のPLL(例えば、PLL2)によって供給された後に一方のPLL(例えば、PLL1)によって供給される。表1は、図7及び以下の説明で使用される状態変数を定めるものである。
(表1)
Figure 2008524744
初期状態(701)においては、VR1は、第1の電圧に設定され、第1の電圧は、マルチプレクサ404によって選択されて処理システム100に供給される。初期状態においては、PLL1は、第1のクロック周波数に設定され、第1のクロック周波数は、マルチプレクサ504によって選択されて処理システム100に供給される。バスインタフェースユニット205は、処理活動に対してシステムバス102を定期的に検査する。バスインタフェースユニット205が処理活動の変化を検出しなかった場合、変更周波数フラグが解除され(cmd_fc=0)、変化電圧フラグが解除される(cmd_vc=0)。バスインタフェースユニット205が、処理システム100の作動点の変化を保証するシステムバス102上の処理活動の変化を検出した場合、バスインタフェースユニット205は、プログラマブルメモリ206から新しい作動点を選択し、新しい作動点には、新しい電圧及び/又は新しいクロック周波数が必要であると考えられる。
新しい電圧を必要とする場合(cmd_vc=1)、VR2は、新しい電圧へと指令される(702)。新しい電圧が安定した後(chk_st=1)、VR2の出力が選択される(703)。ピンポンモードにおいては(mode_pp=1)、VR2は、電圧要件が変更しない間は(cmd_vc=0)選択され続ける。電圧要件が変化した場合(cmd_vc=1)、VR1は、新しい電圧に指令される(704a)。新しい電圧が安定した後(chk_st=1)、VR1の出力が選択され(705)、システムは、新しい電圧で初期状態に戻る。703の定常モードにおいては(mode_ss=1)、VR1の出力は、VR2の出力に等しいように指令され(704b)、VR1の出力は、VR1が安定した時(chk_st=1)に選択され(705)、システムは、新しい電圧で初期状態に戻る。
新しいクロック周波数を必要とする場合(cmd_fc=1)、PLL2は、新しい周波数に指令される(706)。新しい周波数が安定した後(chk_st=1)、PLL2の出力が選択される(707)。ピンポンモードにおいては(mode_pp=1)、PLL2は、周波数要件が変化しない間は(cmd_fc=0)選択され続ける。周波数要件が変化した場合(cmd_fc=1)、PLL1は、新しい周波数に指令される(708a)。新しい周波数が安定した後(chk_st=1)、PLL1の出力が選択され(709)、システムは、新しい周波数で初期状態に戻る(701)。707の定常モードにおいては(mode_ss=1)、PLL1の出力は、PLL2の出力に等しいように指令され(708b)、PLL1が安定した時に(chk_st=1)、PLL1の出力が選択され(709)、システムは、新しい周波数で初期状態に戻る(701)。
図9Aは、オンデマンド電力管理の方法900の一実施形態を示している。図1から図4を参照すると、本方法は、第1の1つ又はそれよりも多くの電圧113と、基準周波数110に位相固定された第1の1つ又はそれよりも多くのクロック周波数112とで作動する処理システム100における処理要求をモニタする段階(段階910)と、基準周波数109に位相固定され、かつ第1の1つ又はそれよりも多くのクロック周波数112に位相整合された第2の1つ又はそれよりも多くのクロック周波数112を処理要求に対応して発生させる段階(段階920)と、処理要求に応答して第2の1つ又はそれよりも多くの電圧113を発生させる段階(段階930)と、処理システム100を停止することなく、第1の1つ又はそれよりも多くの電圧110から第2の1つ又はそれよりも多くの電圧113に切り換える段階(段階940)と、処理システム100を停止することなく、第1の1つ又はそれよりも多くのクロック周波数112から第2の1つ又はそれよりも多くのクロック周波数112に切り換える段階(段階950)とを含むことができる。
一実施形態では、図9Bに示すように、処理要求をモニタする段階(段階910)は、バスインタフェースユニット205でシステムバス102上で複数の処理イベントを検出する段階(段階911)と、クロック周波数要件を複数の処理イベントと相関付ける段階(段階912)とを含むことができる。
一実施形態では、図9Cに示すように、処理要求に応答して第2の1つ又はそれよりも多くのクロック周波数111を発生させる段階(段階920)は、処理要求から第2の1つ又はそれよりも多くのクロック周波数112の値を判断する段階(段階921)と、補正エンジン204内の第2の1つ又はそれよりも多くのクロック周波数の値をスケーリングしてシステム温度と処理変数とを補正する段階(段階922)と、1つ又はそれよりも多くの二重位相固定ループ503の第2の1つ又はそれよりも多くのクロック周波数112のスケーリングされた値を合成する段階(段階923)と、1つ又はそれよりも多くのマルチプレクサ504で第1の1つ又はそれよりも多くのクロック周波数112から第2の1つ又はそれよりも多くのクロック周波数112に切り換える前に第2の1つ又はそれよりも多くのクロック周波数112のスケーリングされた値を安定化させる段階とを含むことができる。
一実施形態では、図9Dに示すように、処理要求に応答して第2の1つ又はそれよりも多くの電圧113を発生させる段階(段階930)は、処理要求から第2の1つ又はそれよりも多くの電圧113の値を判断する段階(段階931)と、補正エンジン204内の第2の1つ又はそれよりも多くの電圧113の値をスケーリングしてシステム温度と処理変数とを補正する段階(段階932)と、第2の1つ又はそれよりも多くの電圧113のスケーリングされた値を1つ又はそれよりも多くの二重電圧調整器403において設定する段階(段階933)と、1つ又はそれよりも多くのマルチプレクサ404で第1の1つ又はそれよりも多くの電圧113から第2の1つ又はそれよりも多くの電圧113に切り換える前に第2の1つ又はそれよりも多くの電圧113のスケーリングされた値を安定化させる段階とを含むことができる。
以上、オンデマンド電力管理の方法及び機器を説明した。本発明の態様は、少なくともある程度はソフトウエアにおいて実施することができることが先の説明から明らかであろう。すなわち、これらの技術は、プログラマブルメモリ206のようなメモリに含まれた命令のシーケンスを実行するシステムコントローラ201のようなそのプロセッサに応答してコンピュータシステム又は他のデータ処理システムにおいて実行することができる。様々な実施形態では、コンピュータに組み込まれた回路をソフトウエア命令と組み合わせて使用して本発明を実行することができる。従って、これらの技術は、コンピュータに組み込まれた回路とソフトウエアのいずれかの特定の組合せ、又はデータ処理システムによって実行される命令の特定のソースに限定されない。更に、本明細書を通じて、様々な機能及び作動は、説明を簡素化するためにソフトウエアコードによって実行されるか、又はソフトウエアコードによって引き起こされると説明することができる。しかし、当業者は、このような表現が意味することは、これらの機能が、プロセッサ又はシステムコントローラ201のようなコントローラによるコードの実行から生じるということであることを認識するであろう。
機械可読媒体を使用して、データ処理システムによって実行された時にシステムに本発明の様々な方法を実行させるソフトウエア及びデータを格納することができる。この実行可能ソフトウエア及びデータは、例えば、メモリ103及びプログラマブルメモリ206、又はソフトウエアプログラム及び/又はデータを格納することができるあらゆる他の装置を含む様々な場所に格納することができる。
従って、機械可読媒体は、機械(例えば、コンピュータ、ネットワーク装置、携帯情報端末、製造ツール、1つ又はそれよりも多くのプロセッサの組を有するあらゆる装置など)によってアクセス可能な形態で情報を提供する(例えば、格納及び/又は送信する)あらゆる機構を含む。例えば、機械可読媒体は、記録可能/非記録可能媒体(例えば、読み出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリ装置など)、並びに電気、光、音響、又は他の形態の伝播信号(例えば、搬送波、赤外線信号、デジタル信号など)、その他を含む。
本明細書を通じて「一実施形態」又は「実施形態」への言及は、実施形態に関連して説明する特定の特徴、構造、又は特性が本発明の少なくとも1つの実施形態に含まれることを意味することを認めるべきである。従って、本明細書の様々な部分における2回又はそれよりも多くの「実施形態」又は「一実施形態」又は「代替的実施形態」への言及は、必ずしも全てが同じ実施形態を言及しているとは限らないことが強調されると共にそれを認めるべきである。更に、特定の特徴、構造、又は特性は、本発明の1つ又はそれよりも多くの実施形態において適切なように組み合わせることができる。更に、本発明は、いくつかの実施形態に関して説明したが、当業者は、本発明が説明した実施形態に限定されないことを認識するであろう。本発明の実施形態は、特許請求の範囲に修正又は変更を行って実施することができる。従って、本明細書及び図面は、本発明を限定する代わりに例示するものとして見なされるものとする。
従来のパワー管理システムを示す図である。 処理システムにおけるオンデマンド電力管理の一実施形態を示す図である。 分散処理システムにおけるオンデマンド電力管理の一実施形態を示す図である。 オンデマンド電力マネージャの一実施形態を示す図である。 オンデマンド電力管理の一実施形態における補正エンジンを示す図である。 オンデマンド電力管理の一実施形態における配電マネージャを示す図である。 オンデマンド電力管理の一実施形態におけるクロック領域マネージャを示す図である。 オンデマンド電力管理における位相整合の一実施形態を示す図である。 オンデマンド電力管理の一実施形態を示す状態図である。 オンデマンド電力管理の一実施形態における電圧及び周波数制御を示す図である。 オンデマンド電力管理の一実施形態における方法を示す図である。 図9Aによって示す方法の一実施形態を示す図である。 図9Aによって示す方法の更なる実施形態を示す図である。 図9Aによって示す方法の別の更なる実施形態を示す図である。
符号の説明
100 処理システム
101 システムプロセッサ
102 システムバス
103 メモリ

Claims (9)

  1. 第1の1つ又はそれよりも多くの電圧と第1の1つ又はそれよりも多くのクロック周波数で作動する処理システム内の処理要求をモニタする段階と、
    前記処理要求に応答して、第2の1つ又はそれよりも多くのクロック周波数を発生させる段階と、
    前記処理システムを停止することなく、前記第1の1つ又はそれよりも多くのクロック周波数から前記第2の1つ又はそれよりも多くのクロック周波数に切り換える段階と、
    を含み、
    前記第1の1つ又はそれよりも多くのクロック周波数に対する前記第2の1つ又はそれよりも多くのクロック周波数の比率のマグニチュードは、約6桁までである、
    ことを特徴とする方法。
  2. 処理システム内の処理要求を判断する方法であって、
    システムバス上の複数の処理イベントを検出する段階と、
    処理イベントパターンを認識する段階と、
    前記処理イベントパターンを処理要求と相関付ける段階と、
    を含むことを特徴とする方法。
  3. 前記複数の処理イベントは、複数のシステム指令を含むことを特徴とする請求項2に記載の方法。
  4. 前記処理イベントパターンは、単位時間当たりの平均的な処理イベント数を含むことを特徴とする請求項2に記載の方法。
  5. 前記処理イベントパターンを処理要求と相関付ける段階は、前記単位時間当たりの平均的な処理イベント数を作動クロック周波数と比較する段階を含むことを特徴とする請求項2に記載の方法。
  6. 第1の複数の電圧を処理システムに供給する段階と、
    処理要求に応答して第2の複数の電圧を発生させる段階と、
    過渡電力サージを最小にする順番で前記第1の複数の電圧の各々から前記第2の複数の電圧の各々に切り換える段階と、
    を含むことを特徴とする方法。
  7. 各々が周波数と位相を含む第1の複数のクロック信号を処理システムに供給する段階と、
    処理要求に応答して、各々が周波数と位相を含む第2の複数のクロック信号を発生させる段階と、
    前記第1の複数のクロック信号と前記第2の複数のクロック信号の前記位相を調節して、切り換え移行のスペクトル成分を制御する段階と、
    前記第1の1つ又はそれよりも多くのクロック周波数から前記第2の1つ又はそれよりも多くのクロック周波数に切り換える段階と、
    を含むことを特徴とする方法。
  8. 処理システム上のアプリケーション処理要求をモニタし、かつ該処理システムが作動する1つ又はそれよりも多くのクロック周波数と1つ又はそれよりも多くの電圧とを自動的に制御するシステムコントローラと、
    1つ又はそれよりも多くの作動電圧を前記処理システムに供給し、かつ該処理システムを停止すことなく第1の1つ又はそれよりも多くの電圧と第2の1つ又はそれよりも多くの電圧の間で切り換えるために前記システムコントローラに結合された配電マネージャと、
    1つ又はそれよりも多くのクロック信号を前記処理システムに供給し、かつ前記処理システムを停止することなく第1の1つ又はそれよりも多くのクロック周波数と第2の1つ又はそれよりも多くのクロック周波数の間で切り換えるために前記システムコントローラに結合されたクロック領域マネージャと、
    を含み、
    前記システムコントローラは、前記1つ又はそれよりも多くの電圧と前記1つ又はそれよりも多くのクロック周波数との前記自動制御を無効にする指令割り込みを含み、
    前記システムコントローラは、前記配電マネージャに1つ又はそれよりも多くの所定の電圧を前記処理システムに供給するように指令し、かつ
    前記システムコントローラは、前記クロック領域マネージャに1つ又はそれよりも多くの所定のクロック信号を前記処理システムに供給するように指令する、
    ことを特徴とする機器。
  9. 第1の1つ又はそれよりも多くの電圧と、該第1の1つ又はそれよりも多くの電圧から独立し、かつ基準周波数に位相固定された第1の1つ又はそれよりも多くのクロック周波数とで作動する処理システム内の処理要求をモニタする段階と、
    前記処理要求に応答して、前記基準周波数に位相固定され、かつ前記第1の1つ又はそれよりも多くのクロック周波数に位相整合された第2の1つ又はそれよりも多くのクロック周波数を発生させる段階と、
    前記処理要求に応答して、前記第2の1つ又はそれよりも多くの周波数から独立した第2の1つ又はそれよりも多くの電圧を発生させる段階と、
    前記処理システムを停止することなく、前記第1の1つ又はそれよりも多くのクロック周波数から前記第2の1つ又はそれよりも多くのクロック周波数に切り換える段階と、
    前記処理システムを停止することなく、前記第1の1つ又はそれよりも多くの電圧から前記第2の1つ又はそれよりも多くの電圧に切り換える段階と、
    を含むことを特徴とする方法。
JP2007548252A 2004-12-21 2005-12-05 オンデマンド電力管理の方法及び機器 Pending JP2008524744A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/019,804 US7337335B2 (en) 2004-12-21 2004-12-21 Method and apparatus for on-demand power management
PCT/US2005/044052 WO2006068816A2 (en) 2004-12-21 2005-12-05 Method and apparatus for on-demand power management

Publications (2)

Publication Number Publication Date
JP2008524744A true JP2008524744A (ja) 2008-07-10
JP2008524744A5 JP2008524744A5 (ja) 2009-02-05

Family

ID=36597604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007548252A Pending JP2008524744A (ja) 2004-12-21 2005-12-05 オンデマンド電力管理の方法及び機器

Country Status (5)

Country Link
US (4) US7337335B2 (ja)
EP (1) EP1836544B1 (ja)
JP (1) JP2008524744A (ja)
KR (1) KR101419789B1 (ja)
WO (1) WO2006068816A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012504279A (ja) * 2008-09-29 2012-02-16 インテル・コーポレーション クロック信号の周波数ロックのための電圧の安定化
WO2012098741A1 (ja) * 2011-01-20 2012-07-26 Necカシオモバイルコミュニケーションズ株式会社 制御システム
JP2012150815A (ja) * 2011-01-14 2012-08-09 Apple Inc 複数の回路における性能パラメータの整合

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395447B2 (en) * 2002-09-16 2008-07-01 Silicon Labs Cp, Inc. Precision oscillator for an asynchronous transmission system
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
TWI277302B (en) * 2004-12-28 2007-03-21 Ind Tech Res Inst Clock and data recovery circuit
US8881233B2 (en) * 2005-05-23 2014-11-04 Microsoft Corporation Resource management via periodic distributed time
US7472301B2 (en) * 2005-05-27 2008-12-30 Codman Neuro Sciences Sárl Circuitry for optimization of power consumption in a system employing multiple electronic components, one of which is always powered on
TWI342498B (en) * 2007-01-12 2011-05-21 Asustek Comp Inc Multi-processor system and performance enhancement method thereof
US7941683B2 (en) * 2007-05-02 2011-05-10 Advanced Micro Devices, Inc. Data processing device with low-power cache access mode
US7856562B2 (en) * 2007-05-02 2010-12-21 Advanced Micro Devices, Inc. Selective deactivation of processor cores in multiple processor core systems
US7870407B2 (en) * 2007-05-18 2011-01-11 Advanced Micro Devices, Inc. Dynamic processor power management device and method thereof
US7712003B2 (en) * 2007-08-15 2010-05-04 International Business Machines Corporation Methodology and system to set JTAG interface
JP2009122922A (ja) * 2007-11-14 2009-06-04 Panasonic Corp データ処理装置
US8312299B2 (en) * 2008-03-28 2012-11-13 Packet Digital Method and apparatus for dynamic power management control using serial bus management protocols
US8683247B2 (en) * 2008-06-12 2014-03-25 Advanced Micro Devices, Inc. Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor
TWI372330B (en) * 2008-08-22 2012-09-11 Asustek Comp Inc Computer system capable of dynamically cahaging operation voltage and frequency of cpu
TWI374355B (en) * 2008-08-22 2012-10-11 Asustek Comp Inc Computer system capable of dynamically changing core voltage/frequency of cpu
US8001405B2 (en) * 2008-08-29 2011-08-16 International Business Machines Corporation Self-tuning power management techniques
US20100057404A1 (en) * 2008-08-29 2010-03-04 International Business Machines Corporation Optimal Performance and Power Management With Two Dependent Actuators
US8117469B2 (en) * 2009-07-10 2012-02-14 Packet Digital Automatically determining operating parameters of a power management device
CN102129414B (zh) * 2010-01-15 2013-12-04 华为技术有限公司 一种变频总线适配器、适配方法及系统
US8423802B2 (en) * 2010-04-07 2013-04-16 Andes Technology Corporation Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization
CN102841669A (zh) * 2011-06-23 2012-12-26 鸿富锦精密工业(深圳)有限公司 中央处理器频率调整电路
JP5946251B2 (ja) * 2011-07-06 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置およびシステム
JP5806529B2 (ja) 2011-07-06 2015-11-10 ルネサスエレクトロニクス株式会社 半導体装置、それを用いた無線通信端末、及びクロック周波数制御方法
US9383804B2 (en) 2011-07-14 2016-07-05 Qualcomm Incorporated Method and system for reducing thermal load by forced power collapse
US9380068B2 (en) 2014-08-18 2016-06-28 Bank Of America Corporation Modification of computing resource behavior based on aggregated monitoring information
US9651969B2 (en) 2015-07-30 2017-05-16 Qualcomm Incorporated Adaptive voltage scaling using analytical models for interconnect delay
US9576615B1 (en) 2015-10-15 2017-02-21 Smart Modular Technologies, Inc. Memory module with power management system and method of operation thereof
US10613142B2 (en) 2017-02-22 2020-04-07 International Business Machines Corporation Non-destructive recirculation test support for integrated circuits
US10585142B2 (en) 2017-09-28 2020-03-10 International Business Machines Corporation Functional diagnostics based on dynamic selection of alternate clocking
KR102371668B1 (ko) 2018-02-06 2022-03-08 삼성전자주식회사 신호의 emi를 감소시키는 집적 회로, 방법 및 전자 장치
JP7278753B2 (ja) * 2018-11-19 2023-05-22 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
US10838807B2 (en) * 2018-12-31 2020-11-17 Micron Technology, Inc. Methods and system with dynamic ECC voltage and frequency

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162320A (ja) * 1984-08-31 1986-03-31 株式会社ピーエフユー 電源シ−ケンス制御方式
JPH0519892A (ja) * 1991-07-11 1993-01-29 Nec Corp 可変クロツク分周回路
JPH0720968A (ja) * 1993-06-29 1995-01-24 Xerox Corp 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法
JPH0836445A (ja) * 1994-02-02 1996-02-06 Advanced Micro Devicds Inc コンピュータシステムのための電力管理システム
JPH08211960A (ja) * 1995-01-31 1996-08-20 Mitsubishi Electric Corp マイクロコンピュータ
JPH08234865A (ja) * 1995-02-24 1996-09-13 Canon Inc マイクロコンピュータを有する機器
JP2000112544A (ja) * 1998-10-07 2000-04-21 Nokia Mobile Phones Ltd 電力消費量の調整方法
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器
JP2001044759A (ja) * 1999-07-29 2001-02-16 Nec Corp 基準クロック周波数温度制御回路
JP2001505676A (ja) * 1996-08-07 2001-04-24 モトローラ・セミコンデュクトゥール・ソシエテ・アノニム デジタル回路において供給電圧および/またはクロック信号の周波数をダイナミックに調整するための方法および回路
JP2001517332A (ja) * 1995-09-29 2001-10-02 インテル・コーポレーション 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法
JP2001331244A (ja) * 2000-05-19 2001-11-30 Fujitsu Ltd 情報機器及び省電力モード切替方法及び省電力モード切替プログラムを格納した記録媒体
JP2003150269A (ja) * 2001-11-08 2003-05-23 Sony Corp 電源電圧周波数制御回路
JP2003271447A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 電子機器のコントローラ、クロックスキュー調整方法
JP2004152068A (ja) * 2002-10-31 2004-05-27 Sharp Corp 動作周波数制御システムおよび方法
JP2004348183A (ja) * 2003-05-20 2004-12-09 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774701A (en) * 1995-07-10 1998-06-30 Hitachi, Ltd. Microprocessor operating at high and low clok frequencies
US6928559B1 (en) * 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
JPH11184554A (ja) 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
JP3586369B2 (ja) * 1998-03-20 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ビデオ・クロックの周波数を下げる方法及びコンピュータ
GB9922626D0 (en) 1999-09-25 1999-11-24 Koninkl Philips Electronics Nv Low power phase locked loop frequency sysnthesiser
US6574739B1 (en) * 2000-04-14 2003-06-03 Compal Electronics, Inc. Dynamic power saving by monitoring CPU utilization
US6754837B1 (en) 2000-07-17 2004-06-22 Advanced Micro Devices, Inc. Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
US6664775B1 (en) 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
US6348780B1 (en) 2000-09-22 2002-02-19 Texas Instruments Incorporated Frequency control of hysteretic power converter by adjusting hystersis levels
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
KR100369768B1 (ko) * 2000-12-09 2003-03-03 엘지전자 주식회사 휴대용 컴퓨터에서의 버스 클럭 주파수 제어장치
US6973151B2 (en) * 2001-02-15 2005-12-06 Intel Corporation Dynamic phase aligning interface
DE60204556D1 (de) 2001-03-20 2005-07-14 Nptest Inc Taktsignalgenerator mit niedrigem jitter für ein test-system
US6806755B1 (en) * 2001-04-23 2004-10-19 Quantum 3D Technique for glitchless switching of asynchronous clocks
CN100451914C (zh) 2001-08-29 2009-01-14 联发科技股份有限公司 锁相环迅速加电方法和装置
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6515530B1 (en) * 2001-10-11 2003-02-04 International Business Machines Corporation Dynamically scalable low voltage clock generation system
US6608528B2 (en) * 2001-10-22 2003-08-19 Intel Corporation Adaptive variable frequency clock system for high performance low power microprocessors
US6548991B1 (en) 2002-01-19 2003-04-15 National Semiconductor Corporation Adaptive voltage scaling power supply for use in a digital processing component and method of operating the same
US6762629B2 (en) 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US7290156B2 (en) 2003-12-17 2007-10-30 Via Technologies, Inc. Frequency-voltage mechanism for microprocessor power management
US7013406B2 (en) 2002-10-14 2006-03-14 Intel Corporation Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US7392411B2 (en) * 2003-04-25 2008-06-24 Ati Technologies, Inc. Systems and methods for dynamic voltage scaling of communication bus to provide bandwidth based on whether an application is active
US7240223B2 (en) 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
US20050076253A1 (en) * 2003-10-05 2005-04-07 De-Jen Lu Method of url-based power management and associated web browsing device
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
TWI259354B (en) 2004-06-25 2006-08-01 Via Tech Inc System and method of real-time power management
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162320A (ja) * 1984-08-31 1986-03-31 株式会社ピーエフユー 電源シ−ケンス制御方式
JPH0519892A (ja) * 1991-07-11 1993-01-29 Nec Corp 可変クロツク分周回路
JPH0720968A (ja) * 1993-06-29 1995-01-24 Xerox Corp 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法
JPH0836445A (ja) * 1994-02-02 1996-02-06 Advanced Micro Devicds Inc コンピュータシステムのための電力管理システム
JPH08211960A (ja) * 1995-01-31 1996-08-20 Mitsubishi Electric Corp マイクロコンピュータ
JPH08234865A (ja) * 1995-02-24 1996-09-13 Canon Inc マイクロコンピュータを有する機器
JP2001517332A (ja) * 1995-09-29 2001-10-02 インテル・コーポレーション 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法
JP2001505676A (ja) * 1996-08-07 2001-04-24 モトローラ・セミコンデュクトゥール・ソシエテ・アノニム デジタル回路において供給電圧および/またはクロック信号の周波数をダイナミックに調整するための方法および回路
JP2000112544A (ja) * 1998-10-07 2000-04-21 Nokia Mobile Phones Ltd 電力消費量の調整方法
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器
JP2001044759A (ja) * 1999-07-29 2001-02-16 Nec Corp 基準クロック周波数温度制御回路
JP2001331244A (ja) * 2000-05-19 2001-11-30 Fujitsu Ltd 情報機器及び省電力モード切替方法及び省電力モード切替プログラムを格納した記録媒体
JP2003150269A (ja) * 2001-11-08 2003-05-23 Sony Corp 電源電圧周波数制御回路
JP2003271447A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 電子機器のコントローラ、クロックスキュー調整方法
JP2004152068A (ja) * 2002-10-31 2004-05-27 Sharp Corp 動作周波数制御システムおよび方法
JP2004348183A (ja) * 2003-05-20 2004-12-09 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012504279A (ja) * 2008-09-29 2012-02-16 インテル・コーポレーション クロック信号の周波数ロックのための電圧の安定化
TWI409608B (zh) * 2008-09-29 2013-09-21 Intel Corp 具有電壓穩定化之處理器、具有電壓穩定化處理器之系統及用於電壓穩定化之方法
JP2012150815A (ja) * 2011-01-14 2012-08-09 Apple Inc 複数の回路における性能パラメータの整合
WO2012098741A1 (ja) * 2011-01-20 2012-07-26 Necカシオモバイルコミュニケーションズ株式会社 制御システム
JP5870935B2 (ja) * 2011-01-20 2016-03-01 日本電気株式会社 制御システム

Also Published As

Publication number Publication date
KR20070105316A (ko) 2007-10-30
EP1836544A4 (en) 2010-05-05
US7657764B2 (en) 2010-02-02
WO2006068816A2 (en) 2006-06-29
US20060136770A1 (en) 2006-06-22
KR101419789B1 (ko) 2014-07-15
US20080133943A1 (en) 2008-06-05
EP1836544B1 (en) 2013-02-20
EP1836544A2 (en) 2007-09-26
US7730334B2 (en) 2010-06-01
US7337335B2 (en) 2008-02-26
US20080133944A1 (en) 2008-06-05
US20100199114A1 (en) 2010-08-05
WO2006068816A3 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP5159316B2 (ja) オンデマンド電力管理の方法及び機器
JP2008524744A (ja) オンデマンド電力管理の方法及び機器
US5451892A (en) Clock control technique and system for a microprocessor including a thermal sensor
US6141762A (en) Power reduction in a multiprocessor digital signal processor based on processor load
CN102931655B (zh) 一种动态调节电压和频率的电路控制系统和方法
US7533286B2 (en) Regulating application of clock to control current rush (DI/DT)
US11644884B2 (en) Controlling a processor clock
US8086885B2 (en) Runtime control of system performance
US5963068A (en) Fast start-up processor clock generation method and system
US7124309B2 (en) Method, system, and apparatus for an efficient power dissipation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110411

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120820

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130408

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130411