JPH0720968A - 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法 - Google Patents
電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法Info
- Publication number
- JPH0720968A JPH0720968A JP6139806A JP13980694A JPH0720968A JP H0720968 A JPH0720968 A JP H0720968A JP 6139806 A JP6139806 A JP 6139806A JP 13980694 A JP13980694 A JP 13980694A JP H0720968 A JPH0720968 A JP H0720968A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clock
- power
- power level
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 プログラム制御下で、性能に重大な影響を与
えているとユーザに知覚させることなく、電圧およびク
ロック速度の両方を動的に減少させることにより、コン
ピュータシステムにおける電力消費を減少させること。 【構成】 プログラム制御下でコンピュータ回路の消費
電力を動的に変更する方法を開示する。特定の動作や回
路の最近のアイドル時間の量に基づいて、電力制御サブ
システムが必要とされる最少の電力レベルを決定する。
回路に対してその最少の電力レベルを与えるための電圧
およびクロック速度が決定される。
えているとユーザに知覚させることなく、電圧およびク
ロック速度の両方を動的に減少させることにより、コン
ピュータシステムにおける電力消費を減少させること。 【構成】 プログラム制御下でコンピュータ回路の消費
電力を動的に変更する方法を開示する。特定の動作や回
路の最近のアイドル時間の量に基づいて、電力制御サブ
システムが必要とされる最少の電力レベルを決定する。
回路に対してその最少の電力レベルを与えるための電圧
およびクロック速度が決定される。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータにおける
消費電力の減少、更に言えば、プログラム制御下でコン
ピュータシステムの電圧と周波数とを動的に変更するこ
とによってコンピュータにおける消費電力を減少させる
技術に関する。
消費電力の減少、更に言えば、プログラム制御下でコン
ピュータシステムの電圧と周波数とを動的に変更するこ
とによってコンピュータにおける消費電力を減少させる
技術に関する。
【０００２】
【従来の技術】コンピュータシステムでは、特にポータ
ブルコンピュータシステムでは、電力の消費が重要な問
題である。電力を保存することによって、コンピュータ
が外部電力源との接続を絶たれた場合でも、ポータブル
コンピュータデバイスを内部バッテリから効果的に動作
させることができる時間が延長される。ポータブルコン
ピュータの顧客は、低電力環境に置かれたディスクトッ
プマシーンで見られるものと同じか、若しくはそれ以上
の計算能力を要求している。「良好に設計された」ＣＭ
ＯＳ回路における電力の消費は、以下の公式によって近
似することができる切換素子によって左右される。 Ｐ＝ｆ* Ｃ* Ｖdd 2 ここで、ｆはクロック周波数であり、Ｃは各クロックサ
イクルで切り換えられる平均実効容量、Ｖddは供給電圧
である。このように、電力を減少させるためには、ｆ、
Ｃ、Ｖddが最少となる必要があるが、その一方で必要な
機能は維持しなければならない。最大周波数はＶddに対
してほぼ線型に減少し、以下の公式によって近似するこ
とができる。
ブルコンピュータシステムでは、電力の消費が重要な問
題である。電力を保存することによって、コンピュータ
が外部電力源との接続を絶たれた場合でも、ポータブル
コンピュータデバイスを内部バッテリから効果的に動作
させることができる時間が延長される。ポータブルコン
ピュータの顧客は、低電力環境に置かれたディスクトッ
プマシーンで見られるものと同じか、若しくはそれ以上
の計算能力を要求している。「良好に設計された」ＣＭ
ＯＳ回路における電力の消費は、以下の公式によって近
似することができる切換素子によって左右される。 Ｐ＝ｆ* Ｃ* Ｖdd 2 ここで、ｆはクロック周波数であり、Ｃは各クロックサ
イクルで切り換えられる平均実効容量、Ｖddは供給電圧
である。このように、電力を減少させるためには、ｆ、
Ｃ、Ｖddが最少となる必要があるが、その一方で必要な
機能は維持しなければならない。最大周波数はＶddに対
してほぼ線型に減少し、以下の公式によって近似するこ
とができる。
【０００３】ｆ＝ｋ* Ｖdd ここで、ｋは定数ファクタである。この結果、電圧を５
Ｖから２Ｖに低下させることにより、２．５のファクタ
によって電力において１５個の可能なフォールド減少
（fold refuction) を提供し（２．５* ５2 ／２2 ）、
一方、同様に、コンピュータの最大動作周波数は約２若
しくは１／２のファクタだけ低下する。多くのＩＣ製造
者は、供給電圧の範囲以上で動作するチップを販売す
る。ある場合には、異なる電圧モードに対しても変わら
ない作業を行なうようにして、チップの特性を簡単に変
更することができる。幾つかのシステムは、一定の低電
圧で実行を行なうことによって消費電力を減少させてい
る。しかしながら、低電圧で連続的に実行すると性能は
低下してしまうため、ユーザにとっては受入れ難いもの
となる。他の低電力コンピュータシステムは、それらの
クロック速度を保存電力に変更する。クロック速度だけ
を変更することによって電力の使用は線型的に減少す
る。しかしながら、それらが忙しくない場合にそれらの
クロックを実際的に停止することができるスタティック
ＩＣでは、クロックを低速とするようなものよりは、単
に、仕事があるときは可能な限りクロックを高速で走ら
せ、仕事がないときはそれを完全に停止させてしまうよ
うなものの方が利点が多い。
Ｖから２Ｖに低下させることにより、２．５のファクタ
によって電力において１５個の可能なフォールド減少
（fold refuction) を提供し（２．５* ５2 ／２2 ）、
一方、同様に、コンピュータの最大動作周波数は約２若
しくは１／２のファクタだけ低下する。多くのＩＣ製造
者は、供給電圧の範囲以上で動作するチップを販売す
る。ある場合には、異なる電圧モードに対しても変わら
ない作業を行なうようにして、チップの特性を簡単に変
更することができる。幾つかのシステムは、一定の低電
圧で実行を行なうことによって消費電力を減少させてい
る。しかしながら、低電圧で連続的に実行すると性能は
低下してしまうため、ユーザにとっては受入れ難いもの
となる。他の低電力コンピュータシステムは、それらの
クロック速度を保存電力に変更する。クロック速度だけ
を変更することによって電力の使用は線型的に減少す
る。しかしながら、それらが忙しくない場合にそれらの
クロックを実際的に停止することができるスタティック
ＩＣでは、クロックを低速とするようなものよりは、単
に、仕事があるときは可能な限りクロックを高速で走ら
せ、仕事がないときはそれを完全に停止させてしまうよ
うなものの方が利点が多い。
【０００４】Smith 等に付与された米国特許第5,167,02
4 号は、トランジスタスイッチを通じてコンピュータ内
部の様々な装置を制御するポータブルコンピュータのた
めの電力管理方法を記述する。このトランジスタスイッ
チは、コンピュータ内部の様々な装置に対するクロック
信号をそれらが使用されていないときは非作動とし、使
用が必要とされるまではデバイスに対して電圧を供給し
ないようにするか、若しくは、２５〜３０％の電力セー
ブを提供する「スローモード」とするようクロック信号
の周波数を減少させることにより、電力の分散を制御す
る。幾つかの適用においてはリアルタイム動作が必要と
される。無線モデム、スピーチおよびビデオ圧縮、スピ
ーチ知覚動作は、ピーク速度付近での計算を必要とす
る。しかしながら、それらの適用のリアルタイムの必要
性が一旦満足されると、計算スループットを増加させる
ことに実際的な利点は存在しない。本発明では、プログ
ラム制御下で電圧を動的に変更することによって電力の
消費を減少させる。低電圧で実行を行っているＩＣ若し
くはコンピュータサブシステムは、より低いクロック速
度も必要とする。なぜなら、それは急速には切り換えら
れないからである。コンピュータのオペレーティングシ
ステムは、所定時間で実行が行われている作業に対して
適切な電力レベルを決定し、実行により多くの時間が費
やされるようそれらの作業に対する電圧およびクロック
速度を低下させる。
4 号は、トランジスタスイッチを通じてコンピュータ内
部の様々な装置を制御するポータブルコンピュータのた
めの電力管理方法を記述する。このトランジスタスイッ
チは、コンピュータ内部の様々な装置に対するクロック
信号をそれらが使用されていないときは非作動とし、使
用が必要とされるまではデバイスに対して電圧を供給し
ないようにするか、若しくは、２５〜３０％の電力セー
ブを提供する「スローモード」とするようクロック信号
の周波数を減少させることにより、電力の分散を制御す
る。幾つかの適用においてはリアルタイム動作が必要と
される。無線モデム、スピーチおよびビデオ圧縮、スピ
ーチ知覚動作は、ピーク速度付近での計算を必要とす
る。しかしながら、それらの適用のリアルタイムの必要
性が一旦満足されると、計算スループットを増加させる
ことに実際的な利点は存在しない。本発明では、プログ
ラム制御下で電圧を動的に変更することによって電力の
消費を減少させる。低電圧で実行を行っているＩＣ若し
くはコンピュータサブシステムは、より低いクロック速
度も必要とする。なぜなら、それは急速には切り換えら
れないからである。コンピュータのオペレーティングシ
ステムは、所定時間で実行が行われている作業に対して
適切な電力レベルを決定し、実行により多くの時間が費
やされるようそれらの作業に対する電圧およびクロック
速度を低下させる。
【０００５】コンピュータ全体で全ての時間において低
電圧若しくは低速度で実行させると、幾つかの作業にと
っては十分な速度とはならないという問題がある。電圧
と速度をオペレーティングシステムの制御下で動的に変
化させるということは、実行すべき作業に依存して、必
要とされた場合にはＣＰＵを高速とし、その他の時間で
は電力を保持できることを意味する。
電圧若しくは低速度で実行させると、幾つかの作業にと
っては十分な速度とはならないという問題がある。電圧
と速度をオペレーティングシステムの制御下で動的に変
化させるということは、実行すべき作業に依存して、必
要とされた場合にはＣＰＵを高速とし、その他の時間で
は電力を保持できることを意味する。
【０００６】
【発明の概要】本発明は、実行すべき作業を決定し、そ
の作業を実行するのに必要な最低の電力レベルを決定
し、その電力レベルで実行するのに必要な電圧およびク
ロック速度を決定することによって、電気回路の消費電
力を減少させる方法を記述する。クロック速度と供給電
圧が決定されたレベルに設定され、作業が実行される。
この方法は更に、作業を実行するために許容し得る最低
の電圧とその電圧で実行するのに必要なクロック速度と
を決定することにより、若しくは、その作業を完了する
のに必要とされる最少のクロック速度とそのクロック速
度を支持するのに必要な電圧とを決定することにより、
実行される。クロック速度と供給電圧が決定されたレベ
ルに設定され、作業が実行される。本発明の他の特徴に
よれば、電力レベルを決定する方法は、回路における最
近のアイドル時間の量を決定することによって実行され
る。この電力レベルは最近のアイドル時間の量に基づい
て選択され、電圧およびクロック速度は作業を実行する
ための電力レベルを提供するよう調整される。本発明の
目的は、プログラム制御下で、性能に重大な影響を与え
ているとユーザに知覚させることなく、電圧およびクロ
ック速度の両方を動的に減少させることにより、コンピ
ュータシステムにおける電力消費を減少させることであ
る。
の作業を実行するのに必要な最低の電力レベルを決定
し、その電力レベルで実行するのに必要な電圧およびク
ロック速度を決定することによって、電気回路の消費電
力を減少させる方法を記述する。クロック速度と供給電
圧が決定されたレベルに設定され、作業が実行される。
この方法は更に、作業を実行するために許容し得る最低
の電圧とその電圧で実行するのに必要なクロック速度と
を決定することにより、若しくは、その作業を完了する
のに必要とされる最少のクロック速度とそのクロック速
度を支持するのに必要な電圧とを決定することにより、
実行される。クロック速度と供給電圧が決定されたレベ
ルに設定され、作業が実行される。本発明の他の特徴に
よれば、電力レベルを決定する方法は、回路における最
近のアイドル時間の量を決定することによって実行され
る。この電力レベルは最近のアイドル時間の量に基づい
て選択され、電圧およびクロック速度は作業を実行する
ための電力レベルを提供するよう調整される。本発明の
目的は、プログラム制御下で、性能に重大な影響を与え
ているとユーザに知覚させることなく、電圧およびクロ
ック速度の両方を動的に減少させることにより、コンピ
ュータシステムにおける電力消費を減少させることであ
る。
【０００７】
【実施例】図１は汎用システム１０のブロック図を示
す。このシステムは汎用コンピュータシステム２０に基
づいている。本明細書での記述を目的とするなら、コン
ピュータシステム２０は、集積回路（ＩＣ）、コンピュ
ータボード、幾つかのサブシステム、コンピュータそれ
自身であってもよい。更に、コンピュータには、これら
のシステムの中の幾つかが存在していてもよく、また、
これらのシステムの各々が１つのシステムの異なる部分
を制御するようなものでもよい。コンピュータシステム
２０の一部は電力制御サブシステム２２を備えており、
この電力制御サブシステム２２は、コンピュータシステ
ム２０の動作を実行するのに必要とされる電力レベルを
決定するために計算を実行する。この所望の電力レベル
は、電力選択信号ｐｗｒ−ｓｅｌ２４によってシーケン
サ２６に提供される。この図において、Ｐｗｒ−ｓｅｌ
２４は、単一の信号によって表示され且つ記述されてい
るが、ｐｗｒ−ｓｅｌは所望の電力レベルを記述する多
数のラインｎであってもよいことを当業者には明らかで
あろう。シーケンサ２６は、所望の電力レベルを達成す
るクロック速度と電圧値を選択する。この電圧は、現在
のクロック速度に対する最少電圧より大きいか若しくは
等しいときはいつでも要求される。従って、クロック速
度が減少された場合、電圧はクロックより遅くに低下さ
れなければならないが、クロック速度が増加された場合
には、電圧をクロックの前に上昇させる必要がある。
す。このシステムは汎用コンピュータシステム２０に基
づいている。本明細書での記述を目的とするなら、コン
ピュータシステム２０は、集積回路（ＩＣ）、コンピュ
ータボード、幾つかのサブシステム、コンピュータそれ
自身であってもよい。更に、コンピュータには、これら
のシステムの中の幾つかが存在していてもよく、また、
これらのシステムの各々が１つのシステムの異なる部分
を制御するようなものでもよい。コンピュータシステム
２０の一部は電力制御サブシステム２２を備えており、
この電力制御サブシステム２２は、コンピュータシステ
ム２０の動作を実行するのに必要とされる電力レベルを
決定するために計算を実行する。この所望の電力レベル
は、電力選択信号ｐｗｒ−ｓｅｌ２４によってシーケン
サ２６に提供される。この図において、Ｐｗｒ−ｓｅｌ
２４は、単一の信号によって表示され且つ記述されてい
るが、ｐｗｒ−ｓｅｌは所望の電力レベルを記述する多
数のラインｎであってもよいことを当業者には明らかで
あろう。シーケンサ２６は、所望の電力レベルを達成す
るクロック速度と電圧値を選択する。この電圧は、現在
のクロック速度に対する最少電圧より大きいか若しくは
等しいときはいつでも要求される。従って、クロック速
度が減少された場合、電圧はクロックより遅くに低下さ
れなければならないが、クロック速度が増加された場合
には、電圧をクロックの前に上昇させる必要がある。
【０００８】可変クロック源３６に基準周波数ｒｅｆ−
ｃｌｋ信号３４が付与される。このクロックは、コンピ
ュータ、若しくは専用のソース、若しくは外部ソースか
ら来るものでもよい。図示を目的として、ｃｌｋ−ｓｅ
ｌ信号３０は、この図においては単一の信号によって表
示され且つ記述されているが、所望のクロック速度を記
述する多数の信号ｍであってもよいことは明らかであろ
う。可変クロック源３６からの出力、即ちクロック信号
３８は、コンピュータシステム２０に付与されて所望の
動作を実行する。可変電圧源４０に電圧選択ｖｏｌｔ−
ｓｅｌ信号２８が付与される。図示を目的として、ｖｏ
ｌｔ−ｓｅｌ信号３０はこの図においては単一の信号に
よって表示され且つ記述されているが、所望の電圧レベ
ルを記述する多数の信号ｐであってもよいことは明らか
であろう。所定の電圧Ｖdd４２がコンピュータシステム
２０に付与され、所望の動作を実行する。図２はシステ
ム１０のために電力レベル選択を実行するような本発明
の方法の全体を記述する。これらの段階はシステム１０
のサブシステムの組合せによって実行されてもよい。
ｃｌｋ信号３４が付与される。このクロックは、コンピ
ュータ、若しくは専用のソース、若しくは外部ソースか
ら来るものでもよい。図示を目的として、ｃｌｋ−ｓｅ
ｌ信号３０は、この図においては単一の信号によって表
示され且つ記述されているが、所望のクロック速度を記
述する多数の信号ｍであってもよいことは明らかであろ
う。可変クロック源３６からの出力、即ちクロック信号
３８は、コンピュータシステム２０に付与されて所望の
動作を実行する。可変電圧源４０に電圧選択ｖｏｌｔ−
ｓｅｌ信号２８が付与される。図示を目的として、ｖｏ
ｌｔ−ｓｅｌ信号３０はこの図においては単一の信号に
よって表示され且つ記述されているが、所望の電圧レベ
ルを記述する多数の信号ｐであってもよいことは明らか
であろう。所定の電圧Ｖdd４２がコンピュータシステム
２０に付与され、所望の動作を実行する。図２はシステ
ム１０のために電力レベル選択を実行するような本発明
の方法の全体を記述する。これらの段階はシステム１０
のサブシステムの組合せによって実行されてもよい。
【０００９】ボックス５０のステップは、実行するべき
動作を発見する。ボックス５２のステップは、許容し得
る性能レベルで動作を実行するのに必要な最少の電力を
決定する。より低い電力消費率を選択する多くの方法が
存在する。幾つかの作業は「バックグランド」という名
を付することが可能であり、時間は重要ではない。例え
ば、メール配送処理は、最終的には完了されねばならな
いが、機械性能に重大な影響を与えていることをユーザ
に知覚されることなく、より長い時間をかけることがで
きる。いくつかの作業は完了するのに調時された時間を
有し、非常に予測が容易な性能を有する。このような作
業は、この作業が正確にある時間通りに、性能予測の限
界の範囲内で、しかもそれほど早くなく、終了するよう
クロックを遅延させることができる。適当な電圧が、計
算されたクロック値から引き出される。これらの作業に
は異なる優先順位が付され、これらの優先順位に基づい
て決定された電圧とクロック速度を有する。ユーザとの
相互作用を必要とする作業は高い優先順位を持ち、相互
作用をあまり必要としない作業は中間の優先順位を備
え、ゆっくり実行することを許された作業はバックグラ
ンド優先順位を持つ。バッテリ寿命が低い場合、ポータ
ブルコンピュータにおいて電圧が低くされるため、速度
は減少するがユーザは有用な作業を行なうことができ
る。何もしないユーザにとってもこれは許容し得る交換
となるだろう。また、ユーザは、例えば、各ウィンドー
上に「スピードバー」を備えることにより、作業に対し
て制御を与えることができる。ユーザは、この「スピー
ドバー」を変更することにより、より低速で実行しても
よい動作が電力の消費をより少なくするよう、そのウィ
ンドウー内の作業の実行速度を制御することができる。
動作を発見する。ボックス５２のステップは、許容し得
る性能レベルで動作を実行するのに必要な最少の電力を
決定する。より低い電力消費率を選択する多くの方法が
存在する。幾つかの作業は「バックグランド」という名
を付することが可能であり、時間は重要ではない。例え
ば、メール配送処理は、最終的には完了されねばならな
いが、機械性能に重大な影響を与えていることをユーザ
に知覚されることなく、より長い時間をかけることがで
きる。いくつかの作業は完了するのに調時された時間を
有し、非常に予測が容易な性能を有する。このような作
業は、この作業が正確にある時間通りに、性能予測の限
界の範囲内で、しかもそれほど早くなく、終了するよう
クロックを遅延させることができる。適当な電圧が、計
算されたクロック値から引き出される。これらの作業に
は異なる優先順位が付され、これらの優先順位に基づい
て決定された電圧とクロック速度を有する。ユーザとの
相互作用を必要とする作業は高い優先順位を持ち、相互
作用をあまり必要としない作業は中間の優先順位を備
え、ゆっくり実行することを許された作業はバックグラ
ンド優先順位を持つ。バッテリ寿命が低い場合、ポータ
ブルコンピュータにおいて電圧が低くされるため、速度
は減少するがユーザは有用な作業を行なうことができ
る。何もしないユーザにとってもこれは許容し得る交換
となるだろう。また、ユーザは、例えば、各ウィンドー
上に「スピードバー」を備えることにより、作業に対し
て制御を与えることができる。ユーザは、この「スピー
ドバー」を変更することにより、より低速で実行しても
よい動作が電力の消費をより少なくするよう、そのウィ
ンドウー内の作業の実行速度を制御することができる。
【００１０】各チップ、若しくはサブシステムに対し
て、チップが実行する最大および最少電圧を特定しなけ
ればならず、各電圧に対する適当なクロックレベルが選
択される。それらの製造者によって３．３Ｖ〜５Ｖの範
囲に既に特定されている幾つかのチップは、例えば、
３．３Ｖと５Ｖのそれぞれに関して特定されたクロック
速度を有するが、それらの間の電圧に関するクロック速
度は有していない。これらの値は実験によって決定する
ことができるもので、保守的なクロック速度を選択する
ことによって実験を減らすことができる。ボックス５４
のステップは、新たに要求された電力が前の電力レベル
より少ないレベルであるかどうか判断する。もしそうな
らば、ボックス５６のステップがクロック速度の減少を
開始し、ボックス５８のステップで、遅延間隔の後に電
圧の減少を開始する。この遅延は幾つかの回路について
は省略できることを注意する。ボックス６６のステップ
がこの動作を開始する。図において、クロック速度と電
圧の減少が開始されるが、それ自身の動作が開始される
前には完了しない。また、この動作は、ステップ５６と
５８の両方が実行される前に開始されてもよい。従っ
て、クロックと電圧の調整をこの動作と並行して実行し
てもよい。この動作は、その処理の後のより遅くに、こ
の減速のためにその開始よりも遅く実行される。これに
よってタイミングの問題が引き起こされてしまうシステ
ムや動作では、クロックや電圧が所望のレベルに到達す
るだけの十分な時間を過ぎるまでこの動作は開始されな
い。
て、チップが実行する最大および最少電圧を特定しなけ
ればならず、各電圧に対する適当なクロックレベルが選
択される。それらの製造者によって３．３Ｖ〜５Ｖの範
囲に既に特定されている幾つかのチップは、例えば、
３．３Ｖと５Ｖのそれぞれに関して特定されたクロック
速度を有するが、それらの間の電圧に関するクロック速
度は有していない。これらの値は実験によって決定する
ことができるもので、保守的なクロック速度を選択する
ことによって実験を減らすことができる。ボックス５４
のステップは、新たに要求された電力が前の電力レベル
より少ないレベルであるかどうか判断する。もしそうな
らば、ボックス５６のステップがクロック速度の減少を
開始し、ボックス５８のステップで、遅延間隔の後に電
圧の減少を開始する。この遅延は幾つかの回路について
は省略できることを注意する。ボックス６６のステップ
がこの動作を開始する。図において、クロック速度と電
圧の減少が開始されるが、それ自身の動作が開始される
前には完了しない。また、この動作は、ステップ５６と
５８の両方が実行される前に開始されてもよい。従っ
て、クロックと電圧の調整をこの動作と並行して実行し
てもよい。この動作は、その処理の後のより遅くに、こ
の減速のためにその開始よりも遅く実行される。これに
よってタイミングの問題が引き起こされてしまうシステ
ムや動作では、クロックや電圧が所望のレベルに到達す
るだけの十分な時間を過ぎるまでこの動作は開始されな
い。
【００１１】新たに要求された電力が前のレベルより少
ないものでなければ、ボックス６０のステップは要求さ
れた電力における増加を調査する。もし増加する必要が
なければ、動作は単にボックス６６のステップで開始す
る。もし電力を増加する必要があれば、ボックス６２の
ステップは電圧において増加を開始する。コンピュータ
システムを通じて電圧を増加させるのに十分な遅延時間
の後に、ボックス６４のステップがクロック速度におけ
る増加を開始する。この動作はボックス６６のステップ
で開始される。また、電圧とクロック速度で増加が開始
されるが、それ自身の動作が開始する前には完了され
ず、この動作は電圧とクロック速度の増加と並行して実
行され得る。その実行の間に動作速度を増加させるシス
テムや動作ではタイミングの問題が生じるが、この動作
は、クロックと電圧が所望のレベルに到達するのに十分
な時間を過ぎるまでは開始されない。図３のフローチャ
ートは、ステップ５２に記述されているような、必要と
する電力要求を決定するために使用される方法の一例を
記述する。これは本質的には多数の状態に対するテスト
である。他の状態も容易に加えることができる。このコ
ードは容易にオペレーティングシステムに付加される。
なぜなら、それは、作業のスケジューリングの実行には
干渉せず、迅速に実行されるためである。ボックス７０
のステップで、オペレーティングシステムスケジューラ
は、次のジョブ、即ち実行すべき作業を選択する。ボッ
クス７２のステップは、作業の優先順位を決定する。も
しそれが低い優先順位の作業であれば、最少のクロック
速度がボックス８８のステップによって選択される。
ないものでなければ、ボックス６０のステップは要求さ
れた電力における増加を調査する。もし増加する必要が
なければ、動作は単にボックス６６のステップで開始す
る。もし電力を増加する必要があれば、ボックス６２の
ステップは電圧において増加を開始する。コンピュータ
システムを通じて電圧を増加させるのに十分な遅延時間
の後に、ボックス６４のステップがクロック速度におけ
る増加を開始する。この動作はボックス６６のステップ
で開始される。また、電圧とクロック速度で増加が開始
されるが、それ自身の動作が開始する前には完了され
ず、この動作は電圧とクロック速度の増加と並行して実
行され得る。その実行の間に動作速度を増加させるシス
テムや動作ではタイミングの問題が生じるが、この動作
は、クロックと電圧が所望のレベルに到達するのに十分
な時間を過ぎるまでは開始されない。図３のフローチャ
ートは、ステップ５２に記述されているような、必要と
する電力要求を決定するために使用される方法の一例を
記述する。これは本質的には多数の状態に対するテスト
である。他の状態も容易に加えることができる。このコ
ードは容易にオペレーティングシステムに付加される。
なぜなら、それは、作業のスケジューリングの実行には
干渉せず、迅速に実行されるためである。ボックス７０
のステップで、オペレーティングシステムスケジューラ
は、次のジョブ、即ち実行すべき作業を選択する。ボッ
クス７２のステップは、作業の優先順位を決定する。も
しそれが低い優先順位の作業であれば、最少のクロック
速度がボックス８８のステップによって選択される。
【００１２】現在の作業が低い優先順位でなければ、ボ
ックス７４のステップは、アイドル時間の大きな割合が
最近存在していないかどうかを判断する。例えば、シス
テムがあまりに高速にその動作の全てを実行したために
アイドル時間の多くをまだ有している場合には、おそら
く、システムは電力の消費を最適なものとするためにそ
の実行をより遅くしまたその電圧をより低いものとす
る。この割合は、ユーザ若しくはシステム設計者によっ
て設定され、システムの知覚スピード、及び／又は必要
性に従って変更することができる。多くの最近アイドル
時間が存在する場合には、ボックス８０のステップで、
この作業に対してスクリーン若しくはキーボードＩ／Ｏ
オペレーションが必要かどうかが判断される。スクリー
ン若しくはキーボードＩ／Ｏオペレーションを実行する
ため、ボックス８６のステップはクロックを最大クロッ
ク速度に設定し、これに対応して電圧レベルを最大電圧
に設定する。しかし、スクリーン若しくはキーボードＩ
／Ｏオペレーションが現在の作業中には存在しなけれ
ば、ボックス８４のステップはクロック速度と電圧を減
少させるだろう。これはアイドル時間の量を減少させる
一方、消費電力も減少させる。
ックス７４のステップは、アイドル時間の大きな割合が
最近存在していないかどうかを判断する。例えば、シス
テムがあまりに高速にその動作の全てを実行したために
アイドル時間の多くをまだ有している場合には、おそら
く、システムは電力の消費を最適なものとするためにそ
の実行をより遅くしまたその電圧をより低いものとす
る。この割合は、ユーザ若しくはシステム設計者によっ
て設定され、システムの知覚スピード、及び／又は必要
性に従って変更することができる。多くの最近アイドル
時間が存在する場合には、ボックス８０のステップで、
この作業に対してスクリーン若しくはキーボードＩ／Ｏ
オペレーションが必要かどうかが判断される。スクリー
ン若しくはキーボードＩ／Ｏオペレーションを実行する
ため、ボックス８６のステップはクロックを最大クロッ
ク速度に設定し、これに対応して電圧レベルを最大電圧
に設定する。しかし、スクリーン若しくはキーボードＩ
／Ｏオペレーションが現在の作業中には存在しなけれ
ば、ボックス８４のステップはクロック速度と電圧を減
少させるだろう。これはアイドル時間の量を減少させる
一方、消費電力も減少させる。
【００１３】ほとんどの例では、あまりに多くのアイド
ル時間が存在する場合は電圧とクロック速度は低くされ
る。クロック速度を低下させるものの例外として、スク
リーン若しくはＩ／Ｏオペレーションに対する調査が上
述の方法に示されている。なぜなら、これらの動作は一
般的により高速且つ最大の速度を必要とするからであ
る。しかしながら、幾つかのシステムでは、その付近に
アイドル時間が存在する場合にシステム性能に対する影
響を防止するのではなく、スクリーン若しくはキーボー
ド若しくは他のＩ／Ｏオペレーションに対する最大速度
までクロック速度を増加させることが常に必要とされ
る。このことは、ボックス８０のテストを、おそらくは
ボックス７４、７２のステップより前に、より早期に実
行すべきことを必要とする。多くの最近アイドル時間が
存在しなければ、ボックス７６のステップは最近アイド
ル時間が存在しないかどうかを判断する。例えば、シス
テムがそのような低い速度で一定速度で実行している場
合、そのシステム性能は影響を受ける。その付近にアイ
ドル時間が存在しなければ、ボックス８２のステップ
は、クロックをより高速のクロック速度に増加させ、そ
れに対応して電圧を増加させる。もし幾らかのアイドル
時間が存在していれば、ボックス７８のステップは、ク
ロック速度を変更する必要はないと判断し、現在の設定
のままとする。オペレーティングシステムのスケジュー
ラは、ボックス９０のステップの制御に戻される。
ル時間が存在する場合は電圧とクロック速度は低くされ
る。クロック速度を低下させるものの例外として、スク
リーン若しくはＩ／Ｏオペレーションに対する調査が上
述の方法に示されている。なぜなら、これらの動作は一
般的により高速且つ最大の速度を必要とするからであ
る。しかしながら、幾つかのシステムでは、その付近に
アイドル時間が存在する場合にシステム性能に対する影
響を防止するのではなく、スクリーン若しくはキーボー
ド若しくは他のＩ／Ｏオペレーションに対する最大速度
までクロック速度を増加させることが常に必要とされ
る。このことは、ボックス８０のテストを、おそらくは
ボックス７４、７２のステップより前に、より早期に実
行すべきことを必要とする。多くの最近アイドル時間が
存在しなければ、ボックス７６のステップは最近アイド
ル時間が存在しないかどうかを判断する。例えば、シス
テムがそのような低い速度で一定速度で実行している場
合、そのシステム性能は影響を受ける。その付近にアイ
ドル時間が存在しなければ、ボックス８２のステップ
は、クロックをより高速のクロック速度に増加させ、そ
れに対応して電圧を増加させる。もし幾らかのアイドル
時間が存在していれば、ボックス７８のステップは、ク
ロック速度を変更する必要はないと判断し、現在の設定
のままとする。オペレーティングシステムのスケジュー
ラは、ボックス９０のステップの制御に戻される。
【００１４】最適な電力消費と性能を与えるのに所望さ
れるアイドル時間の平均量により、システムは、ユーザ
が知覚するシステム性能に重大な悪影響を与えることな
く、可能な限りゆっくりとシステムを実行することがで
きることになる。図３のステップは作業の動作中反復さ
れ、動作中のアイドル時間の量に基づいて、その動作を
通じて反復的に電圧およびクロック速度を調整する。こ
の調整は、作業のパラメータが動作を通じてほぼ一定で
ある作業に対して特別に機能する。図４は、シーケンサ
２６によってシステム１０で実施されるタイミングを記
述する。例えば、ｐｗｌ−ｓｅｌラインが電力の増加を
示したとき、ｖｏｌ−ｓｅｌラインがｔ1 後に上昇す
る。クロック速度は、電圧が適当なレベルに到達してそ
のクロックスピードを支持するまで上昇すべきでない。
このため、ｃｌｋ−ｓｅｌはｔ2 だけ遅延される。電力
が減少すると、ｃｌｋ−ｓｅｌは、ｐｗｒ−ｓｅｌの減
少後のｔ3 に減少する。クロックが低電圧を支持するの
に十分遅くなるまでは、電圧を減少すべきでないため、
ｖｏｌｔ−ｓｅｌはｔ4 まで遅延される。製造者は一般
には供給電圧が動的に変化することを予測していないた
め、またチップに対してそのような遅延を特定しないた
め、遅延値は実験によって引き出される。しかしなが
ら、保守的な値を選択することにより、即ち、１ミリ秒
という遅延を選択することにより、この実験を減少させ
ることもできる。
れるアイドル時間の平均量により、システムは、ユーザ
が知覚するシステム性能に重大な悪影響を与えることな
く、可能な限りゆっくりとシステムを実行することがで
きることになる。図３のステップは作業の動作中反復さ
れ、動作中のアイドル時間の量に基づいて、その動作を
通じて反復的に電圧およびクロック速度を調整する。こ
の調整は、作業のパラメータが動作を通じてほぼ一定で
ある作業に対して特別に機能する。図４は、シーケンサ
２６によってシステム１０で実施されるタイミングを記
述する。例えば、ｐｗｌ−ｓｅｌラインが電力の増加を
示したとき、ｖｏｌ−ｓｅｌラインがｔ1 後に上昇す
る。クロック速度は、電圧が適当なレベルに到達してそ
のクロックスピードを支持するまで上昇すべきでない。
このため、ｃｌｋ−ｓｅｌはｔ2 だけ遅延される。電力
が減少すると、ｃｌｋ−ｓｅｌは、ｐｗｒ−ｓｅｌの減
少後のｔ3 に減少する。クロックが低電圧を支持するの
に十分遅くなるまでは、電圧を減少すべきでないため、
ｖｏｌｔ−ｓｅｌはｔ4 まで遅延される。製造者は一般
には供給電圧が動的に変化することを予測していないた
め、またチップに対してそのような遅延を特定しないた
め、遅延値は実験によって引き出される。しかしなが
ら、保守的な値を選択することにより、即ち、１ミリ秒
という遅延を選択することにより、この実験を減少させ
ることもできる。
【００１５】図５〜図８は、図１に示したシステム１０
を生成するために使用される回路のブロック図を記述す
る。明確のため、ここでは、回路を２つの選択可能なク
ロック速度と２つの選択可能な電圧レベルによって記述
している。しかしながら、この回路を拡張してクロック
速度と電圧レベルの両方の数をより大きなものとするこ
とができることも明らかであろう。シーケンサのブロッ
ク図が図５に示されている。ｐｗｒ−ｓｅｌは、ｒｅｆ
−ｃｌｋライン３４によってクロックされる遅延回路に
入力される。遅延出力はマルチプレクサ１０４に入力さ
れる。ｒｅｆ−ｃｌｋ３４は反転されて、ｐｗｒ−ｓｅ
ｌライン２４によってトリガされるＤフリップフロップ
１０８に入力される。フリップフロップの出力は、遅延
されたｐｗｒ−ｓｅｌ遅延であり、マルチプレクサに入
力される。この遅延電力信号は、遅延装置からの反対側
のクロックエッジ上でトリガされるため、ｃｌｋ−ｓｅ
ｌラインはクロック出力ライン上にグリッチ（glitch)
を生じさせない。ｐｗｒ−ｓｅｌ信号２４は反転され
て、第２の遅延１０２中へ入力され、この反転された出
力が第２のマルチプレクサ１０６に入力される。
を生成するために使用される回路のブロック図を記述す
る。明確のため、ここでは、回路を２つの選択可能なク
ロック速度と２つの選択可能な電圧レベルによって記述
している。しかしながら、この回路を拡張してクロック
速度と電圧レベルの両方の数をより大きなものとするこ
とができることも明らかであろう。シーケンサのブロッ
ク図が図５に示されている。ｐｗｒ−ｓｅｌは、ｒｅｆ
−ｃｌｋライン３４によってクロックされる遅延回路に
入力される。遅延出力はマルチプレクサ１０４に入力さ
れる。ｒｅｆ−ｃｌｋ３４は反転されて、ｐｗｒ−ｓｅ
ｌライン２４によってトリガされるＤフリップフロップ
１０８に入力される。フリップフロップの出力は、遅延
されたｐｗｒ−ｓｅｌ遅延であり、マルチプレクサに入
力される。この遅延電力信号は、遅延装置からの反対側
のクロックエッジ上でトリガされるため、ｃｌｋ−ｓｅ
ｌラインはクロック出力ライン上にグリッチ（glitch)
を生じさせない。ｐｗｒ−ｓｅｌ信号２４は反転され
て、第２の遅延１０２中へ入力され、この反転された出
力が第２のマルチプレクサ１０６に入力される。
【００１６】図６は、図５の遅延回路１００若しくは１
０２を記述する。この入力はＡＮＤゲート１１８で基準
クロック入力と結合される。ゲート１１８からの正の出
力は、カウンタ１２０を開始させる。カウンタ１２０の
出力は、比較器１２２によって固定遅延１２８と比較さ
れる。カウンタが遅延値に到達している場合、比較器の
出力信号がフリップフロップ１２６の出力とＯＲされ
て、その結果がフリップフロップ１２６に入力される。
カウンタとフリップフロップは共にリセットラインによ
って消去される。１つのｐｗｒ−ｓｅｌラインの他に、
遅延１００は更にゲート１１８の前にデコーダを有する
こともできる。図７は、可変クロック源３６のために使
用される回路のブロック図を示す。システムの最大クロ
ック速度で実行を行なうｒｅｆ−ｃｌｋがプログラム可
能な周波数ディバイダに付与される。この場合、周波数
ディバイダは、クロック源を分割するフリップフロップ
とｃｌｋ−ｓｅｌによって選択された周波数を分離する
マルチプレクサ１４２とを備える。１つ以上のｃｌｋ−
ｓｅｌラインと複数のクロック周波数が存在していても
よい。クロック源は、クロック出力上にグリッチが導入
されるのを防止するように設計されねばならない。
０２を記述する。この入力はＡＮＤゲート１１８で基準
クロック入力と結合される。ゲート１１８からの正の出
力は、カウンタ１２０を開始させる。カウンタ１２０の
出力は、比較器１２２によって固定遅延１２８と比較さ
れる。カウンタが遅延値に到達している場合、比較器の
出力信号がフリップフロップ１２６の出力とＯＲされ
て、その結果がフリップフロップ１２６に入力される。
カウンタとフリップフロップは共にリセットラインによ
って消去される。１つのｐｗｒ−ｓｅｌラインの他に、
遅延１００は更にゲート１１８の前にデコーダを有する
こともできる。図７は、可変クロック源３６のために使
用される回路のブロック図を示す。システムの最大クロ
ック速度で実行を行なうｒｅｆ−ｃｌｋがプログラム可
能な周波数ディバイダに付与される。この場合、周波数
ディバイダは、クロック源を分割するフリップフロップ
とｃｌｋ−ｓｅｌによって選択された周波数を分離する
マルチプレクサ１４２とを備える。１つ以上のｃｌｋ−
ｓｅｌラインと複数のクロック周波数が存在していても
よい。クロック源は、クロック出力上にグリッチが導入
されるのを防止するように設計されねばならない。
【００１７】図８は、可変電圧源４０のために使用され
る回路のブロック図を示す。ｖｏｌｔ−ｓｅｌライン２
８は電圧源回路に対する入力である。ｖｏｌ−ｓｅｌ
は、所望の電圧レベルを表示する幾つかの信号を備える
こともでき、これらの信号はデコーダに入力される。フ
ィードバック増幅器１４７のトランジスタの適当なライ
ンにｖｏｌｔ−ｓｅｌによって電力が供給され、出力Ｖ
ddを生成する。電圧源４０は、電圧をサブシステム全体
に渡って徐々に変更するためにローパスフィルタをも必
要とする。このフィルタ値は、システムに対して実験的
に決定され得る。電圧を変化させるのにより多くの時間
を要する比較的大きなフィルタを付加することにより、
実験を減らすこともできる。コンピュータのサブシステ
ム若しくはＩＣに対するクロックの変化は、異なる外部
クロックに対して配送を行なうためにＣＰＵがそのデー
タをバッファする必要があること、若しくは、ＣＰＵを
整合させるためにシステム全体がクロック速度を変更す
る必要があること、のいずれかを意味する。コンピュー
タ内部に多数の異なるクロック速度が存在することは珍
しいことではなく、異なるクロックを用いてシステムの
複数部分中のデータを移動させるような標準的な方法が
存在する。この場合、問題は簡単なものとされる。なぜ
なら、低速とされたＣＰＵクロックは、基本速度の整数
倍若しくはその分数で実行を行っている他のクロックと
同期させることがいまだ可能だからである。
る回路のブロック図を示す。ｖｏｌｔ−ｓｅｌライン２
８は電圧源回路に対する入力である。ｖｏｌ−ｓｅｌ
は、所望の電圧レベルを表示する幾つかの信号を備える
こともでき、これらの信号はデコーダに入力される。フ
ィードバック増幅器１４７のトランジスタの適当なライ
ンにｖｏｌｔ−ｓｅｌによって電力が供給され、出力Ｖ
ddを生成する。電圧源４０は、電圧をサブシステム全体
に渡って徐々に変更するためにローパスフィルタをも必
要とする。このフィルタ値は、システムに対して実験的
に決定され得る。電圧を変化させるのにより多くの時間
を要する比較的大きなフィルタを付加することにより、
実験を減らすこともできる。コンピュータのサブシステ
ム若しくはＩＣに対するクロックの変化は、異なる外部
クロックに対して配送を行なうためにＣＰＵがそのデー
タをバッファする必要があること、若しくは、ＣＰＵを
整合させるためにシステム全体がクロック速度を変更す
る必要があること、のいずれかを意味する。コンピュー
タ内部に多数の異なるクロック速度が存在することは珍
しいことではなく、異なるクロックを用いてシステムの
複数部分中のデータを移動させるような標準的な方法が
存在する。この場合、問題は簡単なものとされる。なぜ
なら、低速とされたＣＰＵクロックは、基本速度の整数
倍若しくはその分数で実行を行っている他のクロックと
同期させることがいまだ可能だからである。
【図１】本発明のシステムのブロック図。
【図２】図１のシステムの電力レベル選択を実行する一
般的な方法を記述する図。
般的な方法を記述する図。
【図３】必要な電力要求を決定する方法を記述する図。
【図４】シーケンサで実施されるタイミングを記述する
図
図
【図５】図１のシーケンサのブロック図。
【図６】図５のシーケンサのための遅延回路のより詳細
なブロック図。
なブロック図。
【図７】図１のシステムの可変クロック源のブロック
図。
図。
【図８】図１のシステムの可変電圧源のブロック図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディヴィッド エイ ウッド アメリカ合衆国 ウィスコンシン州 53705 マディソン バスカム ストリー ト 2115 (72)発明者 アレン ジェイ ディマース アメリカ合衆国 カリフォルニア州 95006 ボールダー クリーク ホプキン ズ グルチ 720 (72)発明者 ラッセル アール アトキンソン アメリカ合衆国 カリフォルニア州 95003 アプトス レッドウッド ドライ ヴ 3223
Claims (1)
- 【請求項１】 第２の作業を実行する電気回路の消費電
力を動的に調整する方法であって、前記回路は供給電圧
源とクロック源とを備え、第１の作業を実行するために
第１の電力レベルに設定されているものであって、前記
方法が、 前記電気回路によって実行すべき第２の作業を決定し、 この第２の作業を実行するのに必要な第２の電力レベル
を決定し、 決定された第２の電力レベルを与えるために電圧におけ
る変化を決定し、 決定された第２の電力レベルを与えるためにクロック速
度における変化を決定し、 前記決定された電圧における変化に従って前記電気回路
に対する供給電圧を変更し、 前記決定されたクロック速度における変化に従って前記
クロック源を変更し、 前記第２の作業を実行する、ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8468893A | 1993-06-29 | 1993-06-29 | |
| US08/084688 | 1993-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720968A true JPH0720968A (ja) | 1995-01-24 |
Family
ID=22186606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6139806A Withdrawn JPH0720968A (ja) | 1993-06-29 | 1994-06-22 | 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0632360A1 (ja) |
| JP (1) | JPH0720968A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000002118A1 (en) * | 1998-07-02 | 2000-01-13 | Hitachi, Ltd. | Microprocessor |
| JP2005528664A (ja) * | 2001-09-19 | 2005-09-22 | フリースケール セミコンダクター インコーポレイテッド | Ｃｐｕのパワーダウン方法及びそのための装置 |
| US6949950B2 (en) | 2001-02-23 | 2005-09-27 | Hitachi, Ltd. | Logic circuit module having power consumption control interface and a recording medium storing the module |
| US7254729B2 (en) | 2003-05-27 | 2007-08-07 | Lenovo (Singapore) Pte. Ltd. | Processing system and memory module having frequency selective memory |
| JP2008097475A (ja) * | 2006-10-16 | 2008-04-24 | Kyocera Mita Corp | 電源制御装置及び画像形成装置 |
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
| JP2009134577A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Microelectronics Ltd | 電源制御装置及びその電源制御装置を有するシステムｌｓｉ |
| JP2013516710A (ja) * | 2010-01-11 | 2013-05-13 | クアルコム，インコーポレイテッド | 中央処理装置内のデータをサンプリングするシステムおよび方法 |
| JP2016181168A (ja) * | 2015-03-24 | 2016-10-13 | シャープ株式会社 | 情報処理装置、ｃｐｕ印加電圧制御装置、情報処理装置の制御方法 |
| US9660616B2 (en) | 2003-05-07 | 2017-05-23 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745375A (en) * | 1995-09-29 | 1998-04-28 | Intel Corporation | Apparatus and method for controlling power usage |
| US5630110A (en) * | 1996-03-01 | 1997-05-13 | Samsung Electronics Co., Ltd. | Method and apparatus for enhancing performance of a processor |
| CN1159021A (zh) * | 1996-03-06 | 1997-09-10 | 三菱电机株式会社 | 系统时钟确定装置 |
| US5787014A (en) * | 1996-03-29 | 1998-07-28 | Intel Corporation | Method and apparatus for automatically controlling integrated circuit supply voltages |
| FR2752312B1 (fr) * | 1996-08-07 | 1998-10-30 | Motorola Semiconducteurs | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
| DE19706496A1 (de) * | 1997-02-19 | 1998-08-27 | Siemens Ag | Taktversorgungssystem für ein Microcomputersystem |
| US5974556A (en) | 1997-05-02 | 1999-10-26 | Intel Corporation | Circuit and method for controlling power and performance based on operating environment |
| EP0948225B1 (en) * | 1998-04-03 | 2008-07-30 | Motorola Semiconducteurs S.A. | Method and apparatus for service selection for a device |
| US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
| FI117523B (fi) * | 1998-10-07 | 2006-11-15 | Nokia Corp | Menetelmä tehonkulutuksen säätämiseksi |
| US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
| WO2001027728A1 (en) * | 1999-10-14 | 2001-04-19 | Advanced Micro Devices, Inc. | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state |
| JP2001134348A (ja) * | 1999-11-09 | 2001-05-18 | Fujitsu Ltd | 電力制御装置 |
| US6397053B1 (en) * | 1999-12-30 | 2002-05-28 | Koninklijke Philips Electronics N.V. (Kpenv) | Reduction of power consumption with increased standby time in wireless communications device |
| US7100061B2 (en) | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| US6772356B1 (en) | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
| US6721892B1 (en) | 2000-05-09 | 2004-04-13 | Palmone, Inc. | Dynamic performance adjustment of computation means |
| US6754837B1 (en) | 2000-07-17 | 2004-06-22 | Advanced Micro Devices, Inc. | Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay |
| EP1176496A1 (en) * | 2000-07-24 | 2002-01-30 | Hewlett-Packard Company, A Delaware Corporation | Voltage regulation in an integrated circuit |
| US7260731B1 (en) | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
| US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
| US7254721B1 (en) | 2001-05-01 | 2007-08-07 | Advanced Micro Devices, Inc. | System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit |
| US6845456B1 (en) | 2001-05-01 | 2005-01-18 | Advanced Micro Devices, Inc. | CPU utilization measurement techniques for use in power management |
| US6795927B1 (en) | 2001-05-01 | 2004-09-21 | Advanced Micro Devices, Inc. | Power state resynchronization |
| US20030030326A1 (en) * | 2001-08-10 | 2003-02-13 | Shakti Systems, Inc. | Distributed power and supply architecture |
| US7111178B2 (en) * | 2001-09-28 | 2006-09-19 | Intel Corporation | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system |
| US6889332B2 (en) | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
| US6948079B2 (en) | 2001-12-26 | 2005-09-20 | Intel Corporation | Method and apparatus for providing supply voltages for a processor |
| US20030126477A1 (en) * | 2001-12-28 | 2003-07-03 | Zhang Kevin X. | Method and apparatus for controlling a supply voltage to a processor |
| US20030122429A1 (en) * | 2001-12-28 | 2003-07-03 | Zhang Kevin X. | Method and apparatus for providing multiple supply voltages for a processor |
| US7114086B2 (en) | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
| US6920574B2 (en) | 2002-04-29 | 2005-07-19 | Apple Computer, Inc. | Conserving power by reducing voltage supplied to an instruction-processing portion of a processor |
| US7149909B2 (en) * | 2002-05-09 | 2006-12-12 | Intel Corporation | Power management for an integrated graphics device |
| AU2003281382A1 (en) * | 2002-05-28 | 2004-01-23 | Sendo International Limited | A processor system and method for controlling signal timing therein |
| US7634668B2 (en) | 2002-08-22 | 2009-12-15 | Nvidia Corporation | Method and apparatus for adaptive power consumption |
| GB2397140A (en) * | 2003-01-13 | 2004-07-14 | Advanced Risc Mach Ltd | Data processing performance control |
| AU2003283550A1 (en) * | 2003-01-13 | 2004-08-10 | Arm Limited | Data processing performance control |
| US20040205757A1 (en) * | 2003-04-09 | 2004-10-14 | Pering Trevor A. | Performance scheduling using multiple constraints |
| US8237386B2 (en) | 2003-08-15 | 2012-08-07 | Apple Inc. | Methods and apparatuses for operating a data processing system |
| US8374730B2 (en) | 2005-08-25 | 2013-02-12 | Apple Inc. | Methods and apparatuses for dynamic thermal control |
| US7562234B2 (en) | 2005-08-25 | 2009-07-14 | Apple Inc. | Methods and apparatuses for dynamic power control |
| WO2008078131A1 (en) * | 2006-12-27 | 2008-07-03 | Nokia Corporation | Power control |
| US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
| US7949888B2 (en) | 2008-01-07 | 2011-05-24 | Apple Inc. | Forced idle of a data processing system |
| US7949889B2 (en) | 2008-01-07 | 2011-05-24 | Apple Inc. | Forced idle of a data processing system |
| US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
| US8315746B2 (en) | 2008-05-30 | 2012-11-20 | Apple Inc. | Thermal management techniques in an electronic device |
| US8306772B2 (en) | 2008-10-13 | 2012-11-06 | Apple Inc. | Method for estimating temperature at a critical point |
| US8826048B2 (en) | 2009-09-01 | 2014-09-02 | Nvidia Corporation | Regulating power within a shared budget |
| US8700925B2 (en) | 2009-09-01 | 2014-04-15 | Nvidia Corporation | Regulating power using a fuzzy logic control system |
| US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
| US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
| US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
| US8667308B2 (en) | 2010-06-18 | 2014-03-04 | Apple Inc. | Dynamic voltage dithering |
| US8756442B2 (en) | 2010-12-16 | 2014-06-17 | Advanced Micro Devices, Inc. | System for processor power limit management |
| US9223383B2 (en) | 2012-12-21 | 2015-12-29 | Advanced Micro Devices, Inc. | Guardband reduction for multi-core data processor |
| US9360918B2 (en) | 2012-12-21 | 2016-06-07 | Advanced Micro Devices, Inc. | Power control for multi-core data processor |
| EP3062142B1 (en) | 2015-02-26 | 2018-10-03 | Nokia Technologies OY | Apparatus for a near-eye display |
| US10650552B2 (en) | 2016-12-29 | 2020-05-12 | Magic Leap, Inc. | Systems and methods for augmented reality |
| EP4300160A3 (en) | 2016-12-30 | 2024-05-29 | Magic Leap, Inc. | Polychromatic light out-coupling apparatus, near-eye displays comprising the same, and method of out-coupling polychromatic light |
| US10578870B2 (en) | 2017-07-26 | 2020-03-03 | Magic Leap, Inc. | Exit pupil expander |
| EP4390219A2 (en) | 2017-12-10 | 2024-06-26 | Magic Leap, Inc. | Anti-reflective coatings on optical waveguides |
| US11187923B2 (en) | 2017-12-20 | 2021-11-30 | Magic Leap, Inc. | Insert for augmented reality viewing device |
| US10755676B2 (en) | 2018-03-15 | 2020-08-25 | Magic Leap, Inc. | Image correction due to deformation of components of a viewing device |
| EP3803450A4 (en) | 2018-05-31 | 2021-08-18 | Magic Leap, Inc. | POSITIONING A RADAR HEAD |
| WO2020010097A1 (en) | 2018-07-02 | 2020-01-09 | Magic Leap, Inc. | Pixel intensity modulation using modifying gain values |
| WO2020010226A1 (en) | 2018-07-03 | 2020-01-09 | Magic Leap, Inc. | Systems and methods for virtual and augmented reality |
| US11856479B2 (en) | 2018-07-03 | 2023-12-26 | Magic Leap, Inc. | Systems and methods for virtual and augmented reality along a route with markers |
| US11624929B2 (en) | 2018-07-24 | 2023-04-11 | Magic Leap, Inc. | Viewing device with dust seal integration |
| WO2020023545A1 (en) | 2018-07-24 | 2020-01-30 | Magic Leap, Inc. | Temperature dependent calibration of movement detection devices |
| US11112862B2 (en) | 2018-08-02 | 2021-09-07 | Magic Leap, Inc. | Viewing system with interpupillary distance compensation based on head motion |
| US10795458B2 (en) | 2018-08-03 | 2020-10-06 | Magic Leap, Inc. | Unfused pose-based drift correction of a fused pose of a totem in a user interaction system |
| CN112955073A (zh) | 2018-08-22 | 2021-06-11 | 奇跃公司 | 患者观察系统 |
| WO2020102412A1 (en) | 2018-11-16 | 2020-05-22 | Magic Leap, Inc. | Image size triggered clarification to maintain image sharpness |
| EP3921720B1 (en) * | 2019-02-06 | 2024-05-22 | Magic Leap, Inc. | Target intent-based clock speed determination and adjustment to limit total heat generated by multiple processors |
| JP2022523852A (ja) | 2019-03-12 | 2022-04-26 | マジック リープ， インコーポレイテッド | 第１および第２の拡張現実ビューア間でのローカルコンテンツの位置合わせ |
| WO2020223636A1 (en) | 2019-05-01 | 2020-11-05 | Magic Leap, Inc. | Content provisioning system and method |
| WO2021021670A1 (en) | 2019-07-26 | 2021-02-04 | Magic Leap, Inc. | Systems and methods for augmented reality |
| WO2021097318A1 (en) | 2019-11-14 | 2021-05-20 | Magic Leap, Inc. | Systems and methods for virtual and augmented reality |
| WO2021097323A1 (en) | 2019-11-15 | 2021-05-20 | Magic Leap, Inc. | A viewing system for use in a surgical environment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010318A (ja) * | 1983-06-29 | 1985-01-19 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
| US5021679A (en) * | 1989-06-30 | 1991-06-04 | Poqet Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| JPH05119876A (ja) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | 電子装置及びその装置に含まれる集積回路 |
-
1994
- 1994-06-20 EP EP94304457A patent/EP0632360A1/en not_active Withdrawn
- 1994-06-22 JP JP6139806A patent/JPH0720968A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6789207B1 (en) | 1998-07-02 | 2004-09-07 | Renesas Technology Corp. | Microprocessor |
| WO2000002118A1 (en) * | 1998-07-02 | 2000-01-13 | Hitachi, Ltd. | Microprocessor |
| US6949950B2 (en) | 2001-02-23 | 2005-09-27 | Hitachi, Ltd. | Logic circuit module having power consumption control interface and a recording medium storing the module |
| JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
| JP2005528664A (ja) * | 2001-09-19 | 2005-09-22 | フリースケール セミコンダクター インコーポレイテッド | Ｃｐｕのパワーダウン方法及びそのための装置 |
| US9660616B2 (en) | 2003-05-07 | 2017-05-23 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
| US7254729B2 (en) | 2003-05-27 | 2007-08-07 | Lenovo (Singapore) Pte. Ltd. | Processing system and memory module having frequency selective memory |
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP4732298B2 (ja) * | 2006-10-16 | 2011-07-27 | 京セラミタ株式会社 | 電源制御装置及び画像形成装置 |
| JP2008097475A (ja) * | 2006-10-16 | 2008-04-24 | Kyocera Mita Corp | 電源制御装置及び画像形成装置 |
| JP2009134577A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Microelectronics Ltd | 電源制御装置及びその電源制御装置を有するシステムｌｓｉ |
| JP2013516710A (ja) * | 2010-01-11 | 2013-05-13 | クアルコム，インコーポレイテッド | 中央処理装置内のデータをサンプリングするシステムおよび方法 |
| JP2016181168A (ja) * | 2015-03-24 | 2016-10-13 | シャープ株式会社 | 情報処理装置、ｃｐｕ印加電圧制御装置、情報処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0632360A1 (en) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720968A (ja) | 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法 | |
| KR100856606B1 (ko) | 전자 디바이스의 동작 주파수 및 동작 전압을 동적으로변화시키기 위한 방법 및 장치 | |
| US10948969B2 (en) | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system | |
| KR100831490B1 (ko) | 성능이 효과적인 전력 조절을 위한 방법 빛 장치 | |
| JP4825291B2 (ja) | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 | |
| US8135966B2 (en) | Method and device for power management | |
| JP6609319B2 (ja) | 高速のスタートアップのスタンドバイモードを有するクロック生成回路 | |
| US7587622B2 (en) | Power management of components having clock processing circuits | |
| US5964881A (en) | System and method to control microprocessor startup to reduce power supply bulk capacitance needs | |
| US6223297B1 (en) | Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit | |
| US10254823B2 (en) | Power management using duty cycles | |
| TWI405408B (zh) | 可連續提供電源之切換控制方法及其相關裝置與電源供應系統 | |
| US8181049B2 (en) | Method for controlling a frequency of a clock signal to control power consumption and a device having power consumption capabilities | |
| US20110271124A1 (en) | Processor performance state optimization | |
| JP2003006179A (ja) | 半導体装置および半導体装置の動作モード制御方法 | |
| WO2006034322A2 (en) | A method and apparatus for controlling power consumption in an integrated circuit | |
| JPH07191779A (ja) | コンピュータシステム中の電力を節約するｎａｐｎｏｐ回路 | |
| US8402288B2 (en) | Apparatus and method for controlling voltage and frequency using multiple reference circuits | |
| JP7397223B2 (ja) | データプロセッサのプログラム可能な電圧調整 | |
| US20240329707A1 (en) | Power management for multiple circuit domains | |
| JP2011199113A (ja) | 解析装置及び半導体装置 | |
| EP4246285A1 (en) | Semiconductor device operating modes management | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| Watts et al. | Dynamic energy management in embedded systems. | |
| JPH10320072A (ja) | 消費電力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |