JP6609319B2 - 高速のスタートアップのスタンドバイモードを有するクロック生成回路 - Google Patents

Description

本発明は、一般的には、クロック生成回路に関し、具体的には、低電力消費と高速のスタートアップ時間を特徴とするスタンドバイモードを有するクロック生成回路に関する。

ポータブル電子機器は、現代の生活において、至るところに存在する道具である。携帯電話、スマートフォン、衛星ナビゲーション受信機、電子書籍リーダーおよびタブレットコンピュータ、ウェアラブルコンピュータ（例えば、メガネ、リストコンピューティング）、カメラ、および音楽プレーヤーは、広範な使用における多種類のポータブル電子機器のほんの一例である。ポータブル電子機器は、バッテリー（アルカリ電池のような交換可能なバッテリー、または、ＮｉＣｄ、ＮｉＭＨ、ＬｉＯｎ等のような再充電可能なバッテリー）により起動する。いずれのケースにおいても、ポータブル電子機器の有用寿命は、利用可能なバッテリー電力により制限され、それは、機器の使用の長さと、使用期間の電力消費のレベルに比例して減少する。

ポータブル電子機器の設計の傾向は、制限された利用可能な電力の問題をより深刻にさせている。第１に、ディスクドライブ等の、電子機器の集積度の増大と構成要素パーツの小型化により、デバイス形成ファクターは、縮小する傾向にある。これにより、バッテリーのサイズの縮小が同様に強いられ、一般的に、利用可能なエネルギー記憶容量を低減させる。第２に、電子機器は、ますます洗練され、新しいアプリケーション、より洗練されたユーザインタフェース、暗号化等の強化等を提供する。これらの特徴を実装する追加的なソフトウェアは、実行するために、増大した計算パワーを必要とし、それにより、大きく、追加的なプロセッサ、およびより多くのメモリにつながる。最終的に、ポータブル電子機器の後続の世代は、しばしば、無線接続の種々のモード等の追加的な特徴を追加し、それにより、追加的なチップセットと他の電子機器の統合を必要とし得る。かつてないほどに縮小しているバッテリーサイズと容量と相まって、より多くのプロセッサおよびチップによる電力に対する需要の高まりにより、電力の管理が、ポータブル電子機器の設計者に対する最適化の重要なエリアとなっている。

パワー管理に対するいくつかのアプローチが、当技術分野において知られている。１つのそのようなアプローチは、長時間使用されない回路（またはサブ回路）を識別することであり、たとえ機器の他の回路が完全にアクティブであっても、これらを、「スリープ」モードとも称される低アクティビティ状態とすることである。１つの例として、多くの機器の照射ディスプレイスクリーンは、（選択可能な）ユーザの双方向性がない期間の後に、停止する。デジタル回路を停止する一つの方法は、これらの回路から、クロック信号を分離することである。デジタル回路内の記憶要素はクロック信号のエッジまたはレベルに応答して状態を変えることから、回路内の電力消費の電気的アクティビティは停止する。

「スリープ」技術に対するより洗練されたアプローチは、クロック信号の周波数を、デジタル回路のアクティビティのレベルに整合させることである。例えば、大量の計算を行うプロセッサは、最大の性能を引き出すために、高い周波数においてクロックされ得る。しかしながら、プロセッサが単にバックグラウンドのタスクを行う際に、そのクロック信号の周波数は、ユーザが性能の劣化に気づくことなく、低下されてもよく、それに付随して、消費される電力が低下する。

電力の管理の別のアプローチは、回路の瞬間的な負荷に応じて、種々の回路（またはサブ回路）に供給される電力を変化させることである。このようにして、計算または他のアクティビティを行う回路には、動作するために適切な電力が供給され、より軽い負荷を経験する回路には、より低いレベルの電力が供給される。

これらの電力管理技術の全ては、デジタルブロードバンド集積回路（ＩＣ）、無線周波数ＩＣ、および電力増幅器を含み得る無線モデムに適用される際に問題となる。ユーザがデータ接続をアクティブに用い、高いダウンロードスピードと低遅延を期待する場合、モデムは、高速クロック、フルパワー、そして、全ての回路を有効にするといった、最も高い性能で構成される。データ接続の要件に余裕がある場合、クロック周波数を低くすることや、クロックをいくつかの回路にゲーティングすることや、供給電圧を下げることや、使用していない回路を停止させることにより、無線モデムの性能を低くすることにより、電力をセーブできる可能性がある。そのような無線モデムの絞りは、ユーザがあらゆるときにデータ接続の使用を再開し得る事実により制限され、無線モデムは、ユーザが知覚可能な遅延なしに、省電力モードから完全な性能に戻さないといけない。これは、無線モデムは、省電力モードから高性能モードに再開するために、数１０ミリ秒有することを意味する。

無線モードが、限定した性能または省電力モードになる場合、電圧レギュレータは、出力電流容量が制限されるモードに設定され得る。別の省電力の基準は、クロックゲーティングといったデジタル制御またはクロック生成回路を完全に無効化することにより、クロック信号の分配をスイッチングモードのアナログブロック（例えば、スイッチモード電源）に限定することである。クロック生成回路を無効化することにより、最高の節電が達成できるが、それは、クロック信号を必要とする無線モデム回路がない場合のみに行うことが可能である。別の制約は、クロック生成回路が、クロック信号を受信する全てのブロックのフルパワー移行時間の要件を十分に満足するほどに速いスタートアップ時間を有さないとならないことである。

無線モデムの新しい世代の設計では、より高い周波数と低消費電力を同時に必要とする。例えば、新しい設計では、２６ＭＨｚで動作するために、６．５ＭＨｚ制御バスが目標となる。これらのチャレンジングな設計のゴールに到達するための１つのアプローチは、クロックを制限した、または、「スリープ」のモードに、より頻繁に入ることである。しかしながら、このことは、１０μ秒の現在の設計と比較して、１．５μ秒等の、休止状態からのかなり速いスタートアップ時間が必要となる。

高速のスタートアップ時間を有しながらも動作中にほとんど電力を消費しないクロック生成回路を設計することに対する大きなチャレンジは、ＲＣファクターが大きく、バイアス電流が小さいことである。接地（または供給電圧）からの充電を開始する中間ノードは、低速に充電するだけでなく、ノードの電圧における過渡的な摂動が落ち着くのに時間がかかる。適切な動作値においてノード電圧を設定することは、正確なクロック信号を得るために重要である。

クロック生成回路のスタートアップ時間を低減させる既知のアプローチは、バイアス電流を上げること、コンデンサを非接続とすること、目標の電圧を中間または出力ノードに直接的に転送することを含む。これらのアプローチの全ては、一度中間回路ノードが充電されると、周波数の安定性を得るために、ノード電圧を適切に落ち着かせるために時間がかかる、という欠点がある。したがって、既知のアプローチは、クロック生成回路のスタートアップ時間を必要な量低減させることにはふさわしくない。

K. Hanによる韓国特許公報、KR-20050074855、「低電力弛張発振回路」には、弛張発振器のコンデンサＣのノードｎ１とｎ２に電流を注入するブースト回路について記載されている。

2012 Symposium on VLSI Circuits Digest of Technical Papersの１６頁において公表されたT.Tokairinらによる論文である、「A 280nW, 100kHz, 1-Cycle Start-up Time, On-chip CMOS Relaxation Oscillator Employing a Feedforward Period Control Scheme」には、発振器のスイッチング遅延を、コンデンサ電荷として参照電圧に到達するコンパレータの前にシフトする方法が記載されている。これは、発振器の半サイクル毎の開始において充電電流を倍にすることにより達成され、筆者らはこれを「ブースト充電」と称している。

J.Shuttによる米国特許番号7,005,933には、ノーマルモードと低電力モードの両方でクロック信号を生成し、低電力モードでのクロックは精度が低い、デュアルモード弛張発振器について記載されている。

O.Schadeによる米国特許番号4,250,464には、ノーマル動作モードより低電力モードでより低い周波数クロック信号を生成するマルチモード弛張発振器について記載されている。

Intersil Corporationにより公表されたアプリケーションノートAN9334.2、「A 280nW, 100kHz, 1-Cycle Start-up Time, On-chip CMOS Relaxation Oscillator Employing a Feedforward Period Control Scheme」、２０００年１２月、には、節電するために、スタンドバイモードで出力バッファを停止させるように動作するイネーブルピンを有する水晶発振器について記載されている。内部の発振器は、スタンドバイモードで動作し続ける。省電力は５０％に限定される。

これらの従来技術のソリューションのいずれも、約９０％の電力消費を削減する低電力モードを有し、さらに、約１．５μ秒のフル動作モードにかなり短いスタートアップ時間で戻る、高周波数クロック生成回路を達成することはできない。

本書類の背景のセクションは、技術的および運用上の背景における本発明の実施形態を、当業者がそれらの範囲および実用性を理解することを助けるためのものである。明確に特定しない限り、背景のセクションにおいて単に含まれることから従来技術とする記載は許容されない。

以下には、当業者に基本的な理解を提供するために、本開示の単純化した要約を示す。この要約は、本開示の広範囲な概要ではなく、また、本発明の実施形態の主要な／重要な要素を特定すること、または、本発明の範囲を説明することは意図されない。本要約の唯一の目的は、以降に示すより詳細な説明への前触れとして、単純な形式でここに開示されるいくつかの概念を表すことである。

ここに説明し、主張する、いくつかの実施形態によれば、クロック生成回路は、スタンドバイモードだけでなく、従来のオンとオフのモードで動作する。スタンドバイモードでは、少量のバイアスの電流が、クロック生成回路における増幅器に適用され、内部ノード上のバイアス電圧はそれらの動作電圧値（すなわちオンモード）に非常に近づく。これにより、クロック生成回路はオンモードに戻るので、信号における過渡的な摂動は減少する。過渡状態が減少するにつれて、安定するのが速くなり、クロック生成回路は、非常に速いスタートアップ時間で、例えば、オフからオンへのスタートアップ時間の１５％の範囲（例えば、１０μ秒に比較して１．５μ秒）で、スタンドバイからオンへ移行することが可能となる。システムが外部のバスまたはインタフェース（ＲＦモデム等）を監視し、即座に応答する必要がある場合等に、非常に速いスタートアップ時間により、クロック生成回路は、より頻繁にスタンドバイモードとなることが許容される。スタンドバイモードに適用された少量のバイアス電流は、オンモードでのクロック生成回路に適用されたバイアス電流の１０％の範囲となり得る。

１つの実施形態は、集積回路上のクロック生成回路を動作させる方法に関連し、当該クロック生成回路は、発振回路を含む、１つ以上の回路からのクロック要求インジケータが監視される。少なくとも１つの回路がクロック信号を要求する場合、クロック生成回路は、第１の、フルパワーモードで動作し、ここで、クロック生成回路は、少なくとも１つのクロック信号を出力する。回路がクロック信号を必要としない場合、第２の、スリープモードを許容することが決定され、ここで、発振回路は無効化され、クロック生成回路はクロック信号を出力しない。第２の、スリープモードが許容される場合、クロック生成回路は、第２の、スリープモードで動作する。第２の、スリープモードが許容されない場合は、クロック生成回路は、第３の、スタンドバイモードで動作し、ここで、クロック生成回路における１つ以上の回路ノードが、それらの動作電圧近くにバイアスされるが、発振回路は発振せず、クロック生成回路は、クロック信号を出力しない。

別の実施形態は、クロック生成回路に関連する。クロック生成回路は、選択的に周期的な信号を生成するように動作する発振回路を有する。クロック生成回路はまた、発振回路から周期的な信号を受信し、少なくとも１つのクロック信号を選択的に出力するように動作する出力回路を有する。クロック生成回路は更に、３つのモードのうちの１つで動作するクロック生成回路を制御するように動作するバイアス回路を有する。当該１つのモードは、出力回路が少なくとも１つのクロック信号を出力する、第１の、フルパワーモード、発振回路が無効化され、出力回路がクロック信号を出力しない、第２の、スリープモード、発振回路と出力回路内のノードがそれらの動作電圧に近くなるようにバイアスされるが、発振回路は発振せず出力回路はクロック信号を出力しない、第３の、スリープモード、で構成されるグループから選択される。

本発明は、発明の実施形態が示される添付の図面を参照して、以下により詳しく説明される。しかしながら、本発明は、ここに説明する実施形態に限定されるように解釈されるべきではない。むしろ、これらの実施形態は、本開示が詳細で完璧であり、当業者に発明の範囲が完全に伝達されるように、提供される。同様の番号は、至るところで同様の要素に対して参照される。
図１は、ポータブル電子機器におけるいくつかの回路の機能ブロック図である。 図２は、システム電力を与える方法のフロー図である。 図３は、クロック生成回路の１つの実施形態の機能概略図である。 図４は、システム動作状態と制御信号を表すタイミング図である。 図５は、クロック生成回路に対する、電流消費対スタートアップ時間の定性的なグラフである。 図６は、弛緩発振器の機能ブロック図である。 図７は、図６の発振器の電流生成および積分回路の機能概略図である。 図８は、過渡の不安定性のポイントを識別する、弛緩発振器の機能ブロック図である。 図９は、本発明の１つの実施形態に従う弛緩発振器の機能ブロック図である。 図１０は、図９の発振器の電流生成および積分回路の機能概略図である。 図１１は、図９の発振器のスケーリングおよびバッファリング回路の機能概略図である。 図１２は、図９の発振器の比較回路の機能概略図である。 図１３は、オフ状態における弛緩発振器の電流生成および積分回路の機能トランジスタレベルの概略図である。 図１４は、オン状態における図１３の電流生成および積分回路の機能トランジスタレベルの概略図である。 図１５は、スタンドバイ状態における弛緩発振器の電流生成および積分回路の機能トランジスタレベルの概略図である。 図１６は、オン状態における図１５の電流生成および積分回路の機能トランジスタレベルの概略図である。 図１７Ａは、図１３と図１４の回路における参照電流の過渡状態とバイアス電流のグラフである。 図１７Ｂは、図１５と図１６の回路における参照電流の過渡状態とバイアス電流のグラフである。 図１８は、オフ状態における弛緩発振器の充電電圧生成回路の機能トランジスタレベルの概略図である。 図１９は、オン状態における図１８の充電電圧生成回路の機能トランジスタレベルの概略図である。 図２０は、スタンドバイ状態における別の弛緩発振器の充電電圧生成回路の機能トランジスタレベルの概略図である。 図２１は、オフ状態における図２０の充電電圧生成回路の機能トランジスタレベルの概略図である。

簡単化と説明の目的のために、本発明は、その例示的な実施形態を主に参照することにより説明する。以下の説明では、本発明を完全に理解できるように、多数の特定の詳細が説明される。しかしながら、本発明がこれらの特定の詳細に限定されることなく実施され得ることは、当業者に直ちに明らかになるだろう。本説明では、不必要に本発明を曖昧にしないために、既知の方法と構成は詳細に説明されない。

図１は、ポータブル電子機器における代表的なシステムの一部を示す。システム１０は、無線通信端末のベースバンド処理システムのように、電力管理ユニット（ＰＭＵ）１２と電子回路２０を有する。デジタルベースバンド回路は、通信端末における無線モデムの中心であり、ＲＦ送受信器（不図示）からベースバンドデータを受信し、それからユーザデータを復号化し、また、ユーザデータを符号化してそれをエアを介して送信するためにＲＦ送受信器に送る。

ＰＭＵ１２は、クロック生成回路１４、スイッチモード電源（ＳＭＰＳ）１６、制御回路１８を含む。クロック生成回路１４は、１つ以上のクロック信号を生成し、ＳＭＰＳ１６における電力伝達スイッチを駆動する。それにより、電力を調整し（例えばバッテリーから）デジタルまたはアナログ電子機器および他の回路（不図示）に転送する。したがって、クロック生成回路１４の動作を一時停止することにより、電子回路２０に供給される電力が停止する。

電子回路２０は、電力制御回路２２を含む。また、電子回路２０は、プロセッサ２４および／またはデジタル信号プロセッサ（ＤＳＰ）２６、メモリ、外部バス、無線送受信器等の高速インタフェース２８等の種々のデジタルまたはアナログ回路を含み得る。電力制御回路２２は、Ｉ２ＣまたはＳＰＭＩ等のシリアルインタフェースを介してＰＭＵ制御回路１８と通信し得る。ＰＭＵ１２はそして、クロック要求とコマンドを電力制御回路２２から受信し、それに応じて、バイアス電圧と電流の調整、クロックドライバの動作の有効化／無効化、ＳＭＰＳ１６スイッチングのデューティーサイクルの調整等、ＰＭＵ１２上の回路の制御を行う。本発明の実施形態の考察に関連する制御信号のみを示す。当業者であれば、図示する回路は、多数の他の制御信号、クロック信号、電力信号、および同様の信号を介したやり取りを多く行うことを認識するだろう。したがって、当業者であれば、図１のブロック図は、代表的なもののみであり、本発明の実施形態のアプリケーションに関して制限するものではないことを直ちに認識するだろう。

バッテリー電力を保存するために、１つ以上の回路２４、２６、２８は、回路２４、２６、２８へ供給される電力を減らす、または、無くすことにより、またはデジタル回路へ供給されるクロック信号を一時停止することにより、「スリープモード」になり得る。ＳＭＰＳ１６から電力を一時停止するための１つの直接的な方法は、ＳＭＰＳ１５エネルギー伝達スイッチを駆動するクロック生成回路１４からのクロック信号を停止することである。クロック信号は、クロック生成回路１４の出力をゲートオフすることにより一時停止し得るが、内部の発振器は動いているままである。これにより、より速いスタートアップ時間が許容されるが、クロック生成回路１５が電力を消費し続けることから、効率は良くない。より大きい電力をセーブするために、長いスタートアップ時間に耐えることが可能である場合に、発振器を含む全体のクロック生成回路１４は停止し得る。したがって、既知のクロック生成回路は、２つの動作状態、オンとオフを有する。

ここに説明する１つ以上の実施形態によれば、クロック生成回路１４は、３つの動作状態またはモード、オン、オフ、およびスタンドバイ、を有する。スタンドバイモードの間、クロック生成回路１４の内部の特定の中間回路ノードは、ここではプレ−バイアスと呼ばれる、少量のバイアス電流でターゲットの電圧に充電される。プレ−バイアス電流は、例えば、クロック生成回路オンモードのバイアス電流の１０％の範囲における、最小の値にスケーリングされ得る。実施形態のシミュレーションにより、オフからオンへの１０μ秒のスタートアップ時間と対照的に、スタンドバイモードからオンモードへの１．５μ秒のスタートアップ時間の改善が明らかになった。クロック生成回路１４は、スタンドバイモードにおいていくらかの電流を消費するが、オフからオンのより長いスタートアップ時間を有する従来のクロック生成回路と比較して、より速いスタートアップ時間により、システム１０はクロック生成回路１４をより頻繁に無効化することができる。

図２は、ポータブル電子機器における、デジタルベースバンドシステム等の電子回路２０へ電力を供給する全体の方法１００を示す。最初に、ＰＭＵ１２の電源をオンとする（ブロック１０２）。ＰＭＵ１２は、スタートアップシーケンスを実行し、クロック生成回路１４の電源をオンし、１つ以上のクロック信号を生成するようにクロック生成回路１４の出力を調整する（ブロック１０４）。クロック信号は、例えば、システム１０において電力を他の電子機器２０に供給するＳＭＰＳ１６に対するスイッチング信号を供給し得る。比較的長いスタートアップ期間（例えば１０μ秒）の後、クロック生成回路１４は、オン状態となる（ブロック１０６）。

回路１６、２４、２６、２８の少なくとも１つまたはシステム１０におけるモジュールがクロック信号を要求する限り（ブロック１０８）、クロック生成回路１４はオンの状態を維持する（ブロック１０６）。全ての関連ある電子回路１６、２４、２６、２８が電力を保存するために「スリープ」モードにおかれる事象において（ブロック１０８）、方法１００は、クロック生成回路１４を完全に無効化するかを確認する（ブロック１１０）。これは、例えば、ステータスレジスタにおける１つ以上のステータスビット、または、他の所定のメモリ位置を確認することを含み得る。速いスタートアップ時間が重要でなく、最大の電力セービングが望まれるユースケースでは、ＰＭＵ１２はクロック生成回路１４をオフにする（ブロック１１２）。クロック生成回路１４がオンとなり（ブロック１０６）、電力とクロックが供給される際に、回路１６、２４、２６、２８がクロック信号を要求する（ブロック１１４）まで、クロック生成回路１４はオフを維持する。この遷移（ブロック１１２から１０６）は、著しい遅延を招く。

再度システム１０をスリープモードにすると決定する（ブロック１０８）が、高速のスタートアップ期間が要求される場合（例えば、外部のバスにおけるアクティビティに応答するために、次の無線信号を処理するために、等）、ステータス情報（ブロック１１０）は、ＰＭＵ１２がクロック生成回路１４をスタンドバイモードにさせ得ることを示す（ブロック１１６）。スタンドバイモードでは、クロック生成回路１４は、出力を生成しないが、少量のプレ−バイアス電流により内部ノードにおいて電圧は維持される。プレ−バイアス電流により、回路２４、２６、２８は、再度、クロック信号を要求する場合（ブロック１１８）、クロック生成回路１４は、スタンドバイモードを終了し、完全にオンとなり（ブロック１０６）、非常に短いスタートアップ時間（例えば、１．５μ秒）において動作する。高速のスタートアップ時間により、スタンドバイモードのより多くの使用が可能となり、全体の電力消費が削減される。

図３は、クロック生成回路１４の１つの実施形態を示す。クロック生成回路１４は、ＲＣ発振器３０、クロック品質アナライザ３２、ＡＮＤゲート機能３４、および出力ドライバ３６を有する。従来において知られているように、ＲＣ発振器３０におけるオペアンプは、バイアスドライバ３８が発振器３０のオペアンプの電源を入れて、比較的大きいバイアス電流を供給する場合、コンデンサＣと抵抗Ｒの値に依存する周波数の周期的な出力信号を生成する。クロック品質アナライザ回路３２は、発振器３０の出力を監視し、クロック信号が、電圧、周波数、ジッタ、リップル、デューティーサイクル等に関する所定の品質の仕様を満たす場合に、ＡＮＤ機能３４に向けて「１」を出力する。ＡＮＤゲート機能３４により、ＣｌｏｃｋＲｅｑｕｅｓｔ（クロック要求）入力がアサートされた場合、ＲＣ発振器３０の出力は、出力バッファ３６を通ることが許容される。また、クロック品質アナライザ回路３２は、クロック信号が仕様内であると判断する。従来のクロック生成回路では、クロック品質アナライザ回路３２は、オフからオンに遷移する際に、１０μ秒またはそれ以上の間、クロック信号を一時停止し得る。

本発明の実施形態によれば、発振器１５がスタンドバイモードである場合に、ＳｔａｎｄＢｙ（スタンドバイ）入力信号は、より低い、プレ−バイアス電流をＲＣ発振器３０における増幅器に供給するために、プレ−バイアスドライバ４０をトリガする。プレ−バイアス電流は、増幅器を充電し続けるが、発振動作を行わせるには不十分である。ＣｌｏｃｋＲｅｑｕｅｓｔ信号がアサートされる場合、フルバイアスが確立され、ＲＣ発振器３０はスタートアップし、適切な出力ポイントを即座に設定し、高い品質クロック信号を正しい周波数で生成する。クロック品質アナライザ回路３２は、これを検証し、直ちにＡＮＤゲート機能３４を、クロック信号が出力バッファ３６を通るようにイネーブルする。

図４は、システム１０とクロック生成回路１４の動作状態、並びに制御信号のＳｔａｎｄＢｙとＣｌｏｃｋＲｅｑｕｅｓｔを示すタイミング図である。最初に、システム１０（クロック生成回路を含む）はオフである。電源が入ると、システム１０はスタートアップ状態となり、その間種々の回路１２、２０に電源が入り、初期化される。この時間の間、比較的長いハッシュされたスタートアップ時間により示されるように、クロック生成回路１４は、オフからオン状態に遷移する。一般的に、他の回路（例えばプロセッサ２４、２６）はより長い初期化／ブートアップシーケンスを有することから、クロック生成回路１４のスタートアップ時間は、重要なシステムスタートアップパラメータではない。

一度全ての回路が初期化されると、クロック生成回路１４は、少なくとも１つのクロック信号をＳＭＰＳ１６に供給し、ＳＭＰＳ１６は電力を回路２４、２６、２８に供給する。システム１０はアクティブ状態となる。動作条件が、電力保存の目的のために、システム１０がスリープモードに移行することを許容するならば、クロック生成回路１４はスタンドバイモードにおかれる。これは、クロック要求がアサートされないことから起こり、回路１６、２４、２６、２８がクロック信号を必要としないことを示す。しかしながら、ＳｔａｎｄＢｙ信号はアサートされたままである。これにより、プレ−バイアス電流はクロック生成回路１４内のＲＣ発振回路３０に適用され、ほぼ完全に増幅器を充電し、その動作電圧に近いところで出力ノードを維持する。システム１０は、再度ＣｌｏｃｋＲｅｑｕｅｓｔをアサートすることにより、スリープモードを出る場合、クロック生成回路１４をスタンドバイからオンに遷移させるために非常に短いスタートアップ時間だけが必要となる。これは、対応する短期間につながり、その期間でシステム１０がスリープからアクティブモードへ遷移する。

図５は、電流消費と、クロック生成回路１４の３つの動作モードのそれぞれに対するスタートアップ時間との関係を示す定性的なグラフである。クロック生成回路１４がオンの場合、スタートアップ時間に問題はないが、電流消費が最大となる。クロック生成回路１４がオフの場合、電流消費はゼロとなるが、スタートアップ時間は長くなる。スタンドバイモードは、妥協策をもたらす。電力消費は、フルにオンの状態の１／１０のみとなり、スタートアップ時間はゼロではないが、オフの状態から遷移するのに必要な時間の１／７だけである。短いスタートアップ時間の要件により、クロック生成回路１４を完全にオフにすることができないユースケースに対して、スタンドバイモードでは、スタートアップ時間の要件を満たしつつも、電力の９０％をセーブする追加的な方法がもたらされる。

図３に示されるクロック生成回路１４は、ＲＣ発振器３０に基づく。より複雑で、より一般に装備される、クロック生成回路１４の形態では、図６におけるブロック図の形態で示される、弛緩発振器を用いる。弛緩発振器は、フィードバックループを介して、反復して積分コンデンサを充電および放電することにより、動作する。

バンドギャップ参照回路４０は、参照電圧Ｖｒｅｆを生成し、それをスケーリング／バッファリング回路４２と電流生成回路４４の両方に供給する。スケーリング／バッファリング回路４２は、参照電圧Ｖｒｅｆをスケーリングし、バッファリングし、安定した閾値電圧Ｖｔｈを出力する。トリミングを有する電流生成回路４４は、充電電流Ｉｃｈａｒｇｅを生成し、積分回路４６における積分コンデンサを充電する。点線の四角で示すように、電流生成回路４４と積分回路４６は、密に結合される。

積分回路４６は、積分コンデンサが充電されるにつれて増加し、コンデンサが放電される場合にゼロに戻る、鋸歯の積分電圧Ｖｉｎｔを出力する。比較回路５０は、積分電圧Ｖｉｎｔを、閾値電圧Ｖｔｈと比較し、それらが等しい場合、リセットインパルスを生成する。リセット信号は、積分コンデンサを放電するためのトリガとして、積分回路４６に与えられる。積分回路はその後、次のサイクルを生成するために充電を開始する。整形およびバッファリング回路５２は、積分電圧Ｖｉｎｔの鋸歯の波形を調整し、矩形のクロック信号Ｃｌｏｃｋを出力する。クロック信号の周波数は、閾値電圧Ｖｔｈと電流Ｉｃｈａｒｇｅの大きさにより決定され、積分コンデンサの充電時間を直接制御する。

図７は、電流生成回路４４と積分回路４６の従来の実装を示す。抵抗のチェーンに適用されたトリムコードは、電流生成パス４４における抵抗を設定し（すなわち、ゲートが増幅器４５により制御されるトランジスタＭ１を介して）、それにより、このパスを介して電流を制御する。マッチしたトランジスタＭ２とＭ３を有する電流ミラーは、この電流を、積分パス４６における比例充電電流Ｉｃｈａｒｇｅにコピーし、ここで、積分コンデンサＣｉｎｔを充電する。積分回路４６は、コンデンサＣｉｎｔに渡る電圧として、積分電圧Ｖｉｎｔを出力する。比較回路５０からのフィードバックにおいて受信したリセット信号により、次の充電の反復を開始するために、コンデンサが放電される。クロック生成回路１４をオフ状態にするためにＣｌｏｃｋＲｅｑｕｅｓｔ＝０の場合、電流ミラーのゲートは高く押し上げられ、両方のトランジスタを遮断し、充電電流の流れを止める。これらの回路４４、４６が再度オンになる場合、増幅器４５の出力における過渡状態は、安定した充電電流Ｉｃｈａｒｇｅが再度確立される前に落ち着かせなければならない。それは、周波数安定クロックを生成するためには必要である。

しかしながら、電流生成回路４４と積分回路４８だけが、クロック生成回路１４をオフからオンに遷移させる際の長いスタートアップ時間を引き起こす、スタートアップの過渡状態の源ではない。図８は、増幅器のスタートアップにより生じる閾値電圧Ｖｔｈにおける過渡状態を示す。また、充電電流Ｉｃｈａｒｇｅは、過渡状態を経る。さらに、過渡状態は、比較回路５０における比較器のバイアシングにおいて現れる。これらの過渡状態の全てを落ち着かせなければならず、関連するノードは、クロック信号が出力できる前に安定状態電圧に到達する。

図９に示すように、本発明の実施形態によれば、ＳｔａｎｄＢｙ信号は、スケーリングおよびバッファリング回路４２、電流生成回路４４、積分回路４６、および比較回路５０に分配される。ＣｌｏｃｋＲｅｑｕｅｓｔ＝０であるが、ＳｔａｎｄＢｙ＝１である場合、クロック生成回路１４は、スタンドバイモードへ入り、スタートアップの過渡状態を低減し、クロック生成回路１４がフルにオンになった場合のスタートアップ時間を低減するために、プレ−バイアス電流がクロック生成回路１４における増幅器に供給される。

図１０は、１つの実施形態における、スタンドバイモードでの電流発生回路４４と積分回路４６を示す。図７の従来の回路と同様に、ＣｌｏｃｋＲｅｑｕｅｓｔ＝０の場合、ミラー電流のトランジスタＭ２、Ｍ３のゲートを高く押し上げ、Ｍ２をオフにし、積分回路４６においてＩｃｈａｒｇｅ＝０とする。増幅器４５は、低いプレ−バイアス電流を受け取る。電流生成回路４４におけるロジックは、ＣｌｏｃｋＲｅｑｕｅｓｔ＝０かつＳｔａｎｄＢｙ＝１の場合に、トリム抵抗を、直列のダイオード結合のトランジスタに置き換える。この構成では、増幅器４５とトランジスタＭ１の両方は、それらの動作ポイントに非常に近くにバイアスされる。Ｍ１はそして、ＣｌｏｃｋＲｅｑｕｅｓｔ＝１の場合に、非常に速く、低い過渡状態で、完全な導通に戻すことができ、安定化したクロック出力までの非常に短いスタートアップ時間を生み出す。

図１１は、ＳｔａｎｄＢｙ入力が、スタンドバイモードの間のスケーリングおよびバッファリング回路４２における比較器増幅器にプレ−バイアス電流を供給することを示す。これにより、増幅器は動作ポイントの近くにバイアスされる。抵抗Ｒ１とＲ２の値は、より低いバイアスを有する増幅器がそれらを駆動できるように、増加される。閾値電圧Ｖｔｈが常に一定であり、速く落ち着かせる必要がないため、より高い抵抗値であることは問題ではない。増幅器のバイアスは、クロック生成回路１４がオンになると増加し、比較器がスイッチしている場合であっても、閾値電圧Ｖｔｈはより安定する。

図１２は、ＳｔａｎｄＢｙ入力が、スタンドバイモードである間の比較回路５０における比較器増幅器にプレ−バイアス電流を供給することを示す。これにより、増幅器は動作ポイントの近くにバイアスされる。増幅器のバイアスは、クロック生成回路１４がオンになった場合に増加し、比較器が十分に速くスイッチできるようになる。

図１３−１６は、クロック生成回路１４の弛緩発振器の電流生成回路４４と積分回路４６の種々の実施形態のトランジスタレベルの図を示す。明瞭化のために、単一の制御信号「ＥＮＡＢＬＥ（有効／イネーブル）」とその反対の「ＤＩＳＡＢＬＥ（無効／ディスエーブル）」が切り替えを制御するために示される。ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号は、上述したＣｌｏｃｋＲｅｑｕｅｓｔ信号（および、場合により他のシステムロジック）から生じる。

図１３は、従来の回路を示し、ここでクロック生成回路１４はオフである。図１４は、オン状態である同じ回路を示す。電流生成パス４４は、トランジスタＭ２、Ｍ１と、可変の（トリム）抵抗を含む。増幅器４５は、Ｍ１のゲートを駆動する。バイアス電流回路４７は、追加的な電流Ｉｂｉａｓを、オン状態における増幅器４５に供給する。

図１３は、オフ状態であるクロック生成回路１４を示す。電流生成パス４４において電流を発生するために、種々の抵抗Ｒを介した電流の流れなしに、トランジスタＭ１は分離される。したがって、コンデンサ（不図示）を充電するために、積分パス４６において充電電流Ｉｃｈａｒｇｅは流れない。増幅器４５は無効化され、その反転入力は接地される。バイアス電流回路４７は無効化される。

図１４は、オン状態である同じ回路を示す。トランジスタＭ１は、Ｍ２とレジスタＲの両方に接続され、パス４４において電流を生成し、それはＩｃｈａｒｇｅとして、積分パス４６においてミラーされる。増幅器４５は有効化され、その反転入力はＭ１のソースに接続され、バイアス電流Ｉｂｉａｓは、バイアス回路４７により増幅器４５に適用される。Ｉｂｉａｓは、発振器がオンに切り替わるときに、ゼロからフルの値に変化し、増幅器４５の出力における過渡状態は、安定化するために数μ秒必要とする。

図１５と図１６は、同様の回路を示すが、少量のバイアス電流Ｉｂｉａｓ／１０が連続的に増幅器４５に適用される。すなわち、図１５は、スタンドバイモードにおけるクロック生成回路１４を示し、図１６は完全にオン状態におけるそれを表わす。

図１５では、増幅器４５が有効化され、その反転入力が電流生成パス４４に接続され、そこで少量の電流がＭ１とダイオードのチェーンを介して流れる。少量のバイアス電流Ｉｂｉａｓ／１０は、バイアス回路４７により、連続的に増幅器４５に適用される。これにより、増幅器４５は、その動作ポイントに非常に近くバイアスされ続ける。

図１６において、クロック生成回路１４は、オンにスイッチされ、トリム抵抗Ｒは、電流生成パス１４に切り替えられる。充電電流Ｉｃｈａｒｇｅは、積分パス４６において確立される。増幅器４５が完全に有効化され、バイアス回路４７によりＩｂｉａｓ／１０が連続的に適用される。

図１７Ａは、クロック生成回路１４がオフからオンへ切り替わっている際の、Ｉｃｈａｒｇｅとバイアス電流Ｉｂｉａｓ上の過渡状態のグラフである。図１７Ｂは、クロック生成回路１４がスタンドバイモードとオンモードとの間を遷移する際の同様のグラフを示す。一定のバイアス（すなわちスタンドバイモード）を有すると、増幅器４５のバイアスのポイントは、全ての時間でほぼ一定となり、ゆえに、過渡状態は非常に小さくなる。それらはまた、速く落ち着かせることとなり、速いスタートアップ時間が許容される。さらに、バイアス電流は、かなり低減させることができる（例えば、フルのバイアス電流の１０％の範囲）。

図１８−２１は、クロック生成回路１４における弛緩発振器の電流発生回路４４と積分回路４６の他の実施形態のトランジスタレベルの図を示す。ここで、積分回路は、上述した参照電流Ｉｃｈａｒｇｅではなく、積分コンデンサの充電電圧Ｖｃｈａｒｇｅを生成する。図１８と図１９は、切り替えられるバイアスのケースを示し、それぞれクロック生成回路１４がオフの状態とオンの状態を示す。図２０と図２１は、一定のバイアスを有する同じ回路を示し、それぞれクロック生成回路１４がスタンドバイ状態とオン状態を示す。

図１８において、電流生成パス４４と増幅器４５は無効化され、可変の（トリム）抵抗を介して電流は流れない。バイアス電流回路４７もまた、無効化される。Ｖｃｈａｒｇｅ＝０の場合、積分コンデンサ（不図示）は、クロック信号を生成するために、充電／放電を行わない。

図１９において、電流生成パス４４と増幅器４５は有効化され、種々の（トリム）抵抗を介した電流が充電電圧Ｖｃｈａｒｇｅを生成する。バイアス回路４７は、有効化され、バイアス電流Ｉｂｉａｓを増幅器４５に供給する。

図２０は、クロック生成回路１４がスタンドバイモードであるときに、部分的なバイアスが増幅器４５に適用される実施形態を示す。電流は、可変の（トリム）抵抗を介して流れず、ゆえに、Ｖｃｈａｒｇｅ＝０である。しかしながら、増幅器４５は有効化され、バイアス回路４７は部分的なバイアス電流を適用する。なお、トランジスタ４９は無効化され、バイアス電流は、増幅器４５がその動作ポイント近くにバイアスするのに必要な電流のみに限定される。

図２１は、完全にオン状態におけるクロック生成回路１４を示す。種々の（トリム）抵抗器を介した電流の流れにより、充電電圧Ｖｃｈａｒｇｅが生成される。増幅器４５が完全にオンになり、バイアス電流回路４７は、両方のスタンドバイバイアス電流を供給し、追加的にトランジスタ４９を有効化し、追加的なバイアス電流を供給する。動作中の当該追加的なバイアス電流により、増幅器４５は過渡的な負荷に対処することができる。

上述した全ての実施形態では、クロック生成回路１４は、少量の、プレ−バイアス電流が増幅器に適用されたスタンドバイモードから、より小さい過渡状態で、完全にオンへ遷移させ、安定状態に迅速に落ち着かせる。したがって、クロック生成回路１４のスタートアップ時間は、クロック生成回路１４をオフとオンの状態で遷移させるのみの従来の設計より、劇的に短くなる。スタンドバイモードにおけるプレ−バイアス電流の消費は、オン状態で適用されるバイアス電流の１０％の範囲のように少なくなる。非常に速いスタートアップ時間により、クロック生成回路１４は、従来の回路より、より頻繁にスタンドバイモードにおかれ、それにより、スタンドバイ状態では少量のプレ−バイアス電流の消費であるにも関わらず、全体の電力消費が削減される。例えば、クロック生成回路１４は、外部のバスまたは無線インタフェースが休止状態の場合に、スタンドバイモードにおかれ得る。しかし、例えばバーストデータの転送の取り込みが必要なあらゆる時間に、アクティブになり得る。

ここに開示したスタンドバイのバイアス電流回路は、簡潔なものである。そのため、シリコンの変化に対してロバストであり、シリコン技術間で互換性がある。また、スタンドバイからオンへのスタートアップ時間を非常に短くできることにより、設計者は、スタートアップの性能に対する懸念なしに、オンモードの電力消費と性能を最適化し得る。

本発明は、当然ながら、当該発明の本質的な特徴を逸脱せずに、ここに詳細に説明した方法以外の方法で実施することが可能である。本実施形態は、説明的であり限定的でない全ての観点において考慮されるべきであり、添付したクレームの意味および同等の範囲内で起きる全ての変更は、それに含まれると意図される。

Claims (15)

1. クロック生成回路であって、
   バイアス回路と、
   周期的な信号を選択的に生成するように動作する発振回路と、
   前記発振回路から前記周期的な信号を受け取り、クロック信号を出力するように動作する出力回路とを有し、
   前記クロック生成回路は増幅器を有し、
   前記クロック生成回路は、前記クロック生成回路に対して与えられたインジケーション（ＣｌｏｃｋＲｅｑｕｅｓｔ、ＳｔａｎｄＢｙ）に応じて、第１のフルパワーモード、第２のスリープモード、または第３のスタンドバイモードのうちの１つで動作するように構成され、
   前記第１のフルパワーモードでは、前記発振回路は前記周期的な信号を出力回路に供給し、前記出力回路はクロック信号を生成し、
   前記第２のスリープモードでは、前記発振回路は無効にされ、
   前記第３のスタンドバイモードでは、前記増幅器はその動作電圧に近い電圧にバイアスされるが、前記発振回路は前記周期的な信号を生成しない、
   クロック生成回路。
2. 請求項１に記載のクロック生成回路であって、前記発振回路はＲＣ発振回路であり、前記増幅器は前記ＲＣ発振回路に含まれる、クロック生成回路。
3. 請求項１に記載のクロック生成回路であって、前記発振回路は弛緩発振回路であり、前記増幅器は、電流生成回路を介して前記弛緩発振回路の積分回路に接続されている、クロック生成回路。
4. 請求項３に記載のクロック生成回路であって、前記第３のスタンドバイモードでは、前記電流生成回路における第１のトランジスタ（Ｍ１）は、その動作電圧に近い電圧にバイアスされる、クロック生成回路。
5. 請求項４に記載のクロック生成回路であって、前記第１のフルパワーモードでは、前記第１のトランジスタ（Ｍ１）は、第２のトランジスタ（Ｍ２）と可変抵抗ユニット（Ｒ）との間に接続され、前記第３のスタンドバイモードでは、前記第１のトランジスタ（Ｍ１）は、前記第２のトランジスタと複数のダイオードとの間に接続され、前記第１のフルパワーモードと前記第３のスタンドバイモードの両方では、前記バイアス回路は、前記増幅器に低バイアス電流を供給する、クロック生成回路。
6. 請求項５に記載のクロック生成回路であって、前記電流生成回路における前記第２のトランジスタ（Ｍ２）のゲートは、電流ミラー構成で、前記弛緩発振回路の積分回路における第３のトランジスタ（Ｍ３）のゲートと接続され、前記第１のフルパワーモードでは、ミラーされた電流は（Ｉｃｈａｒｇｅ）は前記弛緩発振回路のコンデンサ（Ｃｉｎｔ）に供給される、クロック生成回路。
7. 請求項１から６のいずれか１項に記載のクロック生成回路であって、前記インジケーションは、クロック要求（ＣｌｏｃｋＲｅｑｕｅｓｔ）とスタンドバイ信号（ＳｔａｎｄＢｙ）を含む、クロック生成回路。
8. 請求項７に記載のクロック生成回路であって、更に、前記クロック要求（ＣｌｏｃｋＲｅｑｕｅｓｔ）とスタンドバイ信号（ＳｔａｎｄＢｙ）を制御ユニットから受信する少なくとも１つの制御入力を有する、クロック生成回路。
9. 請求項１から８のいずれか１項に記載のクロック生成回路と、スイッチモード電源（ＳＭＰＳ）回路とを有する電力管理ユニットであって、前記第１のフルパワーモードでは、前記スイッチモード電源（ＳＭＰＳ）回路は、前記出力回路から前記クロック信号を受信し、電子回路へ電力を供給する、電力管理ユニット。
10. 請求項１から８のいずれか１項に記載のクロック生成回路を含む無線モデム。
11. 請求項１０に記載の無線モデムであって、更に、デジタルブロードバンド集積回路（ＩＣ）、無線周波数ＩＣ、および電力増幅器のうちの少なくとも１つを有する、無線モデム。
12. 請求項９に記載の電力管理ユニット、または、請求項１１に記載の無線モデムを有する無線通信端末。
13. 前記第３のスタンドバイモードと前記第１のフルパワーモードとを切り換える、請求項１から８のいずれか１項に記載のクロック生成回路における方法であって、
    前記増幅器をその動作電圧に近い電圧にバイアスすることによって、前記第３のスタンドバイモードで前記クロック生成回路を動作させることと、
    前記クロック生成回路を前記第１のフルパワーモードで動作させるためのインジケーション（ＣｌｏｃｋＲｅｑｕｅｓｔ、ＳｔａｎｄＢｙ）を受信することと、
    前記クロック生成回路が周期的な信号を前記出力回路に供給し、前記出力回路がクロック信号を生成するように、前記クロック生成回路を前記第１のフルパワーモードで動作させること、を含む、方法。
14. 請求項５に記載のクロック生成回路における請求項１３に記載の方法であって、更に、
    前記第３のスタンドバイモードでは、前記複数のダイオードを前記第１のトランジスタ（Ｍ１）に接続し、
    前記第１のフルパワーモードでは、前記可変抵抗ユニット（Ｒ）を前記第１のトランジスタ（Ｍ１）に接続し、
    前記第３のスタンドバイモードと前記第１のフルパワーモードの両方では、前記バイアス回路からの低バイアス電流を前記増幅器へ供給すること、を含む、方法。
15. 請求項９に記載の電力管理ユニットにおける請求項１３または１４に記載の方法であって、更に、
    前記スイッチモード電源（ＳＭＰＳ）回路において、前記第１のフルパワーモードでは、前記出力回路から前記クロック信号を受信し、電力を電子回路へ供給すること、を含む、方法。

Images