CN114144742B - 跨域功率控制电路 - Google Patents

跨域功率控制电路 Download PDF

Info

Publication number
CN114144742B
CN114144742B CN202080053164.4A CN202080053164A CN114144742B CN 114144742 B CN114144742 B CN 114144742B CN 202080053164 A CN202080053164 A CN 202080053164A CN 114144742 B CN114144742 B CN 114144742B
Authority
CN
China
Prior art keywords
supply voltage
circuit
transistor
coupled
voltage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080053164.4A
Other languages
English (en)
Other versions
CN114144742A (zh
Inventor
S·M·谢里夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN114144742A publication Critical patent/CN114144742A/zh
Application granted granted Critical
Publication of CN114144742B publication Critical patent/CN114144742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

公开了一种跨域功率控制电路(100)。电路包括第一电路支路(MN1、MN2、MN3)和第二电路支路(MN4、MN5、MN6)，第一电路支路具有耦接到第一供电电压节点(VddH)的第一晶体管(MN1)，第二电路支路具有耦接到第一供电电压节点(VddH)的第二晶体管(MN4)。第三电路支路(MP1)耦接在第二供电电压节点(VddL)与第三供电电压节点(VddNew)之间。在第二供电电压节点上输送的第二供电电压(VddL)小于在第一供电电压节点上输送的第一供电电压(VddH)。第四电路支路(MN7)耦接在第一供电电压节点与第三供电电压节点之间。在第一操作模式(VddH_Ready低)下，控制电路(105)使第二供电电压被输送到第三供电电压节点。在第二操作模式(VddH_Ready高)下，控制电路(105)使第一供电电压被输送到第三供电电压节点。

Description

跨域功率控制电路
背景技术
技术领域
本公开涉及电子电路，并且更具体地，涉及用于控制在不同供电电压下操作的电源域之间的接口的电路。
背景技术
现代集成电路(IC)通常具有多个电源域，其中电路由不同供电电压供电。例如，IC可以具有第一电源域和第二电源域，所述第一电源域具有由第一供电电压供电的电路，第二电源域具有由不同于第一供电电压的第二供电电压供电的电路。这可能部分地归因于一些电路在某些电压下比在其他电压下运行得更好的事实。因此，在其上实施有模拟电路和数字电路两者的IC可以针对模拟电路使用第一供电电压并针对数字电路使用第二供电电压。
尽管可以在不同的电源域中实施各种电路，但是这些不同域中的电路的通信通常是必要的，以彼此通信。此外，为了实现节省功率，实施了许多IC，其中空闲电路可以被断电。这有时可能涉及对一个电源域内的电路进行断电，而相邻电源域中的电路可以保持通电以继续操作。
发明内容
公开了一种跨域功率控制电路。在一个实施方案中，所述电路包括第一电路支路和第二电路支路，所述第一电路支路具有耦接到第一供电电压节点的第一晶体管，所述第二电路支路具有耦接到所述第一供电电压节点的第二晶体管。第三电路支路耦接在第二供电电压节点与第三供电电压节点之间。在第二供电电压节点上输送的第二供电电压小于在第一供电电压节点上输送的第一供电电压。第四电路支路耦接在所述第一供电电压节点与所述第三供电电压节点之间。在第一操作模式中，控制电路使第二供电电压被输送到第三供电电压节点。在第二操作模式中，控制电路使第一供电电压被输送到第三供电电压节点。
当第一供电电压断电时，第三供电电压节点可以接收第二供电电压，这对应于第一模式中的操作。当第一供电被完全通电时，第一供电电压被提供给第三电压节点。当第一供电电压最初通电时，可以发生第三操作模式，因为第三供电电压节点从第二供电电压斜升到第一供电电压。当第一供电电压节点当第一供电电压将被断电时，可以发生第四操作模式，因为第三供电电压节点从第一供电电压斜降到第二供电电压。
附图说明
下面的详细描述参照附图，现在对这些附图进行简要说明。
图1是跨域功率控制电路的一个实施方案的示意图。
图2是示出在两个电源域的上下文中的跨域功率控制电路的布置的示意图。
图3是示出第一电源域和第二电源域以及耦接所述两个电源域的电路的框图。
图4是示出跨域功率控制电路的一个实施方案的各种操作模式的时序图。
图5是示出用于操作跨域功率控制电路的方法的一个实施方案的流程图。
图6是示例性系统的一个实施方案的框图。
尽管本文所公开的实施方案易受各种修改形式和替代形式的影响，但本发明的特定实施方案在附图中以举例的方式示出并在本文中详细描述。然而，应该理解，附图和对其的详细描述并非旨在将权利要求的范围限制于所公开的特定形式。相反，本申请旨在覆盖落入由所附权利要求限定的本申请的公开内容的精神和范围内的所有修改、等同物和另选方案。
本公开包括对“一个实施方案”、“特定实施方案”、“一些实施方案”、“各种实施方案”或“实施方案”的引用。出现短语“在一个实施方案中”、“在特定实施方案中”、“在一些实施方案中”、“在各种实施方案中”或“在实施方案中”并不一定是指同一个实施方案。特定特征、结构或特性可以与本公开一致的任何合适的方式被组合。
在本公开内，不同实体(其可被不同地称为“单元”、“电路”、其他部件等)可被描述或声称成“被配置为”执行一个或多个任务或操作。此表达方式—被配置为[执行一个或多个任务]的[实体]—在本文中用于指代结构(即，物理的事物，诸如电子电路)。更具体地，此表达方式用于指示此结构被布置成在操作期间执行一个或多个任务。结构可被说成“被配置为”执行某个任务，即使该结构当前并非正被操作。“被配置为将积分分发到多个处理器内核的积分分发电路”旨在涵盖例如具有在操作期间执行该功能的电路的集成电路，即使所涉及的集成电路当前并非正被使用(例如电源未连接到它)。因此，被描述或表述成“被配置为”执行某个任务的实体是指用于实施该任务的物理的事物，诸如设备、电路、存储有可执行程序指令的存储器等等。该短语在本文中不被用于指代无形的事物。
术语“被配置为”并不旨在意指“可配置为”。例如，未经编程的FPGA不会被认为是“被配置为”执行某个特定功能，虽然在编程之后其可能“可配置为”执行该功能。
所附权利要求书中的表述结构“被配置为”执行一个或多个任务明确地旨在对该权利要求要素不援引35U.S.C.§112(f)。于是，所提交的本申请中没有任何权利要求旨在要被解释为具有装置-加-功能要素。如果申请人在申请过程中想要援引112(f)部分，则其将使用“用于[执行功能]的装置”结构来表述权利要求的要素。
如本文所用，术语“基于”用于描述影响确定的一个或多个因素。此术语不排除可能有附加因素可影响确定。也就是说，确定可仅基于指定的因素或基于所指定的因素及其他未指定的因素。考虑短语“基于B确定A”。此短语指定B是用于确定A的因素或者B影响A的确定。此短语并不排除A的确定也可基于某个其他因素诸如C。此短语也旨在覆盖A仅基于B来确定的实施方案。如本文所用，短语“基于”与短语“至少部分地基于”是同义的。
如本文所用，短语“响应于”描述触发效果的一个或多个因素。该短语并未排除其他因素可能影响或以其他方式触发效果的可能性。也就是说，效果可以仅仅响应于这些因素，或者可以响应于指定的因素以及其他未指定的因素。考虑短语“响应于B执行A”。该短语指定B是触发A的性能的因素。该短语不排除执行A也可能响应于某些其他因素，诸如C。该短语还旨在涵盖其中仅响应于B而执行A的实施方案。
如本文所用，术语“第一”、“第二”等充当其之后的名词的标签，并且不暗指任何类型的排序(例如，空间的、时间的、逻辑的等)，除非另有说明。例如，在具有八个寄存器的寄存器文件中，术语“第一寄存器”和“第二寄存器”可用于指八个寄存器中的任两个，而不是例如仅逻辑寄存器0和1。
在权利要求书中使用时，术语“或”被用作包含性的或，而不是排他性的或。例如，短语“x、y或z中的至少一个”表示x、y和z中的任何一个以及它们的任何组合。
在以下描述中，阐述了许多具体细节，以提供对所述实施方案的透彻理解。然而，本领域的普通技术人员应当认识到，可在没有这些具体细节的情况下实践所公开的实施方案的方面。在一些情况下，未详细示出熟知的电路、结构、信号、计算机程序指令和技术，以免模糊所公开的实施方案。
具体实施方式
本公开涉及一种跨域功率控制电路。现代CMOS工艺中的连续供电电压缩放可以对模拟电源域中的敏感模拟电路造成挑战。由于模拟性能可能具有关于线性、带宽、较低开关导通电阻等的某些要求，因此可以调节和增压模拟供电电压。在一些集成电路中，数字电源可以使用稳压器(例如，低压差或LDO稳压器)产生更高的模拟电源。虽然这种布置可能具有一些益处，但是在模拟子系统需要“根据需要”为可操作的但在不需要时断电时，可能会出现问题。在某些应用诸如片上连续测量系统中，模拟子系统(在模拟电源域中)通过前端传输门交换网络连接到数字子系统。当模拟子系统处于断电模式(并且因此模拟电源断电)时，不能关闭前端传输门交换网络。结果，从数字电源域跨到模拟电源域的多个接口信号被馈通到模拟域。当传输门交换网络使这些信号有效地短路时，在数字子系统的操作期间可能发生严重性能退化或故障。另外，数字信号可以正向偏置传输门交换网络中使用的PMOS器件的源体效应二极管。这可能导致数字子系统汲取过量电流，这可以是另一种性能故障来源。
本公开的跨域功率控制电路可以解决这些问题。具体地，可以消除信号馈通和数字信号短路问题，而前端交换网络不在任何操作模式中正向偏置。
在各种实施方案中，跨域功率控制电路耦接到分别与第一电源域和第二电源域相关联的第一供电电压节点和第二供电电压节点。跨域功率电路还包括第三供电电压节点，其可以被设置为第一供电电压(来自第一供电电压节点)或第二供电电压(来自第二供电电压节点)。例如，第一供电电压可以是模拟电源域的模拟供电电压，而第二供电电压可以是第二电源域中的数字电路的供电电压。在各种实施方案中，模拟供电电压可以大于提供给第二(数字)电源域中的数字电路的第二供电电压。当第一供电电压断电时，第二供电电压可被提供给第三供电电压节点。当第一供电电压最初通电时，跨域功率控制电路可以开始在第三供电电压节点上斜升电压。当模拟供电电压完全通电并准备好时，则跨域功率控制电路可将第一供电电压电耦合到第三供电电压节点。然后可以使用第一电源域内的数字逻辑来控制交换网络的交换机以用于在数字电源域和模拟电源域之间传递信号。
当模拟电源域要断电时，本文公开的电路可以操作以将第三供电电压节点上的电压从模拟供电电压斜降到第二(数字)供电电压。当模拟供电电压已经完全断电时，第三供电电压节点可以接收第二供电电压。
现在转向图1，示出了跨域功率控制电路的一个实施方案的示意图。在所示的实施方案中，功率控制器100包括第一电路支路(包括MN1、MN2和MN3，其是NMOS器件)和第二电路支路(包括MN4、MN5和MN6，也是NMOS器件)，其各自耦接以接收第一供电电压VddH。在一些实施方案中，VddH可以是模拟供电电压，例如，用于供应模拟电路。例如，模拟电路可以实施片上测量系统，所述片上测量系统用于测量集成电路的各种操作参数。图1的电路还包括耦接以接收第二供电电压VddL的第三电路支路(包括MP1，PMOS器件)。第四电路支路(包括MN7，另一NMOS器件)被耦接以接收第一供电电压。在一个实施方案中，供电电压VddL可以小于VddH，并且可以用于供应第二电源域中的数字电路。
功率控制器100的第三电路支路和第四电路支路各自耦接到第三供电电压节点VddNew。在第三电路支路中，晶体管MP1耦接在VddL与VddNew之间。在第四电路支路中，MN7耦接在VddH与VddNew之间。这些晶体管可以实施为具有非常低的阈值电压的器件。因此，当MN7活动(并且MP1不活动)时，VddNew上存在的电压可以基本上等于VddH的电压，其中小(如果不可忽略)的差异由MN7的阈值电压导致。当MP1活动(并且MN7不活动)时，VddNew可以基本上等于VddL。
在所示实施方案中的功率控制器100还包括控制电路105，所述控制电路包括逆变器Inv1、Inv2和Inv3。逆变器Inv1包括可以接收控制信号VddH_Ready的输入端，所述控制信号可以从功率管理电路(下文论述)提供。根据VddH_Ready的状态(置为有效(assert)或置为无效(de-assert))，可以激活MP1或MN7中的一者。
当VddH_Ready被置为有效时可发生第一操作模式，而VddH被加电。如果VddH_Ready较高(在该实施方案中对应于置于有效状态)并且VddH被加电，则逆变器Inv1的输出较低，而Inv2和Inv3的输出较高。当Inv3的输出较高时，MN6保持不活动，因为在此情况下，其源电压与其栅电压(VddL)大致相同。因此，MN6上的栅-源电压不足以激活。由于当MN6不活动时，没有通过该支路的主动下拉路径，在该实施方案中二极管耦接的MN4将VGN拉高(在VddH的阈值电压内，并且此后通过亚阈值电流VGN升高到非常接近VddH的水平)，从而激活MN7。如附图中所示，VGN是存在于MN7的栅极端子上的电压，并且也与MN4的源极以及二极管耦接的MN5的栅极/漏极端子连接。如前所述，MN7可以以低阈值电压实施。因此，MN7的激活使VddNew被拉高到基本上为VddH的电压的电压，唯一的差异是小阈值电压。同时，来自Inv2的高输出导致MN3被保持不活动，因为这种情况导致此器件的栅电压和源电压基本上相等，因此栅-源电压不足以激活。因此，MN3的支路不提供下拉路径。在这种情况下二极管耦接的晶体管MN1因此将VGP拉高，从而防止PMOS器件MP1的激活(VGP是MP1的栅极端子上的电压，并且还耦接到MN1的源极端子和二极耦接的MN2的栅极/漏极端子)。因此，在这种操作模式中，VddL与VddNew隔离。
当VddH断电并且VddH_Ready被置为无效时(在此实施方案中为低)，发生另一种操作模式。当VddH_Ready为低时，Inv1的输出为高，而Inv2和Inv3的输出为低。当Inv2为低时，在这种情况下，当跨该器件的栅-源电压超过阈值时，MN3被激活。这又通过MN2、MN3和Inv2激活此支路中的下拉路径。结果，VGP被拉低，导致MP1的激活。当MP1活动时，供电电压VddL被输送到VddNew。同时，来自Inv3的低输出使MN6为活动的。在MN6活动的情况下，通过其对应的支路存在下拉路径。因此，VGN也被拉低，抑制MN7的激活。因此，在这种操作模式中，VddH与VddNew隔离。
除了上文所描述的模式之外，功率控制器100可以在两种附加模式中操作：斜升模式(其包括VddH从断电到加电的转变)和斜降模式(其包括VddH从加电到断电的转变)。下面将参考图4的时序图进一步详细论述这些模式。
图2是示出在两个电源域的上下文中的跨域功率控制电路的布置的示意图。在所示的实施方案中，集成电路20包括两个电源域：VddL域和VddH域。尽管此处未明确示出，但是VddL域可以包括各种数字电路，其中一些数字电路可以将信号传递到VddH域。类似地，虽然此处未明确示出，但是VddH域可以包括可以从VddL域中的数字电路接收一些信号输入的各种模拟电路。
如这里所示，在VddH域中实施传输门(PG1、PG2、PG3和PG4)的交换网络。在所示实施方案中的功率控制器100跨电源域实施，并且将电压VddNew提供到VddNew域中。在不存在功率控制器100的情况下，如上所述的问题可以在VddH断电时发生，因为用于实施传输门的某些器件(例如，PMOS器件)可能无法完全关闭。特别地，跨电源域进入交换网络的信号可通过传输门PG1-PG4有效地短路到模拟域，因为当功率控制器100不存在时，在不存在模拟电源的情况下传输门打开。使用功率控制器100生成VddNew并且使用VddNew域中的数字逻辑207可以使传输门的每个器件完全关闭，使得这些问题不发生。
应注意，如提供到传输门PG1-PG4(VddL、接地、通过缓冲器B1方式的Tx1和通过缓冲器B2方式的Tx2)的所示出的各种信号作为示例提供，并且不一定表示在VddL域与VddH域之间传递的实际类型的信号。
集成电路20包括一个或多个电平移位器203，其被耦接以接收一个或多个对应的数字输入信号(“Digital In”)。当VddNew基本上等于VddH时，电平移位器203可以针对从VddL域向VddNew域输入的信号执行电平移位操作。否则，当VddNew基本上等于VddL时，信号可以通过电平移位器203输送，在输出端具有与输入端处相同的电平。
数字逻辑207可以从电平移位器203接收数字信号。数字逻辑207的功能是输出一个或多个信号以通过逆变器Inv201和Inv202生成启动信号(En[0]-En[3])及其互补序列(Enb[0]-Enb[3])。当VddNew基本上等于VddL时，数字逻辑207生成信号电平，使得相应地生成的启动信号可以完全关闭实施传输门PG1-PG4的器件。这进而可以防止上文概述的那些问题的发生。
在所示实施方案中，所述实施方案中的IC 20包括功率管理电路202。功率管理电路的功能是控制至VddH的供电的加电和断电，这在下文进一步详细讨论。另外，功率管理电路202还生成提供给功率控制器100的VddH_Ready信号。当VddH通电时，一旦VddH被完全供电并且稳定，则功率管理电路202可以将VddH_Ready信号置为有效。类似地，功率管理电路202可以在VddH的断电期间将VddH_Ready信号置为无效。VddH_Ready的置为有效和置为无效导致功率控制器100的状态改变，如上文参考图1所讨论的。
图3是示出第一电源域和第二电源域以及耦接所述两个电源域的电路的框图。在所示的实施方案中，集成电路30包括多个与图2的集成电路20相同的元件，包括功率管理电路202、电平移位器203、数字逻辑207、逆变器Inv201和Inv203以及功率控制器100。在所示实施方案中的集成电路30还包括交换网络311，所述交换网络可以以类似于图2所示的传输门的方式实施。数字子系统305在VddL域中实施，并且可以包括执行由集成电路30执行的各种功能的多个不同数字电路。模拟子系统310在VddH域中实施，并且可以包括各种类型的模拟电路。
在所示的实施方案中，集成电路30还包括稳压器304。由于在该实施方案中VddH大于VddL，因此稳压器304是升压型稳压器。此外，在该实施方案中，稳压器304被实施为低压差(LDO)稳压器。
在所示实施方案中的功率管理电路202可以通过提供给稳压器304的信号VddH_On_Off来控制VddH的状态(加电或断电)。当VddH_On_Off被置为有效时，VddH可被供电，而当VddH_On_Off被置为无效时，VddH可被断电。结合控制功率控制器100的各种模式的VddH_On_Off信号的置为有效/置为无效，所示实施方案中的功率管理电路202置为有效和置为无效VddH_Ready信号。
图4是示出跨域功率控制电路的一个实施方案的各种操作模式的时序图。更具体地，图4的时序图示出了如上所述的功率控制器100的各种实施方案的四种不同操作模式。
在所示示例中，当VddL通电而VddH断电时，功率控制器100在VddL模式中操作。还应注意，在VddL模式中，Enb信号(EnB[0]在此示出)保持在与VddL基本上相同的电平，而En信号(En[0]在此示出)基本上保持为零伏。在利用传输门的实施方案中(诸如图2所示)，将传输门保持在关闭状态，因为VddL处的EnB信号使每个传输门中的PMOS器件关闭，而低En信号将每个传输门中的NMOS器件保持为关闭。另外，在VddL模式中，VddNew的电压基本上与VddL相同。
在斜升模式中，VddH打开并开始加电。响应于VddH的斜升，VddNew也斜升，最初到中间电压Vdd_M。此中间电压大于VddL但小于VddH。在斜升模式中，VGN通过由MN4和MN5的耦接形成的二极管的分压来确定。VddNew非常接近VGN(在VGN的一个阈值内)。EnB信号也斜升到Vdd_M。在斜升模式结束时，当VddH完全供电并稳定时，VddH_Ready信号被置为有效，从而导致进入VddH模式。
响应于VddH_Ready信号的置为有效，VddNew转变到与VddH基本上相同的电压。类似地，EnB信号最初转变为该电压。此后，可以根据需要切换En和EnB信号以启用或禁用交换网络的各种交换机，通过所述交换网络信号可以在VddH域和VddL域之间传递。
响应于VddH_Ready信号的置为无效，从VddH模式退出并进入斜降模式。这种置为无效发生在VddH的断电开始之前。在初始置为无效VddH_ready时，VddNew回落到中间电压Vdd_M。然后，VddH可以开始断电，因为此电压在斜降。由于VddH的斜降，Vdd_New也从Vdd_M斜降，最终达到VddL。类似地，EnB信号也与VddNew一致地斜降。在VddNew达到VddL时，功率控制器返回到VddL模式。
图5是示出用于操作跨域功率控制电路的方法的一个实施方案的流程图。此处所示的方法500可由上文所述的电路/硬件的各种实施方案执行。另外，本文未明确公开的硬件/电路实施方案也可以能够执行方法500，并且因此可以落入本公开的范围内。
方法500开始于使用稳压器生成第一电源域的第一供电电压，其中第一供电电压基于第二电源域的第二供电电压生成，并且其中第一供电电压大于第二供电电压，其中第一供电电压在第一供电电压节点上输送，并且第二供电电压在第二供电电压节点上输送(框505)。所述方法还包括在第一模式中操作功率控制器电路，其中在所述第一模式中操作包括控制电路使所述跨域功率电路的第一电路支路激活第一晶体管以将所述第二供电电压输送到第三供电电压节点(框510)。在第二模式中操作功率控制器电路包括控制电路使跨域功率电路的第二电路支路激活第二晶体管以将第一供电电压输送到第三供电电压节点(框515)。
在一些实施方案中，所述方法包括以第三模式操作所述功率控制器电路。在此类实施方案中，在所述第三模式中操作所述功率控制器电路包括使所述稳压器使用功率管理电路将第一供电电压节点加电到第一供电电压。在所述第三模式中操作还包括将从所述功率管理电路提供到所述控制电路的控制信号置为有效。此后，在第三模式中的操作包括响应于置为有效控制信号而停用第一晶体管，其中停用第一晶体管使得向第三供电电压节点提供第二供电电压停止，并且响应于将控制信号置为有效而激活第二晶体管。在所述第三模式中操作还包括响应于激活所述第二晶体管而使所述第一供电电压被提供给所述第三供电电压节点。
各种实施方案还包括在第四模式中操作功率控制器电路。在所述第四模式中操作所述功率控制器电路包括将所述控制信号置为无效并响应于所述控制信号被置为无效而停用所述第二晶体管。在第四模式中操作还包括响应于置为有效控制信号而激活第一晶体管，并且响应于激活第一晶体管而使得第二供电电压被提供在第三供电电压节点上。
接下来转向图6，其示出了系统150的一个实施方案的框图。在例示的实施方案中，该系统150包括耦接至外部存储器158的集成电路10的至少一个实例。该集成电路10可包括耦接至外部存储器158的存储器控制器。该集成电路10耦接到一个或多个外围设备154、以及外部存储器158。还提供了向集成电路10供应供电电压并且向存储器158和/或外围设备154供应一个或多个供电电压的电源156。在一些实施方案中，可包括集成电路10的多于一个实例(也可包括多于一个外部存储器158)。
根据系统150的类型，外围设备154可包括任何期望的电路。例如，在一个实施方案中，系统150可以是移动设备(例如个人数字助理(PDA)、智能电话等)，并且外围设备154可包括用于各种类型的无线通信的设备，诸如WiFi、蓝牙、蜂窝、全球定位系统等。外围设备154还可包括附加存储装置，该附加存储装置包括RAM存储装置、固态存储装置或磁盘存储装置。外围设备154可包括用户接口设备诸如显示屏，包括触摸显示屏或多点触摸显示屏、键盘或其他输入设备、麦克风、扬声器等。在其他实施方案中，系统150可以是任何类型的计算系统(例如台式个人计算机、膝上型计算机、工作站、平板电脑等)。
外部存储器158可包括任何类型的存储器。例如，外部储存器158可以是SRAM、动态的RAM(DRAM)诸如同步的DRAM(SDRAM)、双倍数据率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等)SDRAM、RAMBUS DRAM等。外部储存器158可以包括安装存储器设备的一个或多个存储器模块，诸如单列直插式存储器模块(SIMM)、双列直插式存储器模块(DIMM)等。
在系统150的各种实施方案中，集成电路10或在外围设备154中的各种外围设备内实施的其他集成电路可以包括多个电源域(例如，类似于图2的IC 20和/或图3的IC 30)。因此，此类实施方案还可以包括跨域功率控制器和上面讨论的其他电路的各种实施方案。
一旦充分了解了上面的公开，许多变型和修改对于本领域的技术人员而言将变得显而易见。本公开旨在使以下权利要求书被阐释为包含所有此类变型和修改。

Claims (19)

1.一种电路，包括：
第一电路支路，所述第一电路支路具有耦接以从第一供电电压节点接收第一供电电压的第一晶体管，其中所述第一晶体管是二极管耦接的；
第二电路支路，所述第二电路支路具有耦接以接收所述第一供电电压的第二晶体管，其中所述第二晶体管是二极管耦接的；
第三电路支路，所述第三电路支路具有耦接在第二供电电压节点与第三供电电压节点之间的第三晶体管，其中在所述第二供电电压节点上输送的第二供电电压小于所述第一供电电压；
第四电路支路，所述第四电路支路具有耦接在所述第一供电电压节点与所述第三供电电压节点之间的第四晶体管；和
控制电路，所述控制电路被配置为当所述电路在第一模式中操作时，使所述第一电路支路激活所述第三晶体管以将所述第二供电电压输送到所述第三供电电压节点，并且被进一步配置为当所述电路在第二模式中操作时，使所述第二电路支路激活所述第四晶体管以将所述第一供电电压输送到所述第三供电电压节点。
2.根据权利要求1所述的电路，其中所述第一晶体管是二极管耦接的，并且其中所述第一电路支路还包括：
第五晶体管，其中所述第五晶体管是二极管耦接的晶体管，所述二极管耦接的晶体管的栅极端子和漏极端子耦接到所述第一晶体管的源极端子；和
第六晶体管，所述第六晶体管具有耦接到所述第五晶体管的源极端子的漏极端子和耦接到所述第二供电电压节点的栅极端子，其中所述第六晶体管的源极端子被耦接以接收由所述控制电路生成的第一输出信号。
3.根据权利要求2所述的电路，其中所述第二晶体管是二极管耦接的，并且其中所述第二电路支路还包括：
第七晶体管，其中所述第七晶体管是二极管耦接的晶体管，所述二极管耦接的晶体管具有耦接到所述第二晶体管的源极端子的栅极端子和漏极端子；和
第八晶体管，所述第八晶体管具有耦接到所述第七晶体管的源极端子的漏极端子、耦接到所述第二供电电压节点的栅极端子，以及耦接以接收由所述控制电路生成的第二输出信号。
4.根据权利要求2所述的电路，其中所述第三晶体管包括耦接到所述第一晶体管的源极端子的栅极端子、耦接到所述第二供电电压节点的源极端子，以及耦接到所述第三供电电压节点的漏极端子。
5.根据权利要求2所述的电路，其中所述第四晶体管包括耦接到所述第二晶体管的源极端子的栅极端子、耦接到所述第一供电电压节点的漏极端子以及耦接到所述第三供电电压节点的源极端子。
6.根据权利要求1所述的电路，其中所述电路被配置为响应于功率管理电路使所述第一供电电压节点从断电状态转变到加电状态而在第三模式中操作，其中在所述第三模式中的操作期间，所述第三供电电压节点被配置为从所述第二供电电压转变为中间电压，并且响应于对将所述控制电路的控制信号置为有效，从所述中间电压转变为所述第一供电电压。
7.根据权利要求6所述的电路，其中所述电路被进一步配置为在第四模式中操作，其中响应于所述控制信号被置为无效，所述第三供电电压节点被配置为从所述第一供电电压转变为中间电压，并且随后响应于所述第一供电电压节点断电而从所述中间电压转变为所述第二供电电压。
8.根据权利要求1所述的电路，还包括功率管理电路，所述功率管理电路被配置为控制所述第一供电电压的功率状态，并且被进一步配置为向所述控制电路提供控制信号。
9.根据权利要求1所述的电路，还包括稳压器，所述稳压器被配置为基于接收到所述第二供电电压而生成所述第一供电电压。
10.一种用于操作电路的方法，包括：
使用稳压器生成第一电源域的第一供电电压，其中所述第一供电电压基于第二电源域的第二供电电压生成，并且其中所述第一供电电压大于所述第二供电电压，其中所述第一供电电压在第一供电电压节点上输送，并且所述第二供电电压在第二供电电压节点上输送；
在第一模式中操作功率控制器电路，其中在所述第一模式中操作包括控制电路使跨域功率电路的第一电路支路激活第三晶体管以将所述第二供电电压输送到第三供电电压节点，其中，所述第一电路支路具有耦接以从所述第一供电电压节点接收第一供电电压的第一晶体管，并且其中所述第一晶体管是二极管耦接的；以及
在第二模式中操作所述功率控制器电路，其中在所述第二模式中操作包括所述控制电路使所述跨域功率电路的第二电路支路激活第四晶体管以将所述第一供电电压输送到所述第三供电电压节点，其中，所述第二电路支路具有耦接以接收所述第一供电电压的第二晶体管，并且其中所述第二晶体管是二极管耦接的。
11.根据权利要求10所述的方法，还包括在第三模式中操作所述功率控制器电路，其中在所述第三模式中操作所述功率控制器电路包括：
使所述稳压器使用功率管理电路将所述第一供电电压节点加电到所述第一供电电压；
将从所述功率管理电路提供到所述控制电路的控制信号置为有效；
响应于所述控制信号被置为有效而停用所述第三晶体管，其中停用所述第三晶体管使得停止向所述第三供电电压节点提供所述第二供电电压；
响应于所述控制信号被置为有效而激活所述第四晶体管；以及
响应于激活所述第四晶体管而使所述第一供电电压被提供给所述第三供电电压节点。
12.根据权利要求11所述的方法，还包括在第四模式中操作所述功率控制器电路，其中在所述第四模式中操作所述功率控制器电路包括：
将所述控制信号置为无效；
响应于所述控制信号被置为无效而停用所述第四晶体管；
响应于将所述控制信号置为无效而激活所述第三晶体管；以及
响应于激活所述第三晶体管，使所述第二供电电压提供在所述第三供电电压节点上。
13.一种集成电路，包括：
第一电源域，所述第一电源域包括耦接以经由第一供电电压节点接收第一供电电压的电路，所述耦接以经由第一供电电压节点接收第一供电电压的电路包括第一晶体管，并且其中所述第一晶体管是二极管耦接的；
第二电源域，所述第二电源域包括耦接以经由第二供电电压节点接收第二供电电压的电路，所述耦接以经由第二供电电压节点接收第二供电电压的电路包括第二晶体管，其中所述第二晶体管是二极管耦接的晶体管；和
功率控制器电路，所述功率控制器电路包括第三供电电压节点，其中所述功率控制器电路包括控制电路，所述控制电路被配置为当在第一模式中操作时导致第三晶体管的激活以将所述第二供电电压输送到第三供电电压节点，其中所述控制电路被进一步配置为当在第二模式中操作时导致第四晶体管的激活以将所述第一供电电压输送到所述第三供电电压节点。
14.根据权利要求13所述的集成电路，还包括功率管理电路，其中所述功率管理电路被配置为向所述功率控制器电路的所述控制电路提供控制信号，并且被进一步配置为控制所述第一供电电压是否通电。
15.根据权利要求14所述的集成电路，其中响应于接收到处于置于有效状态的所述控制信号，所述控制电路被配置为：
使第一电路支路停用所述第三晶体管，其中所述第三晶体管实施在第二电路支路中；以及
使第三电路支路激活所述第四晶体管，其中所述第四晶体管实施在第四电路支路中。
16.根据权利要求15所述的集成电路，其中响应于接收到处于置于无效状态的所述控制信号，所述控制电路被配置为：
使所述第一电路支路激活所述第三晶体管；以及
使所述第三电路支路停用所述第四晶体管。
17.根据权利要求13所述的集成电路，还包括稳压器，所述稳压器被配置为基于接收到所述第二供电电压而生成所述第一供电电压，其中所述第一供电电压大于所述第二供电电压。
18.根据权利要求13所述的集成电路，其中所述功率控制器电路被进一步配置为响应于功率管理电路使所述第一供电电压节点被通电并且随后将所述控制电路的控制信号置为有效而在第三模式中操作，其中在所述第三模式中操作包括使存在于所述第三供电电压节点上的电压从所述第二供电电压增加到中间电压，并且随后使所述第三供电电压节点上的电压增加到所述第一供电电压。
19.根据权利要求13所述的集成电路，其中所述功率控制器电路被进一步配置为响应于功率管理电路将提供给所述控制电路的控制信号置为无效并且随后使所述第一供电电压节点断电而在第四模式中操作，其中在所述第四模式中操作包括响应于所述控制信号被置为无效而将存在于所述第三供电电压节点上的电压从所述第一供电电压减小到中间电压，并且随后将所述第三供电电压节点上的电压减小到所述第二供电电压。
CN202080053164.4A 2019-07-25 2020-07-10 跨域功率控制电路 Active CN114144742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/522,418 2019-07-25
US16/522,418 US11307644B2 (en) 2019-07-25 2019-07-25 Cross-domain power control circuit
PCT/US2020/041610 WO2021015968A1 (en) 2019-07-25 2020-07-10 Cross-domain power control circuit

Publications (2)

Publication Number Publication Date
CN114144742A CN114144742A (zh) 2022-03-04
CN114144742B true CN114144742B (zh) 2023-06-23

Family

ID=71895245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080053164.4A Active CN114144742B (zh) 2019-07-25 2020-07-10 跨域功率控制电路

Country Status (5)

Country Link
US (2) US11307644B2 (zh)
KR (1) KR20220031089A (zh)
CN (1) CN114144742B (zh)
DE (1) DE112020003572T5 (zh)
WO (1) WO2021015968A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791824B1 (en) * 2022-05-11 2023-10-17 Apple Inc. Voltage domain GPIO control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853225A (zh) * 2012-11-29 2014-06-11 飞思卡尔半导体公司 控制半导体电路中功率的系统及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512401B2 (en) 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
KR100466540B1 (ko) 2002-08-28 2005-01-15 한국전자통신연구원 입출력 포트 회로
US6831481B1 (en) * 2003-03-14 2004-12-14 Xilinx, Inc. Power-up and enable control circuits for interconnection arrays in programmable logic devices
US7511550B2 (en) * 2006-09-26 2009-03-31 Agere Systems Inc. Method and apparatus for improving reliability of an integrated circuit having multiple power domains
US20090259864A1 (en) 2008-04-10 2009-10-15 Nvidia Corporation System and method for input/output control during power down mode
US20090315399A1 (en) * 2008-06-20 2009-12-24 Fujitsu Microelectronics Limited Semiconductor device
US8823209B2 (en) * 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
US20110095737A1 (en) * 2009-10-27 2011-04-28 Himax Technologies Limited Voltage regulator, and integrated circuit using the same
US8456217B2 (en) 2011-08-02 2013-06-04 Analog Devices, Inc. Apparatus for interfacing circuit domains
US8762753B2 (en) * 2012-06-17 2014-06-24 Freescale Semiconductor, Inc. Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10141045B2 (en) * 2016-12-15 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual rail device with power detector for controlling power to first and second power domains
WO2019066929A1 (en) * 2017-09-29 2019-04-04 Intel Corporation CONVERTING MULTIPLE OUTPUT VOLTAGES
US10234883B1 (en) 2017-12-18 2019-03-19 Apple Inc. Dual loop adaptive LDO voltage regulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853225A (zh) * 2012-11-29 2014-06-11 飞思卡尔半导体公司 控制半导体电路中功率的系统及方法

Also Published As

Publication number Publication date
KR20220031089A (ko) 2022-03-11
US20220317762A1 (en) 2022-10-06
US20210026438A1 (en) 2021-01-28
US11675416B2 (en) 2023-06-13
CN114144742A (zh) 2022-03-04
DE112020003572T5 (de) 2022-05-05
US11307644B2 (en) 2022-04-19
WO2021015968A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US10536139B2 (en) Charge-saving power-gate apparatus and method
US9836071B2 (en) Apparatus for multiple-input power architecture for electronic circuitry and associated methods
USRE47832E1 (en) Clock generation circuit with fast-startup standby mode
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
US7768331B1 (en) State-retentive master-slave flip flop to reduce standby leakage current
US20110197084A1 (en) Power saving system and method employed in computer
US9871506B2 (en) Switchable decoupling capacitors
EP3652611B1 (en) Digital power multiplexor
CN114144742B (zh) 跨域功率控制电路
US11374568B2 (en) Semiconductor apparatus including power gating circuits
TWI533113B (zh) 用於電子系統之接續供電之競爭防止
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
TW201716903A (zh) 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置
US20100244911A1 (en) Supply circuitry for sleep mode
US9779788B1 (en) Sub-threshold enabled flash memory system
US20140184318A1 (en) Power supply circuitry
US10860045B1 (en) High voltage compatible push-pull buffer circuit
EP2795423A1 (en) Apparatus and method for managing power in a computing system
JP2009105699A (ja) 半導体集積回路、および、その起動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant