TWI515527B - 提供穩壓電源的積體電路、具有穩壓電源的電腦系統與電壓調節器 - Google Patents

提供穩壓電源的積體電路、具有穩壓電源的電腦系統與電壓調節器 Download PDF

Info

Publication number
TWI515527B
TWI515527B TW102120109A TW102120109A TWI515527B TW I515527 B TWI515527 B TW I515527B TW 102120109 A TW102120109 A TW 102120109A TW 102120109 A TW102120109 A TW 102120109A TW I515527 B TWI515527 B TW I515527B
Authority
TW
Taiwan
Prior art keywords
svr
integrated circuit
switching
signal
phase
Prior art date
Application number
TW102120109A
Other languages
English (en)
Other versions
TW201405272A (zh
Inventor
葛利格里 席吉科夫
麥可 札里克森
艾法姆 羅坦
葉爾 費耐赫
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201405272A publication Critical patent/TW201405272A/zh
Application granted granted Critical
Publication of TWI515527B publication Critical patent/TWI515527B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Description

提供穩壓電源的積體電路、具有穩壓電源的電腦系統與電壓調節器
本發明係有關於有效整合的切換式電壓調節器。
發明背景
晶載系統(SoC)對閒置電力與電池壽命相當敏感。該類SoC具有可在多個電力領域操作以及具有一大範圍電力操作的積體電路。電壓調節器可將電力供應提供至該等多個電力領域。然而，典型的電壓調節器在一整合晶片中缺乏效率來提供大範圍電力操作的電力供應以及多個電力領域。
依據本發明之一實施例，係特地提出一種積體電路，其包含有：一切換式電壓調節器(SVR)，其具有一或更多的橋式驅動器，來將穩壓電源提供至多個電力領域；以及一電力控制單元(PCU)，其操作來根據該等多個電力領域 的狀態以調整該SVR之切換頻率，其中該SVR之切換頻率調整時，該等一或更多橋式驅動器之驅動強度或作用相位計數亦由該SVR之一邏輯單元來調整。
100‧‧‧處理器
101‧‧‧處理單元
101a‧‧‧感測器
102‧‧‧SVR
103‧‧‧電力控制單元
104‧‧‧架構介面
105‧‧‧記憶體單元
200‧‧‧波形
201、202、203‧‧‧曲線
300‧‧‧詢查表
400‧‧‧高準位架構
4011-N‧‧‧信號產生模組
402‧‧‧時鐘產生模組
403‧‧‧數位相位產生器
404‧‧‧相位斜率整形器
405‧‧‧切換矩陣陣列
500‧‧‧電路
501‧‧‧數位類比轉換器
502‧‧‧運算放大器
600‧‧‧相位斜率整形器階段
700‧‧‧控制信號選擇器
1600‧‧‧計算裝置
1610‧‧‧第一處理器
1620‧‧‧聲響子系統
1630‧‧‧顯示器子系統
1632‧‧‧顯示器介面
1640‧‧‧I/O控制器
1650‧‧‧電力管理
1660‧‧‧記憶體子系統
1670‧‧‧連接
1672‧‧‧蜂巢式連接
1674‧‧‧無線連接
1680‧‧‧周邊連接
1682‧‧‧至
1684‧‧‧來自
1690‧‧‧第二處理器
Core 1-Core N‧‧‧核心1-核心N
N、x‧‧‧整數
MP1、MN1、MN2‧‧‧複製偏壓電晶體
V1‧‧‧類比型式
本揭示內容之實施例將從下文給定之詳細說明以及從本揭示內容之各種不同實施例的附圖以獲得更完整的了解，然而，其不應視為將該揭示內容限制於該等特定實施例，而是僅為了說明與理解目的。
圖1是一根據本揭示內容之一實施例，具有一整合切換式電壓調節器(SVR)之處理器。
圖2是一根據本揭示內容之一實施例，用以識別有關SVR耗損之該SVR的切換頻率之示範波形。
圖3是一根據本揭示內容之一實施例，具有針對各種不同P-狀態與C-狀態之該SVR的切換頻率設定之詢查表。
圖4是一根據本揭示內容之一實施例，該SVR計時方案之高準位架構。
圖5是一根據本揭示內容之一實施例，用於將偏壓提供至該SVR之一相位斜率整形器的電路。
圖6是一根據本揭示內容之一實施例，該SVR之相位斜率整形器。
圖7是一根據本揭示內容之一實施例，用於針對各種不同切換頻率來控制該SVR之一切換矩陣的控制信號選擇器。
圖8是一根據本揭示內容之一實施例，包含具有該SVR之一處理器的一智慧型裝置之系統準位圖。
較佳實施例之詳細說明
典型的電壓調節器可藉由調整其橋式驅動器強度及/或藉由調整該等電壓調節器之該橋式驅動器驅動的若干作用相位來將其效率最佳化。然而，因為該電壓調節器之切換頻率維持靜態，亦即，針對從該電壓調節器提供調節的供應之全部電力領域皆假設固定的切換頻率，故該類電壓調節器之最佳化會無效。
本文之術語“電力領域”一般參照為一積體電路(IC)晶片中接收一特定的電力供應之邏輯區。該IC晶片中之不同邏輯區可以不同的電力供應來操作。該類邏輯區參照為電力領域。例如，該IC晶片之輸入-輸出(I/O)可在不同於該IC晶片之操作核心的一電力供應中操作，其中該I/O與該處理核心形成兩種不同的電力領域。
本文所述之電壓調節器為一整合的切換式電壓調節器(SVR)，其可藉由調整該SVR之有效橋式驅動器強度與該切換頻率來針對各種不同的電力領域作最佳化操作。本文之術語“SVR”參照為將該IC內側之電壓調節器放置在與該IC相同的晶粒上。本文所述之實施例亦可用於放置在與該處理器晶粒相同的封裝體之電壓調節器中。
於一實施例中，與該電力領域或該IC晶片相關聯之P-狀態及/或C-狀態受修改時，該SVR之橋式驅動器強度 與該切換頻率可受調整。藉由動態調整該橋式驅動器強度與該切換頻率兩者，該SVR之更大效率可被實質化。於一實施例中，該晶片之構件可存取該詢查表以經由軟體及/或硬體來調整切換頻率。於一實施例中，該橋式驅動器強度與該切換頻率兩者可針對該晶片之每一電力領域來調整。
本文所述之實施例中，橋式驅動器為執行該SVR之切換的整合式MOSFET。於一實施例中，該橋式驅動器接收一調變輸入信號，例如，一脈寬調變(PWM)信號，並驅動一橋接器來針對一負載(例如，一處理器核心、或電力領域)產生一穩壓電源。於一實施例中，該橋接器之輸出驅動一電感器，其具有耦接至該橋接器之一第一端以及耦接至一負載電容器之一第二端。耦接至該負載電容器之該電感器的另一端可將該調節的供應提供至該電力領域。於一實施例中，該橋式驅動器包含多個類似的示意與布局方塊。本文之術語“方塊”一般參照為可獨立開啟或關閉以改變該橋式驅動器之驅動強度的PMOS或NMOS裝置。於一實施例中，該橋式驅動器之驅動強度可由賦能的方塊數量來調整。於一實施例中，該橋式驅動器之所有該等方塊為賦能時，該驅動器可位於其最大驅動強度。於一實施例中，一橋式驅動器之停用可藉由不將該切換信號供應至該等停用方塊來執行。
本文之術語“效率”一般參照為操作具有一切換頻率及/或橋式驅動器強度之SVR，使得該SVR可展現最小或實質接近最小的電壓調節器電力耗損。該SVR之術語 “增加的效率”，亦即，操作具有最小或實質接近最小的電壓調節器電力耗損之SVR，可互換地參照表示“最佳化該SVR”。本文中該術語“實質”、“接近”、“近似”參照為一目標值之+/- 20%中。
該術語“C-狀態”一般參照為如由2011年十一月23日發布、修訂版5.0、先進組態與電力介面(ACPI)說明書所定義，該晶片或處理器的一電力管理狀態。例如，一微處理器(CPU)電力狀態C0-C3定義如下：C0為該操作狀態；C1(通常為著名的停止)為該CPU不執行指令，但可返回必須為瞬時的一執行狀態之狀態；增強C1狀態(C1E或增強的停止狀態)為較低電力耗損之一CPU狀態；C2(通常為著名的秒鐘)為該CPU保持所有軟體可見的狀態，但可花較長時間喚醒之一狀態；以及C3(通常為著名的睡眠)為該處理器不需保持其快取同調，但維持另一狀態之一狀態。某些CPU可具有該C3狀態上於花費多少時間來喚醒該處理器上有所不同的變化(深度睡眠、更深度睡眠、等等)。上述C-狀態清單並非全面的。如本文實施例中所述，亦可整合其他電力管理狀態來將SVR最佳化。
該術語“P-狀態”一般參照為如由2011年十一月23日發布、修訂版5.0、先進組態與電力介面(ACPI)說明書所定義，該晶片或處理器的電壓與頻率管理狀態。例如，一處理器可具有P0-Px狀態，其中“x”為一整數。
本文之實施例使用如ACPI所定義之P-狀態與C-狀態的情形下，某些實施例中，亦可使用與其他說明書相 關聯之其他電力管理狀態來調整切換頻率及/或橋式驅動器強度以最佳化該SVR。
下列說明中，其說明若干細節來提供對本揭示內容之實施例更徹底的了解。然而，很明顯地對業界熟於此技者而言，該揭示內容之實施例在無該等特定細節的情況下仍可加以實作。其他實例中，著名的結構與裝置以方塊圖型式來顯示、而非詳細顯示，以避免混淆該揭示內容之實施例。
應注意該等實施例之對應圖式中，信號以線段來代表。某些線段較粗以指出更多組成的信號路徑、及/或在一或更多末端具有箭頭以指出主要的資訊流方向。該類指示並不意欲為限制。而是，該等線段連接一或更多示範實施例來使用以促進對一電路或一邏輯單元更易了解。如設計需求或偏好所指定之任何代表信號，可實際包含可於每一方向運行並可以任何適當的信號類型方案來執行之一或更多信號。
該整個說明書中，以及該等申請專利範圍中，該術語“連接”表示互連、不具有任何中介裝置之物品間的一直接電氣連接。該術語“耦接”表示互連之物品間的一直接電氣連接、或者透過一或更多被動或主動中介裝置的一間接連接。該術語“電路”表示安排來彼此合作以提供一所需功能之一或更多被動及/或主動構件。該術語“信號”表示至少一電流信號、電壓信號或資料/時鐘信號。“一”、“一個”、與“該”之意義包括多個參考。“中”之意義包括“中”與 “上”。
如本文所使用，除非其他地方另外指定，否則使用順序性形容詞“第一”、“第二”、與“第三”、等等來敘述一共同物件，僅指出參照為相同物件之不同實例，且並不意欲暗指所述之該等物件必須於時間上、空間上、排列上、或其他任何方式上位在一給定之序列中。
為了本文說明之實施例，該等電晶體為金氧半導體(MOS)電晶體，其包括汲極、源極、閘極、以及成批端子。本文中源極與汲極端子可為相同端子並可互相交換使用。業界熟於此技者可體認在不違背該揭示內容之範疇的情況下，亦可使用其他電晶體，例如，雙極性接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET、等等。本文中該術語“MN”指出一n型電晶體(例如，NMOS、NPN BJT、等等)而該術語“MP”指出一p型電晶體(例如，PMOS、PNP BJT、等等)。
圖1是一根據本揭示內容之一實施例，具有一SVR之處理器100。於一實施例中，該處理器100包含處理單元101、SVR 102、一電力控制單元(PCU)103、架構介面104、以及一記憶體單元105。於一實施例中，該處理器100包含一圖形單元(未顯示)。
於一實施例中，該處理單元101包含一或更多處理核心-核心1-N，其中“N”為一整數。於一實施例中，每一處理核心包含用以執行機器可執行指令之邏輯單元。例如，該處理核心包含一架構邏輯單元(ALU)、暫存器檔案 (RF)、等等。於一實施例中，每一處理核心形成一電力領域。
於一實施例中，該記憶體單元105包含耦接至該等處理核心之一或更多快取記憶體。於一實施例中，該記憶體單元105包括用以儲存與該處理器100相關聯之各種不同P-狀態與C-狀態的切換頻率之一詢查表。於一實施例中，該詢查表之內容可藉由識別各種不同P-狀態與C-狀態的切換頻率來形成，其造成最小SVR電力耗損，亦即，具有最佳SVR。
於一實施例中，該處理單元101包含耦接至該等處理核心或內嵌於該等處理核心之感測器101a。於一實施例中，該等感測器101a包括溫度感測器、頻率感測器、電力感測器、等等。
於一實施例中，該PCU 103耦接至該處理單元101與該SVR 102並且控制該處理器100之電力管理。例如，該PCU 103可監控該等感測器101a以決定該處理單元101之目前操作頻率、溫度、及/或電力消耗，並藉由指示該處理器100來調整其操作頻率與電力供應準位來最佳化該處理器100之電力消耗。
於一實施例中，該PCU 103可經由該架構介面104來決定該處理器100之架構狀態(例如，P-狀態及/或C-狀態)。該類實施例中，該PCU 103根據該處理器100之目前架構狀態來指示該SVR 102調整其切換頻率及/或橋式驅動器強度。例如，該處理器100可從C0電力狀態變遷至C1 電力狀態。該類實施例中，該PCU 103可從該記憶體單元105或該PCU 103內部之一記憶體來存取該詢查表(未顯示)並決定用於操作該SVR 102之一切換頻率。該SVR 102之後選擇如該PCU 103通知的適當切換頻率。此實施例中，該橋式驅動器強度亦調整來降低(例如，最小化或最佳化)SVR電力耗損。
於一實施例中，該SVR 102包含一電壓調節器(VR)控制器、一橋式驅動器、一橋接器、一電感器、以及電容器。於一實施例中，該VR控制器包含一或更多信號產生器。於一實施例中，該等信號產生器為產生具有一可調整的工作週期之一或更多信號的脈寬調變(PWM)產生器。針對該處理器100之電力領域，該等信號之後用來產生穩壓電源。其他實施例中，可使用具有不同信號產生器之其他控制器。例如，一PFM(脈頻調變)控制器、一磁滯控制器、或一電流模式控制器可連結或替代該PWM信號產生器式控制器使用。
於一實施例中，該VR控制器包含一或更多橋接控制器。於一實施例中，該一或更多橋接控制器產生控制信號來驅動該橋式驅動器之各種不同的構件/裝置。控制信號包括，例如，指出何時開啟或關閉該等橋式驅動器之信號。於一實施例中，該電感器之一端耦接至該橋式驅動器之輸出而該電感器之另一端耦接至將該穩壓電源提供至該電力領域之電容器。
於一實施例中，該VR控制器包含調整該PWM 產生器之一切換矩陣產生的信號之工作週期的一相位控制器。本文中該術語“工作週期”參照為一週期性信號之高相位比照低相位的比例。例如，一50%工作週期信號具有高相位對低相位之一1：1比例。一25%工作週期信號具有比其低相位(時間領域上)大四倍之一高相位。
該切換矩陣(稍後參照圖4與圖7說明)以來自該相位控制器之信號控制的切換電晶體之橫列與直行來組織。於一實施例中，該相位控制器可操作來從一延遲線選擇週期性延遲信號，以控制該等信號產生器之相位來調整耦接至該切換矩陣之一比較器所產生及/或用於開啟或關閉該等信號產生器之相位的信號之工作週期。
於一實施例中，該等週期性延遲信號由一數位相位產生器產生。於一實施例中，該等週期性延遲信號之斜率可根據該等延遲信號之頻率來成形。藉由調整該等週期性延遲信號之斜率，該SVR之耗損亦可被調整。
於一實施例中，耦接至該PWM產生器之該一或更多橋式驅動器，可操作來從對應的橋式控制器接收控制信號以產生用於驅動該橋接器(未顯示)之信號。於一實施例中，該橋接器包含一或更多橋接器，其輸出驅動該電感器以產生該處理單元101之一穩壓電源。該SVR 102之某些構件亦可參照圖4至圖7來說明。
圖2是一根據本揭示內容之一實施例，用以識別有關SVR耗損之該SVR的切換頻率之示範波形200。該x軸為切換頻率而該y軸為對應的電力耗損。此範例中，該等 三曲線指出不同類型的SVR耗損。該波形200並非為直接負載相依。其顯示切換頻率相依耗損。200中三曲線為該SVR組態之一函數，其依次為該負載之一函數。於一實施例中，識別該SVR 102之切換頻率為一反覆程序。例如，可假設合理的切換頻率(例如，使該SVR功能性操作之一切換頻率)，而該SVR切換頻率之後可最佳化為最小SVR耗損。於一實施例中，針對一切換頻率，一單一疊代足以降低(例如，最小化或最佳化)SVR耗損。其他實施例中，可執行多個疊代來決定可形成最小SVR耗損之切換頻率。
此範例中，曲線201指出該SVR 102之輸出的漣波耗損。切換頻率增加時，該漣波耗損降低。然而，較高的切換頻率會形成較高的電力散逸。曲線202指出CVF耗損，其中“CVF”代表電容乘上電壓乘上頻率。“CVF”為MOS式電路之動態電流。此範例中，該CVF耗損隨著增加的切換頻率而增加。曲線203指出全部SVR耗損。
於一實施例中，接近該曲線203之最小點的一切換頻率可在該PCU 103存取之詢查表中選擇與記錄。於一實施例中，可決定針對不同的P-狀態與C-狀態SVR負載情況，形成接近最小SVR耗損之切換頻率並記錄/規畫在該詢查表中。該負載情況參照為該SVR 102驅動之負載。例如，根據不同的P-狀態與C-狀態之電容器/電感器/相位組態，不同的電力領域可供應不同的負載情況以及不同的SVR結構。
於一實施例中，針對使用一類似波形圖之各種 不同的P-狀態與C-狀態SVR負載情況，一類似程序可用來決定最佳化橋式驅動器強度。於一實施例中，針對各種不同的P-狀態與C-狀態SVR負載情況，該最佳化橋式驅動器強度可記錄/規畫在該詢查表中。
圖3是一根據本揭示內容之一實施例，具有針對各種不同P-狀態與C-狀態之該SVR 102的切換頻率設定之詢查表300。該示範實施例中，三種P-狀態(P0-P2)與三種C-狀態(C0-C2)及其對應的切換頻率為列表。其他實施例中，其他電力管理狀態及/或較少或較多電力管理狀態及其對應的切換頻率可儲存/規畫在該詢查表中。於一實施例中，該詢查表300可儲存於該記憶體單元105中。其他實施例中，該詢查表300可儲存於該PCU 103中。
圖4是一根據本揭示內容之一實施例，用於調整該切換頻率之SVR計時方案的高準位架構400。於一實施例中，該SVR 102包含一或更多信號產生模組4011-N，其中“N”為一整數，以及一時鐘產生模組402。
於一實施例中，該一或更多信號產生模組4011-N之每一個包含數位相位產生器403、相位斜率整形器404、以及一切換矩陣陣列405。於一實施例中，每一電力領域與包含其本身PWM、橋式驅動器、電感器、與輸出電容器之其本身SVR相關聯。其他實施例中，多個電力領域可具有包含其本身PWM、橋式驅動器、電感器、與輸出電容器之一單一SVR。於一實施例中，該處理器具有多個處理核心而每一處理核心具有其本身的電力領域。
於一實施例中，針對每一電力領域之每一相位具有其本身的比較器。於一實施例中，於該切換頻率時該比較器可比較該比較器輸出與一三角波形以產生一PWM信號。於一實施例中，該時鐘產生方塊402可於所有SVR電力領域之間集中與共享。
於一實施例中，該數位相位產生器403可產生具有該SVR之頻率的數位相位。於一實施例中，該等數位相位由該斜率整形器404成形後可組成該三角波(用於該比較器之輸入)。於一實施例中，該斜率整形器404決定驅動該切換矩陣405之信號的斜率。於一實施例中，該斜率可調整使得其實質等於該等數位相位間的距離。於一實施例中，該切換矩陣陣列405可藉由內插其輸入相位來產生一三角波。
為了不混淆本揭示內容之實施例，現說明信號產生模組4011(亦參照為401)。該相同說明可應用於其他的信號產生模組4012-N。於一實施例中，該數位相位產生器403可操作來從該時鐘產生模組402接收一週期性信號並將該信號分開以產生多個相位以用於控制該切換矩陣陣列405。
於一實施例中，該數位相位產生器403包含一或更多信號分壓器。於一實施例中，該數位相位產生器403包含一除以16電路來將Fvco(頻率輸出時鐘)除以16以便從一Fvco週期產生16個數位相位。於一實施例中，該數位相位產生器403包含一除以32電路來將Fvco信號除以32以便 從一Fvco週期產生32個數位相位。其他實施例中，除以8、除以16、除以32除法器之一組合可包括在該數位相位產生器403中以產生多個相位來根據P-狀態或C-狀態的變化來改變該SVR 102之切換頻率。於一實施例中，較少或較多的除法電路可用來提供較佳的切換頻率調整之粒度較少或額外的數位相位選擇。
於一實施例中，來自該時鐘產生模組402之週期性信號為一電壓控制振盪器(VCO)或一數位控制振盪器(DCO)、或一LC振盪器之一輸出。任何時鐘產生電路皆可用於該時鐘產生模組402中。例如，一鎖相迴路(PLL)可用來作為操作來接收一參考時鐘(REF clk)之該時鐘產生模組402，並產生相位與該REF clk對準的一高頻輸出時鐘Fvco。於一實施例中，該PLL為一自偏PLL(SBPLL)。
於一實施例中，該SVR時鐘產生器402係根據產生一高頻SSC(展頻時鐘)時鐘信號Fvco之一PLL。於一實施例中，Fvco之後被該數位相位產生器403分為較低的頻率信號與之後不同的相位數量。於一實施例中，該數位相位產生器403可作為一環式計數器(未顯示)來予以執行。於一實施例中，該環式計數器輸出可由該相位斜率整形器404來成形並作為建立該三角波之該切換矩陣陣列405的控制信號，亦即，SVR時鐘相位。於一實施例中，該等控制信號之頻率實質等於該SVR時鐘Fvco之頻率。於一實施例中，該數位相位產生器403可組配至一或更多分配模式以便從該相同PLL頻率產生不同的SVR頻率。
於一實施例中，不同的電力領域可以不同的切換頻率來最佳化以降低該SVR 102之全部耗損。於一實施例中，該等時鐘信號相位可由該數位相位產生器403產生、由該相位斜率整形器404成形、並經由一相位選擇器提供至該切換矩陣陣列405。
於一實施例中，該相位斜率整形器404從該SBPLL(時鐘產生單元402)接收偏壓信號，其用來根據該Fvco信號之頻率來調整來自該數位相位產生器403之信號的斜率。例如，該Fvco之頻率增加時，來自該相位斜率整形器之輸出信號的斜率變得更快(亦即，斜率增加)。該Fvco之頻率減少時，來自該相位斜率整形器之輸出信號的斜率變得更慢(亦即，斜率減少)。於一實施例中，該等偏壓信號實質上與用來操作該PLL之一電壓控制振盪器(VCO)的偏壓信號相同(電壓及/或電流準位)。於一實施例中，該PLL為一SBPLL。其他實施例中，亦可使用其他PLL架構。例如，LC振盪器式PLL、數位PLL、等等。
於一實施例中，該相位斜率整形器404之斜率整形器階段電路可將一數位輸入斜率轉換為等於幾乎等於TFvco/2之T_斜率的一成形輸出斜率，其中T_斜率為時間領域(例如，20微微秒)之斜率，而TFvco為一Fvco信號之週期。於一實施例中，該輸出斜率由該斜率整形器階段電路與輸出負載來決定。於一實施例中，該斜率整形器階段電流藉由修正n型與p型電流源來決定。於一實施例中，該n型與p型電流源之修正可用來補償該斜率整形器階段電流 對比程序角落。
於一實施例中，該切換矩陣陣列405可根據該數位相位產生器403產生之時鐘相位的最大數量來設計。於一實施例中，該切換矩陣陣列405包含具有該相位斜率整形器404之輸出控制的閘極之電晶體，其中該等電晶體耦接至高與低電壓導軌，個別為VH與VL，以產生一中間電壓準位信號來(經由一比較器與一參考信號比較後)驅動一橋式驅動器。
於一實施例中，一三角波可由該切換矩陣陣列405產生。該三角波之後經由該比較器與一參考信號比較以產生一PWM信號來驅動該橋式驅動器。於一實施例中，該切換矩陣陣列405之電晶體耦接至輸入導軌，VH(高準位)與VL(低準位)。於一實施例中，該三角波之振幅對應VH與VL間之一差異。於一實施例中，來自該相位斜率整形器404之一控制信號雙態觸變為高準位時，該切換矩陣陣列405中耦接至VH之一電晶體為閉合，而該切換矩陣陣列405中耦接至VL之一電晶體為開通。該類實施例中，此操作可導致一電壓步階朝向VH。於一實施例中，為了將該電壓步階使平滑至一線性電壓波形，該等切換矩陣控制信號由該相位斜率整形器404來成形。
此操作可使該等切換器以一線性方式來開啟與關閉。為了改善(例如，最大化)該線性，該控制信號斜率計時成形為等於兩個相鄰控制信號間之時間距離。於一實施例中，此時間區間等於該Fvco週期時間的一半，該Fvco 週期時間亦等於該Fvco頻率分之一除以該數位相位產生器分配比例之2X。於一實施例中，為支援SVR頻率之一廣大範圍，該相位斜率整形器404之輸出可藉由使用與該PLL相同偏壓信號來追蹤該PLL頻率Fvco。一該類實施例繪示於圖5與圖6。
再次參照圖4，於一實施例中，該相位斜率整形器404產生之控制信號可使該切換矩陣陣列405之切換器以一線性方式開啟與關閉。於一實施例中，為了改善(例如，最大化)該線性，該控制信號斜率計時成形為實質等於兩個相鄰控制信號間之時間距離。於一實施例中，此時間區間等於該Fvco週期時間的一半。
圖5是一根據本揭示內容之一實施例，用於將偏壓提供至該SVR 4011/102之相位斜率整形器404的電路500。於一實施例中，由於類比信號中之雜訊考量，將偏壓準位提供至該SBPLL(自偏鎖相迴路)之振盪器的類比偏壓不直接安排路由至該電路500。於一實施例中，來自該時鐘產生模組402之類比偏壓可經由一類比數位(A2D)轉換器(未顯示)轉換為數位型式，而之後以數位型式安排路由至該相位斜率整形器404之電路500。
於一實施例中，如圖5所示，該電路500包含一數位類比(D2A)轉換器、一運算放大器(OPAMP)502、以及耦接一起之複製偏壓電晶體MP1、MN1、與MN2。於一實施例中，該D2A 501將從時鐘產生模組402安排路由之偏壓的數位型式轉換為類比型式V1。該類比電壓V1之後經由 該OPAMP 502複製以產生p偏壓與n偏壓之偏壓。於一實施例中，該p偏壓與n偏壓之偏壓由該相位斜率整形器404使用來調整有關其頻率之控制信號的斜率，該等控制信號用於控制該切換矩陣陣列405中之切換器的開啟/關閉。
圖6是一根據本揭示內容之一實施例，該SVR4011/102之相位斜率整形器404的相位斜率整形器階段600。於一實施例中，該相位斜率整形器404包含多個耦接一起之相位斜率整形器階段以調整該數位相位產生器403產生之相位信號的斜率。
於一實施例中，該相位斜率整形器階段600將(信號In與In_b之)一數位輸入斜率轉換為實質等於Tvco/2之T_斜率的(信號O_b與O之)一成形輸出斜率。於一實施例中，該等多個相位斜率整形器階段耦接一起使得一階段之In與In_b耦接至該下一階段之O與O_b。於一實施例中，(信號O與O_b之)該輸出斜率由該階段電流與輸出負載決定。於一實施例中，該階段電流由可修正MN1與MP1電流源來決定。本文中該術語“可修正”參照為藉由從MN1與MP1電流源加入或扣除以調整裝置大小(寬度與長度W/L)的能力。裝置可藉由將其開啟來加入而裝置可藉由將其關閉來扣除。
於一實施例中，可施加修正來補償有關程序、溫度、與電壓(PVT)中之變化的階段電流。於一實施例中，該階段電流之補償可由數位信號VCOcs_b[2：0]與VCOcs[2：0]來執行。
於一實施例中，該等相同的數位信號VCOcs_b[2：0]與VCOcs[2：0]耦接至該相位斜率整形器404之所有該等多個斜率整形器階段，以設定每一斜率整形器階段之階段電流。於一實施例中，藉由追蹤該時鐘產生模組402之VCO偏壓，該SVR切換頻率之變化可對應該時鐘產生模組402之VCO頻率中的變化。
圖7是一根據本揭示內容之一實施例，用於針對各種不同切換頻率來控制該SVR 102之切換矩陣陣列405的控制信號選擇器700。於一實施例中，該相位斜率整形器404可經由圖7功能性繪示之一相位選擇器來驅動該切換矩陣陣列405。
於一實施例中，該相位選擇器包含一多工器，其依靠一選擇的頻分模式(例如，8x、16x、32x、等等)將該相位斜率整形器404之斜率整形器階段間的連接設定至該切換矩陣陣列405。圖7繪示三種頻分模式的案例-案例A、案例B、與案例C。
案例A代表針對該數位相位產生器403選擇除以32的選項時之一切換頻率方案。此實施例中，該相位選擇器從該相位斜率整形器404來選擇相位使得該切換矩陣陣列405之該等32個切換矩陣元件從對應的斜率整形器階段接收直接輸出。案例B代表針對該數位相位產生器403選擇除以16的選項時之一切換頻率方案。此實施例中，該相位選擇器從該相位斜率整形器404來選擇相位使得該切換矩陣陣列405之該等32個切換矩陣元件的每兩個切換矩陣元 件從對應的斜率整形器階段接收相位信號。案例C代表針對該數位相位產生器403選擇除以8的選項時之一切換頻率方案。此實施例中，該相位選擇器從該相位斜率整形器404來選擇相位使得該切換矩陣陣列405之該等32個切換矩陣元件的每四個切換矩陣元件從對應的斜率整形器階段接收相位信號。於一實施例中，該多工器由一解碼器來控制。於一實施例中，於某些模式(例如，8x、16x、32x、等等)中不需要的斜率整形器階段可停用以節省電力。
圖8是一根據本揭示內容之一實施例，包含具有該SVR 102之一處理器的一智慧型裝置之系統準位圖。圖8亦繪示一可使用平面介面連接器之一行動裝置的一實施例之方塊圖。於一實施例中，該計算裝置1600代表一行動計算裝置，諸如一計算平板電腦、一行動電話或智慧型手機、一啟用無線的電子閱讀器、或其他無線行動裝置。應了解某些該等構件為一般顯示，而非該類裝置之所有構件皆顯示於裝置1600中。
於一實施例中，根據本文說明之實施例，該計算裝置1600包括具有該SVR 102之一第一處理器1610以及具有該SVR 102之一第二處理器1690。本揭示內容之各種不同實施例亦可包含1670中之一網路介面，諸如一無線介面使得一系統實施例可被併入一無線裝置中，例如，行動電話或個人數位助理。
於一實施例中，該處理器1610可包括一或更多實體裝置，諸如微處理器、應用處理器、微控制器、可規 畫邏輯裝置、或其他處理裝置。處理器1610執行之處理操作包括執行應用程式及/或裝置功能可執行之一操作平台或操作系統。該等處理操作包括有關與一使用者或與其他裝置之I/O(輸入/輸出)的操作、有關電力管理的操作、及/或有關將該計算裝置1600連接至另一裝置的操作。該等處理操作亦可包括有關聲響I/O及/或顯示I/O的操作。
於一實施例中，該計算裝置1600包括聲響子系統1620，其代表與將聲響功能提供至該計算裝置相關聯之硬體(例如，聲響硬體與聲響電路)與軟體(例如，驅動程式、編解碼器)構件。聲響功能可包括揚聲器及/或耳機輸出、以及麥克風輸入。該類功能之裝置可併入裝置1600、或連接至該計算裝置1600。於一實施例中，一使用者可藉由提供處理器1610接收與處理之聲響命令來與計算裝置1600互動。
顯示器子系統1630代表提供一使用者一視覺及/或觸覺顯示器來與該計算裝置互動之硬體(例如，顯示器裝置)與軟體(例如，驅動程式)構件。顯示器子系統1630包括顯示器介面1632，其包括用來將一顯示器提供至一使用者之特別螢幕或硬體裝置。於一實施例中，顯示器介面1632包括與處理器1610分開之邏輯以執行有關該顯示器之至少某些處理。於一實施例中，顯示器子系統1630包括將輸出與輸入兩者提供至一使用者之一觸控螢幕(或觸控平板)裝置。
I/O控制器1640代表有關與一使用者互動之硬體 裝置與軟體構件。I/O控制器1640可操作來管理聲響子系統1620及/或顯示器子系統1630之一部分的硬體。此外，I/O控制器1640繪示透過一使用者可與該系統互動以連接至裝置1600之額外裝置的一連接點。例如，可附加至該計算裝置1600之裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示器裝置、鍵盤或小鍵盤裝置、或與諸如讀卡機或其他裝置之特定應用使用的其他I/O裝置。
如上所述，I/O控制器1640可與聲響子系統1620及/或顯示器子系統1630互動。例如，透過一麥克風或其他聲響裝置的輸入可提供該計算裝置1600之一或更多應用程式或功能輸入或命令。再者，替代顯示器輸出或除了顯示器輸出外，亦可提供聲響輸出。另一範例中，若顯示器子系統包括一觸控螢幕，則該顯示器裝置亦可作為可至少部分由I/O控制器1640管理之一輸入裝置。該計算裝置1600上亦可有額外按鈕或開關以提供由I/O控制器1640管理之I/O功能。
於一實施例中，該I/O控制器1640可管理諸如加速計、鏡頭、光感測器或其他的環境感測器之裝置、或可包括於該計算裝置1600中之其他硬體。該輸入可為直接使用者互動的一部分、以及將環境輸入提供至該系統以影響其操作(諸如過濾雜訊、針對亮度檢測來調整顯示器、鏡頭施加一閃光燈、或其他特徵)。
於一實施例中，該計算裝置1600包括管理電池電力使用、該電池之充電、以及有關省電操作之特徵的電 力管理1650。記憶體子系統1660包括用於儲存裝置1600中之資訊的記憶體裝置。記憶體可包括非依電性(若至該記憶體裝置之電力中斷狀態不會改變)及/或依電性(若至該記憶體裝置之電力中斷狀態不確定)記憶體裝置。記憶體1660可儲存應用資料、使用者資料、音樂、照片、文件、或其他資料、以及有關該計算系統1600之應用與功能的執行之系統資料(不論長期或暫時)。
實施例之元件亦提供來作為用於儲存電腦可執行指令(例如，用以執行本文說明之任何其他程序的指令)之一機器可讀媒體(例如，記憶體1660)。該機器可讀媒體(例如，記憶體1660)可包括，但不侷限於，快取記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、或適合儲存電子或電腦可執行指令之其他類型的電腦可讀媒體。例如，本揭示內容之實施例可被下載來作為一電腦程式(例如，BIOS)，其可經由一通訊鏈接(例如，一數據機或網路連接)藉由資料信號從一遠端電腦(例如，一伺服器)轉移至一要求電腦(例如，一客戶端)。
連接1670包括硬體裝置(例如，無線及/或有線連接器與通訊硬體)與軟體構件(例如，驅動程式、協定堆疊)來賦能該計算裝置1600與外部裝置通訊。該裝置1600可為分開的裝置，諸如其他計算裝置、無線存取點或基地站、以及諸如耳機、印表機、或其他裝置的周邊設備。
連接1670可包括多個不同類型的連接。總括而 言，該計算裝置1600可以蜂巢式連接1672與無線連接1674來繪示。蜂巢式連接1672一般參照為由無線載體提供之蜂巢式網路連接，該等無線載體諸如經由GSM(全球行動通信系統)或變化型態或衍生元件、CDMA(碼分多重存取)或變化型態或衍生元件、TDM(時分多工)或變化型態或衍生元件、或其他蜂巢式服務標準來提供。無線連接1674參照為非蜂巢式無線連接，並可包括個人區域網路(諸如藍芽、近場、等等)、局部區域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMAX)、或其他無線通訊。
周邊連接1680包括硬體介面與連接器、以及軟體構件(例如，驅動程式、協定堆疊)以完成周邊連接。應了解該計算裝置1600可為至其他計算裝置之一周邊裝置(“至”1682)、以及具有與其連接之周邊裝置(“來自”1684)。為了諸如管理(例如，下載及/或上載、改變、同步)裝置1600之內容，該計算裝置1600共同具有一“對接”連接器以連接至其他計算裝置。此外，一對接連接器可允許裝置1600連接至允許該計算裝置1600來控制內容輸出，例如，至視聽或其他系統之某些周邊裝置。
除了一專屬對接連接器或其他專屬連接硬體之外，該計算裝置1600可經由共同或標準式連接器來完成周邊連接1680。共同的類型可包括一通用串列匯流排(USB)連接器(其可包括若干不同硬體介面的任一個)、包括迷你顯示埠(MDP)之顯示埠、高畫質多媒體介面(HDMI)、火線、或其他類型。
說明書中參照為“某一實施例”、“一實施例”、“某些實施例”、或“其他實施例”表示連接該等實施例說明之一特定特徵、架構、或特性可包括在至少某些實施例中，但並不需包括在所有實施例中。“某一實施例”、“一實施例”、或“某些實施例”之各種不同呈現不需全參照為該相同實施例。若該說明書陳述一構件、特徵、架構、或特性“可”、“可能”、或“能夠”包括其中，則該特定構件、特徵、架構、或特性不需包括其中。若該說明書或申請專利範圍參照為“某一”或“一”元件，則不表示該等元件僅有一個。若該說明書或申請專利範圍參照為“一額外”元件，則不排除該額外元件超過一個。
此外，於一或更多實施例中，該特定特徵、架構、功能、或特性可以任何適當方式來組合。例如，一第一實施例可與一第二實施例組合，在任何地方與該等兩實施例相關聯之該特定特徵、架構、功能、或特性並不互斥。
該揭示內容已連接其特定實施例來說明，有鑑於上述說明，該類實施例之許多選擇、修改與變化型態對業界熟於此技者而言將更明顯。該揭示內容之實施例意欲包含關於落在該後附申請專利範圍之廣大範疇中的所有該類選擇、修改與變化型態。
再者，為了簡化舉例解說與討論，積體電路(IC)晶片與其他構件的已知電力/接地連接可或可不在該呈現的圖形中顯示，以避免混淆該揭示內容。另外，安排可以方塊圖型式來顯示以避免混淆該揭示內容，而另外由於事 實上有關該類方塊圖安排之實施態樣的特性係高度根據本揭示內容可被執行的平台，亦即，該類特性應適當位於業界熟於此技者之範疇中。其中提出特定細節(例如，電路)來說明該揭示內容之示範實施例。很明顯地對業界熟於此技者而言該揭示內容在無、或具有該等特定細節之變化型態的情況下仍可加以實作。本說明因此視為舉例解說而非限制。
下列範例有關其他實施例。該等範例中之特性可用於一或更多實施例中的任何地方。本文說明之裝置的所有隨選特徵亦可相關一方法或程序來執行。
例如，於一實施例中，一積體電路包含：一切換式電壓調節器(SVR)，其具有一或更多的橋式驅動器，來將穩壓電源提供至多個電力領域；以及一電力控制單元(PCU)，其可操作來根據該等多個電力領域的狀態以調整該SVR之切換頻率，其中該SVR之切換頻率調整時，該等一或更多橋式驅動器之驅動強度或作用相位計數亦由該SVR之一邏輯單元來調整。
於一實施例中，該積體電路還包含用以儲存對於該等多個電力領域之切換頻率的一記憶體單元。於一實施例中，該等多個電力領域之狀態中的任何一個的狀態改變時，該PCU可操作來存取該記憶體單元。於一實施例中，該記憶體單元為該PCU之一部分。於一實施例中，該記憶體單元由軟體或硬體存取以調整對於該等多個電力領域之切換頻率的數值。
於一實施例中，該等電力領域與該積體電路之不同部分相關聯，該積體電路包括下列元件的至少其中之一：一或更多處理核心、一或更多快取單元、一或更多輸入-輸出(I/O)驅動器、以及一或更多圖形單元。於一實施例中，該電壓調節器為一DC-DC降壓式多相位轉換器。於一實施例中，該等狀態包括與該等多個電力領域相關聯之P-狀態與C-狀態。
於一實施例中，該積體電路還包含用以儲存與P-狀態相關聯之切換頻率以及與C-狀態相關聯之切換頻率的一記憶體單元。於一實施例中，該PCU可操作來調整該切換頻率以便使該SVR以實質上最小SVR耗損來操作。於一實施例中，該PCU可操作來藉由從該SVR之一分壓器動態地選擇具有多相位的一輸出信號以調整該SVR之切換頻率。於一實施例中，該SVR包含可操作來接收從該分壓器選擇之輸出信號的一相位斜率整形器，該相位斜率整形器用來產生對應該輸出信號但具有經過調整的斜率之一信號。
於一實施例中，該輸出信號之頻率增加時，該相位斜率整形器可操作來降低該信號之斜率，而其中該輸出信號之頻率增加時，該相位斜率整形器可操作來減少該信號之斜率。於一實施例中，該相位斜率整形器經由一相位選擇階段來耦接至一切換矩陣。於一實施例中，該切換矩陣可操作來根據從該相位斜率整形器接收之信號以產生一三角波信號。於一實施例中，該積體電路還包含耦接至 該相位斜率整形器與該切換矩陣之多工器。於一實施例中，該SVR之該一或更多橋式驅動器具有該等多個電力領域之任何狀態改變時受調整的可調整驅動強度。於一實施例中，該邏輯單元可操作來調整該一或更多橋式驅動器之驅動強度以便使該SVR以實質上最小SVR耗損來操作。
另一範例中，一種電腦系統包含：一記憶體；一耦接至該記憶體之處理器，該處理器包括：一切換式電壓調節器(SVR)，其具有一或更多的橋式驅動器，來將穩壓電源提供至多個電力領域；以及一電力控制單元(PCU)，其可操作來根據該等多個電力領域的狀態以調整該SVR之切換頻率，其中該SVR之切換頻率調整時，該等一或更多橋式驅動器之驅動強度或作用相位計數亦由該SVR之一邏輯單元來調整；以及將該處理器與其他裝置通訊上耦接之一無線介面。
於一實施例中，該處理器包括多個處理核心，每一處理核心與來自該等多個電力領域之一電力領域相關聯。於一實施例中，該電腦系統還包含通訊上耦接至該處理器之一顯示器單元。於一實施例中，該處理器係根據上述之積體電路。
另一範例中，一種整合於一處理器中之電壓調節器，其包含：一可操作來產生一脈寬調變信號之切換矩陣；以及一用以產生具有多相位之一第一信號，以控制該切換矩陣之切換的相位斜率整形器，該相位斜率整形器可操作來根據一週期性信號之一頻率來調整該第一信號之斜 率。於一實施例中，該相位斜率整形器可操作來接收對應一鎖相迴路(PLL)之偏壓信號的偏壓信號。於一實施例中，該等偏壓信號與用於操作該PLL之一電壓控制振盪器(VCO)的偏壓信號實質相同。於一實施例中，該PLL為一SBPLL。其他實施例中，可使用其他PLL架構。例如，LC振盪器式PLL、數位PLL、等等。
於一實施例中，該電壓調節器還包含直接耦接或間接耦接至該相位斜率整形器之一分壓器。於一實施例中，該分壓器可操作來提供具有不同相位之信號的一選擇。於一實施例中，該電壓調節器還包含具有調整的驅動強度之一或更多橋式驅動器，該一或更多橋式驅動器用來將調整的電力供應提供至多個電力領域。於一實施例中，該電壓調節器其中一電力控制單元(PCU)可操作來根據該等多個電力領域之狀態來調整該第一信號之切換頻率，其中該切換頻率調整時，該等一或更多橋式驅動器之驅動強度或作用相位計數亦受調整。
於一實施例中，對於該等多個電力領域之切換頻率儲存於一記憶體單元中。於一實施例中，該等多個電力領域之狀態中的任何一個的狀態改變時，該PCU可操作來存取該記憶體單元。於一實施例中，該記憶體單元為該PCU之一部分。於一實施例中，該記憶體單元由軟體或硬體存取以調整對於該等多個電力領域之切換頻率的數值。於一實施例中，該等電力領域與該處理器之不同部分相關聯，該處理器包括下列元件的至少其中之一：一或更多處 理核心、一或更多快取單元、一或更多輸入-輸出(I/O)驅動器、以及一或更多圖形單元。
如摘要說明所提供，其將允許讀者來查明該技術揭示內容之本質與要旨。該摘要說明提出可理解到其不用來限制該等申請專利範圍之範疇與意義。下列申請專利範圍因而可併入該詳細說明中，而每一申請專利範圍代表其本身來作為一分開的實施例。
100‧‧‧處理器
101‧‧‧處理單元
101a‧‧‧感測器
102‧‧‧整合的切換式電壓調節器
103‧‧‧電力控制單元
104‧‧‧架構介面
105‧‧‧記憶體單元
Core 1-Core N‧‧‧核心1-核心N

Claims (32)

  1. 一種用以提供穩壓電源的積體電路，其包含：一切換式電壓調節器(SVR)，其包括耦接至一或更多橋式驅動器之一或更多開關，來將穩壓電源提供至多個電力領域；以及一電力控制單元(PCU)，其可操作來根據該等多個電力領域的狀態以調整該SVR的該等一或更多開關之切換頻率，其中該SVR之該等切換頻率之至少一者被調整時，該等一或更多橋式驅動器之一驅動強度與一作用相位計數的至少一者係由該SVR之一邏輯單元來調整。
  2. 如請求項1之積體電路，還包含用以儲存對於該等多個電力領域之切換頻率的一記憶體單元。
  3. 如請求項2之積體電路，其中該等多個電力領域之該等狀態中的任何一個的一狀態改變時，該PCU可操作來存取該記憶體單元。
  4. 如請求項2之積體電路，其中該記憶體單元為該PCU之一部分。
  5. 如請求項2之積體電路，其中該記憶體單元可由軟體或硬體存取以調整對於該等多個電力領域之該等切換頻率的數值。
  6. 如請求項1之積體電路，其中該等電力領域與該積體電路之不同部分相關聯，該積體電路包括下列元件的至少其中之一： 一或更多處理核心，一或更多快取單元，一或更多輸入-輸出(I/O)驅動器，或一或更多圖形單元。
  7. 如請求項1之積體電路，其中該切換式電壓調節器為一DC-DC降壓式多相位轉換器。
  8. 如請求項1之積體電路，其中該等狀態包括與該等多個電力領域相關聯之P-狀態與C-狀態。
  9. 如請求項1之積體電路，還包含用以儲存與P-狀態相關聯之切換頻率以及與C-狀態相關聯之切換頻率的一記憶體單元。
  10. 如請求項1之積體電路，其中該PCU可操作來調整該等切換頻率以便使該SVR以實質上最小SVR耗損來操作。
  11. 如請求項1之積體電路，其中該PCU可操作來藉由從該SVR之一分壓器動態地選擇具有多相位的一輸出信號以調整該SVR之切換頻率。
  12. 如請求項11之積體電路，其中該SVR包含可操作來接收從該分壓器選擇之該輸出信號的一相位斜率整形器，該相位斜率整形器用來產生對應該輸出信號但具有經過調整的斜率之一信號。
  13. 如請求項12之積體電路，其中該相位斜率整形器可操作來於該輸出信號之頻率增加時增大該信號之斜率，且其中該相位斜率整形器可操作來於該輸出信號之頻率減小時，減少該信號之斜率。
  14. 如請求項12之積體電路，其中該相位斜率整形器經由一相位選擇級來耦接至包含該等一或更多開關的一切換矩陣。
  15. 如請求項14之積體電路，其中該切換矩陣可操作來根據從該相位斜率整形器接收之該信號以產生一個三角波信號。
  16. 如請求項14之積體電路，還包含耦接至該相位斜率整形器與該切換矩陣之多工器。
  17. 如請求項1之積體電路，其中該SVR之該等一或更多橋式驅動器具有可調整的驅動強度，當該等多個電力領域之任何狀態改變時，該可調整的驅動強度受調整。
  18. 如請求項1之積體電路，其中該邏輯單元用來調整該等一或更多橋式驅動器之驅動強度以便使該SVR以實質上最小SVR耗損來操作。
  19. 一種具有穩壓電源的電腦系統，其包含：一記憶體；一耦接至該記憶體之處理器，該處理器包含：一切換式電壓調節器(SVR)，其包含一或更多耦接至一或更多的橋式驅動器之開關，來將穩壓電源提供至多個電力領域；以及一電力控制單元(PCU)，其可操作來根據該等多個電力領域的狀態以調整該SVR的該等一或更多開關之切換頻率，其中當該SVR之該等切換頻率之至少一者被調整時，該等一或更多橋式驅動器之 一驅動強度與一作用相位計數的至少一者係由該SVR之一邏輯單元來調整；以及一將該處理器與其他裝置通訊地耦接之無線介面。
  20. 如請求項19之電腦系統，其中該處理器包括多個處理核心，每一處理核心與來自該等多個電力領域之一電力領域相關聯。
  21. 如請求項19之電腦系統，還包含通訊地耦接至該處理器之一顯示器單元。
  22. 一種整合於一處理器中之電壓調節器，其包含：可操作來產生一脈寬調變信號之一切換矩陣；以及用以產生具有多相位之一第一信號以控制該切換矩陣之開關的一相位斜率整形器，該相位斜率整形器可操作來根據一週期性信號之一頻率來調整該第一信號之斜率。
  23. 如請求項22之電壓調節器，其中該相位斜率整形器可操作來接收對應一鎖相迴路(PLL)之偏壓信號的偏壓信號。
  24. 如請求項22之電壓調節器，還包含直接或間接耦接至該相位斜率整形器之一分壓器。
  25. 如請求項24之電壓調節器，其中該分壓器可操作來提供具有不同相位之信號的一選擇。
  26. 如請求項22之電壓調節器，還包含具有可調整的驅動強度之一或更多橋式驅動器，該等一或更多橋式驅動器用來將穩壓電源提供至多個電力領域。
  27. 如請求項26之電壓調節器，其中一電力控制單元(PCU)可操作來根據該等多個電力領域之狀態來調整該第一信號之切換頻率，其中當該等切換頻率被調整時，該等一或更多橋式驅動器之驅動強度或作用相位計數亦受調整。
  28. 如請求項27之電壓調節器，其中對於該等多個電力領域之該等切換頻率係儲存於一記憶體單元中。
  29. 如請求項28之電壓調節器，其中當該等多個電力領域之狀態中的任何一個的一狀態改變時，該PCU可操作來存取該記憶體單元。
  30. 如請求項28之電壓調節器，其中該記憶體單元為該PCU之一部分。
  31. 如請求項28之電壓調節器，其中該記憶體單元由軟體或硬體存取以調整對於該等多個電力領域之該等切換頻率的數值。
  32. 如請求項26之電壓調節器，其中該等電力領域與該處理器之不同部分相關聯，該處理器包括下列元件的至少其中之一：一或更多處理核心，一或更多快取單元，一或更多輸入-輸出(I/O)驅動器，或一或更多圖形單元。
TW102120109A 2012-06-29 2013-06-06 提供穩壓電源的積體電路、具有穩壓電源的電腦系統與電壓調節器 TWI515527B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/538,262 US9003209B2 (en) 2012-06-29 2012-06-29 Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains

Publications (2)

Publication Number Publication Date
TW201405272A TW201405272A (zh) 2014-02-01
TWI515527B true TWI515527B (zh) 2016-01-01

Family

ID=49779506

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104134037A TWI610156B (zh) 2012-06-29 2013-06-06 具有調節電壓功能的積體電路及電腦系統
TW102120109A TWI515527B (zh) 2012-06-29 2013-06-06 提供穩壓電源的積體電路、具有穩壓電源的電腦系統與電壓調節器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104134037A TWI610156B (zh) 2012-06-29 2013-06-06 具有調節電壓功能的積體電路及電腦系統

Country Status (4)

Country Link
US (3) US9003209B2 (zh)
CN (1) CN204046406U (zh)
TW (2) TWI610156B (zh)
WO (1) WO2014003989A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214861B2 (en) * 2013-06-28 2015-12-15 Toyota Jidosha Kabushiki Kaisha Loss optimization control for DC-to-DC converter
TWI543596B (zh) * 2013-12-26 2016-07-21 晨星半導體股份有限公司 多媒體介面接收電路
US9552033B2 (en) * 2014-04-22 2017-01-24 Qualcomm Incorporated Latency-based power mode units for controlling power modes of processor cores, and related methods and systems
GB2530238B (en) 2014-06-05 2021-07-21 Advanced Risc Mach Ltd Power gating in an electronic device
US9652026B2 (en) * 2014-12-21 2017-05-16 Qualcomm Incorporated System and method for peak dynamic power management in a portable computing device
WO2016106070A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Adjustment of voltage regulator based on power state
US10033272B2 (en) 2015-03-12 2018-07-24 Qualcomm Incorporated Switching loss correction circuitry and method
US9685864B2 (en) 2015-03-31 2017-06-20 Qualcomm Incorporated Switching regulator circuits and methods with reconfigurable inductance
US9680363B2 (en) * 2015-09-25 2017-06-13 Intel Corporation Low ripple mechanism of mode change in switched capacitor voltage regulators
CN105867586A (zh) * 2016-03-24 2016-08-17 联想(北京)有限公司 一种控制方法及电子设备
US10243457B2 (en) 2016-11-01 2019-03-26 Lion Semiconductor Inc. Feedback control for efficient high-speed battery charging
US10254823B2 (en) * 2017-03-28 2019-04-09 Qualcomm Incorporated Power management using duty cycles
DE102017111006B4 (de) 2017-05-19 2021-06-24 Infineon Technologies Austria Ag Leistungswandlerschaltung mit einem getakteten Leistungswandler
US10122209B1 (en) * 2017-06-20 2018-11-06 Intel Corporation Tunable delay control of a power delivery network
US10404152B2 (en) * 2017-09-29 2019-09-03 Intel Corporation Voltage regulator circuitry including module for switching frequency self-optimization
JP6687053B2 (ja) * 2018-03-29 2020-04-22 ダイキン工業株式会社 半導体装置
US10461643B1 (en) 2018-04-04 2019-10-29 Nanohenry, Inc. Composite embedded voltage regulator (CEVR)
US11201611B2 (en) 2018-12-12 2021-12-14 Intel Corporation Duty cycle control circuitry for input/output (I/O) margin control
TWI754821B (zh) * 2019-05-31 2022-02-11 大陸商北京集創北方科技股份有限公司 共通電壓解耦合電路、利用其之觸控顯示整合驅動器及觸控顯示裝置
CN115407815B (zh) * 2020-04-20 2023-06-09 华为技术有限公司 电压调节电路和方法、运算系统、集成模块和电路
US11592894B2 (en) * 2021-04-12 2023-02-28 Dell Products L.P. Increasing power efficiency for an information handling system
US11929673B2 (en) * 2021-10-29 2024-03-12 Ferric Inc. Two-stage voltage converters for microprocessors
US20220091644A1 (en) * 2021-12-02 2022-03-24 Intel Corporation Thermally optimized power delivery

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408150A (en) * 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
US6008611A (en) * 1998-11-20 1999-12-28 Texas Instruments Incorporated Method and system for driving a three-phase motor in a mass storage device
US6064187A (en) * 1999-02-12 2000-05-16 Analog Devices, Inc. Voltage regulator compensation circuit and method
US6965223B1 (en) * 2004-07-06 2005-11-15 National Semiconductor Corporation Method and apparatus to allow rapid adjustment of the reference voltage in a switching regulator
JP2006048190A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 情報処理装置および電力制御方法
US7257723B2 (en) 2005-01-07 2007-08-14 Atheros Communications, Inc. Reducing power consumption in embedded systems by controlling voltage based on system state and partition designation
KR101054946B1 (ko) 2005-02-23 2011-08-08 삼성전자주식회사 전압 레벨 조정 기능을 가진 시스템 온 칩 및 전압 레벨 조정 방법
US7154320B2 (en) 2005-03-29 2006-12-26 Intel Corporation Frequency-based slope-adjustment circuit
US7592789B2 (en) * 2005-10-31 2009-09-22 Chil Semiconductor Corporation Power supply and related circuits
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US8181041B2 (en) * 2006-12-27 2012-05-15 Intel Corporation Wave-modulated switching frequency voltage regulator
US7948720B2 (en) * 2008-03-19 2011-05-24 Qualcomm Incorporated Voltage regulator with transient recovery circuit
US8294445B2 (en) * 2008-12-04 2012-10-23 Qualcomm Incorporated Switching voltage regulator with frequency selection
KR101512493B1 (ko) 2009-02-06 2015-04-15 삼성전자주식회사 저전력 시스템온칩
JP2011181757A (ja) 2010-03-02 2011-09-15 Nec Corp Ｌｓｉ
US9203301B2 (en) * 2010-06-23 2015-12-01 Volterra Semiconductor Corporation Feedback for controlling the switching frequency of a voltage regulator
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8203359B2 (en) * 2010-09-28 2012-06-19 Intersil Americas Inc. System and method for open loop modulation to detect narrow PWM pulse
ITMI20111594A1 (it) * 2011-09-05 2013-03-06 St Microelectronics Srl Regolatore di tensione a commutazione
US8994346B2 (en) * 2012-02-09 2015-03-31 Dell Products Lp Systems and methods for dynamic management of switching frequency for voltage regulation
US9154026B2 (en) * 2012-06-27 2015-10-06 Intel Corporation Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch

Also Published As

Publication number Publication date
US20150169025A1 (en) 2015-06-18
US9003209B2 (en) 2015-04-07
TWI610156B (zh) 2018-01-01
US9477291B2 (en) 2016-10-25
US10203742B2 (en) 2019-02-12
TW201405272A (zh) 2014-02-01
US20140006808A1 (en) 2014-01-02
CN204046406U (zh) 2014-12-24
US20170031419A1 (en) 2017-02-02
WO2014003989A1 (en) 2014-01-03
TW201631431A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
TWI515527B (zh) 提供穩壓電源的積體電路、具有穩壓電源的電腦系統與電壓調節器
TWI586087B (zh) 電壓調整器、用於切換式電壓調整器之設備及具有該調整器之系統
TWI622873B (zh) 複數電壓識別（ｖｉｄ）電源架構，數位可合成低壓降調節器及用於改善電源閘之可靠度的設備
US11755048B2 (en) Differential to single-ended high bandwidth compensator
JP6609319B2 (ja) 高速のスタートアップのスタンドバイモードを有するクロック生成回路
US8904196B2 (en) Power management method and apparatus
US20210203228A1 (en) Non-linear clamp strength tuning method and apparatus
US11537375B2 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
US10908673B2 (en) Reliable digital low dropout voltage regulator
JP2011210264A (ja) Ｓ０ｉｘ状態中にシステムのＶＲ出力調整を通じてシステムのアイドル電力を低減する方法
US9529765B2 (en) Integrated circuit (IC) with reconfigurable digital voltage regulator fabric
WO2022060503A1 (en) Dual-folded boot-strap based buck-boost converter
US20220083011A1 (en) Bipolar time-to-digital converter
US11336270B2 (en) Fuse-less self-start controller
JP2022536583A (ja) オンパッケージの高バンド幅共振スイッチドキャパシタ電圧レギュレータ
US20220393688A1 (en) Phase locked loop assisted fast start-up apparatus and method
TW202125982A (zh) Pll電容調換技術以及低顫動動態數位控制之振盪器頻帶選擇
US20220200781A1 (en) Wide-range inductor-based delay-cell and area efficient termination switch control
JP6483099B2 (ja) チャージポンプの電力を低減する装置
JP2005137182A (ja) スイッチングレギュレータ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees