KR100831490B1 - 성능이 효과적인 전력 조절을 위한 방법 빛 장치 - Google Patents

성능이 효과적인 전력 조절을 위한 방법 빛 장치 Download PDF

Info

Publication number
KR100831490B1
KR100831490B1 KR1020057006355A KR20057006355A KR100831490B1 KR 100831490 B1 KR100831490 B1 KR 100831490B1 KR 1020057006355 A KR1020057006355 A KR 1020057006355A KR 20057006355 A KR20057006355 A KR 20057006355A KR 100831490 B1 KR100831490 B1 KR 100831490B1
Authority
KR
South Korea
Prior art keywords
current operating
delete delete
electronic device
target
operating frequency
Prior art date
Application number
KR1020057006355A
Other languages
English (en)
Other versions
KR20050053758A (ko
Inventor
알론 나베
로맨 서거트치크
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050053758A publication Critical patent/KR20050053758A/ko
Application granted granted Critical
Publication of KR100831490B1 publication Critical patent/KR100831490B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

전자 장치의 온도가 미리 정해진 임계값을 넘어서거나 동일한지 여부를 결정하는 장치가 개시된다. 상기 전자 장치의 상기 온도가 적어도 상기 미리 정해진 임계값에 도달했음을 감지한 것에 대한 응답으로, 프로세서에 대한 목적 조절점이 결정되며, 상기 목적 조절점은 목적 동작 주파수 및 목적 동작 전압을 포함한다. 그 다음, 비-동시적으로 현재 동작 주파수를 상기 목적 동작 주파수로 변경 및 현재 동작 전압을 상기 목적 동작 전압으로 변경함으로써, 상기 현재 동작 주파수 및 상기 현재 동작 전압을 포함하는 상기 전자 장치의 현재 동작점을 동적으로 변경한다. 상기 현재 동작 전압을 상기 변경하는 동안, 상기 장치는 활동 상태이다.
전자 장치, 온도, 열, 프로세서, 주파수, 전압, 전력, 속도, 성능

Description

성능이 효과적인 전력 조절을 위한 방법 빛 장치{METHOD AND APPARATUS FOR PERFORMANCE EFFECTIVE POWER THROTTLING}
본 발명은 열 관리(thermal management)에 관한 것이다. 좀 더 구체적으로, 본 발명은 열 상태에 기초하여 복수의 성능 상태들 중 하나에서 동작하는 전자 장치를 형성하는 방법 및 장치에 관련되어 있다.
프로세서(processor)의 주파수는 지난 10년 간 10배로 속도가 증가하였다. 예를 들면 프로세서의 주파수는, 1990년대 중반 133 MH에서 오늘날 1.6 G 이상까지 증가되었다. 속도의 증가는, 더 높은 동작 주파수뿐 아니라 그렇게 더 높은 주파수를 달성하기 위해 요구되는 프로세스의 누설(leakage) 양자에 기인하여, 급격한 전력 소모 증가를 동반하였다. 결과적으로, 프로세서의 과열 위험이 훨씬 더 우세해지게 되었으며, 합리적인 성능 비용으로 효율적인 전력 감소를 제공할 수 있는 조절 메커니즘을 필요로 한다.
일반적으로, 프로세서가 미리 정해진 열 상태에 도달한 것으로 감지된 경우, 다양한 의무 주기(duty cycle)(예를 들면, 대부분의 구현에서 50% 의무 주기) 내에서 자동-조절 논리(auto-throttling logic)가, 짧은 시간(수 마이크로초)의 주기 동안 클럭을 반복적으로 내리는 것을 허가하여 효과적으로 1/2 주파수 클럭을 생성 한다.
그러나, 종래 방식은 몇 가지 한계가 있다. 예를 들며, "off" 주기 동안, 인터럽트(interrupt)들은 일반적으로 이루어질 수 없다. 오직 효과적인 주파수만 감소된다. 프로세서는 여전히 이전과 동일한 전압으로 동작하며, 그러므로 능동 전력(active power)에 기여하는 전압 및 누설 전력에 기여하는 전압 양자 모두 이용되지 않는다.
그러므로, 일반적으로 조절은, 전형적으로 성능의 1/2이라는 댓가를 치루면서 전체 전력의 1/2 감소(아마도 누설에 기인한 것보다 훨씬 더 적을 것임)만 달성한다. 열 냉각 능력을 훨씬 넘어서 전력을 낮추는 응용의 경우들에서는, 이것이 프로세서를 효과적으로 냉각시키는 것조차 충분하지 않을 수 있다.
본 발명은, 본 발명의 실시예들을 설명하기 위해 사용되는 다음의 설명 및 첨부된 도면을 참조함으로써 가장 잘 이해될 수 있다.
본 명세서에서 "일 실시예" 또는 "하나의 실시예"로 지칭함은, 그 실시예와 관련하여 설명된 특정의 특징, 구조, 또는 특성이, 본 발명의 적어도 하나의 실시예에는 포함되어 있음을 의미한다. 본 명세서의 다양한 곳에 있는 "일 실시예에서"의 구문 형태가 모두 반드시 동일한 실시예를 지칭하는 것일 필요는 없으며, 또 한 다른 실시예들을 서로 배제시키는 대안적인 실시예 또는 별개의 실시예여만 하는 것도 아니다. 나아가, 일부 실시예들에 의해서는 제한될 수 있고, 다른 실시예들에 의해서는 제한되지 않을 수 있는 다양한 특징들이 기술된다. 마찬가지로, 일부 실시예들에 대해서는 요구사항이 될 수 있고, 다른 실시예들에 대해서는 요구사항이 아닐 수 있는 다양한 요구사항들이 기술된다.
일 실시예에서, 전압 및 주파수 크기 조정(scaling)을 통해 전자 장치(예를 들어 프로세서)의 열 관리를 수행하는 기술이 개시된다. 좀 더 구체적으로, 일 실시예에서, 시스템 내에 상기 전자 장치의 온도를 모니터하는 유닛(unit)이 제공된다. 장치가 미리 정해진 임계 온도에 도달하거나 또는 넘어선 경우, 장치의 전압 및 주파수는 목적 조절점(target throttling point)까지 전이 강하된다. 일 실시예에서 전자 장치의 전압 및 주파수는 전압 및 주파수를 크기 조정하기 위한 새로운 기술을 사용하여 상기 조절점까지 전이 강하된다. 여기에서 전압은, 전자 장치를 활동 상태(active state)로 유지하면서 증분들(increments)로 조정된다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 하이-레벨 성능-상태 전이도.
도 2는 본 발명의 일 실시예에 따른 전압 전이 단계인 동안 수행되는 동작의 순서도.
도 3은 본 발명의 일 실시예에 따른 주파수 전이 단계인 동안 수행되는 동작의 순서도.
도 4는 본 발명에 따른 시스템의 하이-레벨 블록도.
도 5는 본 발명의 일 실시예에 따른 전자 장치의 온도를 모니터하는 동안 수행되는 동작의 순서도.
도 6은 본 발명의 일 실시예에 따른 성능점(performance point) 변경 명령에 응답하여 수행되는 동작의 순서도.
일 실시예에 따른 열 관리를 제공하기 위해 구현되는, 전압 및 주파수의 크기를 조정하기 위한 기술이 처음으로 설명될 것이다. 따라서, 도면들 중 도 1은 일 실시예에 따른 프로세서 형태의 전자 장치에 대한 다양한 상태들의 상태도를 도시한다. 도 1과 관련하여, 참조 번호 10은 프로세서 동작의 정상 상태를 의미한다. 이 정상 상태(10)에서 프로세서는, 현재의 동작 주파수 및 현재의 동작 전압을 포함하는 동작점(operating point)에서 동작한다. 상기 정상 상태(10)에서, 프로세서의 성능은 프로세서가 동작하고 있는 동작점에 매치(matched)되어 있다. 다시 말해서 정상 상태(10)란, 전력 소모 요구사항 뿐만 아니라 프로세서의 성능 요구사항 양자의 면에서, 요구되는 동작 주파수 및 동작 전압에서 프로세서가 동작하도록 하는 프로세서의 동작점에서 프로세서의 상태이다.
예를 들면, 프로세서의 동작점이 올려질 필요가 있는 경우로서, 증가된 성능 요구사항이 있는 경우, 일 실시예에서 프로세서는 그의 정상 상태(10)를 떠날 것이다. 대안적으로, 프로세서의 동작점이 낮아지는 경우로서, 전력의 유지가 요구되는 경우, 프로세서는 정상 상태(10)를 떠난다. 한 경우에 있어서, 정상 상태(10)와 연관된 동작점보다 더 낮은 목적 동작점까지 프로세서의 동작점을 낮추기 위해서, 프로세서는 먼저, 정상 상태(10)에서의 프로세서 동작 주파수보다 아래인 값으로 프로세서의 동작 주파수가 낮아지는 주파수 전이 단계(12)로 들어간다. 주파수 전이 단계(12)인 동안 수행되는 특정의 동작들은 앞으로 훨씬 더 상세하게 설명될 것이다.
주파수 전이 단계(12)를 수행한 후, 프로세서는 전압 전이 단계(14)로 들어간다. 전압 전이 단계(14)인 동안, 프로세서의 동작 전압은 정상 상태(10)와 연관된 동작 전압으로부터 상기 정상 상태(10)와 연관된 동작 전압보다 아래에 있는 목적 동작 전압으로 낮아진다. 전압 전이 단계(14)를 수행한 후, 프로세서는 다시 정상 상태(10)가 된다. 왜냐하면, 처리 속도(성능) 및 전력 소모 양자의 면에서 현재의 요구들이 현재 프로세서의 동작점에 매치될 것이기 때문이다.
다른 경우에서, 프로세서의 정상 상태(10) 동작점으로부터 더 높은 동작점으로 프로세서의 동작점을 전이시키기 위해서, 프로세서는 먼저, 정상 상태(10)와 연관된 동작 전압이 더 높은 목적 동작 전압으로 전이되는 전압 전이 단계(16)로 들어간다. 그리고, 전압 전이 단계(16)를 수행한 후, 정상 상태(10)와 연관된 프로세서의 동작 주파수가 더 높은 동작 주파수로 전이되는 동안, 주파수 전이 단계(18)가 수행된다. 주파수 전이 단계(18)를 수행한 후, 프로세서는 다시 정상 상태(10)가 된다. 왜냐하면 이제 프로세서는, 전력 소모 및 프로세서의 성능 양자의 면에서의 요구에 매치되는 동작 전압 및 동작 주파수를 포함하는 동작점에서 동작하고 있을 것이기 때문이다. 몇몇 실시예에서 전압 전이 단계(16 및 14)는 동일 또는 유사한 동작을 유발하고 주파수 전이 단계(12 및 18)는 동일 또는 유사한 동작을 유발한다.
이제 도 2와 관련하여, 참조 번호 30은 본 발명의 일 실시예에 따라 전압 전이 단계(14 및 16)인 동안 수행되는 동작들의 순서도를 의미한다. 상술한 바와 같이, 프로세서가 자기의 현재 동작 전압이 목적 동작 전압과 다르다고 결정한 경우에 전압 전이 단계(14 및 16)로 들어가게 되는데, 전압 전이 단계(14)의 경우는 목적 동작 전압이 더 낮은 경우, 또 동작 전이 단계(16)의 경우는 목적 동작 전압이 더 높은 경우에 해당한다. 32 블록에서, 동작은 프로세서의 현재 동작 전압을 증분량만큼 변경하기 위해 수행된다. 이 증분량은 프로세서들 별로 달라질 것이나, 일 실시예에서는 5-50 mV 사이의 범위에 해당하는 작은 양이다. 일 실시예에서, 각 증분의 크기는 동작 불안정성을 야기하지 않고, 프로세서에 의해 허용될 수 있는 증분 전압 변화를 의미하는 값으로 설정되어 있다.
전압을 증분만큼 변경한 후, 프로세서는 34 블록에서, 프로세서의 회로가 새로운 동작 전압으로의 조정을 받아들일 수 있도록 미리 정의된 기간 동안 대기한다. 그러므로, 각 증분을 시간 내에 퍼져 진행시킴으로써, 클럭 회로 및 프로세서와 연관된 논리 타이밍 회로는, 동작을 소프트웨어에게 투과되는 방식으로 연속 수행할 수 있다. 일 실시예에서, 미리 정해진 대기 기간은 5-30μs 사이이다. 32 블록에서, 목적 동작 전압에 도달되었는지 여부를 결정하기 위해 확인이 수행된다. 목적 동작 전압에 도달되지 않은 경우, 32 블록이 재-실행된다. 그렇지 않으면, 전압 전이 상태가 여기된다. 전압 전이 단계(14 및 16)인 동안, 프로세서는 코드 실행을 계속할 수 있고, 프로세서에 연결된 프로세서 버스 상의 메모리 트랜잭션(transaction)은 여전히 가능하다.
이제 도면들 중 도 3과 관련하여, 참조 번호 40은 일반적으로 주파수 전이 단계(12 및 18)인 동안 수행되는 동작들의 순서도를 의미한다. 42 블록에서, 주파수 전이 단계(12, 14)로 들어간 후, 프로세서는 새로운 버스 트랜잭션을 시작하는 것을 중지한다. 44 블록에서, 프로세서 버스 상에 계류 중인 모든 버스 트랜잭션이 종료되었는가 여부를 결정하기 위해 확인이 수행된다. 34 블록은, 버스 트랜잭션이 계류 중인 모든 버스가 종료되어 46 블록이 실행되는 경우가 될 때까지 재-실행된다. 46 블록의 실행은, 프로세서에 연결된 프로세서 버스 정지(stalling), 프로세서의 논리 유닛의 일시 중지, 한 경우에 있어서는 코어 클럭인 제 1(코어) 클럭의 일시 중지 및 프로세서 코어가 목적 동작 주파수에서 설정되도록 위상 동기 루프(phase locked loop) 회로에의 명령(commanding)을 포함한다.
46 블록을 실행한 후, 코어 위상 동기 루프 회로가 재-설정되는 것을 수용하기 위해 미리 정의된 지연 기간을 프로세서가 대기하는 48 블록이 실행된다. 일부 경우에서는, 상기 미리 정의된 지연 기간은 약 10 μs가 될 수 있다. 40 블록에서 코어 클럭은 리턴(return)되고, 프로세서 버스는 해제(release)되며, 일시 중지된 논리 유닛은 재시작된다. 그 후, 정상 코드 실행이 재개되는 52 블록이 실행된다.
도면들 중 도 4와 관련하여, 참조 번호 60은 일반적으로 본 발명의 일 실시예에 따르는 프로세서를 포함하는 시스템을 의미한다. 시스템(60)은 프로세서 버스(64)에 의해 메모리 제어기(66)로 연결되어 있는 프로세서(62)를 포함한다. 메모리 제어기(66)는 메인 메모리(68)로부터 및 메인 메모리(68)까지의 메모리 트랜잭션을 제어한다. 프로세서는, 프로세서(62)에 대한 전압 공급기(도시 생략)의 출력을 조정하는 전압 조정기(voltage regulator)(70)에 연결되어 있다. 프로세서(62)는, 산술 및 논리 유닛(arithmetic and logic unit, ALU) 등과 같은 기능적 유닛을 포함하는 프로세서 코어(62A)를 포함한다. 위상 동기 루프 회로(62B)는 클럭 생성기(72)로부터 클럭 신호를 수신하여 교정된 클럭 신호를 요구되는 동작 주파수까지 크기 조정한다. 다음, 크기 조정된 클럭 신호는 프로세서 코어(62A)로 공급된다.
프로세서(62)는 또한, 위상 동기 루프 회로(62B) 및 전압 조정기(70) 양자를 모두 제어하는 동작점 제어 유닛(62C)을 포함한다. 실행시, 동작점 제어 유닛(62C)은 현재 프로세서(62)의 동작점이 목적 동작점보다 더 높은지 또는 더 낮은지 여부를 결정한다. 일부 경우, 이 결정은 전력 및/또는 성능 요구사항에 따라 프로세서(62)의 동작 주파수 및 동작 전압을 크기 조정하기 위해 운영체제로부터 입력을 수신하는 단계를 포함할 수 있다. 일부 경우, 프로세서가 AC 전원(power source)에서 배터리 전원으로 스위치되는 때, 또는 동작 계산 로드가 감소하면, 현재의 동작점이 목적 동작점보다 더 높은 것으로 결정될 수 있다. 다른 경우, 처리 로드가 높으면, 동작점이 목적 동작점보다 더 낮은 것으로 결정된다.
목적 동작점이 현재 동작점보다 더 높은 경우, 프로세서(62)에 대한 동작 전압 및 동작 주파수를 증가시키기 위해 동작점 제어 유닛(62C)은 위상 동기 루프 회로(62B) 및 전압 조정기(70)에 제어 신호를 송신한다. 반대로, 동작점 제어 메커니즘(62C)이 목적 동작점이 현재 동작점보다 더 낮다고 결정한 경우, 동작점 제어 유닛(62C)은, 위상 동기 루프 회로(62B)가 현재 동작 주파수를 목적 동작 주파수까지 낮추도록 유발시키기 위해 위상 동기 루프 회로(62B)에 제어 신호를 송신한다. 나아가, 동작점 제어 유닛(62C)은 프로세서(62)에 대한 동작 전압을 낮추기 위해 전압 조정기(70)에 제어 신호를 송신한다.
프로세서(62)의 동작 주파수 및 동작 전압을 목적 동작 전압 및 목적 동작 주파수까지 변경하기 위해 프로세서(62)에 의해 수행되는 실질적인 동작들은, 앞서 도 1과 관련하여 설명된 주파수 전이 단계(12, 18) 및 전압 전이 단계(14, 16)인 동안 수행되는 동작들에 대응한다. 그러므로, 전압 전이 단계는 주파수 전이 단계와 분리되어 있으며, 낮아지는 동작점까지 전이 강하하는 동안, 주파수 전이가 먼저 수행된다. 더 높은 동작점까지 전이 상승하는 동안, 더 높은 주파수 동작이 따라오도록 허용하기 위해 전압 전이가 먼저 수행된다. 일 실시예에서, 전압 전이 단계인 동안 프로세서 동작 및 프로세서 버스(64) 상에 있는 버스 트래픽은 정지되지 않는다. 나아가, 동작의 불안정성을 줄이기 위해서, 프로세서 회로가 전이로 영향을 받지 않도록 전압 전이는 작은 증분(일 실시예에서, 각 증분은 약 5-50mV임)으로 수행되며, 시간(일 실시예에서, 약 0.5에서 30 μs만큼 떨어져 있음) 내에 퍼져서 진행된다.
상술된 방식으로 전압 및 주파수 전이를 수행하면서, 일 실시예에서는 주파수 전이 단계가 5-10 μs의 기간 내에서 이루어질 수 있다. 왜냐하면, 주파수 전이 단계인 동안 프로세서 버스(64)가 동작하는 바, 전이 단계인 동안 프로세서로의 트래픽은 전용 버스 메커니즘을 사용하는 것에 의해 차단될 수 있기 때문이다. 이것은 상기 프로세서(62)를 포함하는 칩셋에서 더 낮은 구현 비용 및 더 낮은 시간 오버헤드(더 낮은 지연 및 충격)를 가능하게 한다. 일 실시예에서, 주파수 전이는 프로세서(62) 내에서부터 완전히 제어되고, 그러므로 이 일을 수행하는 외부 장치를 필요로 하지 않는다. 이는 프로세서 인터페이스 핀들을 절약한다.
일부 실시예에서, 동작점 제어 유닛(62C)은 그 내부에 다양한 동작점들이 코딩된 하드(hard)를 구비한다. 나아가, 상술된 기술들을 구현하는데 필요로 하는 전압 증분 및 지연 기간들 각각의 양 또한, 동작점 제어 유닛(62C) 내에 하드 코딩되어 있다. 다른 실시예에서, 이러한 값들은 펌웨어(firmware) 내에 존재할 수 있다. 그러나 그 이상의 실시예에서, 이러한 값들은 부분적으로 또는 완전히 소프트웨어에 의해 프로그램될 수 있다.
열 관리
설명의 문두에서 앞서 언급된 대로, 일 실시예에서는 컴퓨터 시스템 내에 전자 장치의 온도를 모니터하는 유닛이 제공된다. 장치가 미리 정해진 임계 온도에 도달하거나 또는 넘어선 것으로 감지된 경우, 전자 장치의 전압 및 주파수는 목적 조절점까지 전이 강하된다. 일 실시예에서, 전자 장치의 전압 및 주파수는 상술된 방법 및 장치를 사용하여 조절점까지 전이 강하된다. 여기에서, 전자 장치는 전이 강하되는 동안 활동 상태로 유지되며, 전압 및 주파수는 상술된 대로 증분들만큼 조절된다.
도 5는, 전자 장치의 온도가 미리 정해진 임계 온도에 도달하거나 또는 넘어선 것으로 감지된 것에 대한 응답으로 전자 장치의 전압 및 주파수를 조절하는 일 실시 과정을 설명하는 순서도를 도시한다. 502 블록에서, 전자 장치의 온도 모니터는 전자 장치가 미리 정해진 임계 온도에 도달하거나 또는 넘어섰는지 여부를 결정한다. 전자 장치가 미리 정해진 임계 온도를 넘어서거나 또는 도달한 경우, 504 블록은 상기 전자 장치가 현재 활동 조절 상태인지 여부를 결정한다. 전자 장치가 현재 활동 조절 상태가 아닌 경우, 506 블록에서 전자 장치는 조절 상태로 전이한다. 일 실시예에서, 시스템 내의 내부 플래그는 전자 장치가 현재 활동 조절 상태에 있는 것을 지시하도록 설정된다. 일 실시예에서, 활동 조절 상태를 지시하도록 설정된 내부 플래그는 운영 체제에 가시적일 것이다.
그 다음, 508 블록은 현재 전자 장치의 동작점이 목적 조절점보다 더 높은지 여부를 결정한다. 여기에서 현재 동작점은, 현재 시스템 요구사항에 의해 설정된 대로 장치의 현재 주파수 및/또는 현재 전압을 포함할 수 있다. 현재 동작점이 목적 조절점보다 더 높지 않은 경우, 과정은 종료된다. 현재 동작점이 목적 조절점보다 더 높은 경우, 510 블록은 목절 조절점까지 강하 전이를 시작한다. 일 실시예에서, 목적 조절점까지 전이 강하는 상술된 대로 전자 장치의 활동 상태는 유지하면서 전압이 증분들만큼 변경되는 상술된 기술을 사용하여 수행된다.
일 실시예에서, 목적 조절점은 미리 정해져 있다. 일 실시예에서, 미리 정해진 목적 조절점은 전자 장치가 동작할 수 있는 최저 주파수 및 전압에 기초한다. 대안적 실시예에서, 목적 조절점은 502 블록에서 감지된 전자 장치의 감지된 온도에 기초하여 동적으로 결정된다.
일 실시예에서, 과정은 전자 장치의 온도를 지속적으로 모니터하는 것 또는 대안적으로 미리 정해진 시간 증분에 기초하여 주기적으로 확인하는 것을 포함한다. 그러한 경우, 블록 502에서 전자 장치가 미리 정해진 임계 온도 아래로 떨어진 것으로 감지된 경우, 512 블록은 전자 장치가 현재 활동 조절 상태인지 여부를 결정한다. 512 블록이 전자 장치가 현재 활동 조절 상태가 아니라고 결정한 경우, 과정은 종료된다. 512 블록이 전자 장치가 현재 활동 조절 상태라고 결정한 경우, 514 블록은 전자 장치를 활동 조절 상태로부터 비-조절 상태로 전이시킨다. 일 실시예에서, 상술된 대로 전자 장치의 상태는 시스템의 하드웨어 또는 전자 장치 내에 있는 내부 플래그를 설정 또는 해제함으로써 지시될 것이다.
전자 장치의 상태가 비-조절 상태로 전이된 후, 516 블록은 목적 동작점이 상기 목적 조절점보다 더 높은지 여부를 결정한다. 일 실시예에서, 목적 동작점은 처리되고 있는 응용에 의해 결정되는 성능 요구 및/또는 현재 시스템 요구사항에 기초하여 설정된다.
상기 목적 동작점이 목적 조절점보다 더 높지 않다고 결정된 경우, 과정은 종료된다. 516 블록에서, 목적 동작점이 목적 조절점보다 더 높다고 결정된 경우, 520 블록은 장치를 목적 동작점까지 상승 전이시킨다. 일 실시예에서, 목적 동작점까지 전이 상승은, 앞서 상술된 대로 전자 장치를 활동 상태로 유지하면서 동작 전압을 증분들만큼 변경하는 것을 포함한다.
일 실시예에서 상술된 대로, 전자 장치가 미리 정해진 임계 온도에 도달하거나 넘어선 것으로 감지된 것에 대한 응답으로 상기 전자 장치의 주파수 및 전압을 조절하는 과정은, 지속적으로 모니터하는 과정, 또는 미리 정해진 시간 간격마다 전자 장치의 온도를 지속적으로 확인하는 과정이다.
일 실시예에서, 활동 조절 기간 동안 더 높은 동작점으로의 이동을 통해서 동작 주파수를 증가시켜려는 요청(더 높은 성능 또는 기타 성능점 정책 요구사항의 필요에 기인함)은 조절 기간이 종료될 때까지 연기될 것이다. 그러나, 목적 조절 점보다 더 낮은 동작점으로의 이동을 통해서 동작 주파수를 낮추려는 요청은 실행될 것이다. 예를 들면, 도 6의 순서도는 일 실시예에 따른 성능 동작점 변경 명령에 대한 응답 과정을 설명한다. 602 블록에서, 성능 동작점 변경 명령이 수신된다. 응답으로 603 블록은 전자 장치가 현재 활동 조절 상태인지 여부를 결정한다. 전자 장치가 현재 활동 조절 상태가 아닌 경우, 604 블록은 요청된 대로 장치를 새로운 동작점으로 전이시킨다. 일 실시예에서, 새로운 동작점으로 전이시키는 것은, 앞서 상술된 대로 동작 전압 및 동작 주파수를 변경함으로써 수행된다. 여기서 동작 전압은 전자 장치의 현재 활동 상태를 유지하면서 증분들만큼 변경된다.
603 블록이 전자 장치가 현재 활동 조절 상태라고 결정한 경우, 606 블록은 요청된 새로운 동작점이 현재 목적 조절점보다 낮은지 여부를 결정한다. 일 실시예에서, 현재 목적 조절점은 하드웨어(액세스 가능함) 내에 저장될 수 있다. 예를 들면, 전자 장치의 레지스터를 들 수 있다. 606 블록에서 새로운 동작점이 목적 조절점보다 낮다고 결정한 경우, 604 블록은 새로운 동작점으로 전이시킨다. 606 블록에서 새로운 동작점이 목적 조절점보다 낮지 않다고 결정한 경우, 과정은 새로운 동작점으로 전이시키지 않으며, 608 블록은 전자 장치가 더 이상 조절 상태에 있지 않게 되는 시점의 향후 참조를 위해 새로운 동작점을 저장한다.
상술된 과정들을 수행하는 논리는 전자 장치 내에 있는 하드웨어, 또는 대안적으로 외부에서 구현될 수 있다. 상술된 과정들은 또한, 실행될 명령 셋(a set of instructions)으로서 컴퓨터 시스템의 메모리 내에 저장될 수도 있다. 덧붙여, 상술된 동작들을 수행하는 명령들은, 대안적으로 자기 및 광학 디스크를 포함하는 기타 다른 형태의 기계-판독 가능한 매체 상에 저장될 수 있다. 예를 들면, 일 실시예의 동작들은 디스크 드라이브(또는 컴퓨터-판독 가능한 매체 드라이브)를 통해 액세스할 수 있는 자기 디스크 또는 광학 디스크와 같은 기계-판독 가능한 매체 상에 저장될 수 있다. 나아가 명령들은, 컴파일 및 링크된 버전의 형태로 데이터 네트워크 상에서 컴퓨터 장치로 다운로드될 수 있다.
대안적으로, 앞서 논의된 동작들을 수행하는 과정들은, 분리된 하드웨어 구성 요소- LSI's(large-scale integrated circuits), ASIC's(application-specific integrated circuits) 및 EEPROM's(electrically erasable programmable read-only memory)과 같은 펌웨어와 같은 구성 요소 -와 같은 추가적인 컴퓨터 및/또는 기계 판독 가능한 매체; 전기, 광학, 음향 및 기타 다른 형태의 전달 신호들(예를 들어 반송파, 적외선 신호, 디지털 신호 등) 등 내에서 구현될 수 있다.
비록, 본 발명이 구체적인 예시 실시예들과 관련하여 설명되었지만, 보다 폭넓은 본 발명의 사상과 범위를 벗어 나지 않고, 이 실시예들에 대해 다양한 변형 및 변경들이 이루어질 수 있음은 명백할 것이다. 따라서, 본 명세서와 도면들은 제한적이라기 보다는 예시적인 의미로 간주되어야 한다.

Claims (42)

  1. 전자 장치의 온도가 미리 정해진 온도 임계값 이상인지의 여부를 결정하는 방법으로서,
    상기 전자 장치의 온도가 상기 미리 정해진 온도 임계값에 적어도 도달했음을 감지한 것에 대한 응답으로, 상기 미리 정해진 온도 임계값에 대응하는 상기 장치에 대한 목적 조절점(target throttling point)에 의해 표시되는 목적 동작 주파수(target operating frequency) 및 목적 동작 전압(target operating voltage)을 결정하는 단계; 및
    비-동시적으로(non-contemporaneously) 현재 동작 주파수를 상기 목적 동작 주파수로 변경하고 현재 동작 전압을 상기 목적 동작 전압으로 변경함으로써 상기 장치의 상기 현재 동작 주파수 및 상기 현재 동작 전압에 의해 표시되는 상기 전자 장치의 현재 동작점(current operating point)을 동적으로 변경하는 단계
    를 포함하며,
    상기 현재 동작 전압은 상기 장치가 활동 상태(active state)를 유지할 수 있도록 하기 위하여 상기 목적 동작 전압까지 증분으로 변경되는 방법.
  2. 제 1항에 있어서, 상기 활동 상태는, 상기 장치가 명령 실행(executing instructions) 및 버스 상의 입/출력 동작 처리(processing input/output operations on a bus) 중에 하나를 수행하는 것을 포함하는 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서, 상기 목적 조절점이 상기 현재 동작점 아래인 경우, 상기 현재 동작 주파수의 동적 변경이, 상기 현재 동작 전압의 변경 전에 수행되는 방법.
  7. 제 1항에 있어서, 상기 목적 동작점이 상기 현재 동작점 위인 경우, 상기 현재 동작 전압의 변경이, 상기 현재 동작 주파수의 변경 전에 수행되는 방법.
  8. 삭제
  9. 제 1항에 있어서, 각 증분이, 10 mV 에서 20 mV 사이인 방법.
  10. 제 1항에 있어서, 각 증분은, 16 mV인 방법.
  11. 제 1항에 있어서,
    각 증분 사이에 미리 정의된 기간을 대기하는 단계
    를 더 포함하는 방법.
  12. 제 11항에 있어서, 상기 미리 정의된 기간은, 적어도 15μs인 방법.
  13. 제 1항에 있어서, 상기 현재 동작 주파수를 변경하는 동안, 상기 장치에 연결된 버스가 정지되고(stalled), 상기 장치에 대한 제1 클럭은 정지되며, 상기 제1 클럭에 대한 위상 동기 루프(phase locked loop, PLL) 회로는 상기 목적 동작 주파수로 설정되는 방법.
  14. 제 1항에 있어서, 상기 현재 동작 주파수의 동적 변경이 10 μs 내에서 행해지는 방법.
  15. 전자 장치의 온도가 미리 정해진 온도 임계값 이상인지의 여부를 결정하고, 상기 전자 장치의 온도가 상기 미리 정해진 온도 임계값에 적어도 도달했음을 감지한 것에 대한 응답으로, 상기 미리 정해진 온도 임계값에 대응하는 상기 장치에 대한 목적 조절점에 의해 표시되는 목적 동작 주파수 및 목적 동작 전압을 결정하기 위한 제1 유닛 ; 및
    비-동시적으로 현재 동작 주파수를 상기 목적 동작 주파수로 변경하고 현재 동작 전압을 상기 목적 동작 전압으로 변경함으로써, 상기 장치의 상기 현재 동작 주파수 및 상기 현재 동작 전압에 의해 표시되는 상기 전자 장치의 현재 동작점을 동적으로 변경시키기 위한 제2 유닛
    을 포함하며,
    상기 현재 동작 전압은 상기 장치가 활동 상태를 유지할 수 있도록 하기 위하여 상기 목적 동작 전압까지 증분으로 변경되는 전자 장치.
  16. 제 15항에 있어서, 상기 활동 상태는, 상기 장치가 명령 실행 및 버스 상의 입/출력 동작 처리 중에 하나를 수행하는 것을 포함하는 전자 장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 15항에 있어서, 상기 제2 유닛은, 각 증분 사이에 미리 정의된 기간을 대기하는 전자 장치.
  22. 제 15항에 있어서, 상기 현재 동작 주파수를 변경하는 동안, 상기 장치에 연결된 버스가 정지되고, 상기 장치에 대한 제1 클럭은 정지되며, 상기 제1 클럭에 대한 위상 동기 루프 회로는 상기 목적 동작 주파수로 설정되는 전자 장치.
  23. 제 15항에 있어서, 상기 제2 유닛은, 상기 현재 동작 주파수의 동적 변경을 10 μs 이내에서 수행하는 전자 장치.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 프로세서에 의해 실행될 때 제1항에 기재된 방법을 수행하는 명령어 집합을 저장하고 있는 컴퓨터 판독 가능 매체.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
KR1020057006355A 2002-10-14 2003-09-26 성능이 효과적인 전력 조절을 위한 방법 빛 장치 KR100831490B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/272,149 US7076672B2 (en) 2002-10-14 2002-10-14 Method and apparatus for performance effective power throttling
US10/272,149 2002-10-14

Publications (2)

Publication Number Publication Date
KR20050053758A KR20050053758A (ko) 2005-06-08
KR100831490B1 true KR100831490B1 (ko) 2008-05-22

Family

ID=32069233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006355A KR100831490B1 (ko) 2002-10-14 2003-09-26 성능이 효과적인 전력 조절을 위한 방법 빛 장치

Country Status (6)

Country Link
US (1) US7076672B2 (ko)
EP (1) EP1552366A2 (ko)
KR (1) KR100831490B1 (ko)
CN (1) CN1269000C (ko)
AU (1) AU2003272754A1 (ko)
WO (1) WO2004036398A2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137480B2 (ja) * 2002-03-27 2008-08-20 日本碍子株式会社 ポリマー碍子
US7013406B2 (en) 2002-10-14 2006-03-14 Intel Corporation Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US6871119B2 (en) * 2003-04-22 2005-03-22 Intel Corporation Filter based throttling
US7664970B2 (en) 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US20060156041A1 (en) * 2005-01-07 2006-07-13 Lee Zaretsky System and method for power management of plural information handling systems
US7463993B2 (en) 2005-05-10 2008-12-09 Intel Corporation Adaptive thermal-based frequency-bounds control
US20070005152A1 (en) * 2005-06-30 2007-01-04 Ben Karr Method and apparatus for monitoring power in integrated circuits
US20070043965A1 (en) * 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7650518B2 (en) 2006-06-28 2010-01-19 Intel Corporation Method, apparatus, and system for increasing single core performance in a multi-core microprocessor
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US7617403B2 (en) 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
WO2008073597A1 (en) * 2006-12-14 2008-06-19 Intel Corporation Method and apparatus of power management of processor
US7818596B2 (en) * 2006-12-14 2010-10-19 Intel Corporation Method and apparatus of power management of processor
US8407498B2 (en) * 2006-12-27 2013-03-26 Nokia Corporation Power control using in-situ test circuit to measure performance capability of processing circuitry
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7627742B2 (en) 2007-04-10 2009-12-01 International Business Machines Corporation Method and apparatus for conserving power by throttling instruction fetching when a processor encounters low confidence branches in an information handling system
US7783903B2 (en) 2007-08-07 2010-08-24 International Business Machines Corporation Limiting power consumption by controlling airflow
US8032772B2 (en) 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
US8006070B2 (en) * 2007-12-05 2011-08-23 International Business Machines Corporation Method and apparatus for inhibiting fetch throttling when a processor encounters a low confidence branch instruction in an information handling system
US8086885B2 (en) * 2007-12-14 2011-12-27 Nokia Corporation Runtime control of system performance
US7925853B2 (en) 2008-01-04 2011-04-12 International Business Machines Corporation Method and apparatus for controlling memory array gating when a processor executes a low confidence branch instruction in an information handling system
US8255669B2 (en) 2008-01-30 2012-08-28 International Business Machines Corporation Method and apparatus for thread priority control in a multi-threaded processor based upon branch issue information including branch confidence information
US20090193240A1 (en) * 2008-01-30 2009-07-30 Ibm Corporation Method and apparatus for increasing thread priority in response to flush information in a multi-threaded processor of an information handling system
US8028182B2 (en) 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8527795B2 (en) * 2008-09-30 2013-09-03 International Business Machines Corporation Changing processor performance from a throttled state during a power supply failure
US20100241760A1 (en) * 2009-03-18 2010-09-23 Microsoft Corporation Web Front-End Throttling
US8639862B2 (en) * 2009-07-21 2014-01-28 Applied Micro Circuits Corporation System-on-chip queue status power management
US8738949B2 (en) * 2009-08-31 2014-05-27 Empire Technology Development Llc Power management for processor
US9098274B2 (en) 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US20110208854A1 (en) * 2010-02-19 2011-08-25 Microsoft Corporation Dynamic traffic control using feedback loop
US8892632B2 (en) * 2010-06-04 2014-11-18 Microsoft Corporation Client-server interaction frequency control
US9354690B1 (en) 2011-03-31 2016-05-31 Adtran, Inc. Systems and methods for adjusting core voltage to optimize power savings
US8782454B2 (en) * 2011-10-28 2014-07-15 Apple Inc. System and method for managing clock speed based on task urgency
US9122464B2 (en) * 2011-12-22 2015-09-01 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including energy efficient processor thermal throttling using deep power down mode
US8874949B2 (en) 2011-12-22 2014-10-28 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including enhanced temperature based voltage control
CN102609062A (zh) * 2012-02-10 2012-07-25 杭州再灵电子科技有限公司 平板电脑的温度控制方法
US9037882B2 (en) 2013-02-27 2015-05-19 Qualcomm Incorporated System and method for thermal management in a portable computing device using thermal resistance values to predict optimum power levels
US20160062421A1 (en) * 2014-09-03 2016-03-03 Lenovo (Singapore) Pte. Ltd. Device side initiated thermal throttling
US10359833B2 (en) * 2016-06-20 2019-07-23 Qualcomm Incorporated Active-core-based performance boost
CN107357385B (zh) * 2017-06-09 2020-04-28 努比亚技术有限公司 基于频率控制温度的方法、终端及计算机可读存储介质
US11822414B2 (en) 2021-02-08 2023-11-21 Microsoft Technology Licensing, Llc Processor-based system employing configurable local frequency throttling management to manage power demand and consumption, and related methods
US11327552B1 (en) * 2021-02-17 2022-05-10 Microsoft Licensing Technology, LLC Processor-based system employing local dynamic power management based on controlling performance and operating power consumption, and related methods
TWI806141B (zh) * 2021-08-30 2023-06-21 瑞昱半導體股份有限公司 處理器電路以及電腦可讀媒體

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5918061A (en) * 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
US5734585A (en) * 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
US5745375A (en) * 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5787294A (en) * 1995-10-13 1998-07-28 Vlsi Technology, Inc. System for reducing the power consumption of a computer system and method therefor
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US5940785A (en) * 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US5953685A (en) * 1997-11-26 1999-09-14 Intel Corporation Method and apparatus to control core logic temperature
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6363490B1 (en) * 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
KR20020050270A (ko) 1999-11-09 2002-06-26 토토라노 제이. 빈센트 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
US6664775B1 (en) 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
JP4733877B2 (ja) 2001-08-15 2011-07-27 富士通セミコンダクター株式会社 半導体装置
US6714891B2 (en) * 2001-12-14 2004-03-30 Intel Corporation Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
US6885233B2 (en) * 2002-05-02 2005-04-26 Intel Corporation Altering operating frequency and voltage set point of a circuit in response to the operating temperature and instantaneous operating voltage of the circuit
US7043649B2 (en) * 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국특허공보 05745375호

Also Published As

Publication number Publication date
CN1269000C (zh) 2006-08-09
CN1497406A (zh) 2004-05-19
US20040071184A1 (en) 2004-04-15
WO2004036398A3 (en) 2005-02-24
WO2004036398A2 (en) 2004-04-29
AU2003272754A8 (en) 2004-05-04
KR20050053758A (ko) 2005-06-08
US7076672B2 (en) 2006-07-11
EP1552366A2 (en) 2005-07-13
AU2003272754A1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
KR100831490B1 (ko) 성능이 효과적인 전력 조절을 위한 방법 빛 장치
KR100856606B1 (ko) 전자 디바이스의 동작 주파수 및 동작 전압을 동적으로변화시키기 위한 방법 및 장치
US5623647A (en) Application specific clock throttling
JP3419784B2 (ja) 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法
US5774704A (en) Apparatus and method for dynamic central processing unit clock adjustment
JP4125370B2 (ja) プロセッサの性能を強化する方法及び装置
JP2007128556A (ja) Ｃｐｕの動作特性に応じてコンピュータの動作を制御する方法と装置
US5848281A (en) Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US6192479B1 (en) Data processing with progressive, adaptive, CPU-driven power management
US7032117B2 (en) Dynamic power control in integrated circuits
US20060161375A1 (en) Optimizing processing speed based on measured temperatures
TWI240172B (en) Apparatus and method for bus signal termination compensation during detected quiet cycle
US7017058B2 (en) System and method for throttling a clock speed by comparing a power value with a predetermined power value wherein the predetermined power value is based on an increasing rate of a parameter
EP0426410A2 (en) Real-time power conservation for portable computers
JPH10198456A (ja) マイクロプロセッサ及びその最適化方法
JPH0720968A (ja) 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法
EP1865403B1 (en) A single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls
KR20040060727A (ko) 동적 전압 전이
WO2006059698A1 (en) Peak power-controlling apparatus and method
KR20150012235A (ko) 전압 레귤레이터 제어 시스템
JPH07191779A (ja) コンピュータシステム中の電力を節約するｎａｐｎｏｐ回路
CN1952846A (zh) 中央处理器被动式降温控制系统及方法
US8402288B2 (en) Apparatus and method for controlling voltage and frequency using multiple reference circuits
US20050022037A1 (en) Method, system, and apparatus for an efficient power dissipation
KR100601617B1 (ko) Ｃｐｕ 열제어 기능을 갖는 개인용 컴퓨터 및 그 ｃｐｕ 열제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 11