JPH10198456A - マイクロプロセッサ及びその最適化方法 - Google Patents

マイクロプロセッサ及びその最適化方法

Info

Publication number
JPH10198456A
JPH10198456A JP9294010A JP29401097A JPH10198456A JP H10198456 A JPH10198456 A JP H10198456A JP 9294010 A JP9294010 A JP 9294010A JP 29401097 A JP29401097 A JP 29401097A JP H10198456 A JPH10198456 A JP H10198456A
Authority
JP
Japan
Prior art keywords
processor
temperature
clock
state
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9294010A
Other languages
English (en)
Other versions
JP4008989B2 (ja
Inventor
Michel Salibu Mikhail
ミッシェル・サリブ・ミハイル
David Prisar Wilbur
ウィルバー・デイビット・プライサー
Theodor Ventloon Sebastian
セバスチャン・テオドール・ヴェントローン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10198456A publication Critical patent/JPH10198456A/ja
Application granted granted Critical
Publication of JP4008989B2 publication Critical patent/JP4008989B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 電圧、クロック、及びプロセッサにより実行
される動作を含む変数の階層を用いることにより可能な
限り性能が最適化されたプロセッサを提供する。 【解決手段】 通常プロセッサが動作できる領域４００
は、低電圧限界３００と負荷限界１００と動作温度によ
り定まる。動作温度が限界値より低い場合はプロセッサ
を高い電圧で安定して動作させることができ、またプロ
セッサの利用状態に関係した負荷を制限する必要はな
い。従ってプロセッサの動作温度を検出し、利用状態の
変数を用いて、電圧、クロック周波数、及び負荷を制限
することでプロセッサを最適性能領域５００で動作させ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプロセッサの性能を
最大限に発揮させる技術に関し、より詳しくはプロセッ
サの温度を限界内に維持しながら、電圧、動作機能、ク
ロック周波数の組合せを最適にする技術に関する。
【０００２】
【従来の技術】現在のところ、マイクロプロセッサが、
実行中にその電力及び温度を制御するための選択肢は極
めて僅かしかない。このことは、移動型及びデスクトッ
プ型の双方のパーソナル・コンピュータにおいていえ
る。マイクロプロセッサ・システムは、しばしば、最悪
の電力消費状態で連続的に使用されることを想定して設
計される。製品が生産にリリースされる前に、この設計
条件に適合できることを保証するため高精度のシステム
検証が行われる。
【０００３】現在のマイクロプロセッサは、マイクロプ
ロセッサ・システムが稼働中でないときに実行される多
数の電力低減状態を有することを特徴とする。Ｘ８６ク
ラスのマイクロプロセッサにおいては、その特徴は、通
常、ＳＭＭ（システム管理モード）と称される。電力消
費は、次のような方法により極めて低レベルに下げるこ
とができる。 ・マイクロプロセッサ内の論理オペレーションを停止す
る。 ・マイクロプロセッサへのクロックを止める。 ・マイクロプロセッサへの電力を切る。
【０００４】これらは特に、バッテリ寿命の限られる移
動型パーソナル・コンピュータにとって有用な特徴であ
る。しかしながら、上記の手順は全て、マイクロプロセ
ッサによる生産的作業を完全に停止してしまう荒っぽい
対応策である。
【０００５】「フェイル・セーフ・モード」として、幾
つかのシステムは、熱によるオーバランの場合にクロッ
クを落とすために外部論理を用いる電力センサを導入し
てきた。この「フェイル・セーフ・モード」がアクティ
ブにされるとき、その結果として生じる性能の減退が極
めて深刻なことがある。例えば、１０分の１になってし
まう。
【０００６】他のマイクロプロセッサ及び技術革新によ
り、そのマイクロプロセッサを所与の特定の動作特性又
はその特性に近い特性で動作させることが求められるよ
うになった。例えば、Elmerによる米国特許第５４８８
２８８号では、温度及びプロセス変化に応答して、内部
動作電圧を発生しかつこれを制御することによりスイッ
チング速度の揺らぎを補償する電圧安定化装置の使用が
開示されている。
【０００７】Turnvallによる米国特許第５４９８９７１
号では、温度の関数として変化するパラメータを有する
チップ上回路要素の使用と、ダイ(die)温度を計測しか
つ過剰な温度条件の際に回路のクロック周波数を低下さ
せるチップ外の回路要素の使用が開示されている。この
ことは、２つの所定の電圧をそのダイの出力ピンに対し
て供給することにより行われ、各々の電圧は、温度と共
に変化する回路要素により発生される。そして、電圧の
差を計測して、クロック周波数を制御するために用いら
れるダイ温度を表す信号を発生する。
【０００８】Schutzらによる米国特許第５４４０５２０
号は、別の解決手段であり、電圧マップが温度検知ユニ
ットと結合される。当該特許では、所定の電圧と温度の
関係を利用して、高いチップ温度の期間に電圧を上昇さ
せている。そうしなければ、マイクロプロセッサ・チッ
プの性能が低下することとなる。さらに、所定の素子特
性のセットを利用して、電圧の上昇を特定の限界以内に
制限している。
【０００９】これらの解決手段の全ての焦点は、性能を
安定化するため、又は、熱によるオーバーランを避ける
ために、電圧及び温度を利用することにある。しばし
ば、２つのパラメータのうち１つを他の１つに対して計
測することにより、性能が精確に計測される。他の動作
特性は無視される。
【００１０】これらの解決手段は、適切な状況を利用で
きていない。マイクロプロセッサは、長時間その最大電
力消費状態にあることはなく、そしてめったにその最大
安全温度に近づくことがない。様々な温度範囲において
性能を安定させようとするシステムでさえ、マイクロプ
ロセッサ及びそのシステムはそのほとんどの時間におい
て、より多くのオペレーションをサポートすることがで
きるという事実を十分に取り入れてはいない。
【００１１】本発明は、温度及び電圧の双方を便宜上用
いる。本発明は、マイクロプロセッサ・システムがその
電力消費の最悪条件で稼動することは稀であるという事
実を利用する。本発明では、温度及び電圧以外の変数を
用いることにより、様々な方法でシステムをモニターす
る。システム性能を最適化するためにとられるいかなる
動作も、アクティビティが実行されるか若しくは実行さ
れないかの関数となるのであって、いかなる動作も、こ
れらのアクティビティが電圧か温度のいずれかに作用を
及ぼす必要のある結果を生じるまで待つことはない。
【００１２】
【発明が解決しようとする課題】本発明の目的は、マイ
クロプロセッサの性能を管理するべく、マイクロプロセ
ッサ・システムの性能を最大限とするために種々のアク
ティビティ状態及び変数を用いる方法及びシステムを創
作することである。
【００１３】本発明の更なる目的は、電圧及び温度の最
適設計条件と通常の動作条件との間の差を便宜上利用す
る。これらの条件は、普通はマイクロプロセッサの限界
状態条件におけるものではない。
【００１４】本発明の更なる目的は、可能な限りの頻度
でその最適性能範囲内で動作する１又は複数のマイクロ
プロセッサを維持することである。
【００１５】
【課題を解決するための手段】これらの目的は、本発明
により充足される。本発明は、連続的にマイクロプロセ
ッサの温度をモニターし、マイクロプロセッサがその瞬
間的な最大許容性能において動作するよう維持するため
に他の変数を導入する。
【００１６】これらの変数は、供給電圧、クロック及び
機能を含む。プロセッサは、リアルタイムで実行されて
いる機能に依存してかつリアルタイム環境の制約の範囲
内で、その性能を最大に調整するために、単独でこれら
の変数の最良の組合せを決定することができる。例え
ば、温度が所与の制限内であることがわかっている場
合、通常の電圧設計限界を超えてプロセッサを動作させ
ることができる。
【００１７】システムの最大性能範囲に可能な限り留ま
るという目的をサポートするには、多数のオペレーショ
ン状態が定められる。各状態においてプロセッサ及びそ
のシステムは、そのシステム及びプロセッサの環境上及
び実行上の状態をリアルタイムでモニターする。状態間
の移動は、モニター用に選択されたパラメータに基づ
く。
【００１８】プロセッサ性能制御モジュールは、状態及
び生じた動作を制御し、チップ上の温度検知素子から連
続的に入力される。「ｎ」クロック毎の区切りにおい
て、プロセッサは、現在のオペレーション条件を評価し
て、どの動作をとるべきかそしてどの状態に入るべきか
を決定する。
【００１９】
【発明の実施の形態】いかなるときであってもプロセッ
サが動作している機能は、性能を最大化する上で考慮さ
れるべき重要なパラメータである。行われる動作は、部
分的には、実行中のプログラムにより決定される。この
目的を達成するためにプロセッサは、実行中の命令タイ
プのオンゴーイング状態を維持しようとする。これらの
命令タイプは、広くいえば次のように特徴付けられる。 ・バス・トランザクション ・分岐機能 ・レジスタ転送 ・算術オペレーション
【００２０】これらの機能の各々は、専用のハードウェ
アに関連している。スーパースカラー・マイクロプロセ
ッサにおいては、このハードウェアがしばしば別個のユ
ニットの形態となっており、このようなユニットの複数
の複製がある場合もある。例えば、２つの算術ユニット
がある場合等である。所与の場合には、これらのユニッ
トは、「回転」、「加算」、「ＯＲ」等のさらに基本的
なユニットへ分割されることもある。
【００２１】スーパースカラー・マイクロプロセッサに
おいては、複数のタイプのオペレーションを同時に実行
することができる。最適性能を得るために、全てのこれ
らのアクティビティを監視すると共に、所望するスルー
プットを実現するためのみでなくプロセッサがその性能
限界近傍で動作することを確保するべく選択的にオペレ
ーションをアクティブとする。
【００２２】図１は、温度と電圧を軸としてマイクロプ
ロセッサが動作可能な領域を描いたノモグラフを示す。
左側の境界は、回路が満足に動作するであろう最低電圧
により決定される。右側の境界は、技術的な安全負荷レ
ベルにより決定される。この最も右側の境界は、温度と
電圧の双方の関数であることに留意されたい。
【００２３】右上の点は、通常性能領域４００の「限界
状態動作点」を示す。この点及びこの点と同じ温度にお
ける低電圧動作限界により決定される長方形は、特定の
動作条件を規定する。限界条件温度に近づかない場合
は、技術的に、より高い動作電圧を安全にサポートで
き、そしてより高性能をサポートできることになる。実
際に、通常の動作条件下では、限界条件温度に近づくこ
とは稀である。斜線の長方形５００は、リアルタイム温
度が頻繁に許容する更なる最適性能領域を示す。
【００２４】本発明の目的は、マイクロプロセッサが、
可能な限り頻繁に斜線長方形により示されるこの更なる
最適性能領域内で動作するよう維持することである。こ
の目的のサポートにおいて、電力消費及び動作温度を下
げる多数の他の動作状態が規定される。
【００２５】図２は、本発明のための「切り換え制御流
れ図」を示す。更なる最適性能領域５００が、４と示さ
れたボックスである。その特徴は、昇圧された電圧（Ａ
Ｖ）及び加速されたクロック（ＡＣ）、並びに任意のマ
イクロプロセッサの機能を完全に利用することに制約が
ないことである。
【００２６】他の動作状態は、他のボックスにより表さ
れている。これらのボックスは、梯子状に配置されてい
る。双方向性の矢印は、マイクロプロセッサが梯子の上
で隣り合う動作状態間へ切り換えられることを示してい
る。あるいは、特定の条件下では、梯子の最上部と最下
部の間で切り換えられることを示す。左上角のキーは、
各ボックス内の動作条件を規定する。
【００２７】・正常電圧（ＮＶ） 正常電圧とは、従来技術によるマイクロプロセッサであ
る場合に設計されてきた汎用的な設計電圧を意味する。
【００２８】・減速されたクロック（ＲＣ） 減速されたクロックとは、正常クロック又は加速された
クロックよりも非常に低いクロック周波数を意味する。
【００２９】・正常クロック（ＮＣ） 正常クロックとは、従来技術によるマイクロプロセッサ
である場合に設計されてきた汎用的クロック周波数を意
味する。
【００３０】・昇圧された電圧（ＡＶ） 昇圧された電圧とは、温度条件が適合するときに適宜許
容される、より高い動作電圧を意味する。
【００３１】・加速されたクロック（ＡＣ） 加速されたクロックとは、昇圧された電圧が適用されか
つ温度条件が適合するときに許容し得る、より高いクロ
ック周波数を意味する。
【００３２】・利用制御（ＵＣ） 利用制御とは、それがなければマイクロプロセッサがそ
のマイクロプロセッサの内部機能の全てを完全に利用す
るはずの、何らかの制約状態に置かれていることを意味
する。これは、僅かな「スローダウン・モード」であ
り、クロック周波数の変化を必要としない。
【００３３】破線の輪郭で示されたボックスは、遷移状
態を表す。これらの遷移状態は、マイクロプロセッサ
が、先ず昇圧された電圧へと切り換わることなしには瞬
間的に加速されたクロックへと切り換わることができな
いという理由から存在するにすぎない。逆に、正常電圧
へと戻る前に、マイクロプロセッサは先ず正常クロック
へと切り換わらなければならない。
【００３４】ここで、これらのボックスの各々につい
て、先ず最上部のボックスから検討する。
【００３５】・状態＃１：ＮＶ／ＲＣ マイクロプロセッサは、Ｎｏ-Ｏｐ命令のストリングを
検知したときには必ずこの非常に低い電力状態に切り換
わる。この状態は、電力を減らしかつ温度を下げる。結
果的に得られる低い一定温度は、マイクロプロセッサが
その後に突発的なアクティビティに遭遇するときに有利
となる。
【００３６】・状態＃２：ＮＶ／ＮＣ マイクロプロセッサは、バス・アクティビティのみを検
知するときには必ずこの状態に留まり、そしてリアルタ
イム温度がＴopt未満であるとき又は状態＃１と状態＃
４の間で遷移しているとき、この状態に留まる。Ｔopt
は、限界条件温度より十分に低い温度であり、この温度
では、より高い電圧及びより高い周波数のオペレーショ
ンが可能でありかつ技術的に不利益がないと判断されて
いる。このポイントは、通常、技術的負荷限界の所与の
許容できる誤差の範囲内で、図１に示した更なる最適性
能領域５００の高温限界にて選択される。Ｔoptは、図
１には符号５０１で示されている。
【００３７】・状態＃３：ＡＶ／ＮＣ 前述のように、これは遷移状態である。
【００３８】・状態＃４：ＡＶ／ＡＣ これは、「更なる最適性能領域」であり、前述した通り
である。この状態／領域は、高度かつ生産的なアクティ
ビティの期間のために用いられる。マイクロプロセッサ
は、温度がＴoptの下にある限りにおいてのみ状態＃４
に留まることができる。Ｔoptの定義については、「状
態＃２」の記述を引用する。
【００３９】・状態＃５：ＡＶ／ＡＣ／ＵＣ 状態＃５は、ある程度状態＃４に似ている。状態＃５
は、半導体基板温度がＴoptを超えたことをマイクロプ
ロセッサ・センサが検知するときに誘発される。マイク
ロプロセッサは、昇圧された電圧かつ加速されたクロッ
クに留まるが、電力消費は、その様々な内部マイクロプ
ロセッサ機能の部分的利用に対して巧みな制御を行うこ
とにより制限される。この概念は、以下でさらに詳細に
説明される。
【００４０】・状態＃６：ＡＶ／ＮＣ／ＵＣ これは、もう１つの遷移状態である。状態＃６を介する
状態＃７への遷移は、半導体基板温度がＴswitchを超え
たことをマイクロプロセッサ・センサが検知するときに
誘発される。Ｔswitchは、Ｔoptよりほんの僅かだけ高
い温度である。Ｔswitchを超えることは、更なる温度上
昇を止めるための利用制御の適用が十分でなかったこと
を意味する。そこで、さらに徹底した制御を適用しなけ
ればならない。Ｔswitchは、図１の符号５０２により示
され、通常、更なる最適領域５００として設定された技
術的負荷限界に近い。それは、更なる温度上昇を止める
ためにとられる尺度として、プロセッサにその技術的負
荷限界を超えさせないように安全に維持するようなポイ
ントである。
【００４１】・状態＃７ 状態＃７では、マイクロプロセッサが、様々な内部マイ
クロプロセッサ機能の部分的利用に対する制御を適用し
続けつつ、正常クロック及び正常電圧へ戻る。状態＃７
は、限界条件設計限界の範囲内となることを意図されて
いる。図１の領域４００を参照されたい。これは、通常
性能領域であるので、マイクロプロセッサはこの状態に
永遠に留まることができる。しかしながら、本発明にお
いては、ほとんど場合にマイクロプロセッサは、状態＃
７に入った後まもなく状態＃５か状態＃４のいずれかに
戻ることになる。
【００４２】ここで、マイクロプロセッサは、Ｎｏ-Ｏ
ｐｓ命令のストリングが検知された場合は状態＃７から
状態＃１へ直接行くことができることに留意されたい。
しかしながら、温度が最初にＴoptより下がるまではそ
こから状態＃２へ進むことはできない。
【００４３】上記のように、状態＃４と状態＃５との間
の切り換えは、所与の利用制御を呼び出す。正常条件及
び正常プログラミングの下では、マイクロプロセッサが
常に状態＃４にあることが想定されている。しかしなが
ら、アクティビティの小さなピークが、瞬間的に状態＃
５へと移行させることがある。状態＃５は、クロック周
波数を単純に粗く下げることよりも、微妙でかつ効果的
である。状態＃５は、マイクロプロセッサ機能の幾つか
を使用できる頻度を制限することにより、アクティビテ
ィのピークであるロード・レベルを求める。明らかに高
電力の機能、特に円滑な性能に悪影響を及ぼす機能が先
ず削られる。図３及び図４は、このロード・レベル決定
を実行する相互動作のパスを示している。
【００４４】図３は、プロセッサ及びそのシステムの機
能を管理するために用いられる性能制御回路の構成図で
ある。性能制御ブロック３２は、マイクロプロセッサの
様々なユニットの部分的利用を管理するために自動制御
ブロック３６への動作情報を与え、そして自動制御ブロ
ック３６から利用制御情報を受け取る。これを、例えば
図３のブロック３４に一般的に示されるように、算術ユ
ニット、浮動小数点ユニット及び他のさらに基本的なユ
ニットへ接続することができる。
【００４５】さらに、性能制御ブロック３２は、プロセ
ッサのバスを通しバス・モニター３８を介してバス・ア
クティビティを検知し、この情報を自動制御ブロック３
６に対して送る。性能制御ブロックはさらに、クロック
制御回路３０へ情報を入力しかつここから情報を受け取
る。これらの入力は、利用率を上げるために、そして自
動制御ブロック３６に対するシステム・クロック及び初
期化情報を与えるために用いられる。一般的に、プロセ
ッサ・ユニット３４の制御は、プロセッサのアーキテク
チャ及び対象とする特定のプロセッサの性能に大きく依
存する。例えば、アーキテクチャ的配慮により、異なる
ユニット３４の制御のために異なる利用度を定めること
もある。なぜなら、１つのユニットが別のユニットより
も性能若しくは依存性の観点からより重要な場合がある
からである。重要性及び利用性のマトリクスに基づい
て、１又は複数のユニットに対するクロックが、その性
能ユニットにより変更されることもある。
【００４６】自動制御ブロック３６を形成するネットワ
ークが、図４にさらに詳細に示されている。この自動制
御ブロックは、供給電圧及びクロック周波数の双方を制
御する。電圧安定化機能は高電力消費を呈するので、通
常、この機能は、マイクロプロセッサ・チップから物理
的に分離されている。図４では、電圧安定化機能が破線
の右に示され、正常電圧(ＮＶ)５０及び昇圧された電圧
(ＡＶ)５２により表されている。図４に示すように好適
例においては、自動制御ブロックの他の全ての部分が、
マイクロプロセッサ・チップ上に置かれている。
【００４７】アップダウン・カウンタは、２つの電圧
（ＮＶ及びＡＶ）間を直接切り換えるチップ外の電圧安
定化装置(５０及び５２)を制御する。自動制御ブロック
は、電圧安定化装置がその対応するクロック周波数遷移
の前に両電圧間の遷移を完了するために十分な時間を許
容されるべくプログラミングされている。
【００４８】さらに自動制御ブロックは、クロック周波
数がＲＣ、ＮＣ及びＡＣの間で切り換わることを制御す
る。再び、自動制御ブロックは、クロック発生器がその
対応する供給電圧遷移の前にこれらの間の遷移を完了す
るために十分な時間を許容されるべくプログラミングさ
れている。
【００４９】実際の制御は、初期化用のリセット入力
（ライン５１）を具備するアップダウン・カウンタとし
て見ることができる。このカウンタは、条件に基づいて
「梯子」を上がったり下がったりすることができる。ア
ップダウン・カウンタを進めるために必要な条件は、単
純な論理ブロックによりデコードされる。アップダウン
・カウンタの進行は、クロック・サイクル境界上におい
てのみ行われ、多数のＮｏ-Ｏｐサイクルにわたること
もある。システム・クロック・ライン５３は、この同期
を与える。
【００５０】実際の実施においては、これらの単純な論
理ブロックへの入力は、性能制御ブロックからの情報を
含む。例えば、次のようなものである。 ・Ｎｏ-Ｏｐ命令のストリングが検知されたか（図４の
符号５６）。 ・命令は、「バス・オンリー」か（図４の符号５４）。
【００５１】自動制御ブロックはさらに、符号５８とし
て集合的に示されるマイクロプロセッサ・チップ上の温
度センサからの入力を受け取る。温度感知ダイオード
は、この目的のために用いることができる。ブロック６
０、６２及び６４は、各々インバータ（６６）を有し、
それぞれＴ＞Ｔopt（６０）、Ｔ＞Ｔswitch（６２）、
及びＴ＞Ｔmax（６４）となるとき直ちにイネーブルと
される。Ｔmaxは、プロセッサを動作させるために特定
された最大温度である。
【００５２】性能制御ブロック３２からのＮｏ-Ｏｐ信
号もまたインバータを有することに注目すると、ゲート
６８が状態１を規定し、ゲート７０が状態２を規定し、
ゲート７２が状態４及び遷移状態３を規定し、ゲート７
４が状態５を規定し、そしてゲート７６が状態７及び遷
移状態６を規定する。状態１が真である場合（すなわ
ち、Ｎｏ-Ｏｐ条件又はＴ＞Ｔmaxのいずれかである場
合）、減速クロック発生器８０がイネーブルとされ、プ
ロセッサ・クロック出力８８が減速されたクロック速度
となる。バス・アクティビティかつＴ＜Ｔoptの場合、
状態２がイネーブルとされる。状態２にあるとき、ゲー
ト９０を介する制御が正常クロック（ＮＣ）８２をイネ
ーブルとし、ＮＣ８２から戻される信号に基づきゲート
９４を介して正常電圧を維持する。状態３は遷移状態で
あり、プロセッサのユニットがオペレーションの実行を
開始する（状態２から出る）ときはいつでも生じ、そし
てＴ＜Ｔoptのとき生じる。この状態においては、ゲー
ト９１が、昇圧電圧安定化装置（ＡＶ）５２をイネーブ
ルとする。ＡＶがイネーブルとされた後、加速クロック
（ＡＣ）８４をイネーブルとするために信号がゲート９
５を介して送られ、そしてここでプロセッサは状態４に
ある。Ｔopt＜Ｔ＜Ｔswitchのとき、状態５がゲート７
４を介してイネーブルとされる。これは、プロセッサ及
びシステムを、利用制御（ＵＣ）８６へ移行させる。こ
の状態では、性能制御ブロック３２が、ユニット３４の
活動を削減することにより電力消費を安定化させようと
する。
【００５３】状態６は、Ｔ＞Ｔswitchとなる遷移状態で
ある。この状態では、ゲート７６がゲート９０を介して
先ず正常クロック８２をオンとした後、ゲート９３及び
９４を介して正常電圧（５０）を発生する。その後シス
テムは状態７にあり、そして温度がＴmaxを超えるか又
はＴswitch未満となるまで留まる。温度がＴmaxを超え
た場合、システムは状態１へ移行する。しかし、温度が
Ｔswitchより下がった場合、システムは状態５へ戻る。
【００５４】上記においては、本発明を特定の実施例を
参照して記述した。しかしながら、特許請求の範囲に記
載の本発明のより広い主旨及び範囲から逸脱することな
く様々な修整や変更が可能なことは自明である。明細書
及び図面は、説明のためであって限定することを意図し
たものではない。
【００５５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５６】（１）安定化された電源を用い複数のクロ
ック周波数を有するプロセッサにおいて、前記プロセッ
サの現在温度に対応する温度信号を与える温度検知回路
と、前記プロセッサの機能的オペレーションをモニター
する性能制御部と、前記性能制御部及び前記温度検知ユ
ニットから情報を受信し、適切なクロック周波数及び動
作電圧を選択するためにその情報を利用する論理ネット
ワークとを有するプロセッサ。 （２）前記性能制御部の一部であって前記論理ネットワ
ークへ結合され、前記論理ネットワークへ与えられる前
記情報に基づいて１又は複数のプロセッサの機能ユニッ
トのオペレーションを制限する利用制御モジュールを有
する上記（１）のプロセッサ。 （３）前記論理ネットワークが、前記温度検知ユニット
及び前記性能制御部からの前記情報を利用することによ
り、前記プロセッサの前記オペレーションを制御する状
態を提供する上記（１）に記載のプロセッサ。 （４）前記性能制御部の一部であって前記論理ネットワ
ークへ結合され、前記論理ネットワークへ与えられる前
記情報に基づいて１又は複数のプロセッサの機能ユニッ
トのオペレーションを制限する利用制御モジュールを有
する上記（３）のプロセッサ。 （５）検知される前記温度が最適温度を超えるときに、
前記利用制御モジュールが、前記状態のうちの１つによ
りイネーブルとされる上記（３）のプロセッサ。 （６）検知される前記温度が高電圧及び高速クロックに
おいて選択された温度範囲外にあるとき、前記状態のう
ちの１つが正常電圧及び正常クロックを与える上記
（３）のプロセッサ。 （７）前記状態のうちの１つが、検知される前記温度が
最適温度より下であるときにイネーブルとされる高電圧
及び高速クロックを与える上記（３）のプロセッサ。 （８）前記状態のうちの１つが、検知される前記温度が
最適温度より下であるときにイネーブルとされる高電圧
及び高速クロックを与える上記（５）のプロセッサ。 （９）検知される前記温度が高電圧及び高速クロックに
おいて選択された温度範囲外にあるとき、前記状態のう
ちの１つが正常電圧及び正常クロックを与える上記
（５）のプロセッサ。 （１０）検知される前記温度が高電圧及び高速クロック
において選択された温度範囲外にあるとき、前記状態の
うちの１つが正常電圧及び正常クロックを与える上記
（８）のプロセッサ。 （１１）前記性能制御部がバス・アクティビティのみを
検知し、かつ、検知される前記温度が最適温度より下で
あるとき、前記状態のうちの１つが正常電圧及び正常ク
ロックを与える上記（１０）のプロセッサ。 （１２）前記性能制御部が一連のＮｏ-Ｏｐ命令を検知
するか、又は、前記温度が前記プロセッサについて特定
された最高温度より上であるかのいずれかのとき、前記
状態のうちの１つが減速されたクロック速度を与える上
記（１０）のプロセッサ。 （１３）前記性能制御部が一連のＮｏ-Ｏｐ命令を検知
するか、又は、前記温度が前記プロセッサについて特定
された最高温度より上であるかのいずれかのとき、前記
状態のうちの１つが減速されたクロック速度を与える上
記（１１）のプロセッサ。 （１４）前記プロセッサの機能ユニットが動作しており
かつ前記プロセッサの検知温度が増進されたアクティビ
ティ状態における最適温度より下であるとき、正常なア
クティビティ状態から前記増進されたアクティビティ状
態へと切り換えるステップと、前記プロセッサの検知温
度が、前記増進されたアクティビティ状態における前記
最適温度と超過しない温度との間であるとき、前記プロ
セッサの機能ユニットを管理する利用制御をイネーブル
とするステップと、前記プロセッサの検知温度が、前記
増進されたアクティビティ状態で動作するための前記超
過しない温度よりも上であるとき、前記増進されたアク
ティビティ状態から正常なアクティビティ状態へと切り
換えるステップとを含むプロセッサの性能を最適化する
方法。 （１５）前記正常なアクティビティ状態が正常なクロッ
ク及び電圧を有し、前記増進されたアクティビティ状態
が増進されたクロック及び電圧並びに前記プロセッサの
機能ユニットによる全機能実行を有する上記（１４）の
プロセッサの性能を最適化する方法。 （１６）前記プロセッサが一連のＮｏ-Ｏｐ命令を検知
したとき、減速されたクロック状態へ入るステップと、
前記プロセッサの検知温度が最適温度より下でありかつ
バス・アクティビティのみがあるとき、減速されたクロ
ック状態から、又は、増進された電圧及びクロック状態
から、正常なアクティビティ状態へと移行するステップ
とをさらに含む上記（１５）の方法。 （１７） 前記プロセッサの検知温度が、前記プロセッ
サにおける特定の温度より上であるときはいつでも、前
記減速されたクロック状態へと切り換えるステップをさ
らに含む上記（１６）の方法。 （１８）可変のクロック及び電圧を有するプロセッサの
性能を最適化する装置において、前記プロセッサの機能
ユニットが動作しておりかつ前記プロセッサの検知温度
が増進された電圧及びクロック状態での動作における最
適温度より下であるとき、正常な電圧及びクロック状態
から前記増進された電圧及びクロック状態へと切り換え
る手段と、前記プロセッサの検知温度が、前記最適温度
と前記増進された電圧及びクロック状態における超過し
ない温度との間であるとき、利用制御をイネーブルする
手段と、前記検知温度が、増進された電圧及びクロック
状態で動作するための前記超過しない温度より上である
とき、前記増進された電圧及びクロック状態から前記正
常なアクティビティ状態へと切り換える手段とを有する
プロセッサの性能を最適化する装置。 （１９）前記プロセッサが一連のＮｏ-Ｏｐ命令を検知
したとき、減速されたクロック状態に入る手段と、前記
プロセッサの検知温度が前記最適温度より下でありかつ
バス・アクティビティのみがあるとき、減速されたクロ
ック状態から、又は、増進された電圧及びクロック状態
から、正常なアクティビティ状態へと移行する手段とを
さらに有する上記（１８）の装置。 （２０）前記プロセッサの検知温度が、前記プロセッサ
における特定の温度より上であるときはいつでも、前記
減速されたクロック状態へ切り換える手段をさらに有す
る上記（１９）の装置。
【図面の簡単な説明】
【図１】マイクロプロセッサが動作可能な領域を描い
た、温度と電圧を軸とするノモグラフである。
【図２】本発明の切換制御の流れ及びその状態を示す流
れ図である。
【図３】本発明の性能制御及び自動制御並びに関連する
入力及び出力の構成図である。
【図４】本発明の自動制御論理の単純な論理ブロックを
用いた図である。
【符号の説明】
３０ クロック制御 ３２ 性能制御 ３４ 機能ユニット ３６ 自動制御 ３８ バス・モニター １００ 技術的負荷限界 ２００ 限界条件動作点 ３００ 回路の電圧限界 ４００ 汎用的仕様領域 ５００ 更なる最適性能領域 ５０１ Ｔopt ５１０ Ｔswitch
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィルバー・デイビット・プライサー アメリカ合衆国05495、バーモント州、シ ャルロット、スペアー・ストリート 5524 (72)発明者 セバスチャン・テオドール・ヴェントロー ン アメリカ合衆国05403、バーモント州、サ ウス・バーリントン、バトラー・ドライブ 38

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】安定化された電源を用い複数のクロック周
    波数を有するプロセッサにおいて、 前記プロセッサの現在温度に対応する温度信号を与える
    温度検知回路と、 前記プロセッサの機能的オペレーションをモニターする
    性能制御部と、 前記性能制御部及び前記温度検知ユニットから情報を受
    信し、適切なクロック周波数及び動作電圧を選択するた
    めにその情報を利用する論理ネットワークとを有するプ
    ロセッサ。
  2. 【請求項２】前記性能制御部の一部であって前記論理ネ
    ットワークへ結合され、前記論理ネットワークへ与えら
    れる前記情報に基づいて１又は複数のプロセッサの機能
    ユニットのオペレーションを制限する利用制御モジュー
    ルを有する請求項１のプロセッサ。
  3. 【請求項３】前記論理ネットワークが、前記温度検知ユ
    ニット及び前記性能制御部からの前記情報を利用するこ
    とにより、前記プロセッサの前記オペレーションを制御
    する状態を提供する請求項１に記載のプロセッサ。
  4. 【請求項４】前記性能制御部の一部であって前記論理ネ
    ットワークへ結合され、前記論理ネットワークへ与えら
    れる前記情報に基づいて１又は複数のプロセッサの機能
    ユニットのオペレーションを制限する利用制御モジュー
    ルを有する請求項３のプロセッサ。
  5. 【請求項５】検知される前記温度が最適温度を超えると
    きに、前記利用制御モジュールが、前記状態のうちの１
    つによりイネーブルとされる請求項３のプロセッサ。
  6. 【請求項６】検知される前記温度が高電圧及び高速クロ
    ックにおいて選択された温度範囲外にあるとき、前記状
    態のうちの１つが正常電圧及び正常クロックを与える請
    求項３のプロセッサ。
  7. 【請求項７】前記状態のうちの１つが、検知される前記
    温度が最適温度より下であるときにイネーブルとされる
    高電圧及び高速クロックを与える請求項３のプロセッ
    サ。
  8. 【請求項８】前記状態のうちの１つが、検知される前記
    温度が最適温度より下であるときにイネーブルとされる
    高電圧及び高速クロックを与える請求項５のプロセッ
    サ。
  9. 【請求項９】検知される前記温度が高電圧及び高速クロ
    ックにおいて選択された温度範囲外にあるとき、前記状
    態のうちの１つが正常電圧及び正常クロックを与える請
    求項５のプロセッサ。
  10. 【請求項１０】検知される前記温度が高電圧及び高速ク
    ロックにおいて選択された温度範囲外にあるとき、前記
    状態のうちの１つが正常電圧及び正常クロックを与える
    請求項８のプロセッサ。
  11. 【請求項１１】前記性能制御部がバス・アクティビティ
    のみを検知し、かつ、検知される前記温度が最適温度よ
    り下であるとき、前記状態のうちの１つが正常電圧及び
    正常クロックを与える請求項１０のプロセッサ。
  12. 【請求項１２】前記性能制御部が一連のＮｏ-Ｏｐ命令
    を検知するか、又は、前記温度が前記プロセッサについ
    て特定された最高温度より上であるかのいずれかのと
    き、前記状態のうちの１つが減速されたクロック速度を
    与える請求項１０のプロセッサ。
  13. 【請求項１３】前記性能制御部が一連のＮｏ-Ｏｐ命令
    を検知するか、又は、前記温度が前記プロセッサについ
    て特定された最高温度より上であるかのいずれかのと
    き、前記状態のうちの１つが減速されたクロック速度を
    与える請求項１１のプロセッサ。
  14. 【請求項１４】前記プロセッサの機能ユニットが動作し
    ておりかつ前記プロセッサの検知温度が増進されたアク
    ティビティ状態における最適温度より下であるとき、正
    常なアクティビティ状態から前記増進されたアクティビ
    ティ状態へと切り換えるステップと、 前記プロセッサの検知温度が、前記増進されたアクティ
    ビティ状態における前記最適温度と超過しない温度との
    間であるとき、前記プロセッサの機能ユニットを管理す
    る利用制御をイネーブルとするステップと、 前記プロセッサの検知温度が、前記増進されたアクティ
    ビティ状態で動作するための前記超過しない温度よりも
    上であるとき、前記増進されたアクティビティ状態から
    正常なアクティビティ状態へと切り換えるステップとを
    含むプロセッサの性能を最適化する方法。
  15. 【請求項１５】前記正常なアクティビティ状態が正常な
    クロック及び電圧を有し、前記増進されたアクティビテ
    ィ状態が増進されたクロック及び電圧並びに前記プロセ
    ッサの機能ユニットによる全機能実行を有する請求項１
    ４のプロセッサの性能を最適化する方法。
  16. 【請求項１６】前記プロセッサが一連のＮｏ-Ｏｐ命令
    を検知したとき、減速されたクロック状態へ入るステッ
    プと、 前記プロセッサの検知温度が最適温度より下でありかつ
    バス・アクティビティのみがあるとき、減速されたクロ
    ック状態から、又は、増進された電圧及びクロック状態
    から、正常なアクティビティ状態へと移行するステップ
    とをさらに含む請求項１５の方法。
  17. 【請求項１７】前記プロセッサの検知温度が、前記プロ
    セッサにおける特定の温度より上であるときはいつで
    も、前記減速されたクロック状態へと切り換えるステッ
    プをさらに含む請求項１６の方法。
  18. 【請求項１８】可変のクロック及び電圧を有するプロセ
    ッサの性能を最適化する装置において、 前記プロセッサの機能ユニットが動作しておりかつ前記
    プロセッサの検知温度が増進された電圧及びクロック状
    態での動作における最適温度より下であるとき、正常な
    電圧及びクロック状態から前記増進された電圧及びクロ
    ック状態へと切り換える手段と、 前記プロセッサの検知温度が、前記最適温度と前記増進
    された電圧及びクロック状態における超過しない温度と
    の間であるとき、利用制御をイネーブルする手段と、 前記検知温度が、増進された電圧及びクロック状態で動
    作するための前記超過しない温度より上であるとき、前
    記増進された電圧及びクロック状態から前記正常なアク
    ティビティ状態へと切り換える手段とを有するプロセッ
    サの性能を最適化する装置。
  19. 【請求項１９】前記プロセッサが一連のＮｏ-Ｏｐ命令
    を検知したとき、減速されたクロック状態に入る手段
    と、 前記プロセッサの検知温度が前記最適温度より下であり
    かつバス・アクティビティのみがあるとき、減速された
    クロック状態から、又は、増進された電圧及びクロック
    状態から、正常なアクティビティ状態へと移行する手段
    とをさらに有する請求項１８の装置。
  20. 【請求項２０】前記プロセッサの検知温度が、前記プロ
    セッサにおける特定の温度より上であるときはいつで
    も、前記減速されたクロック状態へ切り換える手段をさ
    らに有する請求項１９の装置。
JP29401097A 1996-12-23 1997-10-27 マイクロプロセッサ及びその最適化方法 Expired - Lifetime JP4008989B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/772706 1996-12-23
US08/772,706 US5832284A (en) 1996-12-23 1996-12-23 Self regulating temperature/performance/voltage scheme for micros (X86)

Publications (2)

Publication Number Publication Date
JPH10198456A true JPH10198456A (ja) 1998-07-31
JP4008989B2 JP4008989B2 (ja) 2007-11-14

Family

ID=25095952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29401097A Expired - Lifetime JP4008989B2 (ja) 1996-12-23 1997-10-27 マイクロプロセッサ及びその最適化方法

Country Status (6)

Country Link
US (2) US5832284A (ja)
JP (1) JP4008989B2 (ja)
KR (1) KR100277247B1 (ja)
MY (2) MY117872A (ja)
SG (2) SG109455A1 (ja)
TW (1) TW364094B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150269A (ja) * 2001-11-08 2003-05-23 Sony Corp 電源電圧周波数制御回路
US6845456B1 (en) 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
US6889332B2 (en) 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
US7254721B1 (en) * 2001-05-01 2007-08-07 Advanced Micro Devices, Inc. System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1192298C (zh) * 1996-01-17 2005-03-09 德克萨斯仪器股份有限公司 按cpu活动调节cpu时钟频率而实时管理cpu温度和节电的方法和系统
US6928559B1 (en) 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
JP3573957B2 (ja) * 1998-05-20 2004-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
TW509843B (en) * 1998-07-24 2002-11-11 Mitac Technology Corp Control method and system for dynamically adjusting processor
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US7231531B2 (en) * 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US6836849B2 (en) * 2001-04-05 2004-12-28 International Business Machines Corporation Method and apparatus for controlling power and performance in a multiprocessing system according to customer level operational requirements
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US6859886B1 (en) 2001-10-02 2005-02-22 Lsi Logic Corporation IO based embedded processor clock speed control
US20040025061A1 (en) * 2001-10-25 2004-02-05 Lawrence Richard H. Method and system for power reduction
US6892312B1 (en) * 2001-10-30 2005-05-10 Lsi Logic Corporation Power monitoring and reduction for embedded IO processors
US6931559B2 (en) * 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US7281140B2 (en) * 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
US7036030B1 (en) 2002-02-07 2006-04-25 Advanced Micro Devices, Inc. Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US7050885B2 (en) * 2002-02-15 2006-05-23 Delphi Technologies, Inc. Pulse count accumulator for pulse count motor control system
EP1338948A1 (en) * 2002-02-25 2003-08-27 Hewlett Packard Company, a Delaware Corporation Clock control arrangement for a computing system
US6957352B2 (en) * 2002-03-15 2005-10-18 Intel Corporation Processor temperature control interface
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US6762629B2 (en) * 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
KR100935574B1 (ko) * 2002-11-04 2010-01-07 삼성전자주식회사 Ｃｐｕ 과열방지시스템
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7657772B2 (en) * 2003-02-13 2010-02-02 International Business Machines Corporation Thermally aware integrated circuit
US7149905B2 (en) * 2003-05-22 2006-12-12 International Business Machines Corporation Firmware controlled dynamic voltage adjustment
US7146514B2 (en) * 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7079904B1 (en) * 2003-09-12 2006-07-18 Itt Manufacturing Enterprises, Inc. Adaptive software management
GB2408356B (en) * 2003-11-18 2005-12-28 Motorola Inc Method and device for regulating a voltage supply to a semiconductor device
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7692477B1 (en) * 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
KR20050071739A (ko) * 2004-01-02 2005-07-08 삼성전자주식회사 누설 전력을 줄이기 위한 마이크로프로세서
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) * 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7313500B2 (en) * 2004-11-05 2007-12-25 Schweitzer Engineering Labortories, Inc. Method to increase the maximum allowable ambient temperature rating of an electronic device
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
TWI351818B (en) 2005-01-11 2011-11-01 Altera Corp Power management of components having clock proces
US7197419B2 (en) * 2005-02-03 2007-03-27 International Business Machines Corporation System and method for thermal monitoring of IC using sampling periods of invariant duration
US20060218428A1 (en) * 2005-03-22 2006-09-28 Hurd Kevin A Systems and methods for operating within operating condition limits
US7953991B2 (en) * 2006-02-27 2011-05-31 Freescale Semiconductor, Inc. Processing system and methods for use therewith
US7886167B2 (en) * 2006-05-11 2011-02-08 Intel Corporation Load circuit supply voltage control
US7421368B2 (en) * 2006-12-19 2008-09-02 International Business Machines Corporation Detection of airflow anomalies in electronic equipment
US7908493B2 (en) * 2007-06-06 2011-03-15 International Business Machines Corporation Unified management of power, performance, and thermals in computer systems
US8725488B2 (en) * 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US8069354B2 (en) * 2007-08-14 2011-11-29 Mips Technologies, Inc. Power management for system having one or more integrated circuits
US8055477B2 (en) * 2008-11-20 2011-11-08 International Business Machines Corporation Identifying deterministic performance boost capability of a computer system
US8037325B1 (en) 2008-12-09 2011-10-11 Google Inc. System and method for determining power consumption
US8756442B2 (en) 2010-12-16 2014-06-17 Advanced Micro Devices, Inc. System for processor power limit management
US8909961B2 (en) 2011-11-29 2014-12-09 Ati Technologies Ulc Method and apparatus for adjusting power consumption level of an integrated circuit
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US9903764B2 (en) 2014-09-30 2018-02-27 Samsung Electronics Co., Ltd. Integrated circuit for estimating power of at least one node using temperature and a system including the same
US10580730B2 (en) 2017-11-16 2020-03-03 International Business Machines Corporation Managed integrated circuit power supply distribution

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448119A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Semiconductor device
JPH06138956A (ja) * 1992-10-16 1994-05-20 Picopower Technol Inc 熱調節装置および方法
JPH07141052A (ja) * 1993-09-21 1995-06-02 Seiko Epson Corp 情報処理装置
JPH07505244A (ja) * 1992-03-31 1995-06-08 セイコーエプソン株式会社 高性能ｃｐｕ／システム用の選択的パワーダウン
JPH07191778A (ja) * 1991-09-04 1995-07-28 Internatl Business Mach Corp <Ibm> 可変チップクロック装置
JPH07287699A (ja) * 1994-02-28 1995-10-31 Hitachi Ltd データ処理装置
JPH08179846A (ja) * 1994-09-02 1996-07-12 Advanced Micro Devicds Inc コンピュータシステム、およびコンピュータシステム内のｃｐｕクロック信号の周波数を調整する方法
JPH08211961A (ja) * 1994-10-11 1996-08-20 Digital Equip Corp <Dec> マイクロプロセッサをベースとするコンピュータシステムのための可変周波数クロック制御装置
JPH08249085A (ja) * 1994-10-03 1996-09-27 Advanced Micro Devicds Inc マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法
JPH09146654A (ja) * 1995-11-16 1997-06-06 Brother Ind Ltd クロック信号発生装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445083A (en) * 1981-08-26 1984-04-24 Honeywell Information Systems Inc. Integrated circuit compensatory regulator apparatus
DE4137730C2 (de) * 1991-11-15 1993-10-21 Texas Instruments Deutschland In einer Halbleiterschaltung integrierte Schaltungsanordnung
US5303191A (en) * 1992-01-23 1994-04-12 Motorola, Inc. Memory with compensation for voltage, temperature, and processing variations
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5721837A (en) * 1993-10-28 1998-02-24 Elonex I.P. Holdings, Ltd. Micro-personal digital assistant including a temperature managed CPU
WO1996025796A1 (en) * 1995-02-17 1996-08-22 Intel Corporation Power dissipation control system for vlsi chips
US5498971A (en) * 1994-02-07 1996-03-12 Zenith Data Systems Corporation Method and control circuit for measuring the temperature of an integrated circuit
US5422806A (en) * 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
US5713030A (en) * 1995-10-11 1998-01-27 Vlsi Technology, Inc. Thermal management device and method for a computer processor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448119A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Semiconductor device
JPH07191778A (ja) * 1991-09-04 1995-07-28 Internatl Business Mach Corp <Ibm> 可変チップクロック装置
JPH07505244A (ja) * 1992-03-31 1995-06-08 セイコーエプソン株式会社 高性能ｃｐｕ／システム用の選択的パワーダウン
JPH06138956A (ja) * 1992-10-16 1994-05-20 Picopower Technol Inc 熱調節装置および方法
JPH07141052A (ja) * 1993-09-21 1995-06-02 Seiko Epson Corp 情報処理装置
JPH07287699A (ja) * 1994-02-28 1995-10-31 Hitachi Ltd データ処理装置
JPH08179846A (ja) * 1994-09-02 1996-07-12 Advanced Micro Devicds Inc コンピュータシステム、およびコンピュータシステム内のｃｐｕクロック信号の周波数を調整する方法
JPH08249085A (ja) * 1994-10-03 1996-09-27 Advanced Micro Devicds Inc マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法
JPH08211961A (ja) * 1994-10-11 1996-08-20 Digital Equip Corp <Dec> マイクロプロセッサをベースとするコンピュータシステムのための可変周波数クロック制御装置
JPH09146654A (ja) * 1995-11-16 1997-06-06 Brother Ind Ltd クロック信号発生装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845456B1 (en) 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
US7254721B1 (en) * 2001-05-01 2007-08-07 Advanced Micro Devices, Inc. System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit
US7647513B2 (en) 2001-05-01 2010-01-12 Advanced Micro Devices, Inc. Method and apparatus for improving responsiveness of a power management system in a computing device
JP2003150269A (ja) * 2001-11-08 2003-05-23 Sony Corp 電源電圧周波数制御回路
US6889332B2 (en) 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state

Also Published As

Publication number Publication date
KR19980063493A (ko) 1998-10-07
JP4008989B2 (ja) 2007-11-14
US6119241A (en) 2000-09-12
MY117872A (en) 2004-08-30
SG109455A1 (en) 2005-03-30
KR100277247B1 (ko) 2001-01-15
SG66414A1 (en) 1999-07-20
TW364094B (en) 1999-07-11
US5832284A (en) 1998-11-03
MY133334A (en) 2007-11-30

Similar Documents

Publication Publication Date Title
JPH10198456A (ja) マイクロプロセッサ及びその最適化方法
US10775863B2 (en) Methods and apparatuses for controlling the temperature of a data processing system
US7451332B2 (en) Methods and apparatuses for controlling the temperature of a data processing system
EP2485117B1 (en) Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US7373269B2 (en) Processor power consumption control
US20060161375A1 (en) Optimizing processing speed based on measured temperatures
US8412962B2 (en) Microprocessor with improved thermal monitoring and protection mechanism
US7774627B2 (en) Microprocessor capable of dynamically increasing its performance in response to varying operating temperature
EP0757821B1 (en) Temperature management for integrated circuits
US7076672B2 (en) Method and apparatus for performance effective power throttling
US5825674A (en) Power control for mobile electronics using no-operation instructions
US7698583B2 (en) Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
US6823240B2 (en) Operating system coordinated thermal management
JP2007128556A (ja) Ｃｐｕの動作特性に応じてコンピュータの動作を制御する方法と装置
EP1975761B1 (en) Microprocessor with improved performance during P-state transitions
WO2006034322A2 (en) A method and apparatus for controlling power consumption in an integrated circuit
US20040117677A1 (en) Throttle of an integrated device
EP1965286B1 (en) Microprocessor with improved thermal monitoring and protection mechanism

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060501

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070320

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070725

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term