JPH08249085A - マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法 - Google Patents

マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法

Info

Publication number
JPH08249085A
JPH08249085A JP7251019A JP25101995A JPH08249085A JP H08249085 A JPH08249085 A JP H08249085A JP 7251019 A JP7251019 A JP 7251019A JP 25101995 A JP25101995 A JP 25101995A JP H08249085 A JPH08249085 A JP H08249085A
Authority
JP
Japan
Prior art keywords
signal
frequency
temperature
indicator
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7251019A
Other languages
English (en)
Inventor
Joseph A Bailey
ジョセフ・エイ・ベイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH08249085A publication Critical patent/JPH08249085A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 マイクロプロセッサのクロック信号の周波数
を制御するクロック制御回路を提供する。 【解決手段】 このクロック制御回路１０１はクロック
発生器および分配ユニットに与えられるタイミング信号
の周波数を制御し、ユニット１０６はマイクロプロセッ
サのＣＰＵコアに内部クロック信号を与える。熱センサ
１３４が半導体ダイと一体化され、その出力信号が主お
よび補助温度インジケータユニット１３０，１３２に与
えられる。これらのインジケータユニットはそれぞれダ
イの温度が主しきい値レベルおよび補助しきい値レベル
を超えると主および補助インジケータ信号をアサートす
る。主および補助インジケータユニットはそれぞれ主お
よび補助インジケータ信号が一旦アサートされるとダイ
の温度が所定の第１および第２のヒステリシス点を下回
るまでデアサートされないヒステリシス特性と関連す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明はマイクロプロセッサに関し、よ
り特定的には、オーバーヒート（過熱）を防ぎながら性
能を高めるためにマイクロプロセッサの内部クロック速
度をダイナミックに管理するための機構および技術に関
する。
【０００２】
【関連技術の説明】マイクロプロセッサクロック信号の
周波数は、コンピュータシステムの性能全体に関して重
要な決定的要因である。一般に、マイクロプロセッサの
クロック信号の速度が上昇するにつれて、種々の命令を
実行するのに必要な時間は減少する。したがって、高性
能および計算集約型のアプリケーションには、比較的高
い内部クロック周波数で動作することのできるマイクロ
プロセッサが望ましい。
【０００３】残念ながら、マイクロプロセッサのクロッ
ク信号が駆動され得る周波数は制限されている。一般
に、マイクロプロセッサクロック信号の周波数が上昇す
るにつれて、マイクロプロセッサ回路によって発生され
る熱の量も増大する。マイクロプロセッサチップの温度
があるしきい値を超えると、故障が起こり得る。さらに
複雑なことには、マイクロプロセッサにおいて故障が起
こり得るしきい値温度は、典型的には現在の動作周波数
に依存する。したがって、典型的にはマイクロプロセッ
サは、システムが適切に動作することが保証されている
ある予め定められた最大周波数で動作するように評価し
て製造されている。この予め定められた最大周波数は、
通常、最悪の場合の周囲の温度を含む最悪の条件を考慮
に入れて特定されている。しかしながら、マイクロプロ
セッサが通常動作する条件は典型的には最悪の場合より
も良好なため、評価した予め定められた最大周波数は、
マイクロプロセッサが実際に駆動され得る周波数を大き
く下回る可能性がある。結果として、コンピュータシス
テムの全体の性能が不必要に低下する恐れがある。
【０００４】
【発明の概要】上に概略的に述べた問題は、本発明に従
うマイクロプロセッサのためのクロック制御技術および
システムによって大部分解決される。一実施例におい
て、クロック制御回路は、クロック発生器および分配ユ
ニットに与えられるタイミング信号の周波数を制御する
クロック管理ユニットを含む。クロック発生器および分
配ユニットは、内部クロック信号をマイクロプロセッサ
のＣＰＵコアに与える。ある特定的な実現例では、クロ
ック管理ユニットは、位相同期ループ回路および関連の
分周器回路を選択的に制御することによってタイミング
信号の周波数を制御する。マイクロプロセッサ回路を形
成する半導体ダイと一体に熱センサが設けられる。熱セ
ンサからの出力信号は、主温度インジケータユニットと
補助温度インジケータユニットとに与えられる。主温度
インジケータユニットは、半導体ダイの温度が主しきい
値レベルと称する第１のしきい値レベルを超えて上昇す
ると主インジケータ信号をアサートするように構成さ
れ、補助温度インジケータユニットは、半導体ダイの温
度が補助しきい値レベルと称する２次しきい値レベルを
超えると補助インジケータ信号をアサートするように構
成される。主および補助しきい値レベルは、プログラマ
ブルレジスタユニットに書込むことによって設定され得
る。主温度インジケータユニットは、主インジケータ信
号が一旦アサートされると半導体ダイの温度が予め定め
られたヒステリシス点を下回るまでデアサートされない
ヒステリシス特性と関連づけられる。補助温度インジケ
ータユニットも同様に、補助インジケータ信号が一旦ア
サートされると半導体ダイの温度が第２の予め定められ
たヒステリシス点を下回るまでデアサートされないヒス
テリシス特性と関連づけられる。
【０００５】マイクロプロセッサの動作中に、たとえば
３３ＭＨｚの周波数を有する外部クロック信号が位相同
期ループ回路の入力に与えられ得る。クロック管理ユニ
ットはまず位相同期ループ回路に外部クロック信号の周
波数を３のファクタだけ乗じさせ、分周器回路に位相同
期ループ回路の出力信号を２の除数で割るようにさせ
る。４９．５ＭＨｚの周波数を有するタイミング信号が
このように確立され、ＣＰＵコアはこれに対応して４
９．５ＭＨｚで駆動される。クロック管理ユニットは継
続的にまたは周期的に主および補助インジケータ信号を
モニタして、内部タイミング信号の周波数が変えられる
べきであるかどうかを判断する。主インジケータ信号も
補助インジケータ信号もアサートされなければ、クロッ
ク管理ユニットはタイミング信号の周波数を増大するよ
うにさせ、それによってＣＰＵコアの周波数を増大させ
る。たとえば、クロック管理ユニットは、位相同期ルー
プ回路に外部クロック信号の周波数を２のファクタだけ
乗じさせ、分周器回路に位相同期ループ回路の出力信号
を１の除数で割るように設定することによって、タイミ
ング信号の周波数を６６ＭＨｚに上昇させてもよい。半
導体ダイの温度が補助しきい値温度を超えて上昇したこ
とを示す補助インジケータ信号がアサートされるまで、
クロック管理ユニットはこの状態にある。クロック管理
ユニットはこれに応答してタイミング信号の周波数を元
の４９．５ＭＨｚに低減させることを引起こす。補助イ
ンジケータ信号は、一旦アサートされると、半導体の温
度が補助しきい値温度に関連するヒステリシス点を下回
るまでデアサートされない。
【０００６】半導体ダイの温度が主しきい値温度を超え
て上昇すると、主温度インジケータユニットは主インジ
ケータ信号をアサートする。クロック管理ユニットはこ
れに応答してタイミング信号の周波数を低減させて、こ
れによってＣＰＵコアの周波数を低減する。クロック管
理ユニットは、外部クロック信号の周波数を１のファク
タだけ乗じるように位相同期ループ回路を設定すること
によって、タイミング信号の周波数をたとえば３３ＭＨ
ｚに減少させるようにしてもよい。半導体ダイの温度が
主しきい値温度と関連するヒステリシス点を下回るま
で、主インジケータ信号はアサートされたままである。
主温度インジケータ信号がデアサートされると、クロッ
ク管理ユニットは再びタイミング信号を４９．５ＭＨｚ
に設定するようにする。
【０００７】一実現例では、主および補助しきい値レベ
ルならびにそれらのそれぞれのヒステリシス点は、構成
レジスタユニットに書込むことによってプログラムされ
得る。さらに、一実現例では、位相同期ループ回路の出
力周波数の変化が起こるべきとき、クロック管理ユニッ
トは外部クロック信号がクロック発生器および分配ユニ
ットに直接与えられるようにする。クロック管理ユニッ
トは、位相同期ループ回路がロックされるまでクロック
発生器および分配ユニットに外部クロック信号が直接与
えられるようにし、ロックされると、クロック管理ユニ
ットはタイミング信号が位相同期ループ回路の出力信号
から得られることを可能にする。
【０００８】本発明に従うクロック制御回路は、有利
に、内部ＣＰＵクロック信号の周波数が現在の動作条件
に基づいてダイナミックに調整されることを可能にし、
それによってマイクロプロセッサの動作周波数が良好な
動作条件においては上昇されることを可能にする。クロ
ック制御回路はさらに、より望ましくない動作条件にお
いてはオーバーヒートによって故障が起こることを防
ぐ。
【０００９】概して言えば、本発明は、マイクロプロセ
ッサの内部クロック周波数を制御するタイミング信号を
与えるためのクロック制御回路を企図するものである。
クロック制御回路は、制御信号に依存してタイミング信
号の周波数を選択的に変えるように構成される周波数制
御回路と、マイクロプロセッサに関連する温度を示す温
度信号を与えることができる熱センサと、熱センサに結
合される主温度インジケータとを含む。主温度インジケ
ータユニットは、温度信号が第１の予め定められたしき
い値レベルを超えると主インジケータ信号をアサートす
ることができる。クロック制御回路はさらに、熱センサ
に結合されて、温度信号が第２の予め定められたしきい
値レベルを超えると補助インジケータ信号をアサートす
ることのできる補助温度インジケータユニットと、主イ
ンジケータ信号および補助インジケータ信号を受けるよ
うに結合されて周波数制御回路に結合されるクロック管
理ユニットとを含む。クロック管理ユニットは、主イン
ジケータ信号および補助インジケータ信号のアサートに
応答してタイミング信号の周波数における変化を起こす
ように制御信号を変えるべく構成される。
【００１０】本発明はさらに、マイクロプロセッサを駆
動する内部クロック信号の周波数を制御するための方法
を企図するものであり、この方法は、マイクロプロセッ
サに関連する温度を示す温度信号を発生するステップ
と、第１の予め定められたしきい値レベルと温度信号を
比較するステップと、温度信号が第１の予め定められた
しきい値レベルを超えると主インジケータ信号をアサー
トするステップとを含む。この方法はさらに、温度信号
を第２の予め定められたしきい値レベルと比較するステ
ップと、温度信号が第２の予め定められたしきい値レベ
ルを超えると補助インジケータ信号をアサートするステ
ップと、主インジケータ信号がアサートされると内部ク
ロック信号の周波数を低減させるステップと、主インジ
ケータ信号も補助インジケータ信号もアサートされてい
なければ内部クロック信号の周波数を増大させるステッ
プとを含む。
【００１１】本発明の他の目的および利点は、添付の図
面を参照して以下の詳細な説明を読むことにより明らか
になるであろう。
【００１２】本発明には種々の変形および代替的な形態
が可能であるが、例として図面に具体的な実施例を示
し、ここに詳細に説明する。しかしながら、図面および
その詳細な説明は本発明を開示する特定の形態に制限す
るものではなく、前掲の特許請求の範囲によって規定さ
れるように本発明の精神および範囲内のすべての変形
例、均等物および代替例を含むものと意図することを理
解されたい。
【００１３】
【実施例の詳細な説明】ここで図面を参照して、図１
は、本発明の一実施例に従うクロック制御回路１０１を
含むマイクロプロセッサ１００のブロック図である。図
示されるように、マイクロプロセッサ１００は、クロッ
ク発生器および分配ユニット１０６を介してクロック制
御回路１０１に結合されるＣＰＵコア１０２を含む。ク
ロック制御回路１０１はライン１１０で外部クロック信
号を受取り、ライン１１２でクロック発生器および分配
ユニット１０６にタイミング信号を与える。
【００１４】クロック制御回路１０１は、位相同期ルー
プ（ＰＬＬ）回路１２２と、クロック分周器回路１２４
と、１対のスリーステートドライバ１２６および１２８
とに結合されるクロック管理ユニット１２０を含む。ク
ロック管理ユニットはさらに、主温度インジケータユニ
ット１３０と補助温度インジケータユニット１３２とに
結合される。熱センサ１３４およびプログラマブルレジ
スタユニット１３６が、１次温度インジケータユニット
１３０と補助温度インジケータユニット１３２とに結合
される。
【００１５】ＣＰＵコア１０２は、予め定められた命令
セットを実現する処理ユニットである。例示的なＣＰＵ
コアは、中でもモデル８０４８６プロセッサコアを含
む。このような例示的なＣＰＵコアに関する詳細は当該
分野では周知であり、多数の刊行物に説明されている。
【００１６】クロック発生器および分配ユニット１０６
は、内部クロック信号を発生してこれをＣＰＵコア１０
２内の種々の回路に分配するために設けられる。図１の
実施例において、位相１内部クロック信号（ＰＨＩ１）
および位相２内部クロック信号（ＰＨＩ２）がＣＰＵコ
ア１０２に与えられる（即ち信号ＰＨＩ１は信号ＰＨＩ
２から１８０°位相がシフトされたものである）ことに
注目されたい。クロック発生器および分配ユニット１０
６の種々の構成および具体的な実現例も周知である。
【００１７】熱センサ１３４は、温度を示す出力信号を
発生する熱感知回路である。好ましい実施例において、
熱センサ１３４は、マイクロプロセッサ１００がその上
に製造される半導体ダイの温度を示す多ビットデジタル
信号を主温度インジケータユニット１３０と補助温度イ
ンジケータユニット１３２とに与える。しかしながら、
熱センサ１３４はこの代わりに温度を示すアナログ出力
信号を与え得ることも企図される。
【００１８】クロック管理ユニット１２０は、ライン１
５０および１５２の主インジケータ信号および補助イン
ジケータ信号に依存してクロック発生器および分配ユニ
ット１０６へのタイミング信号の周波数を制御するよう
に構成されるステートマシンである。クロック管理ユニ
ット１２０の動作に関してはいかに詳細に説明する。
【００１９】位相同期ループ回路１２２はライン１１０
で外部クロック信号を受け、ライン１５８の出力信号を
合成する。ライン１５８における位相同期ループ回路１
２２からの出力信号の周波数は、クロック管理ユニット
１２０によって発生されるライン１５９の制御信号によ
って制御される。位相同期ループ回路１２２はさらに、
ライン１５８の出力信号が安定化される（すなわちロッ
クされる）とアサートされるライン１６１の「ロック」
と示される状態信号を発生するように構成される。
【００２０】クロック分周器回路１２４は、ライン１５
８の出力信号の周波数を選択的に分割し、対応する出力
信号をライン１６０で与える。クロック分周器回路１２
４は、除数の値を制御するクロック管理ユニット１２０
からのライン１６２の制御信号を受ける。
【００２１】位相同期ループ回路１２２、クロック分周
器回路１２４、ならびにスリーステートバッファ１２６
および１２８は全体で周波数制御回路１６８を形成し、
これは、クロック管理ユニット１２０からの制御信号に
基づいてライン１１２のタイミング信号の周波数を変え
る。図１の実施例では、位相同期ループ回路１２２はデ
ジタル位相同期ループ回路である。
【００２２】主温度インジケータユニット１３０は、熱
センサ１３４のデジタル出力信号を主しきい値レベルと
称する予め定められたしきい値と比較するための比較器
回路である。好ましい実施例では、主しきい値レベル
は、バス１７０を介してプログラマブルレジスタユニッ
ト１３６内でプログラム可能である。主温度インジケー
タユニット１３０は、熱センサ１３４の出力信号によっ
て示される半導体ダイの温度が主しきい値レベルを超え
るとライン１５０の主インジケータ信号をアサートする
ように構成される。主温度インジケータユニット１３０
は、主インジケータ信号が一旦アサートされると半導体
ダイの温度が予め定められたヒステリシス点を下回るま
でデアサートされないようなヒステリシス特性と関連す
る。好ましい実施例において、このヒステリシス点もま
たプログラマブルレジスタユニット１３６内でプログラ
ム可能であることに注目されたい。
【００２３】たとえば、プログラマブルレジスタ回路１
３６は、半導体ダイが１２０℃を超えると主温度インジ
ケータユニット１３０が主インジケータ信号をアサート
するような値をもってプログラムされてもよい。主温度
インジケータユニット１３０はこのように熱センサ１３
４からのデジタル出力を比較し、デジタル出力信号が１
２０℃を上回る温度を示すと、主温度インジケータユニ
ット１３０は主インジケータ信号をライン１５０でアサ
ートする。主温度インジケータユニット１３０と関連す
るヒステリシス点は、主しきい値レベルを効果的に５℃
だけ下回る値に設定されてもよい。このように、主温度
インジケータユニット１３０は、半導体ダイの温度が１
１５℃を下回るまでは主インジケータ信号をデアサート
しない。
【００２４】補助温度インジケータユニット１３２も同
様に構成される。補助温度インジケータユニット１３２
は、熱センサ１３４のデジタル出力信号を補助しきい値
レベルと称する第２の予め定められたしきい値と比較す
るための比較器回路である。補助しきい値レベルは、典
型的には、主温度インジケータユニット１３０が主イン
ジケータ信号をアサートする温度よりも低い温度で補助
インジケータ信号がアサートされるように設定される。
好ましい実施例では、補助温度インジケータユニット１
３２の補助しきい値レベルはプログラマブルレジスタユ
ニット１３６を介してプログラム可能である。補助温度
インジケータユニット１３２は、半導体ダイの温度が補
助しきい値レベルを超えるとライン１５２の補助インジ
ケータ信号をアサートするように構成される。補助温度
インジケータユニット１３２はさらに、補助インジケー
タ信号が一旦アサートされると半導体ダイの温度が予め
定められたヒステリシス点を下回るまではアサートされ
ないようなヒステリシス特性と関連する。好ましい実施
例においてはこのヒステリシス点もまたプログラマブル
レジスタユニット１３６内でプログラム可能であること
に注目されたい。
【００２５】次に図１のクロック制御回路１０１の動作
を図２の熱に関する図に関連して説明する。図２は、マ
イクロプロセッサ１００と関連するいくつかの一般化し
た特性を示す。図２に示される一般化された特性の１つ
は、マイクロプロセッサ１００が故障する周波数範囲内
の所与の周波数に関する半導体ダイの温度を表わす熱破
壊ライン２０２である。マイクロプロセッサ１００の周
波数が上昇するにつれて熱破壊温度が下降することに注
目されたい。
【００２６】図２はまた、所与の周波数でマイクロプロ
セッサ１００が安定する（すなわち安定状態にある）温
度を一般的に示す動作帯域ライン２０４を示す。動作バ
ンドライン２０４は、パッケージのタイプ、処理技術、
周囲の温度、およびシステムのインプリメンテーション
（すなわち冷却ファン、放熱板等）といった所与の組の
パラメータをとる特定の実現例に関して示される。周波
数が上昇するにつれ、マイクロプロセッサ１００の安定
状態の温度もまた上昇することに注目されたい。さら
に、動作帯域ライン２０４の位置または傾斜は、マイク
ロプロセッサ１００に関連する特定の動作パラメータに
依存して変わり得ることにも留意されたい。
【００２７】マイクロプロセッサ１００に関するいくつ
かの温度レベルも図２に示される。温度Ｔ１は、安定状
態の条件におけるマイクロプロセッサ１００の通常の動
作温度を表わす。温度Ｔ２は補助温度インジケータユニ
ット１３２によって補助インジケータ信号がアサートさ
れる温度を表わし、温度Ｔ３は補助インジケータ信号が
アサートされた後に補助温度インジケータユニット１３
２によってデアサートされるヒステリシスレベルを表わ
す。温度Ｔ４は、主温度インジケータユニット１３０が
主インジケータ信号をアサートする温度を表わし、温度
Ｔ５は、主温度インジケータユニット１３０によって主
インジケータ信号がデアサートされるヒステリシスレベ
ルを表わす。
【００２８】図１および２を参照して、システムがリセ
ットすると、クロック制御回路１０１はライン１１０で
外部クロック信号を受取る。一実施例において、外部ク
ロック信号は３３ＭＨｚの周波数を特徴とする。位相同
期ループ回路１２２はまずライン１５９の制御信号を介
してクロック管理ユニット１２０によって外部クロック
信号の周波数を３だけ乗じるように設定される。したが
って、９９ＭＨｚの信号がライン１５８で発生される。
クロック管理ユニット１２０は同時に、分周器回路１２
４への入力信号の周波数が２の除数だけ低減されるよう
に分周器回路１２４を設定する。したがって、４９．５
ＭＨｚの周波数を有する信号がライン１６０で発生され
る。クロック管理ユニットは、位相同期ループ回路１２
２からの「ロック」信号がアサートされると、４９．５
ＭＨｚの周波数を有するタイミング信号がライン１１２
で与えられるようにスリーステートドライバ１２６を可
能化する。クロックジェネレータおよび分配ユニット１
０６はこれに対応してＰＨＩ１およびＰＨＩ２クロック
信号を４９．５ＭＨｚの周波数で駆動する。この初期周
波数は図２において周波数Ｆ１として図示される。
【００２９】クロック制御回路１０１のその後の動作
は、主温度インジケータユニット１３０による主インジ
ケータ信号のアサート、および補助温度インジケータユ
ニット１３２による補助インジケータ信号のアサートに
依存する。
【００３０】図２に示されるように、マイクロプロセッ
サ１００が初期動作点２１０で動作を開始するとする。
この時点で補助インジケータ信号はアサートされ、主イ
ンジケータ信号はデアサートされる。特定の動作パラメ
ータに依存して、マイクロプロセッサ１００を形成する
半導体ダイの温度は、補助しきい値温度に関連するヒス
テリシスレベル（すなわち温度Ｔ３）を下回って下降し
得る。温度が点２１４のヒステリシスレベルを下回る
と、補助温度インジケータユニット１３２によって補助
インジケータ信号がデアサートされる。これに応答し
て、クロック管理ユニット１２０はライン１１２のタイ
ミング信号が図２の点２１６で示されるように周波数Ｆ
２まで増大されるようにする。周波数Ｆ２は、たとえば
６６ＭＨｚの周波数を表わす。上述のように、このこと
は、１の除数と関連するように分周器回路１２４を制御
しながら、外部クロック信号の周波数を２のファクタだ
け乗じるように位相同期ループ回路１２２を制御するこ
とによって達成できる。位相同期ループ回路１２２およ
び分周器回路１２４に対する制御信号を変えてタイミン
グ信号ライン１１２の周波数を変更する前に、クロック
管理ユニット１２０はスリーステートバッファ１２６を
不能化し、スリーステートバッファ１２８を可能化する
ことに注目されたい。その結果、位相同期ループ１２２
および分周器回路１２４は一時的にバイパスされ、ライ
ン１１０の外部クロック信号はクロック発生器および分
配ユニット１０６に直接与えられる。ＣＰＵコア１０２
は、したがって、位相同期ループ回路１２２によってロ
ックされた信号がアサートされるまで３３ＭＨｚの外部
クロック周波数で一時的に駆動され、このアサートされ
る際にクロック管理ユニット１２０はスリーステートバ
ッファ１２６を可能化し、スリーステートバッファ１２
８を不能化する。ライン１１２のタイミング信号の周波
数の切換は外部クロック信号１１０と同期化されること
に注目されたい。
【００３１】増大した周波数Ｆ２で動作していると、半
導体ダイの温度は上昇し得る。半導体ダイの温度が点２
１８で示される補助しきい値温度まで上昇すると、補助
温度インジケータユニット１３２によって補助インジケ
ータ信号が再びアサートされる。クロック管理ユニット
はこれに応答して、４９．５ＭＨｚのタイミング信号が
再びライン１１２で与えられるように位相同期ループ回
路１２２および分周器回路１２４を制御する。スリース
テートバッファ１２６を不能化し、スリーステートバッ
ファ１２８を可能化することによって、位相同期ループ
回路１２２は再び一時的にバイパスされることに注目さ
れたい。このバイパス動作によって、位相同期ループが
アンロックされる間、ライン１１２のタイミング信号が
安定した状態に確実に維持されることとなる。
【００３２】周波数Ｆ１で動作していると、半導体ダイ
の温度は、初期動作点２１０を上回って、点２２２で示
される主しきい値レベルＴ４まで上昇し得る。この時点
で、主温度インジケータユニット１３０によって主イン
ジケータ信号がライン１５０でアサートされる。クロッ
ク管理ユニット１２０はこれに応答して、ライン１１２
のタイミング信号の周波数を周波数Ｆ３まで低減させる
ようにする。この特定の実現例では、周波数Ｆ３は３３
ＭＨｚを表わす。位相同期ループ回路１２２の周波数の
切換の間、クロック管理ユニットは再びスリーステート
バッファ１２６を不能化し、スリーステートバッファ１
２８を可能化する。位相同期ループ回路１２２によって
ロックされたことが示されると、スリーステートバッフ
ァ１２６が再び可能化され、スリーステートバッファ１
２８が不能化される。
【００３３】ライン１１２のタイミング信号の周波数
は、半導体ダイの温度が点２２６で示されるヒステリシ
スレベルＴ５を下回るまで、周波数Ｆ３に維持される。
温度がこのヒステリシスレベルを下回ると、主インジケ
ータ信号が主温度インジケータユニット１３０によって
デアサートされる。これによってクロック管理ユニット
はタイミング信号の周波数を周波数Ｆ１まで増大させる
ようにする。クロック管理ユニット１２０は、マイクロ
プロセッサ１００の動作中ずっとこの態様でタイミング
信号１１２の周波数をダイナミックに制御する。したが
って、マイクロプロセッサの動作周波数は良好な動作条
件においては有利に増大され、その一方でより望ましく
ない動作条件におけるオーバーヒートによる故障を防ぐ
ことが可能である。
【００３４】主温度インジケータユニット１３０および
補助温度インジケータユニット１３２は各々、熱センサ
１３４からのデジタル出力信号をプログラマブルレジス
タユニット１３６内の関連のプログラムされるしきい値
と比較する関連のヒステリシス回路を含む比較器を備え
て実現されてもよい。さらに、主しきい値レベルおよび
補助しきい値レベルは図１の実施例ではプログラム可能
であるが、主および補助しきい値レベルはこの代わりに
固定したパラメータであってもよい。さらに、ライン１
１０の外部クロック信号は外部水晶発振器回路から得ら
れてもよく、またはオンチップ信号源から得られてもよ
いことに注目されたい。
【００３５】上の開示が十分に認められれば、当業者に
は数々の変形例および変更例が明らかになるであろう。
たとえば、図１の実施例ではライン１１２のタイミング
信号の周波数を選択的に変えるのに、位相同期ループ回
路１２２、分周器回路１２４、ならびにスリーステート
バッファ１２６および１２８が用いられているが、ライ
ン１１２のタイミング信号の周波数を選択的に変えるた
めに他の周波数制御回路がクロック管理ユニット１２０
に結合されてもよい。たとえば、周波数制御回路１６８
は、各々が特定の周波数のタイミング信号を発生する複
数の位相同期ループ回路を備えて実現されてもよい。各
位相同期ループ回路からの出力信号は、クロック管理ユ
ニット１２０によって制御されるマルチプレクサを介し
てライン１１２に選択的に与えられてもよい。同様に、
図１の位相同期ループ回路はデジタル位相同期ループ回
路であるが、この代わりにアナログ位相同期ループ回路
が用いられてもよい。前掲の特許請求の範囲はこのよう
な変形例および変更例をすべて包含するものと解釈され
たい。
【図面の簡単な説明】
【図１】本発明の一実施例に従うクロック制御回路を含
むマイクロプロセッサのブロック図である。
【図２】図１のクロック制御回路の動作を示す熱に関す
る図である。
【符号の説明】
１００ マイクロプロセッサ １０１ クロック制御回路 １０２ ＣＰＵコア １０６ クロック発生器および分配ユニット １２０ クロック管理ユニット １３０ 主温度インジケータユニット １３２ 補助温度インジケータユニット １３４ 熱センサ
───────────────────────────────────────────────────── フロントページの続き (54)【発明の名称】 マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与 えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御 する方法

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサであって、 予め定められた命令セットを実行することのできるＣＰ
    Ｕコアと、 前記ＣＰＵコアに結合されるクロック発生器および分配
    ユニットとを備え、前記クロック発生器および分配ユニ
    ットは前記ＣＰＵコアにＣＰＵクロック信号を与えるよ
    うに構成され、前記ＣＰＵクロック信号の周波数はタイ
    ミング信号の周波数に依存し、さらに前記クロック発生
    器および分配ユニットに結合されるクロック制御回路を
    備え、前記クロック制御回路は制御信号に依存して前記
    タイミング信号の周波数を選択的に変えるように構成さ
    れる周波数制御回路と、 前記マイクロプロセッサと関連する温度を示す温度信号
    を与えることのできる熱センサと、 前記熱センサに結合される主温度インジケータユニット
    とを含み、前記主温度インジケータユニットは、前記温
    度信号が第１の予め定められたしきい値レベルを超える
    と主インジケータ信号をアサートすることができ、クロ
    ック制御回路はさらに前記熱センサに結合され、前記温
    度信号が第２の予め定められたしきい値レベルを超える
    と補助インジケータ信号をアサートすることができる補
    助温度インジケータユニットと、 前記主インジケータ信号および前記補助インジケータ信
    号を受取るように結合され、かつ前記周波数制御回路に
    結合されるクロック管理ユニットとを含み、前記クロッ
    ク管理ユニットは、前記主インジケータ信号および前記
    補助インジケータ信号のアサートに応答して前記タイミ
    ング信号の周波数における変化を引起こすように前記制
    御信号を変化させるように構成される、マイクロプロセ
    ッサ。
  2. 【請求項２】 前記主インジケータ信号がアサートされ
    ると、前記主温度インジケータユニットと関連する第１
    の予め定められたヒステリシス点を下回って前記温度信
    号が低下するまで前記主インジケータ信号がアサートさ
    れたままであるヒステリシス特性と前記主温度インジケ
    ータユニットが関連する、請求項１に記載のマイクロプ
    ロセッサ。
  3. 【請求項３】 前記補助インジケータ信号がアサートさ
    れると、前記補助温度インジケータユニットと関連する
    第２の予め定められたヒステリシス点を下回って前記温
    度信号が低下するまで前記補助インジケータ信号がアサ
    ートされたままであるヒステリシス特性と前記補助温度
    インジケータユニットが関連する、請求項２に記載のマ
    イクロプロセッサ。
  4. 【請求項４】 前記主インジケータ信号および前記補助
    インジケータ信号がアサートされると前記タイミング信
    号が第１の予め定められた周波数と関連するように、前
    記主インジケータ信号がデアサートされているときに前
    記補助インジケータ信号がアサートされると前記タイミ
    ング信号が第２の予め定められた周波数と関連するよう
    に、かつ前記補助インジケータ信号がデアサートされる
    と前記タイミング信号が第３の予め定められた周波数と
    関連するように、前記クロック管理ユニットは前記周波
    数制御回路を制御するように構成され、前記第１の予め
    定められた周波数は前記第２の予め定められた周波数を
    下回り、前記第２の予め定められた周波数は前記第３の
    予め定められた周波数を下回る、請求項１に記載のマイ
    クロプロセッサ。
  5. 【請求項５】 前記周波数制御回路が、前記クロック管
    理ユニットに結合される位相同期ループ回路を含む、請
    求項１に記載のマイクロプロセッサ。
  6. 【請求項６】 前記位相同期ループ回路が、前記位相同
    期ループ回路に与えられる外部クロック信号の周波数の
    予め定められたファクタと関連する出力信号を発生し、
    前記タイミング信号は前記出力信号から導出される、請
    求項５に記載のマイクロプロセッサ。
  7. 【請求項７】 前記位相同期ループ回路の前記出力信号
    を受取り、前記タイミング信号を導出するための分周器
    回路をさらに備える、請求項６に記載のマイクロプロセ
    ッサ。
  8. 【請求項８】 前記主温度インジケータユニットおよび
    前記補助温度インジケータユニットに結合されるプログ
    ラマブルレジスタユニットをさらに備え、前記プログラ
    マブルレジスタユニットは前記第１および第２の予め定
    められたしきい値レベルを記憶することができる、請求
    項１に記載のマイクロプロセッサ。
  9. 【請求項９】 前記ＣＰＵコアおよび前記プログラマブ
    ルレジスタユニットに結合されるバスをさらに備え、前
    記プログラマブルレジスタユニットは前記バスを介して
    書込まれ得る、請求項８に記載のマイクロプロセッサ。
  10. 【請求項１０】 前記熱センサから与えられる前記温度
    信号が、前記マイクロプロセッサがその上に製造される
    半導体ダイの温度を示す、請求項１に記載のマイクロプ
    ロセッサ。
  11. 【請求項１１】 マイクロプロセッサの内部クロック周
    波数を制御するタイミング信号を与えるクロック制御回
    路であって、 制御信号に依存して前記タイミング信号の周波数を選択
    的に変えるように構成される周波数制御回路と、 前記マイクロプロセッサと関連する温度を示す温度信号
    を与えることができる熱センサと、 前記熱センサに結合される主温度インジケータユニット
    とを備え、前記主温度インジケータユニットは、前記温
    度信号が第１の予め定められたしきい値レベルを超える
    と主インジケータ信号をアサートすることができ、さら
    に前記熱センサに結合され、前記温度信号が第２の予め
    定められたしきい値レベルを超えると補助インジケータ
    信号をアサートすることができる補助温度インジケータ
    ユニットと、 前記主インジケータ信号および前記補助インジケータ信
    号を受取るように結合され、かつ前記周波数制御回路に
    結合されるクロック管理ユニットとを備え、前記クロッ
    ク管理ユニットは、前記主インジケータ信号および前記
    補助インジケータ信号のアサートに応答して前記タイミ
    ング信号の周波数における変化を引起こすように前記制
    御信号を変化させるように構成される、クロック制御回
    路。
  12. 【請求項１２】 前記主インジケータ信号がアサートさ
    れると、前記主温度インジケータユニットに関連する第
    １の予め定められたヒステリシス点を下回って前記温度
    信号が低下するまで前記主インジケータ信号がアサート
    されたままであるヒステリシス特性と前記主温度インジ
    ケータユニットが関連する、請求項１１に記載のクロッ
    ク制御回路。
  13. 【請求項１３】 前記補助インジケータ信号がアサート
    されると、前記補助温度インジケータユニットと関連す
    る第２の予め定められたヒステリシス点を下回って前記
    温度信号が低下するまで前記補助インジケータ信号がア
    サートされたままであるヒステリシス特性と前記補助温
    度インジケータユニットが関連する、請求項１２に記載
    のクロック制御回路。
  14. 【請求項１４】 前記主インジケータ信号および前記補
    助インジケータ信号がアサートされると前記タイミング
    信号が第１の予め定められた周波数と関連するように、
    前記主インジケータ信号がデアサートされているときに
    前記補助インジケータ信号がアサートされると前記タイ
    ミング信号が第２の予め定められた周波数と関連するよ
    うに、かつ前記補助インジケータ信号がデアサートされ
    ると前記タイミング信号が第３の予め定められた周波数
    と関連するように、前記周波数制御回路を制御するよう
    に前記クロック管理ユニットが構成され、前記第１の予
    め定められた周波数は前記第２の予め定められた周波数
    を下回り、前記第２の予め定められた周波数は前記第３
    の予め定められた周波数を下回る、請求項１１に記載の
    クロック制御回路。
  15. 【請求項１５】 前記周波数制御回路が前記クロック管
    理ユニットに結合される位相同期ループ回路を含む、請
    求項１１に記載のクロック制御回路。
  16. 【請求項１６】 前記位相同期ループ回路に与えられる
    外部クロック信号の周波数の予め定められたファクタと
    関連する出力信号を前記位相同期ループ回路が発生し、
    前記タイミング信号は前記出力信号から導出される、請
    求項１５に記載のクロック制御回路。
  17. 【請求項１７】 前記位相同期ループ回路の前記出力信
    号を受け、前記タイミング信号を導出するための分周器
    回路をさらに備える、請求項１６に記載のクロック制御
    回路。
  18. 【請求項１８】 マイクロプロセッサを駆動する内部ク
    ロック信号の周波数を制御する方法であって、 前記マイクロプロセッサと関連する温度を示す温度信号
    を発生するステップと、 前記温度信号を第１の予め定められたしきい値レベルと
    比較するステップと、 前記温度信号が前記第１の予め定められたしきい値レベ
    ルを超えると主インジケータ信号をアサートするステッ
    プと、 前記温度信号を第２の予め定められたしきい値レベルと
    比較するステップと、 前記温度信号が前記第２の予め定められたしきい値レベ
    ルを超えると補助インジケータ信号をアサートするステ
    ップと、 前記主インジケータ信号がアサートされると前記内部ク
    ロック信号の周波数を低減するステップと、 前記主インジケータ信号または前記補助インジケータ信
    号のいずれもアサートされていなければ、前記内部クロ
    ック信号の前記周波数を増大させるステップとを含む、
    方法。
  19. 【請求項１９】 前記第１の予め定められたしきい値レ
    ベルおよび前記第２の予め定められたしきい値レベルを
    プログラマブルレジスタユニット内でプログラムするス
    テップをさらに含む、請求項１８に記載の方法。
  20. 【請求項２０】 前記補助インジケータ信号がアサート
    され、かつ前記主インジケータ信号がデアサートされれ
    ば、前記内部クロック信号を中間周波数で駆動するステ
    ップをさらに含む、請求項１８に記載の方法。
JP7251019A 1994-10-03 1995-09-28 マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法 Withdrawn JPH08249085A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/317719 1994-10-03
US08/317,719 US5451892A (en) 1994-10-03 1994-10-03 Clock control technique and system for a microprocessor including a thermal sensor

Publications (1)

Publication Number Publication Date
JPH08249085A true JPH08249085A (ja) 1996-09-27

Family

ID=23234970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7251019A Withdrawn JPH08249085A (ja) 1994-10-03 1995-09-28 マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法

Country Status (4)

Country Link
US (1) US5451892A (ja)
EP (1) EP0706108A3 (ja)
JP (1) JPH08249085A (ja)
KR (1) KR960015135A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198456A (ja) * 1996-12-23 1998-07-31 Internatl Business Mach Corp <Ibm> マイクロプロセッサ及びその最適化方法
JP2014006905A (ja) * 2012-06-21 2014-01-16 Apple Inc 熱制御装置及び方法

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5798667A (en) * 1994-05-16 1998-08-25 At&T Global Information Solutions Company Method and apparatus for regulation of power dissipation
JP3467631B2 (ja) * 1994-06-07 2003-11-17 株式会社ルネサステクノロジ ロジックｌｓｉ
US5723998A (en) * 1994-08-10 1998-03-03 Yamaha Corporation Electronic circuit with operation self-control function
US5572719A (en) * 1994-11-22 1996-11-05 Advanced Micro Devices Clock control system for microprocessors including a delay sensing circuit
US5771373A (en) * 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5754837A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5754436A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
US5987244A (en) * 1994-12-22 1999-11-16 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5534816A (en) * 1995-04-14 1996-07-09 Delco Electronics Corporation Programmable transducer amplifier circuit
JPH08328684A (ja) 1995-05-30 1996-12-13 Toshiba Corp コンピュータシステム
JP3075957B2 (ja) 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
US5713030A (en) * 1995-10-11 1998-01-27 Vlsi Technology, Inc. Thermal management device and method for a computer processor
EP1416355B1 (en) * 1996-01-17 2014-08-13 Texas Instruments Incorporated Improvements in or relating to central processing units
KR100468561B1 (ko) * 1996-01-17 2005-06-21 텍사스 인스트루먼츠 인코포레이티드 중앙처리장치의동작특성에따라컴퓨터의동작을제어하는방법및시스템
US5798918A (en) * 1996-04-29 1998-08-25 International Business Machines Corporation Performance-temperature optimization by modulating the switching factor of a circuit
US5940785A (en) * 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US5789952A (en) * 1996-05-01 1998-08-04 Cypress Semiconductor Corporation Anti-lock CPU clock control method, circuit and apparatus
US5870267A (en) * 1996-07-25 1999-02-09 Konami Co., Ltd. Semiconductor integrated circuit device with overheating protector and method of protecting semiconductor integrated circuit against overheating
US5774704A (en) * 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
US5870404A (en) * 1996-08-08 1999-02-09 International Business Machines Corporation Self-timed circuit having critical path timing detection
US5870614A (en) * 1996-09-25 1999-02-09 Philips Electronics North America Corporation Thermostat controls dsp's temperature by effectuating the dsp switching between tasks of different compute-intensity
US5915232A (en) * 1996-12-10 1999-06-22 Advanced Micro Devices, Inc. Method and apparatus for tracking power of an integrated circuit
US5829879A (en) * 1996-12-23 1998-11-03 Motorola, Inc. Temperature sensor
US6160305A (en) * 1996-12-23 2000-12-12 Motorola, Inc. Beta dependent temperature sensor for an integrated circuit
US6029006A (en) * 1996-12-23 2000-02-22 Motorola, Inc. Data processor with circuit for regulating instruction throughput while powered and method of operation
US6166586A (en) * 1996-12-23 2000-12-26 Motorola Inc. Integrated circuit and method therefor
US6029251A (en) * 1996-12-31 2000-02-22 Opti Inc. Method and apparatus for temperature sensing
US6055489A (en) * 1997-04-15 2000-04-25 Intel Corporation Temperature measurement and compensation scheme
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6404233B1 (en) 1997-12-11 2002-06-11 Intrinsity, Inc. Method and apparatus for logic circuit transition detection
US6425092B1 (en) 1998-06-17 2002-07-23 International Business Machines Corporation Method and apparatus for preventing thermal failure in a semiconductor device through redundancy
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6088830A (en) * 1998-07-28 2000-07-11 Evsx, Inc. Method and apparatus for logic circuit speed detection
GB2358944B (en) * 1998-08-18 2002-12-11 Intel Corp Method and apparatus to control the temperature of a component
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
US6363490B1 (en) 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
US6393374B1 (en) 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
KR100601617B1 (ko) * 1999-08-20 2006-07-14 삼성전자주식회사 Ｃｐｕ 열제어 기능을 갖는 개인용 컴퓨터 및 그 ｃｐｕ 열제어방법
US6535986B1 (en) 2000-03-14 2003-03-18 International Business Machines Corporation Optimizing performance of a clocked system by adjusting clock control settings and clock frequency
US7171542B1 (en) * 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
US6664775B1 (en) * 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
US7263567B1 (en) * 2000-09-25 2007-08-28 Intel Corporation Method and apparatus for lowering the die temperature of a microprocessor and maintaining the temperature below the die burn out
US7032119B2 (en) 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US7552350B2 (en) 2000-09-27 2009-06-23 Huron Ip Llc System and method for activity or event base dynamic energy conserving server reconfiguration
US7000130B2 (en) * 2000-12-26 2006-02-14 Intel Corporation Method and apparatus for thermal throttling of clocks using localized measures of activity
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US20030196126A1 (en) 2002-04-11 2003-10-16 Fung Henry T. System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US7036030B1 (en) * 2002-02-07 2006-04-25 Advanced Micro Devices, Inc. Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US7356474B2 (en) 2002-09-19 2008-04-08 International Business Machines Corporation System and method for remotely enforcing operational protocols
US7698583B2 (en) * 2002-10-03 2010-04-13 Via Technologies, Inc. Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
US7774627B2 (en) * 2002-10-03 2010-08-10 Via Technologies, Inc. Microprocessor capable of dynamically increasing its performance in response to varying operating temperature
US7814350B2 (en) * 2002-10-03 2010-10-12 Via Technologies, Inc. Microprocessor with improved thermal monitoring and protection mechanism
US7770042B2 (en) * 2002-10-03 2010-08-03 Via Technologies, Inc. Microprocessor with improved performance during P-state transitions
US6996730B2 (en) * 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
US6974252B2 (en) * 2003-03-11 2005-12-13 Intel Corporation Failsafe mechanism for preventing an integrated circuit from overheating
GB2405962B (en) * 2003-09-12 2006-01-18 Giga Byte Tech Co Ltd Arrangement and method that automatically adjust CPU clock frequency
US7467318B2 (en) * 2003-09-29 2008-12-16 Ati Technologies Ulc Adaptive temperature dependent feedback clock control system and method
US7282966B2 (en) * 2004-09-28 2007-10-16 Intel Corporation Frequency management apparatus, systems, and methods
US7469355B1 (en) * 2004-10-26 2008-12-23 Nvidia Corporation Auto tune dynamic over clocking
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor
US7464277B2 (en) * 2005-01-28 2008-12-09 Dell Products, L.P. Microprocessor performance mode control utilizing sensed temperature as an indication of microprocessor utilization
US7225100B2 (en) * 2005-07-05 2007-05-29 Via Technologies, Inc. Apparatus and method for dynamic configuration of temperature profile in an integrated circuit
US7812659B1 (en) * 2005-08-03 2010-10-12 Altera Corporation Clock signal circuitry for multi-channel data signaling
US7455450B2 (en) * 2005-10-07 2008-11-25 Advanced Micro Devices, Inc. Method and apparatus for temperature sensing in integrated circuits
US8044697B2 (en) * 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US8296121B2 (en) * 2007-04-25 2012-10-23 Cadence Design Systems, Inc. Method and apparatus for controlling power in an emulation system
US8738949B2 (en) * 2009-08-31 2014-05-27 Empire Technology Development Llc Power management for processor
WO2011031175A1 (en) * 2009-09-14 2011-03-17 Akademia Gorniczo-Hutnicza Im. Stanislawa Staszica Method of power control in microprocessor structures and a power control system in microprocessor structures
KR102078093B1 (ko) 2011-11-10 2020-02-18 삼성전자 주식회사 휴대단말기의 온도 제어장치 및 방법
KR20130074293A (ko) * 2011-12-26 2013-07-04 삼성전자주식회사 전자 장치 및 그것의 온도 제어 방법
US9798335B2 (en) * 2011-12-29 2017-10-24 Intel Corporation Adaptive thermal throttling with user configuration capability
US9110777B2 (en) 2012-02-14 2015-08-18 International Business Machines Corporation Reducing performance degradation in backup semiconductor chips
KR102015565B1 (ko) 2012-06-04 2019-08-28 삼성전자주식회사 전자 장치 및 그것의 온도 제어 방법
CN102904550A (zh) * 2012-09-26 2013-01-30 北京工业大学 基于ad9959的多通道同步波形发生器
US9785136B2 (en) * 2012-09-29 2017-10-10 Intel Corporation PCH thermal sensor dynamic shutdown
US8928393B1 (en) * 2013-10-30 2015-01-06 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Temperature switch circuit having dynamic temperature thresholds
US9671767B2 (en) * 2014-05-14 2017-06-06 Advanced Micro Devices, Inc. Hybrid system and method for determining performance levels based on thermal conditions within a processor
US9652019B2 (en) 2014-06-02 2017-05-16 Advanced Micro Devices, Inc. System and method for adjusting processor performance based on platform and ambient thermal conditions
US9798469B2 (en) 2014-07-31 2017-10-24 Samsung Electronics Co., Ltd. Storage device and controlling method thereof
CN106055237B (zh) * 2016-05-31 2017-11-17 广东欧珀移动通信有限公司 一种滑动加速响应方法、及设备
US10594301B1 (en) 2017-06-09 2020-03-17 Sitime Corporation Clock generator with dual-path temperature compensation
US11720158B2 (en) 2020-03-13 2023-08-08 Google Llc Power throttling mechanism using instruction rate limiting in high power machine-learning ASICs
US11347198B2 (en) 2020-09-04 2022-05-31 Apple Inc. Adaptive thermal control system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423317A (en) * 1987-07-20 1989-01-26 Mitsubishi Electric Corp Power control circuit
JPH05503181A (ja) * 1990-11-26 1993-05-27 アダプティブ・ソリューションズ・インコーポレーテッド 集積回路のための温度感知制御システム及び方法
US5230055A (en) * 1991-01-25 1993-07-20 International Business Machines Corporation Battery operated computer operation suspension in response to environmental sensor inputs
KR950005093B1 (ko) * 1991-06-28 1995-05-18 삼성전자주식회사 프레임로드의 구조체
US5189314A (en) * 1991-09-04 1993-02-23 International Business Machines Corporation Variable chip-clocking mechanism
EP0596657A3 (en) * 1992-11-05 1994-12-07 American Telephone & Telegraph Normalization of propagation delay.
US5359234A (en) * 1993-02-01 1994-10-25 Codex, Corp. Circuit and method of sensing process and temperature variation in an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198456A (ja) * 1996-12-23 1998-07-31 Internatl Business Mach Corp <Ibm> マイクロプロセッサ及びその最適化方法
JP2014006905A (ja) * 2012-06-21 2014-01-16 Apple Inc 熱制御装置及び方法

Also Published As

Publication number Publication date
EP0706108A3 (en) 1996-06-26
EP0706108A2 (en) 1996-04-10
KR960015135A (ko) 1996-05-22
US5451892A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
JPH08249085A (ja) マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法
US5630110A (en) Method and apparatus for enhancing performance of a processor
US5982210A (en) PLL system clock generator with instantaneous clock frequency shifting
US6889331B2 (en) Dynamic voltage control method and apparatus
US4931748A (en) Integrated circuit with clock generator
US8726057B2 (en) Power management of components having clock processing circuits
US7340622B2 (en) Method and apparatus for selectively increasing the operating speed of an electronic circuit
US6223297B1 (en) Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit
US6211739B1 (en) Microprocessor controlled frequency lock loop for use with an external periodic signal
US10410688B2 (en) Managing power state in one power domain based on power states in another power domain
JP2001094417A (ja) デジタル方式ｐｌｌ回路
US6081143A (en) Frequency comparison and generation in an integrated processor
US5742650A (en) Power reduction method and apparatus for phase-locked loop based clocks in a data processing system
US8024595B2 (en) Semiconductor integrated circuit, and method of supplying a clock to internal blocks provided in a semiconductor integrated circuit
EP0355466A2 (en) Integrated circuit with clock generator circuit
CN113504826B (zh) 动态电压频率调整电路以及动态电压频率调整方法
US6603361B1 (en) Method and apparatus for maintaining clock accuracy at power down
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
JPH05143753A (ja) 低電圧マイコン
JPH10320072A (ja) 消費電力制御回路
JPH064169A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203