CN113504826B - 动态电压频率调整电路以及动态电压频率调整方法 - Google Patents
动态电压频率调整电路以及动态电压频率调整方法 Download PDFInfo
- Publication number
- CN113504826B CN113504826B CN202110889938.3A CN202110889938A CN113504826B CN 113504826 B CN113504826 B CN 113504826B CN 202110889938 A CN202110889938 A CN 202110889938A CN 113504826 B CN113504826 B CN 113504826B
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- multiplexer
- frequency
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000033228 biological regulation Effects 0.000 claims abstract description 35
- 230000004044 response Effects 0.000 claims description 15
- 230000003828 downregulation Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003827 upregulation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种动态电压频率调整电路以及动态电压频率调整方法。动态电压频率调整电路适于设置在系统单芯片中。动态电压频率调整电路包括分频器、多路复用器以及控制器。分频器接收第一时钟信号,并且输出多个第二时钟信号。多路复用器接收多个第二时钟信号,并且输出多个第二时钟信号的其中之一。控制器耦接分频器、多路复用器以及电压调节器。当系统单芯片进行电压调节操作时,控制器输出电压管理信号至电压调节器,并且控制器输出选择信号至多路复用器。电压调节器根据电压管理信号调节提供至系统单芯片的工作电压,并且多路复用器根据选择信号输出多个第二时钟信号的其中之另一。本发明的动态电压频率调整电路以及动态电压频率调整方法可动态调整系统单芯片的工作电压及核心时钟信号。
Description
技术领域
本发明涉及一种调整电路以及调整方法,尤其是一种动态电压频率调整电路以及动态电压频率调整方法。
背景技术
随着芯片的运算能力需求越来越高,例如高效能运算(High PerformanceComputing,HPC)芯片或人工智慧加速器(AI accelerator)芯片,这些类型的高效能芯片的耗能也越来越高。然而,例如在需要峰值性能(peak performance)的使用情境下,芯片的操作功率可能超过系统设计或芯片设计的峰值限制(peak limit)而造成系统停止运转(shutdown),处理核心操作异常,甚至芯片损坏的情况。或者是,例如在低性能的使用情境下,由于芯片的操作功率无法即时地调降而产生不必要的功耗。因此,如何即时地动态调整芯片的工作电压与工作频率,是本领域目前重要的课题之一。
然而,传统的芯片在需要较高功率或较低功率的场景下,只会通过设定固定电压以及固定频率的方式来满足当前功率需求,而缺乏调整弹性,并且具有响应速度过慢的缺点。因此,传统的芯片在电压频率调节过程中,往往会发性能损失或浪费电力的情况。
发明内容
本发明是针对一种动态电压频率调整电路以及动态电压频率调整方法,可对系统单芯片进行动态电压频率调整。
根据本发明的实施例,本发明的动态电压频率调整电路适于设置在系统单芯片中。动态电压频率调整电路包括分频器、多路复用器以及控制器。分频器接收第一时钟信号,并且输出多个第二时钟信号。多路复用器接收多个第二时钟信号,并且输出多个第二时钟信号的其中之一。控制器耦接分频器、多路复用器以及电压调节器。当系统单芯片进行电压调节操作时,控制器输出电压管理信号至电压调节器,并且控制器输出选择信号至多路复用器。电压调节器根据电压管理信号调节提供至系统单芯片的工作电压。多路复用器根据选择信号输出多个第二时钟信号的其中之另一。
根据本发明的实施例,本发明的动态电压频率调整方法适于系统单芯片。动态电压频率调整方法包括以下步骤:通过分频器接收第一时钟信号,并且输出多个第二时钟信号;通过多路复用器接收多个第二时钟信号,并且输出多个第二时钟信号的其中之一;当系统单芯片进行电压调节操作时,通过控制器输出电压管理信号至电压调节器,并且通过控制器输出选择信号至多路复用器;通过电压调节器根据电压管理信号调节提供至系统单芯片的工作电压;以及通过多路复用器根据选择信号输出多个第二时钟信号的其中之另一。
基于上述,本发明的动态电压频率调整电路以及动态电压频率调整方法,可即时地响应系统单芯片的功率调整需求,而动态调整提供至处理核心的核心时钟信号的时钟频率以及提供至系统单芯片的工作电压。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是本发明的一实施例的动态电压频率调整电路的电路示意图;
图2是本发明的一实施例的动态电压频率调整方法的流程示意图;
图3是本发明的另一实施例的动态电压频率调整电路的电路示意图;
图4是本发明的一实施例的时钟信号以及工作电压的调升示意图;
图5是本发明的一实施例的时钟信号以及工作电压的调降示意图。
附图标记说明
100、300:动态电压频率调整电路;
102:电压管理信号;
103、303:选择信号;
104、304:分频信号;
110、310:控制器;
120、320:分频器;
130、330:多路复用器;
201、401:系统单芯片;
202、402:电压调节器;
301:中断信号;
3021:电压调节触发信号;
3022:调节目标电压信息;
305:电压识别表数据;
306:控制信号;
307、308:状态信号;
309:功率信息;
311:寄存器电路;
312:状态机电路;
OP1:电压频率调升操作;
OP2:电压频率调降操作;
P1、P2:调整期间;
CK1、CK2_1~CK2_N、CK3:时钟信号;
V1、V2、V1’、V2’:电压;
VCC:工作电压;
t0~t11:时间;
f0~f3、f0’~f3’:时钟频率;
S210~S240:步骤。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在图式和描述中用来表示相同或相似部分。
图1是本发明的一实施例的动态电压频率调整电路的电路示意图。参考图1,动态电压频率调整(Dynamic Voltage Frequency Scaling,DVFS)电路100包括控制器110、分频器(clock divider)120以及多路复用器(multiplexer)130。控制器110耦接分频器120以及多路复用器130。分频器120耦接多路复用器130。在本实施例中,动态电压频率调整电路100可设置于系统单芯片(System-on-a-chip,SoC)201中,并且提供时钟信号至系统单芯片201的处理核心(core)。系统单芯片201可例如是高效能运算(High Performance Computing,HPC)芯片或人工智慧加速器(AI accelerator)芯片等诸如此类的高效能芯片,并且处理核心可例如是微处理器(Micro Processor Unit,MPU),而本发明并不加以限制。在本实施例中,控制器110还耦接电压调节器(Voltage Regulator,VR)202,并且控制器110可控制电压调节器202,以动态调节工作电压VCC。电压调节器202可设置在系统单芯片201内部或外部,而本发明并不加以限制。在本实施例中,系统单芯片201可接收由电压调节器202提供的工作电压VCC。在本实施例中,多路复用器130可为无毛刺时钟多路复用器(glitch-freeclock multiplexer)。
在本实施例中,分频器120可例如接收由锁相回路电路(Phase-Locked Loops,PLL)输出的时钟信号或由锁相回路电路内的压控振荡器(Voltage-ControlledOscillator,VCO)提供的第一时钟信号CK1,并且根据第一时钟信号CK1来产生具有不同时钟频率的多个第二时钟信号CK2_1~CK2_N,其中N为正整数。在本实施例中,分频器120可提供第二时钟信号CK2_1~CK2_N至多路复用器130,并且控制器110可通过控制多路复用器130选择第二时钟信号CK2_1~CK2_N的其中之一作为核心时钟信号CK3,并输出至系统单芯片201的处理核心。因此,本实施例的动态电压频率调整电路100可动态调节提供至系统单芯片201的工作电压以及动态调整提供至系统单芯片201的核心时钟信号CK3的时钟频率。
图2是本发明的一实施例的动态电压频率调整方法的流程示意图。参考图1以及图2,本实施例的动态电压频率调整电路100可执行如以下步骤S210~S240,以实现动态电压频率调整功能。在步骤S210,动态电压频率调整电路100可通过分频器120接收第一时钟信号CK1,并且输出多个第二时钟信号CK2_1~CK2_N。在本实施例中,第二时钟信号CK2_1~CK2_N具有不同时钟频率。在步骤S220,动态电压频率调整电路100可通过多路复用器130接收多个第二时钟信号CK2_1~CK2_N,并且输出多个第二时钟信号CK2_1~CK2_N的其中之一。对此,在正常操作情况下,控制器110可例如预先控制多路复用器130输出某一第二时钟信号作为提供至处理核心的核心时钟信号CK3。
在步骤S230,当系统单芯片201进行电压调节操作时,动态电压频率调整电路100可通过控制器110输出电压管理信号102至电压调节器202,并且通过控制器110输出选择信号103至多路复用器130。在步骤S240,动态电压频率调整电路100可通过电压调节器202根据电压管理信号102调节提供至系统单芯片201的工作电压VCC,并且可通过多路复用器130根据选择信号103输出多个第二时钟信号CK2_1~CK2_N的其中之另一。对此,当系统单芯片201进行电压调节操作时,控制器110可产生并输出对应的电压管理信号102以及选择信号103至多路复用器130以及电压调节器202,以控制电压调节器202调节输出的工作电压VCC,并且控制多路复用器130输出具有不同时钟频率的某另一第二时钟信号作为提供至处理核心的核心时钟信号CK3,以使可快速地响应系统单芯片201的电压频率调整需求。
并且,值得注意的是,若电压频率调整需求为调升工作电压VCC,则控制器110会先控制电压调节器202调升输出的工作电压VCC,并且接着控制多路复用器130切换输出,以调升核心时钟信号CK3的时钟频率。然而,若电压频率调整需求为调降工作电压VCC,则控制器110会先控制多路复用器130切换输出,以调降核心时钟信号CK3的时钟频率,并且接着控制电压调节器202调降输出的工作电压VCC。
此外,在本实施例中,控制器110还可输出分频信号104至分频器120,以使分频器120可根据分频信号104来产生第二时钟信号CK2_1~CK2_N。控制器110可根据不同分频需求来产生分频信号104。换言之,分频器120所输出的具有不同时钟频率的时钟信号的数量可根据不同时钟频率调整需求而决定。
图3是本发明的另一实施例的动态电压频率调整电路的电路示意图。参考图3,动态电压频率调整电路300包括控制器310、分频器320以及多路复用器330。控制器310包括寄存器(Register)电路311以及状态机(State Machine,SM)电路312。寄存器电路311耦接状态机电路312以及电压调节器402。状态机电路312耦接分频器320、多路复用器330以及电压调节器402。在本实施例中,动态电压频率调整电路300可设置于系统单芯片401中,并且提供核心时钟信号CK3至系统单芯片401的处理核心。系统单芯片401可接收由电压调节器402提供的工作电压VCC。
在本实施例中,寄存器电路311可透过总线(bus)取得系统单芯片401的电压识别表(Voltage identification table,VID table))数据305,以预先储存电压识别表。因此,例如当系统单芯片401的固件(Firmware)要求进行电压频率调整,或是电压调节器402因例如发生过电流事件要求进行过电流保护操作时,控制器300的寄存器电路311可接收由电压调节器402输出的中断信号301。对此,过电流事件可例如是指电压调节器402输出至系统单芯片401的电流出现涌浪电流(Inrush Current)或平均电流值过高的情况。
在本实施例中,寄存器电路311可根据中断信号301来决定产生并输出控制信号306至状态机电路312。在本实施例中,状态机电路312还可接收参考时钟信号CKR以及功率信息309。状态机电路312可根据控制信号306以及功率信息309来产生并输出电压管理信号至电压调节器402,输出分频信号304至分频器320,并且输出选择信号303至多路复用器330。状态机电路312可基于参考时钟信号CKR来有效地同步控制分频器320以及多路复用器330。在本实施例中,电压管理信号包括电压调节触发信号3021以及调节目标电压信息3022。
在本实施例中,寄存器电路311可根据电压识别表以及电压调节器402的当前电压信息来决定电压调节信息以及时钟频率调整信息。寄存器电路311可根据电压调节信息以及时钟频率调整信息来输出相对应的控制信号306至状态机电路312,以使状态机电路312可输出相对应的电压调节触发信号3021以及调节目标电压信息3022至电压调节器402。电压调节器402可根据电压调节触发信号3021以及调节目标电压信息3022来动态调节工作电压VCC。并且,状态机电路312还可搭配输出相对应的选择信号303以及分频信号304至分频器320以及多路复用器330,以对应调整核心时钟信号CK3的时钟频率。系统单芯片401所进行的电压频率调整操作可为电压频率调升操作或电压频率调降操作。换言之,本实施例的动态电压频率调整电路300可实现动态调节系统单芯片401的工作电压VCC,并且搭配动态调整核心时钟信号的时钟频率,以有效地调整系统单芯片401的效能。
在本实施例中,控制器310的状态机电路312可输出分频信号304至分频器320,以使分频器320根据分频信号304以及第一时钟信号CK1来输出多个第二时钟信号CK2_1~CK2_N。控制器310的状态机电路312可预先控制多路复用器330输出多个第二时钟信号的其中之一作为核心时钟信号CK3。
在本实施例中,当系统单芯片401进行电压频率调升操作时,控制器310的状态机电路312可先输出电压调节触发信号3021以及调节目标电压信息3022至电压调节器402,以使电压调节器402可根据电压调节触发信号3021以及调节目标电压信息3022来调升提供至系统单芯片401的工作电压VCC。并且,当工作电压调VCC升至稳定时,控制器310的状态机电路312可接着输出选择信号303至多路复用器330,以使多路复用器330可根据选择信号303输出具有较高时钟频率的多个第二时钟信号的其中之另一作为核心时钟信号CK3。换言之,在本实施例中,电压调节器402可先在电压调升期间缓步调升工作电压VCC至稳定,以有效抑制或降低功率噪声(power noise)的产生。并且,多路复用器330可接着在第一响应期间以低时钟频率至高时钟频率且多阶段切换的方式依序输出多个第二时钟信号CK2_1~CK2_N的至少一部分,以适当地调升处理核心的功率。在本实施例中,所述电压调升期间与所述第一响应期间未重迭。
在本实施例中,当系统单芯片401进行电压频率调降操作时,控制器310的状态机电路312可先输出选择信号303至多路复用器330,以使多路复用器330可根据选择信号303输出具有较低时钟频率的多个第二时钟信号的其中之另一作为核心时钟信号CK3。当核心时钟信号CK3调整完成,控制器310的状态机电路312可接着输出电压调节触发信号3021以及调节目标电压信息3022至电压调节器402,以使电压调节器402可根据电压调节触发信号3021以及调节目标电压信息3022来调降提供至系统单芯片401的工作电压VCC。换言之,在本实施例中,多路复用器330可先在第二响应期间以高时钟频率至低时钟频率且多阶段切换的方式依序输出多个第二时钟信号CK2_1~CK2_N的至少一部分,以有效维持处理核心的运作。并且,电压调节器402可接着在电压调降期间缓步调降工作电压VCC至稳定,以有效抑制或降低功率噪声的产生。在本实施例中,所述电压调降期间与所述第二响应期间未重迭。
在本实施例中,当控制器310完成电压频率调整操作时,状态机电路312可根据当前工作电压VCC以及核心时钟信号CK3的切换结果来输出状态信号307至寄存器电路311,以例如清除记录在寄存器电路311中的电压频率调整触发记录。并且,状态机电路312还可输出状态信号308至系统单芯片401的处理核心,以通知处理核心其电压频率调整操作已完成。
图4是本发明的一实施例的时钟信号以及工作电压的调升示意图。参考图3以及图4,当系统单芯片401进行电压频率调升操作OP1时,动态电压频率调整电路300可在时间t0至时间t5之间的调整期间P1对工作电压VCC以及核心时钟信号CK3的时钟频率进行调整。具体而言,在时间t0,状态机电路312可先输出电压调节触发信号3021以及调节目标电压信息3022至电压调节器402,以使电压调节器402输出的工作电压VCC在时间t0至时间t1之间从电压V1缓步调升至电压V2。
并且,当工作电压VCC经调整至稳定的电压V2后,在时间t2,寄存器电路311可接着输出控制信号306至状态机电路312,以使至状态机电路312可控制多路复用器330例如从输出具有时钟频率f0的核心时钟信号CK3(例如第二时钟信号CK2_1)切换为输出具有时钟频率f1的核心时钟信号CK3(例如第二时钟信号CK2_2)。
接着,等待参考时钟信号CKR的几个参考时钟周期(clock cycle)的时间长度的升频等待期间后,在时间t3,状态机电路312可控制多路复用器330例如从输出具有时钟频率f1的核心时钟信号CK3(例如第二时钟信号CK2_2)切换为输出具有时钟频率f2的核心时钟信号CK3(例如第二时钟信号CK2_3)。
接着,等待参考时钟信号CKR的几个参考时钟周期的时间长度的升频等待期间后,在时间t4,状态机电路312可控制多路复用器330例如从输出具有时钟频率f2的核心时钟信号CK3(例如第二时钟信号CK2_3)切换为输出具有时钟频率f3的核心时钟信号CK3(例如第二时钟信号CK2_4)。如此一来,动态电压频率调整电路300可在时间t4完成核心时钟信号CK3的升频操作。
如此一来,当系统单芯片401需提升性能时,动态电压频率调整电路300可即时地响应电压频率调升需求,而即时地动态调升工作电压VCC以及核心时钟信号CK3的时钟频率。
图5是本发明的一实施例的时钟信号以及工作电压的调降示意图。参考图3以及图5,当系统单芯片401进行电压频率调降操作OP2时,动态电压频率调整电路300可在时间t6至时间t11之间的调整期间P2对工作电压VCC以及核心时钟信号CK3的时钟频率进行调整。具体而言,在时间t7,寄存器电路311可先输出控制信号306至状态机电路312,以使至状态机电路312可控制多路复用器330例如从输出具有时钟频率f0’的核心时钟信号CK3(例如第二时钟信号CK2_4)切换为输出具有时钟频率f1’的核心时钟信号CK3(例如第二时钟信号CK2_3)。
接着,等待参考时钟信号CKR的几个参考时钟周期的时间长度的降频等待期间后,在时间t8,状态机电路312可控制多路复用器330例如从输出具有时钟频率f1’的核心时钟信号CK3(例如第二时钟信号CK2_3)切换为输出具有时钟频率f2’的核心时钟信号CK3(例如第二时钟信号CK2_2)。
接着,等待参考时钟信号CKR的几个参考时钟周期的时间长度的降频等待期间后,在时间t9,状态机电路312可控制多路复用器330例如从输出具有时钟频率f2’的核心时钟信号CK3(例如第二时钟信号CK2_2)切换为输出具有时钟频率f3’的核心时钟信号CK3(例如第二时钟信号CK2_1)。如此一来,动态电压频率调整电路300可在时间t9完成核心时钟信号CK3的降频操作。
当系统单芯片401完成核心时钟信号CK3的降频操作后,状态机电路312可接着输出电压调节触发信号3021以及调节目标电压信息3022至电压调节器402,以使电压调节器402输出的工作电压VCC在时间t10至时间t11之间从电压V1’缓步调降至电压V2’。
如此一来,当系统单芯片401需降低性能时,动态电压频率调整电路300可即时地响应电压频率调降需求,而即时地动态调降工作电压VCC以及核心时钟信号CK3。此外,当系统单芯片401发生过电流事件时,动态电压频率调整电路300亦可即时地动态调降工作电压VCC以及核心时钟信号CK3的时钟频率,以实现过电流保护功能。对此,动态电压频率调整电路300可使系统单芯片401以较低效能的方式维持运作,以避免系统单芯片401因过电流事件而造成停止运转,处理核心操作异常,甚至芯片损坏的情况。
值得注意的是,上述图4的电压频率调升操作OP1以及上述图5的电压频率调降操作OP2可为各别独立的电压频率调整事件。在本发明的另一些实施例中,动态电压频率调整电路300可在电压频率调升操作OP1之后执行电压频率调降操作OP2,或是在电压频率调降操作OP2之后执行电压频率调升操作OP1,或是连续执行电压频率调升操作OP1或电压频率调降操作OP2,而本发明不限制动态电压频率调整电路300执行电压频率调升以及电压频率调降的次数及顺序。
综上所述,本发明的动态电压频率调整电路以及动态电压频率调整方法,可响应于系统单芯片的电压频率调整需求,而即时地动态调升或调降系统单芯片的核心时钟信号的时钟频率以及工作电压。因此,本发明的动态电压频率调整电路以及动态电压频率调整方法,可有效地优化系统单芯片的效能,并可减少不必要的功耗。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种动态电压频率调整电路,适于设置在系统单芯片中,其特征在于,包括:
分频器,接收第一时钟信号,并且输出多个第二时钟信号;
多路复用器,接收所述多个第二时钟信号,并且输出所述多个第二时钟信号的其中之一;以及
控制器,耦接所述分频器、所述多路复用器以及电压调节器,
其中当所述系统单芯片进行电压调节操作时,所述控制器输出电压管理信号至所述电压调节器,并且所述控制器输出选择信号至所述多路复用器,
其中所述电压调节器根据所述电压管理信号调节提供至所述系统单芯片的工作电压,并且所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一,所述多个第二时钟信号的其中之一和所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一的时钟频率不同。
2.根据权利要求1所述的动态电压频率调整电路,其特征在于,当所述系统单芯片进行电压频率调升操作时,所述控制器先输出所述电压管理信号至所述电压调节器,以使所述电压调节器根据所述电压管理信号调升所述工作电压,并且当所述工作电压调升至稳定时,所述控制器接着输出所述选择信号至所述多路复用器,以使所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一。
3.根据权利要求2所述的动态电压频率调整电路,其特征在于,所述电压调节器先在电压调升期间缓步调升所述工作电压,并且所述多路复用器接着在第一响应期间以低时钟频率至高时钟频率且多阶段切换的方式依序输出所述多个第二时钟信号的至少一部分,所述电压调升期间与所述第一响应期间未重迭。
4.根据权利要求1所述的动态电压频率调整电路,其特征在于,当所述系统单芯片进行电压频率调降操作时,所述控制器先所述输出选择信号至所述多路复用器,以使所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一,并且所述控制器接着所述输出电压管理信号至所述电压调节器,以使所述电压调节器根据所述电压管理信号调降所述工作电压。
5.根据权利要求4所述的动态电压频率调整电路,其特征在于,所述多路复用器先在第二响应期间以高时钟频率至低时钟频率且多阶段切换的方式依序输出所述多个第二时钟信号的至少一部分,并且所述电压调节器在电压调降期间缓步调降所述工作电压,所述电压调降期间与所述第二响应期间未重迭。
6.根据权利要求1所述的动态电压频率调整电路,其特征在于,所述控制器包括:
状态机电路,耦接所述分频器以及多路复用器;以及
寄存器电路,耦接所述状态机电路,
其中所述电压管理信号包括电压调节触发信号,当所述系统单芯片进行电压调节操作时,所述寄存器电路输出控制信号至所述状态机电路,所述状态机电路根据所述控制信号来输出电压调节触发信号至所述电压调节器,并且输出所述选择信号至所述多路复用器,
其中所述电压调节器根据所述电压调节触发信号调节所述工作电压,并且所述多路复用器根据所述选择信号来改变输出。
7.根据权利要求6所述的动态电压频率调整电路,其特征在于,当所述系统单芯片进行电压调节操作时,所述状态机电路根据所述控制信号还输出调节目标电压信息至所述电压调节器,以使所述电压调节器根据所述电压调节触发信号将所述工作电压调节至目标电压。
8.根据权利要求6所述的动态电压频率调整电路,其特征在于,当所述系统单芯片进行电压调节操作时,所述状态机电路根据所述控制信号还输出分频信号至所述分频器,以使所述分频器根据所述分频信号输出所述多个第二时钟信号。
9.根据权利要求1所述的动态电压频率调整电路,其特征在于,所述控制器接收由所述电压调节器输出的中断信号,并且所述控制器根据所述中断信号来决定是否产生所述电压管理信号以及所述选择信号。
10.根据权利要求9所述的动态电压频率调整电路,其特征在于,所述控制器根据当前电压信息以及电压识别表来产生所述电压管理信号以及所述选择信号。
11.一种动态电压频率调整方法,适于系统单芯片,其特征在于,包括:
通过分频器接收第一时钟信号,并且输出多个第二时钟信号;
通过多路复用器接收所述多个第二时钟信号,并且输出所述多个第二时钟信号的其中之一;
当所述系统单芯片进行电压调节操作时,通过控制器输出电压管理信号至所述电压调节器,并且通过所述控制器输出选择信号至所述多路复用器;
通过所述电压调节器根据所述电压管理信号调节提供至所述系统单芯片的工作电压;以及
通过所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一;
其中,所述多个第二时钟信号的其中之一和所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一的时钟频率不同。
12.根据权利要求11所述的动态电压频率调整方法,其特征在于,当所述系统单芯片进行所述电压调节操作时,通过所述控制器输出所述电压管理信号至所述电压调节器,并且通过所述控制器输出所述选择信号至所述多路复用器的步骤包括:
当所述系统单芯片进行电压频率调升操作时,通过所述控制器先输出所述电压管理信号至所述电压调节器,以使所述电压调节器根据所述电压管理信号调升所述工作电压;以及
当所述工作电压调升至稳定时,通过所述控制器接着输出所述选择信号至所述多路复用器,以使所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一。
13.根据权利要求12所述的动态电压频率调整方法,其特征在于,所述电压调节器先在电压调升期间缓步调升所述工作电压,并且所述多路复用器接着在第一响应期间以低时钟频率至高时钟频率且多阶段切换的方式依序输出所述多个第二时钟信号的至少一部分,所述电压调升期间与所述第一响应期间未重迭。
14.根据权利要求11所述的动态电压频率调整方法,其特征在于,当所述系统单芯片进行所述电压调节操作时,通过所述控制器输出所述电压管理信号至所述电压调节器,并且通过所述控制器输出所述选择信号至所述多路复用器的步骤包括:
当所述系统单芯片进行电压频率调降操作时,通过所述控制器先所述输出选择信号至所述多路复用器,以使所述多路复用器根据所述选择信号输出所述多个第二时钟信号的其中之另一;以及
通过所述控制器接着所述输出电压管理信号至所述电压调节器,以使所述电压调节器根据所述电压管理信号调降所述工作电压。
15.根据权利要求14所述的动态电压频率调整方法,其特征在于,所述多路复用器先在第二响应期间以高时钟频率至低时钟频率且多阶段切换的方式依序输出所述多个第二时钟信号的至少一部分,并且所述电压调节器在电压调降期间缓步调降所述工作电压,所述电压调降期间与所述第二响应期间未重迭。
16.根据权利要求11所述的动态电压频率调整方法,其特征在于,其中所述电压管理信号包括电压调节触发信号,并且当所述系统单芯片进行所述电压调节操作时,通过所述控制器输出所述电压管理信号至所述电压调节器,并且通过所述控制器输出所述选择信号至所述多路复用器的步骤包括:
通过寄存器电路输出控制信号至状态机电路;以及
通过所述状态机电路根据所述控制信号来输出电压调节触发信号至所述电压调节器,并且输出所述选择信号至所述多路复用器,以使所述电压调节器根据所述电压调节触发信号调节所述工作电压,并且使所述多路复用器根据所述选择信号来改变输出。
17.根据权利要求16所述的动态电压频率调整方法,其特征在于,当所述系统单芯片进行所述电压调节操作时,通过所述控制器输出所述电压管理信号至所述电压调节器,并且通过所述控制器输出所述选择信号至所述多路复用器的步骤还包括:
通过所述状态机电路根据所述控制信号还输出调节目标电压信息至所述电压调节器,以使所述电压调节器根据所述电压调节触发信号将所述工作电压调节至目标电压。
18.根据权利要求16所述的动态电压频率调整方法,其特征在于,当所述系统单芯片进行所述电压调节操作时,通过所述控制器输出所述电压管理信号至所述电压调节器,并且通过所述控制器输出所述选择信号至所述多路复用器的步骤还包括:
通过所述状态机电路根据所述控制信号还输出分频信号至所述分频器,以使所述分频器根据所述分频信号输出所述多个第二时钟信号。
19.根据权利要求11所述的动态电压频率调整方法,其特征在于,还包括:
通过所述控制器接收由所述电压调节器输出的中断信号;以及
通过所述控制器根据所述中断信号来决定是否产生所述电压管理信号以及所述选择信号。
20.根据权利要求19所述的动态电压频率调整方法,其特征在于,所述控制器根据当前电压信息以及电压识别表来产生所述电压管理信号以及所述选择信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110889938.3A CN113504826B (zh) | 2021-08-04 | 2021-08-04 | 动态电压频率调整电路以及动态电压频率调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110889938.3A CN113504826B (zh) | 2021-08-04 | 2021-08-04 | 动态电压频率调整电路以及动态电压频率调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113504826A CN113504826A (zh) | 2021-10-15 |
CN113504826B true CN113504826B (zh) | 2023-04-14 |
Family
ID=78015582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110889938.3A Active CN113504826B (zh) | 2021-08-04 | 2021-08-04 | 动态电压频率调整电路以及动态电压频率调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113504826B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114115412B (zh) * | 2021-11-12 | 2023-10-20 | 上海壁仞智能科技有限公司 | 系统级芯片、动态电压频率调整电路及调整方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108227507A (zh) * | 2018-02-11 | 2018-06-29 | 中国科学技术大学 | 激光雷达后继光路斩光盘输出频率自适应控制方法及系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460763B1 (ko) * | 2000-12-30 | 2004-12-09 | 매그나칩 반도체 유한회사 | 클럭스위칭회로 |
EP2263133A1 (en) * | 2008-04-08 | 2010-12-22 | Hewlett-Packard Development Company, L.P. | Voltage regulator |
EP2626757A1 (en) * | 2012-02-08 | 2013-08-14 | Intel Mobile Communications Technology Dresden GmbH | Finite state machine for system management |
US9240545B2 (en) * | 2012-11-05 | 2016-01-19 | Cisco Technology, Inc. | Dynamic state machine |
KR102320399B1 (ko) * | 2014-08-26 | 2021-11-03 | 삼성전자주식회사 | 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법 |
JP6441194B2 (ja) * | 2015-09-14 | 2018-12-19 | 東芝メモリ株式会社 | レギュレータ、シリアライザ、デシリアライザ、並列直列相互変換回路及びその制御方法 |
US10009016B1 (en) * | 2016-12-28 | 2018-06-26 | Qualcomm Incorporated | Dynamically adaptive voltage-frequency guardband control circuit |
CN106873696B (zh) * | 2017-03-20 | 2018-03-20 | 东南大学 | 一种自适应快速电源电压调节系统 |
US10416746B2 (en) * | 2018-01-10 | 2019-09-17 | Atlazo, Inc. | Adaptive energy optimal computing |
US10614774B2 (en) * | 2018-06-27 | 2020-04-07 | Intel Corporation | Device, method and system for on-chip generation of a reference clock signal |
US10852811B2 (en) * | 2018-07-31 | 2020-12-01 | Nvidia Corporation | Voltage/frequency scaling for overcurrent protection with on-chip ADC |
-
2021
- 2021-08-04 CN CN202110889938.3A patent/CN113504826B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108227507A (zh) * | 2018-02-11 | 2018-06-29 | 中国科学技术大学 | 激光雷达后继光路斩光盘输出频率自适应控制方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113504826A (zh) | 2021-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5451892A (en) | Clock control technique and system for a microprocessor including a thermal sensor | |
US8726057B2 (en) | Power management of components having clock processing circuits | |
JP4825291B2 (ja) | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 | |
US5964881A (en) | System and method to control microprocessor startup to reduce power supply bulk capacitance needs | |
JP2005285114A (ja) | プロセッサの性能を強化する方法及び装置 | |
US12001263B2 (en) | Controlling a processor clock | |
EP1836545A2 (en) | Method and apparatus for on-demand power management | |
US5963068A (en) | Fast start-up processor clock generation method and system | |
CN113504826B (zh) | 动态电压频率调整电路以及动态电压频率调整方法 | |
JPH10187300A (ja) | 電源制御回路および電源制御方法 | |
US11360541B2 (en) | Programmable voltage regulation for data processor | |
CN211981851U (zh) | 集成电路 | |
US11381245B1 (en) | Clock step control circuit and method thereof | |
CN114115412B (zh) | 系统级芯片、动态电压频率调整电路及调整方法 | |
US7813410B1 (en) | Initiating spread spectrum modulation | |
EP4361769A1 (en) | Dynamic configuration of an oscillator using adaptive voltage and code scaling to follow a target frequency | |
JPH11327701A (ja) | マイクロコンピュ−タ装置 | |
CN114978164A (zh) | 基于时钟分频和复用的硬件自动调频装置和方法 | |
CN111092618A (zh) | 片上系统调频设备的频率调整方法及装置 | |
CN115765732A (zh) | 用于调整分频器的装置和方法、芯片及存储介质 | |
JPH10320072A (ja) | 消費電力制御回路 | |
CN115987065A (zh) | 基于频率折返的软启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 201100 room 1302, 13 / F, building 16, No. 2388, Chenhang highway, Minhang District, Shanghai Patentee after: Shanghai Bi Ren Technology Co.,Ltd. Country or region after: China Address before: 201100 room 1302, 13 / F, building 16, No. 2388, Chenhang highway, Minhang District, Shanghai Patentee before: Shanghai Bilin Intelligent Technology Co.,Ltd. Country or region before: China |