CN115987065A - 基于频率折返的软启动电路 - Google Patents
基于频率折返的软启动电路 Download PDFInfo
- Publication number
- CN115987065A CN115987065A CN202211720447.7A CN202211720447A CN115987065A CN 115987065 A CN115987065 A CN 115987065A CN 202211720447 A CN202211720447 A CN 202211720447A CN 115987065 A CN115987065 A CN 115987065A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- control signal
- foldback
- soft start
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本申请涉及开关电源领域,公开了一种基于频率折返的软启动电路,该软启动电路包括:软启动单元用于通过软启动开关电源产生第一开关控制信号;分频单元用于在发生频率折返时,对第一开关控制信号进行分频,得到分频信号;逻辑单元用于接收发生频率折返时所产生的不同频率折返阶段的折返信号,将第一开关控制信号、分频信号和折返信号进行逻辑运算,输出频率不变的第二开关控制信号,将第二开关控制信号作为软启动控制信号,进而控制软启动的开关电源的输出波形保持不变。本申请实施例通过分频单元和逻辑单元抵消频率折返所引起的开关电源的频率变化,从而使得开关电源的输出波形保持不变。
Description
技术领域
本申请涉及开关电源领域,尤其涉及一种基于频率折返的软启动电路。
背景技术
现有技术中,为了适应宽频率范围应用场景,通常采用软启时间(即软启动时间)随软启动控制频率成反比的方式构建软启动电路,以实现开关电源的软启动。进一步地,还通过反馈(feedback)电压的高低,来识别软启动电路所连接的芯片的过载情况,这就导致开关电源的软启动过程中,因触发频率折返,导致开关电源的开关频率发生突变,如果软启动的控制频率与开关频率同源,将导致软启动的输出波形以斜率倍增的折线形式爬升,最终导致开关电源系统输出波形发生畸变。
发明内容
有鉴于此,为了解决现有技术存在的不足,本申请提供了一种基于频率折返的软启动电路和开关电源软启动的输出波形控制方法。
第一方面,本申请提供一种基于频率折返的软启动电路,包括软启动单元、分频单元、逻辑单元;
所述软启动单元用于通过软启动开关电源产生第一开关控制信号;
所述分频单元用于在发生频率折返时,对所述第一开关控制信号进行分频,得到分频信号;
所述逻辑单元用于接收发生频率折返时的所产生的不同频率折返阶段的折返信号,将所述第一开关控制信号、所述分频信号和所述折返信号进行逻辑运算,输出频率不变的第二开关控制信号,将所述第二开关控制信号作为所述软启动单元中开关的软启动控制信号,进而控制软启动的开关电源的输出波形保持不变。
在可选的实施方式中,所述分频单元包括至少一个分频器,各所述分频器依次对所述第一开关控制信号进行分频,对应输出分频信号;其中,各所述分频信号的频率随分频处理的次数的增加呈阶梯式变化。
在可选的实施方式中,所述分频单元包括三个分频器;
第一分频器用于对所述第一开关控制信号进行分频,输出第一分频信号;其中,所述第一分频信号的频率为所述第一开关控制信号的频率的1/4;
第二分频器用于对所述第一分频信号进行分频,输出第二分频信号;其中,所述第二分频信号的频率为所述第一开关控制信号的频率的1/2;
第三分频器用于对所述第二分频信号进行分频,输出第三分频信号;其中,所述第三分频信号的频率与所述第一开关控制信号的频率相等。
在可选的实施方式中,所述第二开关控制信号的频率与第一分频信号的频率相等;其中,所述第一分频信号为所述分频单元对所述第一开关控制信号进行第一次分频后所输出的分频信号。
在可选的实施方式中,所述逻辑单元用于将不同频率折返阶段的各所述折返信号分别与同一频率折返阶段的所述分频信号输入至第一逻辑门进行第一次逻辑运算;
将第一次逻辑运算的结果输入至第二逻辑门进行第二次逻辑运算;
将第二次逻辑运算的结果和所述第一开关控制信号输入至第三逻辑门进行第三次逻辑运算,输出第二开关控制信号。
在可选的实施方式中,所述第一逻辑门为或非门;所述第二逻辑门为异或门;所述第三逻辑门为与非门。
在可选的实施方式中,所述软启动单元包括开关电源、开关和电容;
所述开关电源通过所述电容接地,所述开关分别串接所述开关电源和所述电容,用于通过所述开关的通断,控制所述开关电源的软启动。
在可选的实施方式中,所述第二开关控制信号用于通过控制所述开关的通断,进而控制所述开关电源的软启动的频率。
在可选的实施方式中,所述分频器为D触发器。
第二方面,本申请提供一种开关电源软启动的输出波形控制方法,应用于如前述的基于频率折返的软启动电路,所述方法包括:
软启动单元通过软启动开关电源产生第一开关控制信号;
在发生频率折返时,分频单元对所述第一开关控制信号进行分频,得到分频信号;
逻辑单元接收发生频率折返时的所产生的不同频率折返阶段的折返信号,将所述第一开关控制信号、所述分频信号和所述折返信号进行逻辑运算,输出频率不变的第二开关控制信号;将所述第二开关控制信号作为所述软启动单元中开关的软启动控制信号,进而控制软启动的开关电源的输出波形保持不变。
本申请实施例具有如下有益效果:
本申请实施例提供了一种基于频率折返的软启动电路,包括软启动单元、分频单元和逻辑单元,其中,软启动单元用于通过软启动开关电源产生第一开关控制信号;分频单元用于在发生频率折返时,对第一开关控制信号进行分频,得到分频信号;逻辑单元用于接收发生频率折返时的所产生的不同频率折返阶段的折返信号,将第一开关控制信号、分频信号和折返信号进行逻辑运算,输出频率不变的第二开关控制信号,将第二开关控制信号作为软启动控制信号,进而控制软启动的开关电源的输出波形保持不变。本申请实施例在发生频率折返时,通过分频单元和逻辑单元抵消频率折返所引起的开关电源的频率变化,以控制用于控制开关电源软启动的控制信号的频率保持不变,从而使得开关电源的输出波形保持不变,以避免开关频率的输出波形因发生频率折返而畸变。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对本申请保护范围的限定。在各个附图中,类似的构成部分采用类似的编号。
图1示出了本申请实施例中基于频率折返的软启动电路的结构示意图;
图2示出了本申请实施例中基于频率折返的软启动电路的软启动单元的结构示意图;
图3示出了本申请实施例中基于频率折返的软启动电路的各信号的波形变化示意图;
图4示出了本申请实施例中基于频率折返的软启动电路的分频单元的结构示意图;
图5示出了本申请实施例中基于频率折返的软启动电路的逻辑单元的结构示意图;
图6示出了本申请实施例中开关电源软启动的输出波形控制方法的实施方式示意图。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下文中,可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本申请的各种实施例中被清楚地限定。
频率折返(Frequency Foldback工作模式):分段降低频率,延长电感的去磁时间,让每个开关周期电感激磁的起始电流能够回到起始点,从而可以避免电感发生饱和。
在现有的软启动方案一般分为内置软启动电路和外置软启动电路。外置软启动电路的软启动方案,一般通过调整外置电容来调整软启动的时间,但该外置软启动电路往往会增加设置一个引脚和电容,从而增加了生产成本。而内置软启动电路的软启动方案,一般是通过设计成固定软启时间或者软启时间与软启动控制频率大小成反比的方式;对于固定软启时间的方式,在宽频率范围应用场景中显然不够灵活;而对于软启时间随频率成反比的方式,虽然可以在系统启动时间和电感电流过冲这两个方面取得折中,但在融合频率折返技术时,容易导致开关电源的开关频率发生变化,导致开关电源的输出波形发生畸变。
具体地,现有技术中,通过反馈(feedback)电压的高低,来识别软启动电路所连接的芯片的过载情况,这就导致软启动过程中,因触发频率折返,导致开关频率发生突变,如果软启动的控制频率与开关频率同源,将导致软启动的输出波形以斜率倍增的折线形式爬升,最终导致开关电源系统输出波形发生畸变。
基于此,本申请提供了一种基于频率折返的软启动电路和应用于该软启动电路的开关电源软启动的输出波形控制方法,本申请通过分频器和逻辑门之间的组合作用,将用于控制软启动的开关的控制信号的频率统一设置成一固定频率,以使得开关电源输出波形保持不变。
如图1所示,本申请提供了一种基于频率折返的软启动电路,该软启动电路包括软启动单元100、分频单元200和逻辑单元300。
示范性地,如图2所示,该软启动单元100包括开关电源110、开关120、电容130;其中,开关电源110通过电容130接地,该开关120分别串接开关电源110和电容130,用于通过开关120的通断,进而控制开关电源的软启动以及软启动的时间、频率。
在本实施例中,软启动单元100用于通过软启动开关电源110产生第一开关控制信号(即CLK)。
可以理解,该第一开关控制信号用于控制软启动单元100中开关120的通断,进而控制开关电源110的软启动。也即是,该第一开关控制信号的频率为开关电源110的开关频率。
进一步地,在触发开关电源软启动之前,本实施例通过所接收的反馈电压(即FB)识别该开关电源110外接电路的芯片的过载情况。当反馈电压大于基准电压(即VREF)时,防止外接电路的电感电流因退磁时间短,而发生过冲,触发外接电路发生频率折返,以降低用于控制开关电源110软启动的开关频率。
在发生频率折返时,也即是降低开关电源110的开关频率,即降低第一开关控制信号的频率,以对应生成折返信号,因此,折返信号的频率小于第一开关控制信号的频率。
由于发生了频率折返以导致软启动的开关频率的变化,进而导致开关电源110输出波形的畸变,本申请实施例通过所设置的分频单元抵消频率折返引起的频率变化,从而使控制软启动的开关频率保持不变。
在本实施例中,分频单元200用于在发生频率折返时,对第一开关控制信号进行分频,对应得到分频信号。
示范性地,分频单元200包括至少一个分频器,各分频器依次对第一开关控制信号进行分频,对应输出分频信号。其中,一个分频器进行一次信号分频处理;各分频信号的频率随分频处理的次数的增加呈阶梯式变化。该分频器的数量具体可根据实际需求进行相应设置,例如,分频器可以为2个或3个或5个或8个,在此不做限定。
另外,若分频器为两个或两个以上,则该多个分频器采用级联方式连接;进而在进行分频时,第一个分频器对第一开关控制信号进行分频后,将其输出至第二个分频器进行分频处理,以此类推,直至完成分频。
可以理解,分频即是将单一频率信号的频率调整为原来的1/N。在本实施例中,分频单元200用于输出与分频次数相应的分频信号,且随着分频次数的增加,不同分频次数对应的分频信号的频率呈阶梯式变化。
需要注意的是,对第一开关控制信号进行分频时,其信号的频率变化值具体可根据实际需求进行相应设置,在此不做限定,例如,可将第一开关控制信号按照1/4、1/2、1等的比例依次分频,或者将第一开关控制信号按照1/8、1/4、1/2等的比例依次分频。
作为一种可选的实施方式,分频单元200包括三个分频器。示范性地,第一分频器用于对第一开关控制信号进行分频,输出第一分频信号;其中,第一分频信号的频率为第一开关控制信号的频率的1/4;第二分频器用于对第一分频信号进行分频,输出第二分频信号;其中,第二分频信号的频率为第一开关控制信号的频率的1/2;第三分频器用于对第二分频信号进行分频,输出第三分频信号;其中,第三分频信号的频率与第一开关控制信号的频率相等。
可选的,分频器选用D触发器(即DFFRB);其中,D触发器是一个具有记忆功能的、具有两个稳定状态的信息存储器件,通过该D触发器可实现信号的分频,该D触发器包括多个接口或引脚(如D、Q、CK、QB、RB接口或引脚),该D触发器通过该接口或引脚输入或输出相应信号。
在本实施例中,逻辑单元300用于接收发生频率折返时所产生的不同频率折返阶段的折返信号,将时钟信号、分频信号和折返信号进行逻辑运算,输出第二开关控制信号。其中,第二开关控制信号用于通过控制软启动单元100中的开关的通断,进而控制开关电源110的软启动的频率,即控制软启动的开关频率。
可以理解,该第二开关控制信号即为用于控制开关电源110软启动的控制信号,即通过该第二开关控制信号以相应控制软启动单元100中开关的通断,以实现软启动时间的控制,其第二开关控制信号的频率即为开关电源110软启动的开关频率。
进一步可选的,逻辑单元300所输出的第二开关控制信号的频率与第一分频信号的频率相等;其中,第一分频信号为分频单元200对第一开关控制信号进行第一次分频后所输出的分频信号。
可以理解,本实施例将开关电源110软启动的开关频率设置为进行第一次分频后所输出的分频信号的频率,进而,逻辑单元300通过逻辑运算以输出频率不变的第二开关控制时,以保证开关电源110的软启动的开关频率保持不变,从而确保开关电源110的输出波形不因发生频率折返而发生畸变。
具体地,逻辑单元300用于将不同频率折返阶段的各折返信号分别与同一频率折返阶段的分频信号输入至第一逻辑门进行第一次逻辑运算;将第一次逻辑运算的结果输入至第二逻辑门进行第二次逻辑运算;将第二次逻辑运算的结果和第一开关控制信号输入至第三逻辑门进行第三次逻辑运算,输出第二开关控制信号。
其中,第一逻辑门为或非门;第二逻辑门为异或门;第三逻辑门为与非门。也即是,第一次逻辑运算即为或非逻辑运算,第二次逻辑运算即为异或逻辑运算,第三次逻辑运算即为与非逻辑运算。
应当说明的是,逻辑单元300对各个频率折返阶段的折返信号、分频信号和第一开关控制信号进行逻辑运算时,无论发生了多少次频率折返,逻辑单元300均输出频率不变的第二开关控制信号。
在本实施例中,将第二开关控制信号作为软启动单元100中开关的软启动控制信号,由于该第二开关控制信号的频率保持不变,进而控制软启动的开关电源110的输出波形保持不变。
作为一种可选的实施方式,一并参阅图3、图4和图5,假定发生三次频率折返,且分频单元200包括三个分频器。示范性地,若反馈电压(即FB)大于基准电压(即VREF1或VREF2或VREF3)时,触发软启动电路发生频率折返,以产生折返信号(即FOLD1或FOLD2或FOLD3),并且在每个频率折返阶段,分频单元200对第一开关控制信号(即CLK)进行分频处理,得到分频信号(即CLK_1或CLK_2或CLK_3);而后,逻辑单元300对其分频信号和折返信号进行逻辑运算,进而输出频率不变的第二开关控制信号,以保证软启动开关频率(即CLK_SS)保持不变。
具体地,如图3所示,假定该第一开关控制信号按照1/8、1/4、1/2、1的变化规律进行变化。在发生频率折返时,开关频率(CLK)降低至原来的1/8;随后,开关频率随FB电压的升高而增大,在FB的电压值大于VREF1时,此时折返信号FOLD1发生电平翻转(由高电平翻转为低电平),且分频单元200对该CLK进行分频处理,以将CLK的频率由原来的1/8转换至1/4,也即是,如图4所示,分频单元200将该CLK输入至第一分频器中进行分频处理,以输出第一分频信号(即CLK_1),该CLK_1的频率为CLK原频率的1/4。
进一步地,FB逐步上升直至其电压值大于VREF2时,此时对应的折返信号FOLD2发生电平翻转(由高电平翻转为低电平),且分频单元200对该CLK进行分频处理(对CLK_1分频以输出CLK_2),以将CLK的频率由1/4转换至1/2。
与此同理,FB逐步上升直至其电压值大于VREF3时,此时对应的折返信号FOLD3发生电平翻转(由高电平翻转为低电平),且分频单元200对该CLK进行分频处理(对CLK_2分频以输出CLK_3),以将CLK的频率由1/4转换至1,即此时的CLK的频率与原CLK的频率相等。
在三次分频完成后,其逻辑单元300进行分频信号、折返信号和第一开关控制信号之间的逻辑运算,以输出第二开关控制信号。
如图5所示,该逻辑单元300分别将同一频率折返阶段的分频信号和折返信号进行或非逻辑运算,由于此时折返信号均为低电平,在经过或非逻辑运算时逻辑门均输出分频信号;而后,将所输出的分频信号进行异或逻辑运算,此时,按照各个分频信号对应的电平,该逻辑门输出信号CLK_1;最后,经该信号CLK_1与原信号CLK进行与非逻辑运算,按照其对应的电平高低,逻辑门输出信号CLK_1;而后,经过脉冲发生器(即pulse generator)输出第二开关控制信号(CLK_SS),其中,信号CLK_SS的频率与信号CLK_1的频率一致。进一步地,由于该逻辑单元300的逻辑算法,该逻辑单元300均能保证输出频率不变的信号CLK_SS,从而保证该信号CLK_SS的频率为原CLK频率的1/8,通过频率不变的信号CLK_SS相应控制软启动时,从而可实现软启动的开关电源110的输出波形(即SS)呈线性变化。
本申请实施例通过分频单元200对用于控制软启动开关频率的第一开关控制信号进行分频处理,而后通过逻辑单元300进行逻辑运算,以输出频率不变的第二开关控制信号,通过该第二开关控制信号以控制开关电源110的软启动,进而根据第二开关控制信号的频率(即对应的开关频率)与软启动时间的对应关系,使得软启动的开关电源110的输出波形呈线性变化,以避免该输出波形因发生频率折返而畸变。
进一步地,如图6所示,本申请提供了一种开关电源110软启动的输出波形控制方法,该方法应用于上述的基于频率折返的软启动电路,该方法包括:
S10,软启动单元100通过软启动开关电源110产生第一开关控制信号。
S20,在发生频率折返时,分频单元200对第一开关控制信号进行分频,得到至少一个分频信号。
S30,逻辑单元300接收发生频率折返时所产生的不同频率折返阶段的折返信号,将时钟信号、分频信号和折返信号进行逻辑运算,输出频率不变的第二开关控制信号,将第二开关控制信号作为软启动单元100中开关的软启动控制信号,进而控制软启动的开关电源110的输出波形保持不变。
可以理解,本实施例的开关电源110软启动的输出波形控制方法对应于上述的基于频率折返的软启动电路,上述实施例的任意可选项同样适用于本实施例,故在此不做赘述。
在本实施例中,在发生频率折返时,通过分频单元200和逻辑单元300抵消频率折返所引起的开关电源110的频率变化,以控制用于控制开关电源110软启动的控制信号的频率保持不变,从而使得开关电源110的输出波形保持不变。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。
Claims (10)
1.一种基于频率折返的软启动电路,其特征在于,包括软启动单元、分频单元、逻辑单元;
所述软启动单元用于通过软启动开关电源产生第一开关控制信号;
所述分频单元用于在发生频率折返时,对所述第一开关控制信号进行分频,得到分频信号;
所述逻辑单元用于接收发生频率折返时所产生的不同频率折返阶段的折返信号,将所述第一开关控制信号、所述分频信号和所述折返信号进行逻辑运算,输出频率不变的第二开关控制信号,将所述第二开关控制信号作为所述软启动单元中开关的软启动控制信号,进而控制软启动的开关电源的输出波形保持不变。
2.根据权利要求1所述的基于频率折返的软启动电路,其特征在于,所述分频单元包括至少一个分频器,各所述分频器依次对所述第一开关控制信号进行分频,对应输出分频信号;其中,各所述分频信号的频率随分频处理的次数的增加呈阶梯式变化。
3.根据权利要求1或2所述的基于频率折返的软启动电路,其特征在于,所述分频单元包括三个分频器;
第一分频器用于对所述第一开关控制信号进行分频,输出第一分频信号;其中,所述第一分频信号的频率为所述第一开关控制信号的频率的1/4;
第二分频器用于对所述第一分频信号进行分频,输出第二分频信号;其中,所述第二分频信号的频率为所述第一开关控制信号的频率的1/2;
第三分频器用于对所述第二分频信号进行分频,输出第三分频信号;其中,所述第三分频信号的频率与所述第一开关控制信号的频率相等。
4.根据权利要求1所述的基于频率折返的软启动电路,其特征在于,所述第二开关控制信号的频率与第一分频信号的频率相等;其中,所述第一分频信号为所述分频单元对所述第一开关控制信号进行第一次分频后所输出的分频信号。
5.根据权利要求1所述的基于频率折返的软启动电路,其特征在于,所述逻辑单元用于将不同频率折返阶段的各所述折返信号分别与同一频率折返阶段的所述分频信号输入至第一逻辑门进行第一次逻辑运算;
将第一次逻辑运算的结果输入至第二逻辑门进行第二次逻辑运算;
将第二次逻辑运算的结果和所述第一开关控制信号输入至第三逻辑门进行第三次逻辑运算,输出第二开关控制信号。
6.根据权利要求5所述的基于频率折返的软启动电路,其特征在于,所述第一逻辑门为或非门;所述第二逻辑门为异或门;所述第三逻辑门为与非门。
7.根据权利要求1所述的基于频率折返的软启动电路,其特征在于,所述软启动单元包括开关电源、开关和电容;
所述开关电源通过所述电容接地,所述开关分别串接所述开关电源和所述电容,用于通过所述开关的通断,控制所述开关电源的软启动。
8.根据权利要求7所述的基于频率折返的软启动电路,其特征在于,所述第二开关控制信号用于通过控制所述开关的通断,进而控制所述开关电源的软启动的频率。
9.根据权利要求2所述的基于频率折返的软启动电路,其特征在于,所述分频器为D触发器。
10.一种开关电源软启动的输出波形控制方法,其特征在于,应用于如权利要求1-9中任一项所述的基于频率折返的软启动电路,所述方法包括:
软启动单元通过软启动开关电源产生第一开关控制信号;
在发生频率折返时,分频单元对所述第一开关控制信号进行分频,得到分频信号;
逻辑单元接收发生频率折返时的所产生的不同频率折返阶段的折返信号,将所述第一开关控制信号、所述分频信号和所述折返信号进行逻辑运算,输出频率不变的第二开关控制信号;将所述第二开关控制信号作为所述软启动单元中开关的软启动控制信号,进而控制软启动的开关电源的输出波形保持不变。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211720447.7A CN115987065A (zh) | 2022-12-30 | 2022-12-30 | 基于频率折返的软启动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211720447.7A CN115987065A (zh) | 2022-12-30 | 2022-12-30 | 基于频率折返的软启动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115987065A true CN115987065A (zh) | 2023-04-18 |
Family
ID=85975677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211720447.7A Pending CN115987065A (zh) | 2022-12-30 | 2022-12-30 | 基于频率折返的软启动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115987065A (zh) |
-
2022
- 2022-12-30 CN CN202211720447.7A patent/CN115987065A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106067787B (zh) | 一种应用于电荷泵系统的时钟产生电路 | |
CN111446959B (zh) | 二倍频装置及方法 | |
US6653871B2 (en) | Method of and circuit for controlling a clock | |
US8633739B2 (en) | Frequency divider circuit | |
EP3998705B1 (en) | Delay circuit and delay structure | |
JP2006191372A (ja) | デュアルループpllおよび逓倍クロック発生装置 | |
CN104076863A (zh) | 一种时钟切换装置 | |
US6611573B2 (en) | Non-integer division of frequency | |
US7242229B1 (en) | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode | |
US7233181B2 (en) | Prescaler circuit | |
KR101991886B1 (ko) | 고분해능 펄스폭 변조기 | |
CN115987065A (zh) | 基于频率折返的软启动电路 | |
US20150091620A1 (en) | Reducing current variation when switching clocks | |
KR100239430B1 (ko) | 가변 비정수배 분주회로 | |
US6970026B2 (en) | Power-on reset circuit and method for low-voltage chips | |
US20010016022A1 (en) | Delay time adjusting circuit comprising frequency dividers having different frequency division rates | |
US11437985B1 (en) | Duty cycle correction circuit | |
JP2018186505A (ja) | パルス幅変調信号周波数の生成 | |
US10866612B1 (en) | Glitch free clock switching circuit | |
CN114326500A (zh) | 电源电路、fpga电路及光模块 | |
US7106110B2 (en) | Clock dithering system and method during frequency scaling | |
CN107959487B (zh) | 相位内插器以及相位内插信号产生方法 | |
US20120306539A1 (en) | Fractional-n clock generator and method thereof | |
US11144081B2 (en) | Bandgap voltage generating apparatus and operation method thereof | |
US20240014822A1 (en) | Delay control circuit, semiconductor memory device, and delay control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |