JP2018186505A - パルス幅変調信号周波数の生成 - Google Patents

Abstract

【課題】より精確なＰＷＭ信号周波数を生成するために、低精度及高精度の２つの段階に分割するタイマを提供する。【解決手段】タイマは、第１の周波数分解能を有するＰＷＭ信号を、クロックに基づいて生成するように構成されたパルス幅変調（ＰＷＭ）信号発生器と、ＰＷＭ信号発生器から第１の周波数分解能を有するＰＷＭ信号を受信し、第１の周波数分解能よりも高い第２の周波数分解能を有するＰＷＭ信号を出力するように構成されたＰＷＭタイムシフタと、ＰＷＭタイムシフタを制御して、ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジを、第２の周波数分解能に対応する量だけタイムシフトさせる制御監視部と、を含む。【選択図】図１

Description

センサ用途およびアクチュエータ用途は、マイクロコントローラ周辺機器によって制御される２つの主な機能、すなわちアナログ−デジタルコンバータ（ＡＤＣ）による電圧検出および電流検出と、タイマによるアクチュエータ制御と、を含む。

センサ用途およびアクチュエータ用途における重要な要因は、制御ループの精度である。精度がより高ければ、その結果として効率が改善される。すなわち、この精度は、モータ制御、デジタル電力変換、および噴射制御のような用途において特に関連している。しかしながら、スイッチング周波数が高くなればなるほど、分解能はより制限される。

制御ループの分解能の増加における課題は、パルス幅変調（ＰＷＭ）周波数の調整に関するタイマの精度である。約２００ｋＨｚで動作するアクチュエータに対して１４ビットの分解能で符号化された周波数を有するＰＷＭ信号を生成することができるタイマを得るためには、内部タイマクロックは、約３．２ＧＨｚでなければならない。このような高クロック周波数を、現状技術によるマイクロコントローラの内部で生成することは困難である。

現行の解決策の１つは、可能な限り最高の速度で動作するタイマを使用することを含む。しかしながら、現状技術によるマイクロコントローラの内部で利用可能なタイマの大部分は、数百メガヘルツを超えることはできない。したがって、この解決策は、十分に高い精度を達成することができない。

別の１つの解決策は、フルカスタム設計の実装によってギガヘルツの範囲で動作するロジックを実装することである。しかしながら、高周波数で動作するフルカスタムのロジックによって実装するというこの第２の解決策は、高コストである。また、この解決策は、スケーラブルでない。すなわち、新しいデバイスが開発されるたびに、このデバイスのクロック周波数に応じてロジックを再設計する必要がある。

本開示の例示的な態様による、パルス幅変調（ＰＷＭ）信号周波数を生成するためのタイマの概略図である。 本開示の例示的な態様による、図１のタイマのより詳細な概略図である。 本開示の例示的な態様による、図１および図２のタイマの遅延ロックループ（ＤＬＬ）の概略図である。 本開示の例示的な態様による、図１および図２のタイマの低精度および高精度のＰＷＭ信号周波数のタイミング図である。 本開示の例示的な態様による、ＰＷＭ信号周波数を生成する方法のフローチャートである。 本開示の例示的な態様による、ＰＷＭ信号周波数およびＰＷＭ信号デューティサイクルを生成するためのタイマの概略図である。 本開示の例示的な態様による、図６のタイマの低精度および高精度のＰＷＭ信号周波数、ならびに低精度および高精度のＰＷＭ信号デューティサイクルのタイミング図である。 本開示の例示的な態様による、図６のタイマの低精度および高精度のＰＷＭ信号周波数、ならびに低精度および高精度のＰＷＭ信号デューティサイクルのタイミング図である。 本開示の例示的な態様による、ＰＷＭ信号デューティサイクルを生成する方法のフローチャートである。

本開示は、より精確なＰＷＭ信号周波数を生成するために、パルス幅変調（ＰＷＭ）信号の生成を２つの段階−低精度の段階および高精度の段階−に分割するタイマを対象とする。本開示のタイマは、増加／減少した周波数を有するＰＷＭ信号を生成することを対象とするのではなく、むしろ、増加した周波数分解能を有するＰＷＭ信号を対象とする。

低精度の段階は、ＰＷＭ信号発生器を含み、このＰＷＭ信号発生器は、クロックに基づいて、第１の低精度の周波数分解能を有するＰＷＭ信号を生成する。

高精度の段階は、ＰＷＭタイムシフタを含み、このＰＷＭタイムシフタは、ＰＷＭ信号の立ち上がり／立ち下がりエッジを、第１の周波数分解能よりも高い第２の周波数分解能に対応する量だけタイムシフトさせる。また、制御監視部は、ＰＷＭ信号発生器を制御して、ＰＷＭタイムシフタによるタイムシフトがロールオーバを開始／終了するときに、ＰＷＭ信号の周期を第１の周波数分解能に対応する量だけ増分／減分させる。

図１は、本開示の例示的な態様による、パルス幅変調（ＰＷＭ）信号周波数を生成するためのタイマ１００の概略図を示す。

タイマ１００は、制御監視部１１０と、ＰＷＭ信号発生器１２０と、ＰＷＭタイムシフタ１３０と、を含む。

ＰＷＭ信号発生器１２０は、比較的低速のクロック（例えば２００ＭＨｚ）に基づいて、第１の周波数分解能を有する低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）を生成するように構成されている。この低精度のＰＷＭ信号周波数は、ＰＷＭ信号周波数の最も有効な部分と呼ぶことができる。周波数の値は、最も有効な部分と、最も有効でない部分と、によって表現することができ、この場合、最も有効な部分がＰＷＭ信号周波数の低精度の部分であり、最も有効でない部分がＰＷＭ信号周波数の高精度の部分である。

ＰＷＭタイムシフタ１３０は、ＰＷＭタイムシフタ１３０の下方に記されたタイミング図において示されるように、低精度のＰＷＭ信号ＰＷＭ_{ｌｏｗ＿ａｃｃ}の立ち上がりエッジを、第２の周波数分解能に対応する量だけタイムシフトさせるように構成されている。第２の周波数分解能は、第１の周波数分解能よりも高く、ＰＷＭ信号周波数の最も有効でない部分と呼ぶことができる。これに代えて、特定の設計によっては、ＰＷＭタイムシフタ１３０を、低精度のＰＷＭ信号ＰＷＭ_{ｌｏｗ＿ａｃｃ}の立ち下がりエッジをタイムシフトさせるように構成してもよい。

ＰＷＭタイムシフタ１３０は、高精度のＰＷＭ信号（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）を出力する。高精度のＰＷＭ信号（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）は、ＰＷＭタイムシフタ１３０によって電源、カレントミラー、および任意の他の回路に出力されることができ、なお、これらの間には、場合によってドライバが結合されている。

制御監視部１１０は、ＰＷＭ信号発生器１２０を制御して、ＰＷＭタイムシフタによるタイムシフトがロールオーバ（すなわちＰＷＭ信号周波数の最も有効でない部分）を開始または終了するときに、ＰＷＭ信号の周期を第１の周波数分解能（すなわちＰＷＭ信号周波数の最も有効な部分）に対応する量だけ増分（＋１）または減分（−１）させるように構成されている。

タイマ１００の利点は、高周波数数で動作する構成要素が存在しないことであり、比較的高精度を有するＰＷＭ周波数を生成するために、このタイマ１００を使用することができる。他の利点は、ＰＷＭ信号をカウントしている制御監視部１１０がＰＷＭ信号の周波数範囲内で動作することであり、これによって制御監視部１１０の実装が簡単かつ低コストになる。また、ＰＷＭタイムシフタ１３０を、広範囲のタイマクロック周波数のために使用することも、またはタイマクロックとは無関係にすることさえもできる。すなわち、クロックを異なるタイムシフトに分割することができるので、クロックの実際の速度は関係ない。

図２は、本開示の例示的な態様による、タイマ２００のより詳細な概略図を示す。タイマ２００は、図１のタイマ１００に対応する。

タイマ２００は、制御監視部２１０と、ＰＷＭ信号発生器２２０と、ＰＷＭタイムシフタ２３０と、を含む。制御監視部２１０およびＰＷＭ信号発生器２２０は、図１のタイマ１００の制御監視部１１０およびＰＷＭ信号発生器１２０に対応する。より詳細なこの例におけるＰＷＭタイムシフタ２３０は、遅延ロックループ（ＤＬＬ）２３２と、マルチプレクサ２３４と、メモリ２３６と、を含む。

上述したように、第１の段階としてタイマ２００は、ＰＷＭ信号周波数の最も有効な部分である比較的低クロック周波数、例えば２００ＭＨｚを有するＰＷＭ信号を生成する従来のＰＷＭ信号発生器２２０によって実装される。

第２の段階としてＰＷＭタイムシフタ２３０が設けられており、このＰＷＭタイムシフタ２３０は、ＰＷＭ信号の立ち上がりエッジをシフトさせるが、これに代えて立ち下がりエッジであってもよい。この例では、ＰＷＭタイムシフタは、ＤＬＬ２３２を含む。このＤＬＬ２３２は、クロックを複数の信号に分割し、その後、これらの信号のうちの１つを、制御監視部２１０から受信した選択されたシフト信号にしたがってタイムシフトとして選択するように構成されている。例えば、１つのクロックが５０個のスロットに分割され、その後、これらのスロットのうちの１つがＰＷＭ信号周波数の高精度の部分（すなわち最も有効でない部分）として選択される。図４のタイミング図に関してさらに詳細に後述されるように、第１の段階の後、ＰＷＭ信号は、例えば６クロックサイクルの周期を有し、その後、例えば１／２クロックサイクルのタイムシフトを引き起こす第２の段階の後には、ＰＷＭ信号は、６．５クロックサイクルである周期を有する。ＰＷＭ信号周波数の最も有効な部分は、６クロックサイクルであり、最も有効でない部分は、１／２クロックサイクルである。

制御監視部２１０は、周期の増分と、シフトの制御と、を実施する。より具体的には、制御監視部２１０は、第１の周波数分解能よりも高い第２の周波数分解能を有する所望のＰＷＭ信号周波数を維持するために、第１の周波数分解能を有する低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）の立ち上がりエッジまたは立ち下がりエッジ（この例では立ち上がりエッジ）を自動的にシフトさせる。したがって、制御監視部２１０は、それぞれのＰＷＭ周期において最も有効でない部分をシフトさせ（すなわち初期シフト）、最も有効でない部分がロールオーバを有する場合には、最も有効な部分、すなわち１クロックサイクルだけ周期を増分させる。

高精度のＰＷＭ信号周波数（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）は、最も有効でない部分のシフトの精度に依存しており、このシフトは、図示のようなＤＬＬを使用して実施することができるか、あるいは遅延チェーン、位相ロックループ（ＰＬＬ）のような多相クロック生成回路等によって実施することができる。ＰＷＭ信号周波数の精度は、数十ピコ秒ほどの精度とすることができる。

図３は、本開示の例示的な態様による、図１および図２のＰＷＭタイムシフタ１３０／２３０の遅延ロックループ（ＤＬＬ）３００の概略図を示す。ＤＬＬ３００は、図２のＤＬＬ２３２に対応する。

ＤＬＬ３００は、ＤＬＬの周知の構成要素である位相周波数検出器（ＰＦＤ）３１０と、ループフィルタ（ＬＦ）３２０と、複数の遅延回路の遅延チェーン３３０と、を含む。周知であるため、ここでは簡潔にするためにこれらの説明を省略する。

マルチプレクサ２３４は、図２のマルチプレクサ２３４である。遅延チェーン３３０は、複数の遅延回路のチェーンを含む。マルチプレクサ２３４は、遅延チェーン３３０の複数の遅延回路の間のそれぞれのノードに結合された複数の入力部を含み、制御監視部１１０／２１０から受信した選択されたシフト信号に基づいて、位相１・・・ｎに対応する複数の入力部のうちの１つを選択するように構成されている。その後、マルチプレクサ２３４は、選択したシフトを図２のメモリ２３６に出力する。メモリ２３６は、ＰＷＭ信号がハイであるかローであるかを記憶するフリップフロップのような論理素子である。

ＤＬＬ３００におけるシフトは、純粋な１０進符号化を使用して実施することができ、例えば１は、第１の位相（例えば１５０ピコ秒）を意味し、２は、第２の位相（例えば３００ピコ秒）を意味するなどである。それぞれのＰＷＭクロックサイクルにおいて、シフトは１０進数であり、それぞれのクロックサイクルに対して位相が増分的に選択される。

図４は、本開示の例示的な態様による、図１および図２のタイマ１００／２００のタイマクロックと、低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）と、高精度のＰＷＭ信号（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）と、のタイミング図４００を示す。

ＰＷＭ信号周波数の精度は、タイマクロックに依存している。問題は、高いスイッチング周波数では、スイッチング周波数の量子化誤差を許容できないので、タイマクロックのこの分解能が十分でないということである。最大スイッチング周波数が１０ｋＨｚであり、かつ所望の分解能が１４ビットである場合には、最大許容誤差は１０００００ｎｓ／１６３８３＝６．１ｎｓである。しかしながら、最大スイッチング周波数が１ＭＨｚであり、かつ所望の分解能が１４ビットである場合には、最大許容誤差は０．０６１ｎｓである。したがって、スイッチング周波数が増加した場合には、同じ量子化誤差仕様を維持するために分解能の刻みを増やす必要がある。

タイミング図４００は、立ち上がりエッジから立ち上がりエッジまでに６クロックサイクルの周期が存在する例を示しているが、望ましいのは、６．２５ＭＨｚサイクルの周期が存在する周波数である。この例では、１００ＭＨｚのタイマクロックを仮定した場合、周波数は、１６．６６６７ＭＨｚからちょうど１６ＭＨｚに変換される。このような変換は、第２の段階を有さない従来のタイマでは達成し得ないであろう。

より具体的には、ＰＷＭ信号発生器１２０／２２０は、この例では６クロックサイクルの周期を有する低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）を出力する。この低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）は、第１の周波数分解能を有する。ＰＷＭタイムシフタ１３０／２３０は、制御監視部１１０／２１０によって制御されて、それぞれの周期につき、低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）の立ち上がりエッジを例えば０．２５クロックだけタイムシフトさせ、その結果、第１の分解能よりも高い第２の分解能を有する高精度のＰＷＭ信号（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）が得られる。

ＰＷＭ信号の立ち上がりエッジは、ＰＷＭ信号周波数の最も有効な部分（粗調整）と、ＰＷＭ信号周波数の最も有効でない部分（微調整）と、の組み合わせである。１つの完全なクロックサイクルのシフトに到達するまで、反復的な微調整のシフトが存在し、その後、再びクロックサイクルの開始へのロールオーバが存在する。

より具体的には、第１の周期において、ＰＷＭ信号の立ち上がりエッジは、０．２５クロックサイクルの初期シフトを有する。次の周期は、前の周期のタイムシフト（０．２５クロックサイクルを有するシフト［ｎ−１］）に追加的な０．２５クロックサイクルが加えられた、０．５クロックサイクルの合計タイムシフトを有する。ＰＷＭ信号の次の周期は、前の周期のタイムシフト（０．５クロックサイクル）に追加的な０．２５クロックサイクルのタイムシフトが加えられた、０．７５クロックサイクルの合計タイムシフトを有する。そして最後に、ＰＷＭ信号の次の周期は、前の周期のタイムシフト（０．７５クロックサイクル）に追加的な０．２５クロックサイクルのタイムシフトが加えられた、１つの完全なクロックサイクルの合計タイムシフトを有する。

この時点では、４つの０．２５タイムシフトの結果として、１つの完全なクロックサイクルがシフトされ、したがってロールオーバが存在する。見て取れるようにロールオーバは、タイムシフトされたＰＷＭ信号が、クロックのサイクルの立ち上がりエッジに対応する立ち上がりエッジを有する時点に開始する。ロールオーバの場合には、制御監視部１１０／２１０は、ＰＷＭ信号発生器１２０／２２０を制御して、ＰＷＭ信号の周期を第１の周波数分解能に対応する量である１クロックサイクルだけ増分させる。その結果、このロールオーバを有する周期は、１つの追加的なクロックサイクルを有することとなる（６ではなく７）。その後、ロールオーバの周期に後続する周期において、制御監視部１１０／２１０は、ＰＷＭ信号発生器１２０／２２０を制御して、ＰＷＭ信号を同じ量（１クロックサイクル）だけ減分させて周期を６クロックサイクルに戻すように構成されている。

高分解能のスイッチング周波数（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）を有するＰＷＭ信号は、図４の例において示されるように、立ち上がりエッジから立ち上がりエッジまでとすることができるか、または立ち下がりエッジから立ち下がりエッジまでとすることができる。エッジの選択は、所定の値を上回ったときにタイマがＰＷＭ信号をハイにセットするか、またはその逆であるかによって決まる。図４は、タイマが或る値を上回っているときにハイであり、下回っているときにローであるＰＷＭ信号を示す。これは、単なる設計上の選択に過ぎない。

図５は、本開示の例示的な態様による、ＰＷＭ信号周波数を生成する方法５００のフローチャートを示す。

ステップ５１０において、パルス幅変調（ＰＷＭ）信号発生器１２０／２２０は、クロックに基づいて、第１の周波数分解能を有するＰＷＭ信号を生成する。

ステップ５２０において、制御監視部１１０／２１０によってＰＷＭタイムシフタ１３０／２３０を制御して、ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジの一方を、第１の周波数分解能よりも高い第２の周波数分解能に対応する量だけタイムシフトさせる。

ステップ５３０において、制御監視部１１０／２１０によってＰＷＭ信号発生器１２０／２２０を制御して、ＰＷＭタイムシフタ１３０／２３０が第２の周波数分解能に対応する量のタイムシフトのロールオーバを開始または終了するときに、ＰＷＭ信号の周期を第１の周波数分解能に対応する量だけ増分または減分させる。

図６は、本開示の例示的な態様による、ＰＷＭ信号周波数およびＰＷＭ信号デューティサイクルを生成するためのタイマ６００の概略図を示す。デューティサイクルは、１つの周期の、信号がアクティブまたはハイである部分である。

タイマ６００は、制御監視部６１０Ｆと、ＰＷＭ信号発生器６２０と、ＤＬＬ６３２Ｆと、マルチプレクサ６３４Ｆと、メモリ６３６と、を含み、これらは、図２のタイマ２００の制御監視部２１０と、ＰＷＭ信号発生器２２０と、ＰＷＭタイムシフタ２３０と、ＤＬＬ６３２と、マルチプレクサ６３４Ｆと、メモリ６３６と、に対応する。

タイマ２００は、ＰＷＭ信号の周波数分解能を生成する。しかしながら、図１〜図５に関して上述したように、高分解能のＰＷＭ周波数を生成するプロセスは、結果的にＰＷＭ信号デューティサイクルの劣化をもたらす場合がある。タイマ６００は、デューティサイクル分解能を追加的に制御するために、図２のタイマ２００を拡張している。

タイマ６００は、デューティサイクル分解能を追加的に制御するために、制御監視部６１０Ｄと、ＤＬＬ６３２Ｄと、マルチプレクサ６３２Ｄと、を追加的に含む。ＰＷＭタイムシフタ６３０は、タイマ６００のデューティサイクル分解能の制御部分として、ＤＬＬ６３２Ｆと、マルチプレクサ６３２Ｆと、メモリ６３６と、ＤＬＬ６３２Ｄと、マルチプレクサ６３２Ｄと、を含むように図示されている。

ＰＷＭ信号発生器６２０によって生成されるＰＷＭ信号は、上述したような第１の周波数分解能と共に、第１のデューティサイクル分解能を有する。

ＰＷＭタイムシフタ６３０はさらに、上述したような周波数分解能の調整のためにシフトされていない、ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジを、第２のデューティサイクル分解能に対応する量だけタイムシフトさせるように構成されている。第２のデューティサイクル分解能は、第１のデューティサイクル分解能よりも高い。上述した第２の周波数分解能に対応するタイムシフトの量と、第２のデューティサイクル分解能に対応するタイムシフトの量とは、同じであっても異なっていてもよい。

ＰＷＭ信号デューティサイクルの生成は、ＰＷＭ信号周波数の生成に加えて追加的に実施されるものとして図示および説明されているが、本開示はこの点に関して限定されていない。周波数分解能を調整することなくデューティサイクル分解能を調整することも可能である。

図７Ａおよび図７Ｂは、本開示の例示的な態様による、図６のタイマ６００の低精度および高精度のＰＷＭ周波数と、低精度および高精度のＰＷＭ信号デューティサイクルと、のタイミング図７００（７００Ａ＋７００Ｂ）を示す。

図７Ａは、図６のタイマ６００のタイマクロックと、低精度のＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ}）と、高精度のＰＷＭ信号（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ}）と、のタイミング図７００を示す。これらのタイミング図７００Ａは、上述した図４のタイミング図と同様である。

図７Ｂは、図６のタイマ６００のタイマクロックと、低精度／低分解能のデューティサイクルのＰＷＭ信号（ＰＷＭ_{ｌｏｗ＿ａｃｃ＿ｄｕｔｙ}）と、高精度／高分解能のデューティサイクルのＰＷＭ信号（ＰＷＭ_{ｈｉｇｈ＿ａｃｃ＿ｄｕｔｙ}）と、のタイミング図７００を示す。

図７Ｂには、２つのシナリオが示されている。第１のシナリオでは、デューティサイクルに対するオン時間が整数値、すなわち４（４／６．２５）である。第２のシナリオでは、デューティサイクルに対するオン時間が小数値、つまり４．５（４．５／６．２５）である。２つのシナリオの違いは、整数のオン／オフ値が望ましいかどうかに基づいている。オン／オフ時間のために整数値が望ましい場合には、デューティサイクル制御のためにロールオーバにおける調整は必要ない。なぜなら、上述した周波数制御の場合と増加が同じだからである。他方で、オン／オフのために小数値、すなわち高分解能を有するデューティサイクルが望ましい場合には、周波数分解能の調整に関して上述したプロセスと同様の追加的なロールオーバ増分／減分プロセスが、デューティサイクル分解能の調整のために必要となる。

周波数分解能の例は、ＰＷＭ信号の立ち上がりエッジ間で考慮されるので、デューティサイクル分解能の増加は、ＰＷＭ信号の立ち下がりエッジ間で考慮される。したがって、周波数分解能とデューティサイクル分解能とを同時に制御するには、ＰＷＭ信号の立ち上がりエッジと立ち下がりエッジの両方をシフトさせる必要がある。両方のシフトが同じである場合には、デューティサイクルの最も有効でない部分の増分／減分は、周波数の最も有効でない部分のために既に実施されているので必要ない。しかしながら、タイムシフトがそれぞれ異なる場合には、デューティサイクル分解能を調整するためのシフトのために第２のマルチプレクサ６３２Ｄが必要となる。

デューティサイクル分解能に関するＰＷＭ信号のシフトは、上述した周波数分解能に関するＰＷＭ信号のシフトと同様である。ここでは簡潔にするために、詳述は繰り返さない。しかしながら、制御監視部６１０Ｄは、ＰＷＭ信号発生器６２０を制御して、ロールオーバが開始する周期に後続する周期において、ＰＷＭ信号を低精度のデューティサイクル分解能に対応する量だけ増分させ、ロールオーバの終了に後続する周期においてＰＷＭ信号を減分させるように構成されていることに留意すべきである。

図８は、本開示の例示的な態様による、ＰＷＭ信号デューティサイクルを生成する方法８００のフローチャートを示す。

ステップ８１０において、パルス幅変調（ＰＷＭ）信号発生器６２０によって、クロックに基づいて、第１のデューティサイクル分解能を有するＰＷＭ信号を生成する。

ステップ８２０において、制御監視部６１０ＤによってＰＷＭタイムシフタ６３０を制御して、ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジを、第２のデューティサイクル分解能に対応する量だけタイムシフトさせる。

ステップ８３０において、制御監視部６１０ＤによってＰＷＭ信号発生器６２０を制御して、ＰＷＭタイムシフタが第２のデューティサイクル分解能に対応する量のタイムシフトのロールオーバを開始または終了するときに、ＰＷＭ信号のデューティサイクルを第１のデューティサイクル分解能に対応する量だけ増分または減分させる。

中央処理装置（ＣＰＵ）のクロック速度は、増加する傾向にある。本開示の主題は、メインクロック周波数に依存することなく、高周波数で動作するデジタル論理を用いることなく、所定の周波数を中心として数１０ピコ秒の精度でＰＷＭ信号が生成される方法を提供する。

以上の説明は、例示的な実施形態に関連して行われたものであるが、「例示的」という用語は、最良または最適ではなく一例を意味しているに過ぎないことを理解すべきである。したがって、本開示は、代替形態、修正形態、および等価形態を包含することが意図されており、これらの形態は、本開示の範囲内に含めることができる。

本明細書において特定の実施形態を図示および説明してきたが、当業者であれば、これらの図示および説明された特定の実施形態の代わりに、本発明の範囲から逸脱することなく種々の代替形態および等価形態を実施してよいことを理解するであろう。本開示は、本明細書で説明された特定の実施形態の任意の適合または変形を包含することが意図されている。

Claims (20)

1. タイマであって、前記タイマは、
   第１の周波数分解能を有するＰＷＭ信号を、クロックに基づいて生成するように構成されたパルス幅変調（ＰＷＭ）信号発生器と、
   前記ＰＷＭ信号発生器から前記第１の周波数分解能を有する前記ＰＷＭ信号を受信し、前記第１の周波数分解能よりも高い第２の周波数分解能を有するＰＷＭ信号を出力するように構成されたＰＷＭタイムシフタと、
   制御監視部と、
   を含み、
   前記制御監視部は、前記ＰＷＭタイムシフタを制御して、前記ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジの一方を、前記第２の周波数分解能に対応する量だけタイムシフトさせるように構成されており、
   前記制御監視部は、前記ＰＷＭ信号発生器を制御して、前記ＰＷＭタイムシフタが前記第２の周波数分解能に対応する量の前記タイムシフトのロールオーバを開始または終了するときに、前記ＰＷＭ信号の周期を前記第１の周波数分解能に対応する量だけ増分または減分させるように構成されている、
   タイマ。
2. 前記第１の周波数分解能は、前記クロックの１サイクルに対応する、
   請求項１記載のタイマ。
3. 前記ロールオーバは、タイムシフトされた前記ＰＷＭ信号が、前記クロックの前記サイクルの立ち上がりエッジまたは立ち下がりエッジに対応する立ち上がりエッジまたは立ち下がりエッジを有するときに開始する、
   請求項２記載のタイマ。
4. 前記制御監視部は、前記ＰＷＭ信号発生器を制御して、前記ロールオーバと同じ周期において、前記ＰＷＭ信号を前記第１の周波数分解能に対応する量だけ増分させるように構成されている、
   請求項１記載のタイマ。
5. 前記制御監視部は、前記ＰＷＭ信号発生器を制御して、前記ロールオーバの前記周期に後続する周期において、前記ＰＷＭ信号を前記第１の周波数分解能に対応する量だけ減分させるように構成されている、
   請求項４記載のタイマ。
6. 前記ＰＷＭタイムシフタは、
   クロック信号を複数のスロットに分割し、
   前記制御監視部から受信した選択されたシフト信号に基づいて、前記複数のスロットのうちの１つを前記第２の周波数分解能に対応する前記タイムシフトの量として選択する、
   ように構成されている、
   請求項１記載のタイマ。
7. 前記ＰＷＭタイムシフタは、遅延ロックループ（ＤＬＬ）を含む、
   請求項１記載のタイマ。
8. 前記遅延ロックループ（ＤＬＬ）は、
   複数の遅延回路のチェーンと、
   マルチプレクサと、
   を含み、
   前記マルチプレクサは、前記複数の遅延回路の間のそれぞれのノードに結合された複数の入力部を含み、前記制御監視部から受信した選択されたシフト信号に基づいて、前記選択されたシフト信号に対応する前記複数の入力部のうちの１つを選択するように構成されている、
   請求項７記載のタイマ。
9. 前記ＰＷＭタイムシフタは、位相ロックループ（ＰＬＬ）を含む、
   請求項１記載のタイマ。
10. 前記ＰＷＭタイムシフタは、前記第２の周波数分解能を有する前記ＰＷＭ信号をスイッチモード電源に出力するように構成されている、
    請求項１記載のタイマ。
11. 前記ＰＷＭ信号発生器によって生成された前記ＰＷＭ信号は、第１のデューティサイクル分解能を有し、
    前記ＰＷＭタイムシフタはさらに、前記ＰＷＭ信号の前記立ち上がりエッジおよび前記立ち下がりエッジの他方を、前記第１のデューティサイクル分解能よりも高い第２のデューティサイクル分解能に対応する量だけタイムシフトさせるように構成されている、
    請求項１記載のタイマ。
12. 前記第２の周波数分解能に対応する前記タイムシフトの量と、前記第２のデューティサイクル分解能に対応する前記タイムシフトの量と、は等しい、
    請求項１１記載のタイマ。
13. 前記第２の周波数分解能に対応する前記タイムシフトの量と、前記第２のデューティサイクル分解能に対応する前記タイムシフトの量と、は異なる、
    請求項１１記載のタイマ。
14. タイマであって、前記タイマは、
    第１のデューティサイクル分解能を有するＰＷＭ信号を、クロックに基づいて生成するように構成されたパルス幅変調（ＰＷＭ）信号発生器と、
    前記ＰＷＭ信号発生器から前記第１のデューティサイクル分解能を有する前記ＰＷＭ信号を受信し、前記第１のデューティサイクル分解能よりも高い第２のデューティサイクル分解能を有するＰＷＭ信号を出力するように構成されたＰＷＭタイムシフタと、
    制御監視部と、
    を含み、
    前記制御監視部は、前記ＰＷＭタイムシフタを制御して、前記ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジの一方を、前記第２のデューティサイクル分解能に対応する量だけタイムシフトさせるように構成されており、
    前記制御監視部は、前記ＰＷＭ信号発生器を制御して、前記ＰＷＭタイムシフタが前記第２のデューティサイクル分解能に対応する量の前記タイムシフトのロールオーバを開始または終了するときに、前記ＰＷＭ信号のデューティサイクルを前記第１のデューティサイクル分解能に対応する量だけ増分または減分させるように構成されている、
    タイマ。
15. 前記第１のデューティサイクル分解能は、前記クロックの１サイクルに対応する、
    請求項１４記載のタイマ。
16. 前記ロールオーバは、タイムシフトされた前記ＰＷＭ信号が、前記クロックの前記サイクルの立ち上がりエッジまたは立ち下がりエッジに対応する立ち上がりエッジまたは立ち下がりエッジを有するときに開始する、
    請求項１４記載のタイマ。
17. 前記制御監視部は、前記ＰＷＭ信号発生器を制御して、前記ロールオーバが発生した周期に後続する周期において、前記ＰＷＭ信号を前記第１のデューティサイクル分解能に対応する量だけ増分させるように構成されている、
    請求項１４記載のタイマ。
18. 前記制御監視部は、前記ＰＷＭ信号発生器を制御して、前記ロールオーバの終了に後続する周期において、前記ＰＷＭ信号を前記第１のデューティサイクル分解能に対応する量だけ減分させるように構成されている、
    請求項１７記載のタイマ。
19. タイマを動作させる方法であって、
    パルス幅変調（ＰＷＭ）信号発生器によって、クロックに基づいて、第１の周波数分解能を有するＰＷＭ信号を生成するステップと、
    制御監視部によってＰＷＭタイムシフタを制御して、前記ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジの一方を、前記第１の周波数分解能よりも高い第２の周波数分解能に対応する量だけタイムシフトさせるステップと、
    前記制御監視部によって前記ＰＷＭ信号発生器を制御して、前記ＰＷＭタイムシフタが前記第２の周波数分解能に対応する量の前記タイムシフトのロールオーバを開始または終了するときに、前記ＰＷＭ信号の周期を前記第１の周波数分解能に対応する量だけ増分または減分させるステップと、
    を含む、
    方法。
20. 前記ＰＷＭ信号発生器によって生成された前記ＰＷＭ信号は、第１のデューティサイクル分解能を有し、
    前記方法はさらに、
    前記制御監視部によって前記ＰＷＭタイムシフタを制御して、前記ＰＷＭ信号の前記立ち上がりエッジまたは前記立ち下がりエッジの他方を、前記第１のデューティサイクル分解能よりも高い第２のデューティサイクル分解能に対応する量だけタイムシフトさせるステップと、
    前記制御監視部によって前記ＰＷＭ信号発生器を制御して、前記ＰＷＭタイムシフタが前記第２のデューティサイクル分解能に対応する量の前記タイムシフトのロールオーバを開始または終了するときに、前記ＰＷＭ信号のデューティサイクルを前記第１のデューティサイクル分解能に対応する量だけ増分または減分させるステップと、
    を含む、
    請求項１９記載の方法。