DE102018109237B4 - Impulsbreitenmodulations-signalfrequenzerzeugung - Google Patents

Impulsbreitenmodulations-signalfrequenzerzeugung Download PDF

Info

Publication number
DE102018109237B4
DE102018109237B4 DE102018109237.7A DE102018109237A DE102018109237B4 DE 102018109237 B4 DE102018109237 B4 DE 102018109237B4 DE 102018109237 A DE102018109237 A DE 102018109237A DE 102018109237 B4 DE102018109237 B4 DE 102018109237B4
Authority
DE
Germany
Prior art keywords
pwm
pwm signal
resolution
low
duty cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018109237.7A
Other languages
English (en)
Other versions
DE102018109237A1 (de
Inventor
Pedro Costa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102018109237A1 publication Critical patent/DE102018109237A1/de
Application granted granted Critical
Publication of DE102018109237B4 publication Critical patent/DE102018109237B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/017Adjustment of width or dutycycle of pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Pulse Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Timer (100), umfassend:- einen PWM-Signalgenerator (120) eingerichtet zum Erzeugen eines PWM-Signals niedriger Genauigkeit (PWMlow_acc) basierend auf einem Takt, wobei das PWM-Signal niedriger Genauigkeit (PWMlow_acc) eine erste Frequenzauflösung (fslow) aufweist;- einen PWM-Zeitverschieber (130), der eingerichtet ist zum Empfangen des PWM-Signals niedriger Genauigkeit (PWMlow_acc), das die erste Frequenzauflösung (fslow) aufweist, von dem PWM-Signalgenerator (120) und zum Ausgeben eines PWM-Signals hoher Genauigkeit (PWMhigh_acc), das eine zweite Frequenzauflösung (fshigh) aufweist, wobei die zweite Frequenzauflösung (fshigh) höher als die erste Frequenzauflösung (fslow) ist; und- eine Steuerüberwachungsvorrichtung (110), die eingerichtet ist zum- Steuern des PWM-Zeitverschiebers (130), um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit (PWMiow_acc) um einen Betrag zeitlich zu verschieben, der der zweiten Frequenzauflösung (fshigh) entspricht, und- Steuern des PWM-Signalgenerators (120), um die PWM-Signalperiode um einen Betrag zu inkrementieren oder dekrementieren, der der ersten Frequenzauflösung (fslow) entspricht, wenn der PWM-Zeitverschieber (130) ein Überrollen der Zeitverschiebungen um den der zweiten Frequenzauflösung (fshigh) entsprechenden Betrag beginnt oder beendet.

Description

  • Sensor- und Stellgliedanwendungen umfassen zwei Hauptfunktionen, die durch Mikrocontroller-Peripheriegeräte gesteuert werden, das heißt, Spannungs- und Stromerfassung über Analog-Digital-Umsetzer (ADC) und Stellgliedsteuerung über Timer.
  • US 2009/0002043 A1 bezieht sich auf digitale Vorrichtungen mit digitalen Impulsbreitenmodulations(PWM)-Fähigkeiten und insbesondere auf digitale Vorrichtungen mit verbesserter PWM-Frequenzauflösung.
  • US 2011/0193648 A1 bezieht sich allgemein auf Pulsweitenmodulations(PWM)-Signalisierung und insbesondere auf das Steuern einer Einschaltdauer eines PWM-Signals.
  • Ein wichtiger Faktor in Sensor- und Stellgliedanwendungen ist die Genauigkeit der Regelschleife. Höhere Genauigkeit führt zu verbesserter Effizienz; dies ist insbesondere in Anwendungen wie Motorsteuerung, digitaler Energieumwandlung und Einspritzungssteuerung wichtig. Je höher die Schaltfrequenz, desto begrenzter ist jedoch die Auflösung.
  • Ein Problem beim Vergrößern der Auflösung der Regelschleife ist die Genauigkeit der Timer mit Bezug auf Impulsbreitenmodulations- bzw. PWM-Frequenzjustierung. Um für ein Stellglied, das um 200 kHz arbeitet, über einen Timer zu verfügen, der ein PWM-Signal erzeugen kann, das eine mit einer Auflösung von 14 Bit codierte Frequenz aufweist, sollte der interne Timer-Takt ungefähr 3,2 GHz betragen. Eine solche hohe Taktfrequenz ist in Mikrocontrollern auf dem Stand der Technik schwierig zu erzeugen.
  • Bei einer aktuellen Lösung laufen Timer mit maximal möglichen Geschwindigkeiten. Ein größter Teil von in Mikrocontrollern auf dem Stand der Technik verfügbaren Timern kann jedoch Hunderte Megahertz nicht übersteigen. Diese Lösung kann deshalb keine hohe Genauigkeit erzielen.
  • Eine alternative Lösung implementiert Logik, die im Gigahertzbereich arbeitet, mittels Implementierung eines voll kundenspezifischen Entwurfs. Diese zweite Lösung ist jedoch mit voll kundenspezifischer Logik, die mit hoher Frequenz läuft, kostspielig zu implementieren. Außerdem ist diese Lösung nicht skalierbar; jedes Mal, wenn eine neue Vorrichtung entwickelt wird, muss die Logik abhängig von der Taktfrequenz der Vorrichtung neu entwickelt werden.
  • Eine Aufgabe besteht somit insbesondere darin, bestehende Ansätze zu verbessern.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
  • Zur Lösung der Aufgabe wird ein Timer (auch „Zeitgeber“ oder „Zeitgebereinheit“) vorgeschlagen, umfassend:
    • - einen PWM-Signalgenerator (PWM: Pulsweitenmodulation, Pulse-Width Modulation) eingerichtet zum Erzeugen eines PWM-Signals niedriger Genauigkeit basierend auf einem Takt, wobei das PWM-Signal niedriger Genauigkeit eine erste Frequenzauflösung aufweist;
    • - einen PWM-Zeitverschieber, der eingerichtet ist zum Empfangen des PWM-Signals niedriger Genauigkeit, das die erste Frequenzauflösung aufweist, von dem PWM-Signalgenerator und zum Ausgeben eines PWM-Signals hoher Genauigkeit, das eine zweite Frequenzauflösung aufweist, wobei die zweite Frequenzauflösung höher als die erste Frequenzauflösung ist; und
    • - eine Steuerüberwachungsvorrichtung, die eingerichtet ist zum
      • - Steuern des PWM-Zeitverschiebers, um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit um einen Betrag zeitlich zu verschieben, der der zweiten Frequenzauflösung entspricht, und
      • - Steuern des PWM-Signalgenerators, um die PWM-Signalperiode um einen Betrag zu inkrementieren oder dekrementieren, der der ersten Frequenzauflösung entspricht, wenn der PWM-Zeitverschieber ein Überrollen der Zeitverschiebungen um den der zweiten Frequenzauflösung entsprechenden Betrag beginnt oder beendet.
  • Es ist eine Weiterbildung, dass die erste Frequenzauflösung einem Zyklus des Takts entspricht.
  • Es ist eine Weiterbildung, dass das Überrollen beginnt, wenn das zeitlich verschobene PWM-Signal eine ansteigende Flanke oder eine fallende Flanke aufweist, die einer ansteigenden Flanke oder einer fallenden Flanke des Zyklus des Takts entspricht.
  • Es ist eine Weiterbildung, dass die Steuerüberwachungsvorrichtung eingerichtet ist zum Steuern des PWM-Signalgenerators, um in einer selben Periode wie das Überrollen das PWM-Signal um den Betrag zu inkrementieren, der der ersten Frequenzauflösung entspricht.
  • Es ist eine Weiterbildung, dass die Steuerüberwachungsvorrichtung eingerichtet ist zum Steuern des PWM-Signalgenerators, um in einer Periode, die der Periode des Überrollens folgt, das PWM-Signal um den Betrag zu dekrementieren, der der ersten Frequenzauflösung entspricht.
  • Es ist eine Weiterbildung, dass der PWM-Zeitverschieber eingerichtet ist zum
    • - Aufteilen des Taktsignals in mehrere Schlitze;
    • - Auswählen eines der mehreren Schlitze als den Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung entspricht, auf der Basis eines von der Steuerüberwachungsvorrichtung empfangenen ausgewählten Verschiebungssignals.
  • Es ist eine Weiterbildung, dass der PWM-Zeitverschieber einen Verzögerungsregelkreis (DLL) umfasst.
  • Es ist eine Weiterbildung, dass der Verzögerungsregelkreis Folgendes umfasst:
    • - eine Kette von Verzögerungsschaltungen;
    • - einen Multiplexer mit Eingängen, die mit jeweiligen Knoten zwischen den Verzögerungsschaltungen gekoppelt sind, wobei der Multiplexer eingerichtet ist zum Auswählen eines der Eingänge entsprechend dem ausgewählten Verschiebungssignal, wobei die Auswahl des einen Eingangs auf der Basis eines von der Steuerüberwachungsvorrichtung empfangenen ausgewählten Verschiebungssignals erfolgt.
  • Es ist eine Weiterbildung, dass der PWM-Zeitverschieber einen Phasenregelkreis (PLL) umfasst.
  • Es ist eine Weiterbildung, dass der PWM-Zeitverschieber eingerichtet ist zum Ausgeben des PWM-Signals hoher Genauigkeit, das die zweite Frequenzauflösung aufweist, an ein Schaltnetzteil.
  • Es ist eine Weiterbildung, dass
    • - das durch den PWM-Signalgenerator erzeugte PWM-Signal eine erste Tastverhältnisauflösung aufweist und
    • - der PWM-Zeitverschieber eingerichtet ist zum zeitlichen Verschieben der anderen der ansteigenden Flanken und fallenden Flanken des PWM-Signals um einen Betrag, der einer zweiten Tastverhältnisauflösung entspricht, wobei die zweite Tastverhältnisauflösung höher als die erste Tastverhältnisauflösung ist.
  • Es ist eine Weiterbildung, dass der Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung entspricht, und der Betrag der Zeitverschiebung, der der zweiten Tastverhältnisauflösung entspricht, gleich sind.
  • Es ist eine Weiterbildung, dass der Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung entspricht, und der Betrag der Zeitverschiebung, der der zweiten Tastverhältnisauflösung entspricht, verschieden sind.
  • Auch wird ein Timer vorgeschlagen, umfassend:
    • - einen PWM-Signalgenerator, der eingerichtet ist zum Erzeugen eines PWM-Signals niedriger Genauigkeit, das eine erste Tastverhältnisauflösung aufweist, auf der Basis eines Takts;
    • - einen PWM-Zeitverschieber, der eingerichtet ist zum Empfangen des PWM-Signals niedriger Genauigkeit, dass die erste Tastverhältnisauflösung aufweist, von dem PWM-Signalgenerator und zum Ausgeben eines PWM-Signals hoher Genauigkeit, das eine zweite Tastverhältnisauflösung aufweist, wobei die zweite Tastverhältnisauflösung höher als die erste Tastverhältnisauflösung ist;
    • - eine Steuerüberwachungsvorrichtung, die eingerichtet ist zum
      • - Steuern des PWM-Zeitverschiebers, um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit um einen Betrag zeitlich zu verschieben, der der zweiten Tastverhältnisauflösung entspricht, und
      • - Steuern des PWM-Signalgenerators, um das PWM-Signaltastverhältnis um einen Betrag zu inkrementieren oder dekrementieren, der der ersten Tastverhältnisauflösung entspricht, wenn der PWM-Zeitverschieber ein Überrollen der Zeitverschiebungen um den der zweiten Tastverhältnisauflösung entsprechenden Betrag beginnt oder beendet.
  • Es ist eine Weiterbildung, dass die erste Tastverhältnisauflösung einem Zyklus des Takts entspricht.
  • Es ist eine Weiterbildung, dass das Überrollen beginnt, wenn das zeitlich verschobene PWM-Signal eine ansteigende Flanke oder eine fallende Flanke aufweist, die einer ansteigenden Flanke oder einer fallenden Flanke des Zyklus des Takts entspricht.
  • Es ist eine Weiterbildung, dass die Steuerüberwachungsvorrichtung eingerichtet ist zum Steuern des PWM-Signalgenerators, um in einer Periode, die einer Periode, in der das Überrollen auftritt, folgt, das PWM-Signal um den Betrag zu inkrementieren, der der ersten Tastverhältnisauflösung entspricht.
  • Es ist eine Weiterbildung, dass die Steuerüberwachungsvorrichtung eingerichtet ist zum Steuern des PWM-Signalgenerators, um in einer Periode, die einem Ende des Überrollens folgt, das PWM-Signal um den Betrag zu dekrementieren, der der ersten Tastverhältnisauflösung entspricht.
  • Ferner wird ein Verfahren angegeben zum Betrieb eines Timers, umfassend:
    • - Erzeugen eines PWM-Signals niedriger Genauigkeit, das eine erste Frequenzauflösung aufweist, durch einen PWM-Signalgenerator auf der Basis eines Takts;
    • - Steuern eines PWM-Zeitverschiebers durch eine Steuerüberwachungsvorrichtung, um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit um einen Betrag zeitlich zu verschieben, der einer zweiten Frequenzauflösung entspricht, wobei die zweite Frequenzauflösung höher als die erste Frequenzauflösung ist;
    • - Steuern des PWM-Signalgenerators durch die Steuerüberwachungsvorrichtung, um die PWM-Signalperiode um einen Betrag zu inkrementieren oder zu dekrementieren, der der ersten Frequenzauflösung entspricht, wenn der PWM-Zeitverschieber ein Überrollen der Zeitverschiebungen um den der zweiten Frequenzauflösung entsprechenden Betrag beginnt oder beendet.
  • Es ist eine Weiterbildung, dass
    • - das durch den PWM-Signalgenerator erzeugte PWM-Signal eine erste Tastverhältnisauflösung aufweist;
    • - wobei das Verfahren ferner Folgendes umfasst:
      • - Steuern des PWM-Zeitverschiebers durch die Steuerüberwachungsvorrichtung, um die andere der ansteigenden oder fallenden Flanke des PWM-Signals um einen Betrag zeitlich zu verschieben, der einer zweiten Tastverhältnisauflösung entspricht, wobei die zweite Tastverhältnisauflösung höher als die erste Tastverhältnisauflösung ist, und
      • - Steuern des PWM-Signalgenerators durch die Steuerüberwachungsvorrichtung, um das PWM-Signaltastverhältnis um einen Betrag zu inkrementieren oder zu dekrementieren, der der ersten Tastverhältnisauflösung entspricht, wenn der PWM-Zeitverschieber ein Überrollen der Zeitverschiebungen um den einer zweiten Tastverhältnisauflösung entsprechenden Betrag beginnt oder beendet.
  • Die beschriebenen Eigenschaften, Merkmale und Vorteile sowie die Art und Weise, wie diese erreicht werden, werden weiter ausgeführt im Zusammenhang mit der folgenden schematischen Beschreibung von Ausführungsbeispielen, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei können zur Übersichtlichkeit gleiche oder gleichwirkende Elemente mit gleichen Bezugszeichen versehen sein.
    • 1 zeigt eine schematische Darstellung eines Timers zur Erzeugung einer impulsbreitenmodulierten bzw. PWM-Signalfrequenz gemäß beispielhaften Aspekten der Offenbarung.
    • 2 zeigt eine ausführlichere schematische Darstellung des Timers von 1 gemäß beispielhaften Aspekten der Offenbarung.
    • 3 zeigt eine schematische Darstellung eines Verzögerungsregelkreises (DLL) des Timers von 1 und 2 gemäß beispielhaften Aspekten der Offenbarung.
    • 4 zeigt ein Impulsdiagramm von PWM-Signalfrequenzen niedriger und hoher Genauigkeit des Timers von 1 und 2 gemäß beispielhaften Aspekten der Offenbarung.
    • 5 zeigt ein Flussdiagramm eines Verfahrens zur Erzeugung einer PWM-Signalfrequenz gemäß beispielhaften Aspekten der Offenbarung.
    • 6 zeigt eine schematische Darstellung eines Timers zur Erzeugung einer PWM-Signalfrequenz und eines PWM-Signaltastverhältnisses gemäß beispielhaften Aspekten der Offenbarung.
    • 7A und 7B zeigen ein Impulsdiagramm von PWM-Frequenzen niedriger und hoher Genauigkeit und PWM-Signaltastverhältnissen niedriger und hoher Genauigkeit des Timers von 6 gemäß beispielhaften Aspekten der Offenbarung.
    • 8 zeigt ein Flussdiagramm eines Verfahrens zur Erzeugung eines PWM-Signaltastverhältnisses gemäß beispielhaften Aspekten der Offenbarung.
  • Die vorliegende Offenbarung betrifft einen Timer, der die impulsbreitenmodulierte bzw. PWM-Signalerzeugung in zwei Phasen aufteilt - eine Phase niedriger Genauigkeit und eine Phase hoher Genauigkeit - um eine genauere PWM-Signalfrequenz zu erzeugen. Der Timer der vorliegenden Offenbarung betrifft nicht das Erzeugen eines PWM-Signals mit vergrößerter/verringerter Frequenz, sondern eines PWM-Signals mit vergrößerter Frequenzauflösung.
  • Bei der Phase niedriger Genauigkeit erzeugt ein PWM-Signalgenerator ein PWM-Signal, das eine erste Frequenzauflösung niedriger Genauigkeit aufweist, auf der Basis eines Takts.
  • Bei der Phase hoher Genauigkeit verschiebt ein PWM-Zeitverschieber zeitlich eine ansteigende/fallende Flanke des PWM-Signals um einen Betrag, der einer zweiten Frequenzauflösung entspricht, wobei die zweite Frequenzauflösung höher als die erste Frequenzauflösung ist. Außerdem steuert eine Steuerüberwachungsvorrichtung den PWM-Signalgenerator, um die PWM-Signalperiode um einen Betrag zu inkrementieren/ dekrementieren, der der ersten Frequenzauflösung entspricht, wenn die Zeitverschiebung durch den PWM-Zeitverschieber ein Überrollen beginnt/beendet.
  • 1 zeigt eine schematische Darstellung eines Timers 100 zur Erzeugung einer impulsbreitenmodulierten bzw. PWM-Signalfrequenz gemäß beispielhaften Aspekten der Offenbarung.
  • Der Timer 100 umfasst eine Steuerüberwachungsvorrichtung 110, einen PWM-Signalgenerator 120 und einen PWM-Zeitverschieber 130.
  • Der PWM-Signalgenerator 120 ist dafür ausgelegt, auf der Basis eines relativ langsamen Takts (z. B. 200 MHz) ein PWM-Signal niedriger Genauigkeit (PWMlow acc) zu erzeugen, das eine erste Frequenzauflösung aufweist. Diese PWM-Signalfrequenz niedriger Genauigkeit kann als höchstwertiger Teil der PWM-Signalfrequenz bezeichnet werden. Ein Frequenzwert kann durch einen höchstwertigen Teil und einen niedrigstwertigen Teil repräsentiert werden, wobei der höchstwertige Teil der Teil niedriger Genauigkeit der PWM-Signalfrequenz ist und der niedrigstwertige Teil der Teil hoher Genauigkeit der PWM-Signalfrequenz ist.
  • Der PWM-Zeitverschieber 130 ist dafür ausgelegt, eine ansteigende Flanke des PWM-Signals niedriger Genauigkeit PWMlow_acc um einen Betrag zeitlich zu verschieben, der einer zweiten Frequenzauflösung entspricht, wie in dem Impulsdiagramm unter dem PWM-Zeitverschieber 130 abgebildet. Die zweite Frequenzauflösung ist höher als die erste Frequenzauflösung und kann als der niedrigstwertige Teil der PWM-Signalfrequenz bezeichnet werden. Als Alternative kann der PWM-Zeitverschieber 130 abhängig von dem spezifischen Entwurf dafür ausgelegt sein, eine fallende Flanke des PWM-Signals niedriger Genauigkeit PWMlow_acc zeitlich zu verschieben.
  • Der PWM-Zeitverschieber 130 gibt ein PWM-Signal hoher Genauigkeit (PWMhigh acc) aus. Das PWM-Signal hoher Genauigkeit (PWMhigh_acc) kann durch den PWM-Zeitverschieber 130 an eine Stromversorgung, einen Stromspiegel und eine beliebige andere Schaltung ausgegeben werden, möglicherweise mit einem dazwischen geschalteten Treiber.
  • Die Steuerüberwachungsvorrichtung 110 ist dafür ausgelegt, den PWM-Signalgenerator 120 zu steuern, um die PWM-Signalperiode um einen Betrag zu inkrementieren (+1) oder zu dekrementieren (-1), der der ersten Frequenzauflösung entspricht (d. h. dem höchstwertigen Teil der PWM-Signalfrequenz), wenn die Zeitverschiebung durch den PWM-Zeitverschieber ein Überrollen beginnt oder beendet (d. h. der niedrigstwertige Teil der PWM-Signalfrequenz).
  • Ein Vorteil des Timers 100 ist, dass keine Komponenten mit hoher Frequenz arbeiten und der Timer 100 zur Erzeugung einer PWM-Frequenz verwendet werden kann, die eine relativ hohe Genauigkeit aufweist. Andere Vorteile sind, dass die Steuerüberwachungsvorrichtung 110, die das PWM-Signal zählt, in einem Frequenzbereich des PWM-Signals arbeitet, wodurch die Steuerüberwachungsvorrichtung 110 einfach und kostengünstig zu implementieren wird. Außerdem kann der PWM-Zeitverschieber 130 für einen großen Umfang von Timertaktfrequenzen verwendet werden oder sogar bezüglich des Timertakts agnostisch sein, was bedeutet, dass der Takt in verschiedene Zeitverschiebungen aufgeteilt werden kann, so dass die tatsächliche Geschwindigkeit des Takts nicht relevant ist.
  • 2 zeigt eine ausführlichere schematische Darstellung eines Timers 200 gemäß beispielhaften Aspekten der Offenbarung. Der Timer 200 entspricht dem Timer 100 von 1.
  • Der Timer 200 umfasst eine Steuerüberwachungsvorrichtung 210, einen PWM-Signalgenerator 220 und einen PWM-Zeitverschieber 230. Die Steuerüberwachungsvorrichtung 210 und der PWM-Signalgenerator 220 entsprechen der Steuerüberwachungsvorrichtung 110 und dem PWM-Signalgenerator 120 des Timers 100 von 1. Der PWM-Zeitverschieber 230 umfasst in diesem ausführlicheren Beispiel einen Verzögerungsregelkreis (Delay-Locked Loop, DLL) 232, einen Multiplexer 234 und einen Speicher 236.
  • Wie oben besprochen, wird als eine erste Phase der Timer 200 über einen herkömmlichen PWM-Signalgenerator 220 implementiert, der ein PWM-Signal erzeugt, das eine relativ niedrige Taktfrequenz, z. B. 200 MHz, aufweist, die ein höchstwertiger Teil der PWM-Signalfrequenz ist.
  • Als zweite Phase gibt es den PWM-Zeitverschieber 230, der eine ansteigende Flanke des PWM-Signals zeitlich verschiebt, wobei es sich als Alternative jedoch um die fallende Flanke handeln kann. In diesem Beispiel umfasst der PWM-Zeitverschieber einen DLL 232. Dieser DLL 232 ist dafür ausgelegt, den Takt in mehrere Signale aufzuteilen, und eines dieser Signale wird dann gemäß einem ausgewählten Verschiebungssignal, das von der Steuerüberwachungsvorrichtung 210 empfangen wird, als die Zeitverschiebung ausgewählt; zum Beispiel wird ein Takt in 50 Schlitze aufgeteilt und einer dieser Schlitze wird dann als der Teil hoher Genauigkeit (d. h. niedrigstwertige Teil) der PWM-Signalfrequenz ausgewählt. Wie nachfolgend ausführlicher mit Bezug auf das Impulsdiagramm von 4 besprochen wird, weist nach der ersten Phase das PWM-Signal eine Periode von zum Beispiel 6 Taktzyklen auf, und dann nach der zweiten Phase, die eine Zeitverschiebung von zum Beispiel ½ Taktzyklus verursacht, weist das PWM-Signal eine Periode auf, die 6,5 Taktzyklen beträgt. Der höchstwertige Teil der PWM-Signalfrequenz ist die 6 Taktzyklen und der niedrigstwertige Teil ist der ½ Taktzyklus.
  • Die Steuerüberwachungsvorrichtung 210 führt Periodeninkrementierung und Verschiebungssteuerung durch. Spezieller verschiebt die Steuerüberwachungsvorrichtung 210 automatisch eine ansteigende oder fallende Flanke (in diesem Beispiel eine ansteigende Flanke) des PWM-Signals niedriger Genauigkeit (PWMlow_acc), das eine erste Frequenzauflösung aufweist, um eine gewünschte PWM-Signalfrequenz aufrechtzuerhalten, die eine zweite Frequenzauflösung aufweist, die höher als die erste Frequenzauflösung ist. Die Steuerüberwachungsvorrichtung 210 verschiebt somit in jeder PWM-Periode den niedrigstwertigen Teil (d. h. eine anfängliche Verschiebung) und wenn der niedrigstwertige Teil übergerollt ist, inkrementiert sie die Periode um den höchstwertigen Teil, das heißt, einen Taktzyklus.
  • Die PWM-Signal hoher Genauigkeit-Frequenz (PWMhigh_acc) ist von der Genauigkeit der Verschiebungen des niedrigstwertigen Teils abhängig, die wie gezeigt unter Verwendung eines DLL implementiert werden kann, oder als Alternative mit Verzögerungsketten, Mehrphasen-Takterzeugungsschaltkreisen wie Phasenregelkreisen (PLL, Phase-Locked Loop) usw. Die Genauigkeit der PWM-Signalfrequenz kann sogar einige Zehn Pikosekunden fein sein.
  • 3 zeigt eine schematische Darstellung eines Verzögerungsregelkreises (DLL) 300 des PWM-Zeitverschiebers 130/230 von 1 und 2 gemäß beispielhaften Aspekten der Offenbarung. Der DLL 300 entspricht dem DLL 232 von 2.
  • Der DLL 300 umfasst einen Phasenfrequenzdetektor (PFD) 310, ein Schleifenfilter (LF) 320 und eine Verzögerungskette 330 von Verzögerungsschaltungen, die bekannte Komponenten eines DLL sind. Der Kürze halber werden ihre Beschreibungen daher hier weggelassen.
  • Der Multiplexer 234 ist der Multiplexer 234 von 2. Die Verzögerungskette 330 umfasst eine Kette von Verzögerungsschaltungen. Der Multiplexer 234 umfasst Eingänge, die mit jeweiligen Knoten zwischen den Verzögerungsschaltungen der Verzögerungskette 330 gekoppelt sind, und ist dafür ausgelegt, auf der Basis eines von der Steuerüberwachungsvorrichtung 110/210 empfangenen ausgewählten Verschiebungssignals einen der Eingänge, die den Phasen 1... n entsprechen, auszuwählen. Der Multiplexer 234 gibt die ausgewählte Verschiebung dann an den Speicher 236 von 2 aus. Der Speicher 236 ist ein logisches Element, wie etwa ein Flipflop, zum Speichern, ob das PWM-Signal hoch oder niedrig ist.
  • Die Verschiebung in dem DLL 300 könnte unter Verwendung reiner dezimaler Codierung durchgeführt werden, zum Beispiel bedeutet 1 erste Phase (z. B. 150 Pikosekunden), 2 bedeutet zweite Phase (z. B. 300 Pikosekunden) usw. In jedem PWM-Taktzyklus ist die Verschiebung eine dezimale, und die Phase wird inkrementell für jeden Taktzyklus ausgewählt.
  • 4 zeigt Impulsdiagramme 400 eines Timertakts, eines PWM-Signals niedriger Genauigkeit (PWMlow_acc) und eines PWM-Signals hoher Genauigkeit (PWMhigh_acc) des Timers 100/200 von 1 und 2 gemäß beispielhaften Aspekten der Offenbarung.
  • Die Genauigkeit der PWM-Signalfrequenz ist vom Timertakt abhängig. Das Problem ist, dass bei hohen Schaltfrequenzen diese Auflösung des Timertakts nicht ausreicht, weil der Schaltfrequenz-Quantisierungsfehler nicht akzeptabel ist. Wenn die maximale Schaltfrequenz 10 kHz ist und eine gewünschte Auflösung 14 Bit ist, beträgt der maximal akzeptable Fehler 100000 ns/16383 = 6,1 ns. Wenn aber die maximale Schaltfrequenz 1 MHz ist und die gewünschte Auflösung 14 Bit ist, beträgt der maximal akzeptable Fehler 0,061 ns. Wenn also die Schaltfrequenz vergrößert wird, müssen die Auflösungsschritte vergrößert werden, um dieselbe Quantisierungsfehlerspezifikation aufrechtzuerhalten.
  • Das Impulsdiagramm 400 zeigt ein Beispiel, in dem es eine Periode von 6 Taktzyklen von ansteigender Flanke zu fallender Flanke gibt, aber eine Frequenz gewünscht wird, bei der es eine Zyklusperiode von 6,25 MHz gibt. In diesem Beispiel wird die Frequenz von 16,6667 MHz auf exakt 16 MHz umgesetzt, wobei ein Timertakt von 100 MHz angenommen wird. Die Erzielung einer solchen Umsetzung wäre mit dem herkömmlichen Timer ohne die zweite Phase nicht möglich.
  • Spezieller gibt der PWM-Signalgenerator 120/220 ein PWM-Signal niedriger Genauigkeit (PWMlow_acc) aus, das in diesem Beispiel eine Periode von sechs Taktzyklen aufweist. Dieses PWM-Signal niedriger Genauigkeit (PWMlow acc) weist eine erste Frequenzauflösung auf. Der PWM-Zeitverschieber 130/230 wird durch die Steuerüberwachungsvorrichtung 110/210 gesteuert, um die ansteigende Flanke des PWM-Signals niedriger Genauigkeit (PWMlow_acc) in jeder Periode um zum Beispiel 0,25 Takte zeitlich zu verschieben, um ein PWM-Signal hoher Genauigkeit (PWMhigh_acc) zu erhalten, das eine zweite Auflösung aufweist, die höher als die erste Auflösung ist.
  • Die ansteigende Flanke des PWM-Signals ist eine Kombination des höchstwertigen Teils der PWM-Signalfrequenz (Grob-Abstimmung) und des niedrigstwertigen Teils der PWM-Signalfrequenz (Fein-Abstimmung). Es besteht eine wiederholte Fein-Abstimmungsverschiebung, bis eine Voll-Takt-Zyklusverschiebung erreicht ist, und dann gibt es ein Überrollen wieder zum Anfang des Taktzyklus.
  • Spezieller weist in der ersten Periode die ansteigende Flanke des PWM-Signals eine anfängliche Verschiebung von 0,25 Taktzyklen auf. Die nächste Periode weist die Zeitverschiebung der vorherigen Periode (Verschiebung [n-1] mit 0,25 Taktzyklen) auf, plus zusätzliche 0,25 Taktzyklen für eine Gesamt-Zeitverschiebung von 0,5 Taktzyklen. Die nächste Periode des PWM-Signals weist die Zeitverschiebung der vorherigen Periode (0,5 Taktzyklen) auf, plus zusätzliche 0,25 Taktzyklen für eine Gesamt-Zeitverschiebung von 0,75 Taktzyklen. Als Letztes weist die nächste Periode des PWM-Signals die Zeitverschiebung der vorherigen Periode (0,75 Taktzyklen) auf, plus zusätzliche 0,25 Taktzyklen für eine Gesamt-Zeitverschiebung von einem vollen Taktzyklus.
  • An diesem Punkt führen vier der 0,25-Zeitverschiebungen zu einem vollen verschobenen Taktzyklus, und somit gibt es ein Überrollen. Es ist zu sehen, dass das Überrollen zu einem Zeitpunkt beginnt, zu dem das zeitverschobene PWM-Signal eine ansteigende Flanke aufweist, die einer ansteigenden Flanke des Zyklus des Takts entspricht. Für das Überrollen steuert die Steuerüberwachungsvorrichtung 110/210 den PWM-Signalgenerator 120/220, um die PWM-Signalperiode um einen Taktzyklus zu inkrementieren, was der Betrag ist, der der ersten Frequenzauflösung entspricht. Das Ergebnis ist, dass diese Periode mit dem Überrollen einen zusätzlichen Taktzyklus (sieben statt sechs) aufweist. In der der Periode des Überrollens folgenden Periode ist die Steuerüberwachungsvorrichtung 110/210 dann dafür ausgelegt, den PWM-Signalgenerator 120/220 zu steuern, um das PWM-Signal um denselben Betrag (einen Taktzyklus) zu dekrementieren, um die Periode auf sechs Taktzyklen zurückzuführen.
  • Das PWM-Signal mit der hochauflösenden Schaltfrequenz (PWMhigh_acc) kann von ansteigender Flanke zu ansteigender Flanke sein, wie in dem Beispiel von 4 gezeigt, oder als Alternative von fallender Flanke zu fallender Flanke. Die gewählte Flanke hängt davon ab, ob der Timer das PWM-Signal auf hoch setzt, wenn er sich über einem vorbestimmten Wert befindet, oder umgekehrt. 4 zeigt das PWM-Signal auf hoch, wenn der Timer über einem bestimmten Wert liegt, und niedrig, wenn darunter. Dies ist lediglich eine Entwurfswahl.
  • 5 zeigt ein Flussdiagramm eines Verfahrens 500 zum Erzeugen einer PWM-Signalfrequenz gemäß beispielhaften Aspekten der Offenbarung.
  • In Schritten 510 erzeugt der Impulsbreitenmodulations- bzw. PWM-Signalgenerator 120/220 auf der Basis eines Takts ein PWM-Signal, das eine erste Frequenzauflösung aufweist.
  • In Schritt 520 Steuern des PWM-Zeitverschiebers 130/230 durch die Steuerüberwachungsvorrichtung 110/210, um ansteigende Flanken oder fallende Flanken des PWM-Signals um einem Betrag zeitlich zu verschieben, der einer zweiten Frequenzauflösung entspricht, wobei die zweite Frequenzauflösung höher als die erste Frequenzauflösung ist.
  • In Schritt 530 Steuern des PWM-Signalgenerators 120/220 durch die Steuerüberwachungsvorrichtung 110/210, um die PWM-Signalperiode um einen Betrag zu inkrementieren oder zu dekrementieren, der der ersten Frequenzauflösung entspricht, wenn der PWM-Zeitverschieber 130/230 ein Überrollen der Zeitverschiebungen um den der zweiten Frequenzauflösung entsprechenden Betrag beginnt oder beendet.
  • 6 zeigt eine schematische Darstellung eines Timers 600 zum Erzeugen einer PWM-Signalfrequenz eines PWM-Signaltastverhältnisses gemäß beispielhaften Aspekten der Offenbarung. Ein Tastverhältnis ist der Teil einer Periode, in dem ein Signal aktiv oder hoch ist.
  • Der Timer 600 umfasst eine Steuerüberwachungsvorrichtung 610F, einen PWM-Signalgenerator 620, einen DLL 632F, einen Multiplexer 634F und Speicher 636, die der Steuerüberwachungsvorrichtung 210, dem PWM-Signalgenerator 220, dem PWM-Zeitverschieber 230, dem DLL 632, dem Multiplexer 634F und dem Speicher 636 des Timers 200 von 2 entsprechen.
  • Der Timer 200 erzeugt eine PWM-Signalfrequenzauflösung. Der Prozess des Erzeugens einer hochauflösenden PWM-Frequenz, wie oben mit Bezug auf 1-5 besprochen, kann jedoch zu Verschlechterung des PWM-Signaltastverhältnisses führen. Der Timer 600 erweitert den Timer 200 von 2, um zusätzlich Auflösung des Tastverhältnisses zu steuern.
  • Der Timer 600 umfasst zusätzlich eine Steuerüberwachungsvorrichtung 610D, einen DLL 632D und einen Multiplexer 632D zur zusätzlichen Steuerung der Auflösung des Tastverhältnisses. Der PWM-Zeitverschieber 630 ist dargestellt mit dem DLL 632F, dem Multiplexer 632F, dem Speicher 636, dem DLL 632D und dem Multiplexer 632D für den Tastverhältnis-Auflösungssteuerteil des Timers 600.
  • Das durch den PWM-Signalgenerator 620 erzeugte PWM-Signal weist eine erste Tastverhältnisauflösung auf, zusammen mit einer ersten Frequenzauflösung wie oben besprochen.
  • Der PWM-Zeitverschieber 630 ist ferner dafür ausgelegt, die ansteigende Flanke oder fallende Flanke des PWM-Signals, die nicht zur Justierung der Frequenzauflösung wie oben besprochen verschoben wird, um einen Betrag zeitlich zu verschieben, der einer zweiten Tastverhältnisauflösung entspricht. Die zweite Tastverhältnisauflösung ist höher als die erste Tastverhältnisauflösung. Der Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung entspricht, die oben besprochen wird, und der Betrag der Zeitverschiebung, der der zweiten Tastverhältnisauflösung entspricht, können gleich oder verschieden sein.
  • Obwohl die Erzeugung des PWM-Signaltastverhältnisses als zusätzlich zu der Erzeugung der PWM-Signalfrequenz gezeigt und beschrieben wird, ist die Offenbarung in dieser Hinsicht nicht beschränkt. Es ist auch möglich, die Auflösung des Tastverhältnisses ohne Justierung der Auflösung der Frequenz zu justieren.
  • 7A und 7B zeigen ein Impulsdiagramm 700 (700A + 700B) von PWM-Frequenzen niedriger und hoher Genauigkeit und von PWM-Signaltastverhältnissen niedriger und hoher Genauigkeit des Timers 600 von 6 gemäß beispielhaften Aspekten der Offenbarung.
  • 7A zeigt Impulsdiagramme 700 eines Timertakts, eines PWM-Signals niedriger Genauigkeit (PWMlow_acc) und eines PWM-Signals hoher Genauigkeit (PWMhigh acc) des Timers 600 von 6. Diese Impulsdiagramme 700A sind den oben besprochenen Impulsdiagrammen von 4 ähnlich.
  • 7B zeigt Impulsdiagramme 700 eines Timertakts, eines PWM-Signals niedriger Tastverhältnisgenauigkeit/-auflösung (PWMlow_acc_duty) und eines PWM-Signals hoher Tastverhältnisgenauigkeit/-auflösung (PWMhigh_acc_duty) des Timers 600 von 6.
  • In 7B sind zwei Szenarien gezeigt. Das erste Szenario hat eine EIN-Zeit für das Tastverhältnis als einen ganzzahligen Wert, das heißt, 4 (4/6,25). Das zweite Szenario hat eine EIN-Zeit für das Tastverhältnis, die ein Bruchwert ist, das heißt, 4,5 (4,5/6,25). Der Unterschied zwischen den zwei Szenarien basiert darauf, ob ein ganzzahliger EIN/AUS-Wert erwünscht ist oder nicht. Wenn für die EIN/AUS-Zeit ein ganzzahliger Wert erwünscht ist, ist bei dem Überrollen für die Tastverhältnissteuerung keine Justierung notwendig, weil die Zunahme dieselbe wie bei der oben besprochenen Frequenzsteuerung ist. Wenn dagegen ein Bruchwert für das EIN/AUS erwünscht ist, das heißt, ein Tastverhältnis mit einer hohen Auflösung, dann wird ein zusätzlicher Überrollinkrementier-/-dekrementierprozess ähnlich dem oben für die Frequenzauflösungsjustierung besprochenen, für die Tastverhältnisauflösungsjustierung benötigt.
  • Da das Frequenzauflösungsbeispiel zwischen ansteigenden Flanken des PWM-Signals betrachtet wird, wird die Tastverhältnisauflösungsvergrößerung zwischen fallenden Flanken des PWM-Signals betrachtet. Steuerung von Frequenzauflösung und Tastverhältnisauflösung zur selben Zeit umfasst somit Verschieben sowohl von ansteigenden als auch von fallenden Flanken des PWM-Signals. Wenn beide Verschiebungen gleich sind, ist es nicht notwendig, den niedrigstwertigen Teil des Tastverhältnisses zu inkrementieren/dekrementieren, da es bereits für den niedrigstwertigen Teil der Frequenz geschieht. Wenn die Zeitverschiebungen verschieden sind, ist jedoch der zweite Multiplexer 632D für die Verschiebung zur Justierung der Tastverhältnisauflösung notwendig.
  • Das Verschieben des PWM-Signals mit Bezug auf Tastverhältnisauflösung ist dem der oben besprochenen Frequenzauflösung ähnlich. Der Kürze halber werden die Einzelheiten hier nicht wiederholt. Es ist jedoch anzumerken, dass die Steuerüberwachungsvorrichtung 610D dafür ausgelegt ist, in einer Periode nach einer Periode, in der ein Überrollen beginnt, den PWM-Signalgenerator 620 zu steuern, um das PWM-Signal um den Betrag zu inkrementieren, der der Tastverhältnisauflösung niedriger Genauigkeit entspricht, und das PWM-Signal in einer Periode, die einem Ende eines Überrollens folgt, zu dekrementieren.
  • 8 zeigt ein Flussdiagramm eines Verfahrens 800 zum Erzeugen eines PWM-Signaltastverhältnisses gemäß beispielhaften Aspekten der Offenbarung.
  • In Schritt 810 Erzeugen eines PWM-Signals, das eine erste Tastverhältnisauflösung aufweist, durch den Impulsbreitenmodulations- bzw. PWM-Signalgenerator 620 auf der Basis eines Takts.
  • In Schritt 820 Steuern des PWM-Zeitverschiebers 630 durch die Steuerüberwachungsvorrichtung 610D, um ansteigende Flanken oder fallende Flanken des PWM-Signals um einem Betrag zeitlich zu verschieben, der einer zweiten Tastverhältnisauflösung entspricht.
  • In Schritt 830 Steuern des PWM-Signalgenerators 620 durch die Steuerüberwachungsvorrichtung 610D, um das PWM-Signaltastverhältnis um einen Betrag zu inkrementieren oder zu dekrementieren, der der ersten Tastverhältnisauflösung entspricht, wenn der PWM-Zeitverschieber ein Überrollen der Zeitverschiebungen um den Betrag, der der zweiten Tastverhältnisauflösung entspricht, beginnt oder beendet.
  • Der Trend bei Taktgeschwindigkeiten einer Zentralverarbeitungseinheit (CPU) geht nach oben. Der Gegenstand der vorliegenden Offenbarung stellt ein Verfahren bereit, bei dem ein PWM-Signal mit einer Genauigkeit von einigen Zehn Pikosekunden um eine vorbestimmte Frequenz herum erzeugt wird, ohne Abhängigkeit von einer Haupttaktfrequenz und ohne digitale Logik, die mit hohen Frequenzen arbeitet.
  • Obwohl das Obige in Verbindung mit beispielhafter Ausführungsform beschrieben wurde, versteht sich, dass der Ausdruck „beispielhaft“ lediglich als Beispiel gemeint ist, und nicht als Bestes oder Optimales. Dementsprechend soll die Offenbarung Alternativen, Modifikationen und Äquivalente abdecken, die im Schutzumfang der Offenbarung enthalten sein können.
  • Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, versteht sich für Durchschnittsfachleute, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Die vorliegende Offenbarung soll jegliche Anpassungen oder Abwandlungen der hier besprochenen spezifischen Ausführungsformen abdecken.

Claims (20)

  1. Timer (100), umfassend: - einen PWM-Signalgenerator (120) eingerichtet zum Erzeugen eines PWM-Signals niedriger Genauigkeit (PWMlow_acc) basierend auf einem Takt, wobei das PWM-Signal niedriger Genauigkeit (PWMlow_acc) eine erste Frequenzauflösung (fslow) aufweist; - einen PWM-Zeitverschieber (130), der eingerichtet ist zum Empfangen des PWM-Signals niedriger Genauigkeit (PWMlow_acc), das die erste Frequenzauflösung (fslow) aufweist, von dem PWM-Signalgenerator (120) und zum Ausgeben eines PWM-Signals hoher Genauigkeit (PWMhigh_acc), das eine zweite Frequenzauflösung (fshigh) aufweist, wobei die zweite Frequenzauflösung (fshigh) höher als die erste Frequenzauflösung (fslow) ist; und - eine Steuerüberwachungsvorrichtung (110), die eingerichtet ist zum - Steuern des PWM-Zeitverschiebers (130), um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit (PWMiow_acc) um einen Betrag zeitlich zu verschieben, der der zweiten Frequenzauflösung (fshigh) entspricht, und - Steuern des PWM-Signalgenerators (120), um die PWM-Signalperiode um einen Betrag zu inkrementieren oder dekrementieren, der der ersten Frequenzauflösung (fslow) entspricht, wenn der PWM-Zeitverschieber (130) ein Überrollen der Zeitverschiebungen um den der zweiten Frequenzauflösung (fshigh) entsprechenden Betrag beginnt oder beendet.
  2. Timer (100) nach Anspruch 1, bei dem die erste Frequenzauflösung (fslow) einem Zyklus des Takts entspricht.
  3. Timer (100) nach einem der vorhergehenden Ansprüche, wobei das Überrollen beginnt, wenn das zeitlich verschobene PWM-Signal eine ansteigende Flanke oder eine fallende Flanke aufweist, die einer ansteigenden Flanke oder einer fallenden Flanke des Zyklus des Takts entspricht.
  4. Timer (100) nach einem der vorhergehenden Ansprüche, bei dem die Steuerüberwachungsvorrichtung (110) eingerichtet ist zum Steuern des PWM-Signalgenerators (120), um in einer selben Periode wie das Überrollen das PWM-Signal um den Betrag zu inkrementieren, der der ersten Frequenzauflösung (fslow) entspricht.
  5. Timer (100) nach Anspruch 4, bei dem die Steuerüberwachungsvorrichtung (110) eingerichtet ist zum Steuern des PWM-Signalgenerators (120), um in einer Periode, die der Periode des Überrollens folgt, das PWM-Signal um den Betrag zu dekrementieren, der der ersten Frequenzauflösung (fslow) entspricht.
  6. Timer (100) nach einem der vorhergehenden Ansprüche, bei dem der PWM-Zeitverschieber (130) eingerichtet ist zum - Aufteilen des Taktsignals in mehrere Schlitze; - Auswählen eines der mehreren Schlitze als den Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung (fshigh) entspricht, auf der Basis eines von der Steuerüberwachungsvorrichtung (110) empfangenen ausgewählten Verschiebungssignals.
  7. Timer (100) nach einem der vorhergehenden Ansprüche, bei dem der PWM-Zeitverschieber (130) einen Verzögerungsregelkreis (DLL) umfasst.
  8. Timer (100) nach Anspruch 7, bei dem der Verzögerungsregelkreis Folgendes umfasst: - eine Kette von Verzögerungsschaltungen; - einen Multiplexer mit Eingängen, die mit jeweiligen Knoten zwischen den Verzögerungsschaltungen gekoppelt sind, wobei der Multiplexer eingerichtet ist zum Auswählen eines der Eingänge entsprechend dem ausgewählten Verschiebungssignal, wobei die Auswahl des einen Eingangs auf der Basis eines von der Steuerüberwachungsvorrichtung (110) empfangenen ausgewählten Verschiebungssignals erfolgt.
  9. Timer (100) nach einem der vorhergehenden Ansprüche, bei dem der PWM-Zeitverschieber (130) einen Phasenregelkreis (PLL) umfasst.
  10. Timer (100) nach einem der vorhergehenden Ansprüche, bei dem der PWM-Zeitverschieber (130) eingerichtet ist zum Ausgeben des PWM-Signals hoher Genauigkeit (PWMhigh_acc), das die zweite Frequenzauflösung (fshigh) aufweist, an ein Schaltnetzteil.
  11. Timer (100) nach einem der vorhergehenden Ansprüche, - Bei dem das durch den PWM-Signalgenerator (120) erzeugte PWM-Signal eine erste Tastverhältnisauflösung aufweist und - bei dem der PWM-Zeitverschieber (130) eingerichtet ist zum zeitlichen Verschieben der anderen der ansteigenden Flanken und fallenden Flanken des PWM-Signals um einen Betrag, der einer zweiten Tastverhältnisauflösung entspricht, wobei die zweite Tastverhältnisauflösung höher als die erste Tastverhältnisauflösung ist.
  12. Timer (100) nach Anspruch 11, bei dem der Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung (fshigh) entspricht, und der Betrag der Zeitverschiebung, der der zweiten Tastverhältnisauflösung entspricht, gleich sind.
  13. Timer (100) nach Anspruch 11, bei dem der Betrag der Zeitverschiebung, der der zweiten Frequenzauflösung (fshigh) entspricht, und der Betrag der Zeitverschiebung, der der zweiten Tastverhältnisauflösung entspricht, verschieden sind.
  14. Timer (100), umfassend: - einen PWM-Signalgenerator (120), der eingerichtet ist zum Erzeugen eines PWM-Signals niedriger Genauigkeit (PWMlow_acc), das eine erste Tastverhältnisauflösung aufweist, auf der Basis eines Takts; - einen PWM-Zeitverschieber (130), der eingerichtet ist zum Empfangen des PWM-Signals niedriger Genauigkeit (PWMlow_acc), dass die erste Tastverhältnisauflösung aufweist, von dem PWM-Signalgenerator (120) und zum Ausgeben eines PWM-Signals hoher Genauigkeit (PWMhigh acc), das eine zweite Tastverhältnisauflösung aufweist, wobei die zweite Tastverhältnisauflösung höher als die erste Tastverhältnisauflösung ist; und - eine Steuerüberwachungsvorrichtung (110), die eingerichtet ist zum - Steuern des PWM-Zeitverschiebers (130), um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit (PWMlow_acc) um einen Betrag zeitlich zu verschieben, der der zweiten Tastverhältnisauflösung entspricht, und - Steuern des PWM-Signalgenerators (120), um das PWM-Signaltastverhältnis um einen Betrag zu inkrementieren oder dekrementieren, der der ersten Tastverhältnisauflösung entspricht, wenn der PWM-Zeitverschieber (130) ein Überrollen der Zeitverschiebungen um den der zweiten Tastverhältnisauflösung entsprechenden Betrag beginnt oder beendet.
  15. Timer (100) nach Anspruch 14, bei dem die erste Tastverhältnisauflösung einem Zyklus des Takts entspricht.
  16. Timer (100) nach Anspruch 14 oder 15, bei dem das Überrollen beginnt, wenn das zeitlich verschobene PWM-Signal eine ansteigende Flanke oder eine fallende Flanke aufweist, die einer ansteigenden Flanke oder einer fallenden Flanke des Zyklus des Takts entspricht.
  17. Timer (100) nach einem der Ansprüche 14 bis 16, bei dem die Steuerüberwachungsvorrichtung (110) eingerichtet ist zum Steuern des PWM-Signalgenerators (120), um in einer Periode, die einer Periode, in der das Überrollen auftritt, folgt, das PWM-Signal um den Betrag zu inkrementieren, der der ersten Tastverhältnisauflösung entspricht.
  18. Timer (100) nach Anspruch 17, bei dem die Steuerüberwachungsvorrichtung (110) eingerichtet ist zum Steuern des PWM-Signalgenerators (120), um in einer Periode, die einem Ende des Überrollens folgt, das PWM-Signal um den Betrag zu dekrementieren, der der ersten Tastverhältnisauflösung entspricht.
  19. Verfahren zum Betrieb eines Timers (100), umfassend: - Erzeugen eines PWM-Signals niedriger Genauigkeit (PWMlow_acc), das eine erste Frequenzauflösung (fslow) aufweist, durch einen PWM-Signalgenerator (120) auf der Basis eines Takts; - Steuern eines PWM-Zeitverschiebers (130) durch eine Steuerüberwachungsvorrichtung (110), um ansteigende Flanken oder fallende Flanken des PWM-Signals niedriger Genauigkeit (PWMlow_acc) um einen Betrag zeitlich zu verschieben, der einer zweiten Frequenzauflösung (fshigh) entspricht, wobei die zweite Frequenzauflösung (fshigh) höher als die erste Frequenzauflösung (fslow) ist; - Steuern des PWM-Signalgenerators (120) durch die Steuerüberwachungsvorrichtung (110), um die PWM-Signalperiode um einen Betrag zu inkrementieren oder zu dekrementieren, der der ersten Frequenzauflösung (fslow) entspricht, wenn der PWM-Zeitverschieber (130) ein Überrollen der Zeitverschiebungen um den der zweiten Frequenzauflösung (fshigh) entsprechenden Betrag beginnt oder beendet.
  20. Verfahren nach Anspruch 19, - bei dem das durch den PWM-Signalgenerator (120) erzeugte PWM-Signal eine erste Tastverhältnisauflösung aufweist; - wobei das Verfahren ferner Folgendes umfasst: - Steuern des PWM-Zeitverschiebers (130) durch die Steuerüberwachungsvorrichtung (110), um die andere der ansteigenden oder fallenden Flanke des PWM-Signals um einen Betrag zeitlich zu verschieben, der einer zweiten Tastverhältnisauflösung (fshigh) entspricht, wobei die zweite Tastverhältnisauflösung höher als die erste Tastverhältnisauflösung ist, und - Steuern des PWM-Signalgenerators (120) durch die Steuerüberwachungsvorrichtung (110), um das PWM-Signaltastverhältnis um einen Betrag zu inkrementieren oder zu dekrementieren, der der ersten Tastverhältnisauflösung (fslow) entspricht, wenn der PWM-Zeitverschieber (130) ein Überrollen der Zeitverschiebungen um den einer zweiten Tastverhältnisauflösung (fshigh) entsprechenden Betrag beginnt oder beendet.
DE102018109237.7A 2017-04-26 2018-04-18 Impulsbreitenmodulations-signalfrequenzerzeugung Active DE102018109237B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/497,644 2017-04-26
US15/497,644 US10236866B2 (en) 2017-04-26 2017-04-26 Pulse width modulation signal frequency generation

Publications (2)

Publication Number Publication Date
DE102018109237A1 DE102018109237A1 (de) 2018-10-31
DE102018109237B4 true DE102018109237B4 (de) 2022-07-07

Family

ID=63797634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018109237.7A Active DE102018109237B4 (de) 2017-04-26 2018-04-18 Impulsbreitenmodulations-signalfrequenzerzeugung

Country Status (3)

Country Link
US (1) US10236866B2 (de)
JP (1) JP6695378B2 (de)
DE (1) DE102018109237B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019131162A1 (ja) * 2017-12-27 2020-12-17 ソニーセミコンダクタソリューションズ株式会社 増幅器および信号処理回路
CN112510975B (zh) * 2020-11-25 2021-10-15 中国科学院近代物理研究所 一种用于提高加速器电源pwm精度的方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090002043A1 (en) 2007-06-28 2009-01-01 Microchip Technology Incorporated System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution
US20110193648A1 (en) 2010-02-10 2011-08-11 Freescale Semiconductor, Inc. Pulse width modulation with effective high duty resolution

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039781B1 (ja) * 1998-11-04 2000-05-08 日本電気株式会社 タイマ回路
US20050030206A1 (en) * 2003-08-08 2005-02-10 Li Qiong M. High-resolution timers and pulse width modulators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090002043A1 (en) 2007-06-28 2009-01-01 Microchip Technology Incorporated System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution
US20110193648A1 (en) 2010-02-10 2011-08-11 Freescale Semiconductor, Inc. Pulse width modulation with effective high duty resolution

Also Published As

Publication number Publication date
JP2018186505A (ja) 2018-11-22
JP6695378B2 (ja) 2020-05-20
US10236866B2 (en) 2019-03-19
DE102018109237A1 (de) 2018-10-31
US20180316336A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
DE2929127C2 (de)
DE60025937T2 (de) Jitterarmer phasenregelkreis mit steuerung des tastverhältnisses
DE102011007226B4 (de) Unterdrückung von niederfrequentem Rauschen von einem Phasendetektor in einer Phasensteuerschleife
DE4442403C2 (de) Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
DE69635573T2 (de) Frequenzsynthetisierer
DE102013111844A1 (de) Hochauflösende Steuerung für einen Multimodus-Schaltnetzwandler und hochauflösender Flankengenerator
DE102015226810B4 (de) Handhabung von Spitzen in einer Hochfrequenzschaltung
DE102013114367B4 (de) Eine Schaltung, ein Verfahren und ein Synthesizer für das Generieren eines synthetisierten Signals mit einer wählbaren Frequenz
DE102006050881B3 (de) Phasen-/Frequenzvergleicher, Phasenregelkreis, Verfahren zur Phasen-/Frequenzdetektion und Verfahren zum Erzeugen eines Oszillatorsignals
DE102004037162A1 (de) Verfahren und Vorrichtung zur Erzeugung eines Taktsignals
DE112009000510T5 (de) Ladungspumpe für einen Phasenregelkreis
DE102018109237B4 (de) Impulsbreitenmodulations-signalfrequenzerzeugung
DE2848490B2 (de) Programmierbare Frequenzteilerschaltung
DE102017110200B4 (de) Phasenschiebetakt für digitalen LLC-Umsetzer
DE102012014512A1 (de) Spreizung eines Taktsignals
DE112021004069T5 (de) Digitale einschaltzeiterzeugung für abwärtswandler
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife
EP2664068B1 (de) Hochfrequenzgenerator mit geringem phasenrauschen
DE69802178T2 (de) Frequenzgenerierungsschaltung
DE3202733A1 (de) Frequenzsynthetisierer
DE102008023536A1 (de) Leistungsarmer und hochauflösender Zeitgeber
EP1588483B1 (de) Vorrichtung und verfahren zur frequenzsynthese
WO2004004125A1 (de) Digital gesteuerter oszillator
DE102004038100B3 (de) Erzeugung eines Takts mit gespreiztem Frequenzspektrum
EP0002811B2 (de) Vorrichtung zur Interferenzstromtherapie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final