DE102015226810B4

DE102015226810B4 - Handhabung von Spitzen in einer Hochfrequenzschaltung

Info

Publication number: DE102015226810B4
Application number: DE102015226810.1A
Authority: DE
Inventors: John M. Khoury
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2015-02-06
Filing date: 2015-12-29
Publication date: 2019-08-29
Anticipated expiration: 2035-12-30
Also published as: CN105871393A; DE102015226810A1; US9590644B2; CN105871393B; US20160233869A1

Abstract

Ein integrierter Schaltkreis (100, 200, 250, 500, 800), welcher umfasst:
einen Hochfrequenzsynthesizer (124), der dazu konfiguriert ist, ein lokales Oszillator (LO)-Signal mit einer ausgewählten Frequenz bereitzustellen, die in Bezug steht zu einem Kanal von Interesse innerhalb eines Hochfrequenz (HF)-Eingangssignals;
eine Wiedertaktungsschaltung (128), die einen ersten Eingang zum Empfangen eines Taktsignals, einen zweiten Eingang zum Empfangen eines lokalen Wiedertaktsignals, das in Bezug steht zu dem LO-Signal, und einen Ausgang umfasst zum Bereitstellen eines lokalen Zeitausgangssignals, wobei das lokale Zeitausgangssignal eine frequenzangepasste Version des Taktsignals basierend auf dem lokalen Wiedertaktsignal ist;
eine Steuerschaltung (118), welche dazu konfiguriert ist, einen Betriebsmodus zu bestimmen und ein Steuersignal bereitzustellen, um als Reaktion auf das Bestimmen des Betriebsmodus das lokale Zeitausgangssignals oder das Taktsignal bereitzustellen, und
eine digitale Schaltung (112), die einen Eingang zum Empfangen des lokalen Zeitausgangssignals oder des Taktsignals als ein digitales Taktsignal umfasst.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung bezieht sich allgemein auf Schaltungen und Verfahren zum Handhaben von Spitzen in einem Hochfrequenzschaltkreis, Chip oder Systems.
HINTERGRUND
Hochfrequenzempfänger finden Verwendung in einer breiten Vielfalt von Vorrichtungen einschließlich, aber nicht beschränkt auf, Fernsehgeräte, Radios, Mobiltelefone, Pager, Geräte für das globale Positionierungssystem (GPS), Kabelmodems, schnurlose Telefone, Türöffnungssysteme und andere Geräte, die HF-Signale empfangen oder senden. In manchen Beispielen können HF-Empfänger eine Frequenzübersetzung oder ein Mischen verwenden.
Die Mehrzahl typischer HF-Empfänger führt eine Frequenzübersetzung oder ein Mischen durch, indem sie einen Oszillator und einen analogen Multiplizierer oder Mischer verwendet. Ein Oszillator wird typischer Weise ein lokales Oszillator (LO)-Signal in Form einer Sinuswelle oder periodischen Wellenform mit einer abgestimmten Frequenz (f_LO) ausgeben. Ein Mischer kann dazu konfiguriert sein, das HF-Eingangssignalspektrum, welches einen gewünschten spektralen Inhalt auf einem Zielkanal mit einer bestimmten Mittenfrequenz (f_CH) aufweisen kann, mit dem LO-Signal zu mischen, um ein Ausgangssignal mit spektralem Inhalt bei Frequenzen gleich der Summe und der Differenz der beiden Eingangsfrequenzen zu bilden, nämlich f_CH + f_LO und f_CH - f_LO. Eine dieser Komponenten bildet die in die gewünschte IF-Frequenz übersetzte Kanalmittenfrequenz und die andere Komponente kann herausgefiltert werden.
Leider können empfindliche analoge Schaltungen oder Empfängerschaltungen empfindlich sein gegenüber Störungen von einer Schaltungsanordnung in der Nähe. Insbesondere kann eine Schaltungsanordnung in der Nähe elektromagnetische Störungen erzeugen, die in den Empfangskanal eingekoppelt werden können und die Rauschen oder Spitzen in den Kanal von Interesse einbringen können. Daher kann ein Einkoppeln von Störungen von einer Schaltungsanordnung in der Nähe ein Problem darstellen für monolithische integrierte Schaltungen, für eine Mehrzahl von Chips in einem einzigen Gehäuse oder sogar für eine Mehrzahl von Chips auf einer Leiterplatte. Die US 4 551 689 A beschreibt einen lokalen Hochfrequenz-Oszillator, welcher in Verbindung mit einer Phasenumtastungsmodulation in Satellitenkommunikationssystemen unter Verwendung einer Phasenregelschleife mit einem phasenstabilen Oszillator ein Signal mit niedrigem Phasenrauschen liefert, um eine Frequenzumsetzung eines Frequenzsynthesizer-Ausgangssignals bereitzustellen.
Die WO 2013/170 222 A1 beschreibt ein System zur Überprüfung einer Taktsynchronisation zwischen Master- und Slave-Netzwerkgeräten. Der Master umfasst einen Sender, eine erste Steuerlogik und einen ersten Prozessor. Der Slave umfasst einen Empfänger, eine zweite Steuerlogik und einen zweiten Prozessor. Der Sender sendet Synchronisationspakete an den Empfänger. Wenn ein Synchronisationspaket gesendet wird, leitet die erste Steuerlogik eine erste Zeitstempelprobe an den ersten Prozessor weiter. In Antwort auf ein Empfangen eines Synchronisationspakets erzeugt der Empfänger eine zweite Zeitstempelprobe, die an den zweiten Prozessor weitergeleitet wird. Wenn eine Anzahl von ersten Zeitstempelproben im ersten Prozessor gesammelt ist, sendet der Sender ein Zeitstempelpaket an den Empfänger. In Antwort auf ein Empfangen des Zeitstempelpakets vergleicht der Empfänger die ersten und zweiten Zeitstempelproben, um einen Slave-Referenztakt im Slave mit einem Master-Referenztakt im Master zu synchronisieren.
ZUSAMMENFASSUNG
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren für die Verwaltung Spitzen zu schaffen. Die der Erfindung zugrundeliegende Aufgabe wird mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben. In einigen Ausführungsformen kann ein integrierter Schaltkreis einen Hochfrequenz (HF)-Synthesizer umfassen, welcher dazu konfiguriert ist, ein lokales Oszillator (LO)-Signal mit einer ausgewählten Frequenz bereitzustellen, die in Bezug steht zu einem Kanal von Interesse innerhalb eines HF-Eingangssignals. Die integrierte Schaltung kann ferner eine Reclocking- bzw. Wiedertaktungsschaltung mit einem ersten Eingang zum Empfangen eines Taktsignal, einem zweiten Eingang zum Empfangen eines lokalen Wiedertaktsignal, welches in Bezug steht zu dem LO-Signal, und einen Ausgang zum Bereitstellen eines lokalen Zeitausgangssignals. Das lokale Zeitausgangssignal kann eine frequenzangepasste Version des Taktsignals auf Basis des lokalen Wiedertaktsignals sein. Der integrierte Schaltkreis kann auch eine digitale Schaltung umfassen mit einem Eingang zum Empfangen des lokalen Zeitausgangssignals als ein digitales Taktsignal.
In anderen Ausführungsformen kann eine integrierte Schaltung ein Taktsystem umfassen, welches dazu konfiguriert ist, ein lokales Zeitsignal bei einer ausgewählten Frequenz bereitzustellen, die in Bezug steht zu einer Frequenz von Interesse. Das Taktsystem kann einen Taktsignalgeber mit einem Eingang umfassen, welcher dazu konfiguriert ist, ein Taktsignal von einer Taktsignalquelle zu empfangen, und mit einem Ausgang zum Bereitstellen eines lokalen Zeitsignals. Das Taktsystem kann auch eine Wiedertaktungsschaltung mit einem ersten Eingang zum Empfangen des Taktsignals mit einer ersten Frequenz, einem zweiten Eingang zum Empfangen des lokalen Zeitsignals und einem Ausgang umfassen. Die Wiedertaktungsschaltung kann dazu konfiguriert sein, ein lokales Zeitausgangssignal bereitzustellen. Die integrierte Schaltung kann auch eine Steuervorrichtung umfassen, welche dazu konfiguriert ist, einen Betriebsmodus zu bestimmen und wahlweise ein Steuersignal bereitzustellen, um als Reaktion auf das Bestimmen des Betriebsmodus das lokale Zeitausgangssignals oder das Taktsignal bereitzustellen.
In wieder anderen bestimmten Ausführungsformen kann ein Verfahren ein Empfangen eines Taktsignals mit einer ersten Frequenz von einer Taktquelle an einem ersten Eingang einer integrierten Schaltung und ein Wiedertakten des Taktsignals unter Verwendung eines lokalen Zeitsignals mit einer zweiten Frequenz umfassen, welche in Bezug steht zu einer Frequenz von Interesse zum Erzeugen eines lokalen Zeitausgangssignals. Das Verfahren kann ferner ein wahlweises erneutes zeitliches Einstellen einer digitalen Schaltungsanordnung unter Verwendung des Taktsignals oder des lokalen Zeitausgangssignals ohne Änderung der Durchschnittsbetriebsfrequenz der digitalen Schaltungen umfassen.
Figurenliste

1 ist ein Blockdiagramm einer integrierten Schaltung mit einem Taktsystem in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung, welches dazu konfiguriert ist, Signale wiederzutakten.
2A ist ein Blockdiagramm einer integrierten Schaltung mit einem Taktsystem in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung, welches dazu konfiguriert ist, ein wiedergetaktetes Ausgangssignal auf einem digitalen Pfad bereitzustellen, der mit einer digitalen Schaltungsanordnung gekoppelt ist, um die digitale Schaltungsanordnung zum Steuern von Spitzen wiederzutakten.
2B ist ein Blockdiagramm einer integrierten Schaltung mit einem Taktsystem in Übereinstimmung mit bestimmten Ausführungsformen, welches dazu konfiguriert ist, ein wiedergetaktetes Ausgangssignal auf einem digitalen Pfad bereitzustellen und wiedergetaktete Ausgangssignale für einen Gleichstrom (engl.: „direct-current“/DC)-DC-Wandler bereitzustellen.
3A ist eine graphische Darstellung eines periodischen Signals als Funktion der Zeit, welche mehrere Signalpulse zeigt.
3B ist eine graphische Darstellung einer wiedergetäkteten Version des Signals aus 3A als Funktion der Zeit gemäß bestimmten Ausführungsformen.
4A ist eine graphische Darstellung des Ausgangsstroms in Dezibel (dB) als Funktion der Frequenz (MHz) eines Stroms auf dem digitalen Pfad der Systeme aus Fig. 2AB in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung unter der Annahme einer gleichmäßigen Logiktätigkeit und periodischer Taktpulse.
4B ist eine graphische Darstellung des Ausgangsstroms (dB) als Funktion der Frequenz (MHz) eines Stroms auf dem digitalen Pfad des Systems aus 1 in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung unter der Annahme resampelter bzw. abtastratenkonvertierter Taktpulse.
5 ist ein Blockdiagramm eines Systems mit einer Hochfrequenzschaltung in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung, welche dazu konfiguriert ist, wahlweise ein oder mehrere Ausgangssignale wiederzutakten.
6A ist eine graphische Darstellung der spektralen Dichte in Übereinstimmung mit bestimmten Ausführungsformen, die aus einer idealisierten pulsweitenmodulierten (PWM) Ausgangsstromwellenform und einer wiedergetakteten Version der PWM-Ausgangsstromwellenform.
6B ist eine graphische Darstellung der spektralen Dichte in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung, die aus einer Wiedertaktung der PWM-Ausgangsstromwellenform resultiert.
7A ist ein Frequenzspektrumdiagramm der N-ten und (N+1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers der Schaltung aus 5 in Übereinstimmung mit bestimmten Ausführungsformen der Offenbarung mit um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung, aber in der Frequenz versetzt unter Verwendung niederseitiger Einspeisung.
7B ist ein Frequenzspektrumdiagramm der N-ten und (N+1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers der Schaltung aus 5 in Übereinstimmung mit bestimmten Ausführungsformen der Offenbarung mit um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung, aber in der Frequenz versetzt unter Verwendung hochseitiger Einspeisung.
8 ist ein Blockdiagramm eines Systems mit einer Hochfrequenzschaltung in Ubereuistimmung, mit bestimmten Ausführungsformen der vorliegenden Offenbarung, welche dazu konfiguriert ist, wahlweise eines oder mehrerer Ausgangssignale wiederzutakten.
9A ist ein Frequenzspektrumdiagramm der N-ten und (N+1)-ten Harmonischen des Ausgangsstroms eines Gleichstrom (DC)-zu-DC (DC-DC)-Wandlers des Systems aus 8 in Übereinstimmung mit bestimmten Ausführungsformen der Offenbarung mit zentriert um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung (niederseitige Einspeisung).
9B ist ein Frequenzspektrumdiagramm der N-ten und (N+1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers des Systems aus 8 in Übereinstimmung mit bestimmten Ausführungsformen der Offenbarung mit zentriert um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung (hochseitige Einspeisung).
10A ist eine graphische Darstellung einer Ausgangsstromspanne eines DC-DC-Wandlers in dB als Funktion der Frequenz für einen DC-DC-Wandler ohne erneutes zeitliches Einstellen für über 1000 verschiedene Empfangskanäle auf verschiedenen Empfangsbändern.
10B ist eine graphische Darstellung einer Ausgangsstromspanne eines DC-DC-Wandlers in dB als Funktion der Frequenz für einen DC-DC-Wandler mit erneutem zeitlichem Einstellen für über 1000 verschiedene Empfangskanäle auf verschiedenen Empfangsbändern.
11 ist ein Flussdiagramm eines Verfahrens für eine Wiedertaktungsschaltungsanordnung in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung.

In der folgenden Diskussion werden die gleichen Bezugszeichen in den verschiedenen Ausführungsformen zum Bezeichnen gleicher oder ähnlicher Elemente verwendet.
DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
Schaltvorgänge und Signale innerhalb von Schaltkreisen in der Nähe können Rauschen oder Störungen in empfindlichen analogen Schaltungen und HF-Empfängerschaltungen erzeugen. In einem Beispiel können Harmonische vom Schalten einer innerhalb einer digitalen Schaltung betriebenen Schaltungsanordnung, einer innerhalb der digitalen Schaltung betriebenen Schaltungsanordnung eines Gleichstrom-zu-Gleichstrom (DC-DC)-Wandlers, oder jede Kombination davon Rauschen oder Spitzen in dem HF-Frequenzband erzeugen, beispielsweise bei 2,4 GHz, wobei die empfangenen Signale eine Amplitude im Mikrovolt (µV)-Bereich aufweisen können. In manchen Beispielen können Frequenzplanungstechniken ein Steuern der Frequenz aller Schaltkreise, die auf der integrierten Schaltung (engl.: „integrated circuit“/IC) schalten, durch Ändern der Betriebsfrequenz umfassen, wenn der gewünschte Empfangskanal verändert wird, um die Spitzen in dem gewünschten Durchlassband zu verringern. Jedoch kann die Betriebsfrequenz bei Mikrocontrollereinheiten (engl.: „microcontroller units“/MCUs), die oft mit anderen chipexternen Schaltungsanordnungen verbunden sind, bisweilen nicht ohne Beeinträchtigung des Betriebs des Systems geändert werden.
Im Folgenden werden Ausführungsformen von Schaltungen und Verfahren beschrieben, welche Spitzenenergie bei oder nahe dem HF-Durchlassband verringert oder auf null setzen können, welche einkoppeln kann von dem DC-DC-Wandler, dem digitalen Pfad, den digitalen Schaltungen, die unter Verwendung von Taktsignalen, welche über den digitalen Pfad übertragen werden, gesteuerten oder angetriebenen werden, von dem Universaleingang/-ausgang (engl.: „general purpose input/output“/GPIO) auf Chiplevel, anderen digitalen Schaltungen oder jeder Kombination davon. Dieses Wiedertakten kann auch ohne Änderung der Durchschnittsbetriebsfrequenz jeder der Schaltungen und ohne Streuen der Spitzenenergie umgesetzt werden. In einigen Ausführungsformen können die Schaltungen und Verfahren diese Nullstelle in oder nahe dem HF-Durchlassband anordnen, um eine Bandsperrfilterwirkung in Bezug auf die Spitzen durch Wiedertakten digitaler Schaltungen basierend auf einem lokalen Oszillator (LO)-Signal bereitzustellen, das erzeugt und verwendet wird zum Empfangen eines ausgewählten Kanals. Während Spitzen von dem digitalen Schalten immer noch in dem HF-Spektrum vorhanden sein können, können die Spitzen aus dem gewählten HF-Durchlassband durch das hier beschriebene Wiedertakten entfernt worden sein.
In bestimmten Ausführungsformen kann eine Schaltung bereitgestellt sein, die das Taktsignal retimen bzw. erneute zeitlich einstellen oder wiedertakten kann unter Verwendung eines lokalen Zeitsignals zum Anordnen der spektralen Nullstelle in oder nahe dem HF-Durchlassband. In einigen Ausführungsformen behält das erneute zeitliche Einstellen des Taktsignals die Durchschnittsbetriebsfrequenz bei. Jedoch kann die unmittelbare Frequenz von Zyklus zu Zyklus aufgrund erneuten zeitlichen Einstellens variieren, wobei diese Variation in Grenzen gesteuert werden kann. In bestimmten Ausführungsformen kann der Taktgeber zum erneuten zeitlichen Einstellen so ausgewählt werden, dass es sich bei einer viel höheren Frequenz im Verhältnis zu der Frequenz des Taktsignals befindet, welches so erneut zeitlich eingestellt wird, dass die Änderung gesteuert werden kann.
In bestimmten weiteren Ausführungsformen können die HF-Empfängerschaltungen dazu konfiguriert sein, in einer Anzahl von verschiedenen HF-Frequenzbändern betrieben zu werden, und diese Betriebsfrequenzbänder können durch ein Bandauswahlsteuersignal ausgewählt werden. Innerhalb des ausgewählten Frequenzbands können die HF-Empfängerschaltungen dazu konfiguriert sein, einen ausgewählten Kanal auf der Basis eines Kanalauswahlsignals einzustellen. Als Reaktion auf das Kanalauswahlsignal kann die HF-Empfängerschaltung ein lokales Oszillator (LO)-Signal erzeugen, welches dazu verwendet werden kann, den ausgewählte Kanal von seinen ursprünglichen HF-Kanalfrequenzen zu niedrigeren Frequenzen abwärtszuwandeln. Dabei kann die Mittenfrequenz für den gewählten Kanal in eine IF (engl.: „intermediate frequency“/Zwischenfrequenz) abwärtsgewandelt werden. Diese IF kann auch basierend auf dem gewählten Kanal und/oder dem gewählten Band angepasst werden. Beispielhafte Frequenzbänder und Kanäle umfassen das Zigbee®-Band und -Kanälen (z.B. IEEE 802.15.4), WiFi-Bänder und -Kanäle (z.B. 802.11 a/b/g/n), andere gewünschte Frequenzbänder und Kanäle oder jede Kombination davon. Die HF-Empfängerschaltungen können auch dazu konfiguriert sein, falls gewünscht, in einem einzigen Frequenzband betrieben zu werden. Weitere Variationen könnten ebenso umgesetzt sein.
Mögliche beispielhafte Ausführungsformen von Schaltungen werden im Folgenden mit Bezug auf 1, 2A-B, 5 und 8 beschrieben, die dazu konfiguriert sein können, ein oder mehrere Taktsignale wiederzutakten, welche digitalen Schaltungen (z.B. digitalen Verarbeitungsschaltungen, einer MCU, einer digitale Schnittstelle, anderen digitalen Schaltungen oder jeder Kombination davon) durch einen digitalen Pfad innerhalb einer integrierten Schaltung bereitgestellt werden, und/oder Schaltungen innerhalb eines DC-DC-Wandler wiederzutakten (beispielsweise eine PWM-Schaltung, andere Ausgangsschaltungen oder jede Kombination davon). 3A-B und 4A-B stellen beispielhafte Vergleiche des Betriebs mit und ohne Wiederakten der digitalen Schaltungen bereit. 6A-B und 10A-B zeigen beispielhafte Vergleiche des Betriebs mit und ohne Wiedertakten der DC-DC-Wandlerausgangsschaltungen. 7A bis 7B stellen beispielhafte Ausführungsformen für nieder- und hochseitige Einspeisung für die Ausführungsform von 5 bereit. 9A und 9B stellen beispielhafte Ausführungsformen für nieder- und hochseitige Einspeisung für die Ausführungsform von 8 bereit, welche eine PLL verwendet, um den HF-Kanal zu zentrieren. 11 stellt einen beispielhaften Prozessablauf zum Anwenden von Wiedertakten bereit. Es wird darauf hingewiesen, dass diese beispielhaften Ausführungsformen in Kombination oder für sich allein verwendet werden können, je nach Wunsch, und zusätzliche oder andere Merkmale oder beide könnten ebenfalls umgesetzt werden, während immer noch die Vorteile der hier beschriebenen Wiedertaktungsausführungsformen genutzt werden, welche ein lokales Oszillator (LO)-Signal zum Wiedertakten digitaler Signale verwenden, um Schaltstörungen innerhalb des empfangenen HF-Kanal zu verringern.
1 ist ein Blockdiagramm einer integrierten Schaltung 100, die ein Taktsystem 122 in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung umfasst, welches dazu konfiguriert ist, eine digitale Schaltanordnung zum Steuern von Spitzen wiederzutakten. Die integrierte Schaltung 100 kann eine Hochfrequenz (HF)-Schaltung 102 umfassen, welche an eine externe Taktquelle gekoppelt ist, wie beispielsweise einen Quarzoszillator 104. Die HF-Schaltung 102 kann eine HF-Eingangsschaltung 106 umfassen, die dazu konfiguriert sein kann, HF-Signale von einer Signalquelle zu empfangen, wie beispielsweise einer Antenne 108. Die HF-Eingangsschaltung 106 kann Hochfrequenzsignale sowie Rauschen aufgrund von digitalen Schaltstörungen empfangen. Die HF-Eingangsschaltung 106 kann einen an ein Taktsystem 122 gekoppelten Eingang umfassen, einen an eine Steuervorrichtung (wie beispielsweise eine Mikrocontrollereinheit (MCU) 118) gekoppelten Eingang/Ausgang bzw. I/O und einen an einen Eingang eines Analog-zu-digital-Wandlers (engl.: „analog-to-digital converter“/ADC) 110 gekoppelten Ausgang. Der ADC 110 kann einen Takteingang zum Empfangen des externen Taktsignals, einen mit dem MCU 118 gekoppelten Steuereingang/-ausgang und einen mit einem Eingang von einem oder mehreren digitalen Schaltungen 112 gekoppelten Ausgang. Die digitalen Schaltungen 112 können einen Takteingang zum Empfangen eines digitalen Takts mit einer ausgewählten Frequenz (f_DIG) umfassen, welche die externe Taktfrequenz oder eine wiedergetaktete Frequenz sein kann. Die digitalen Schaltungen 112 können einen mit der MCU 118 gekoppelten Eingabe/Ausgabe und einen mit einem Leistungsverstärker (engl.: „power amplifier“/PA) 114 gekoppelten Ausgang umfassen. Der PA 114 kann einen mit der MCU 118 gekoppelten Eingabe/Ausgabe und einen mit einer Sendeantenne 116 gekoppelten Ausgang umfassen.
Die MCU 118 kann einen Takteingang zum Empfangen des digitalen Takts und einen mit einer Eingabe/Ausgabe (I/O)-Schnittstelle 120 gekoppelten Ausgang umfassen, welche eine oder mehrere Universal-I/O umfassen kann. Die IIO-Schnittstelle 120 kann eine Taktschnittstelle 121 umfassen, welche dazu konfiguriert ist, den digitalen Takt zu empfangen. Die MCU 118 kann auch mit einem I/O des Taktsystems 122 gekoppelt sein und mit einem I/O eines DC-DC-Wandlers 130. Die MCU 118 kann auch mit einem Auswahleingang eines Multiplexers 129 zum Bereitstellen eines Wiedertaktungssteuersignals gekoppelt sein.
Das Taktsystem 122 kann einen Hochfrequenz (HF)-Synthcsizer 124 umfassen, welcher einen ersten Eingang zum Empfangen eines Kanalsignals umfasst, das einen einzustellenden Kanal innerhalb eines Empfangsfrequenzbandes umfasst, einen zweiten Eingang zum Empfang eines Bandsignals, das das Betriebsempfangsfrequenzband auswählt, einen dritten Eingang zum Empfangen eines externen Taktsignals von dem Quarzoszillator 104, und einen Ausgang zum Bereitstellen eines lokalen Taktsignals mit einer lokalen Oszillatorfrequenz (f_LO). Es wird auch darauf hingewiesen, dass, wenn die HF-Schaltung 102 dazu konfiguriert ist, innerhalb eines einzigen Frequenzbands betrieben zu werden, der Bandsignaleingang entfernt werden kann. Das Taktsystem 122 kann ferner einen Taktsignalgeber 126 umfassen, welcher einen mit dem Ausgang des Oszillators gekoppelten Eingang, einen mit einem Eingang einer Wiedertaktungsschaltung 128 gekoppelten Ausgang, und einen mit einer Taktschaltung 132 des DC-DC-Wandlers 130 gekoppelten Ausgang umfasst. Der Taktsignalgeber 126 kann einen zweiten mit einer PWM-Schaltung 134 des DC-DC-Wandlers 130 gekoppelten Ausgang umfassen. Die Wiedertaktungsschaltung 128 kann einen mit dem Quarzoszillator 104 gekoppelten Eingang, einen zumindest dem Taktsignalgeber 126 oder dem HF-Synthesizer 124 gekoppelten Eingang, und einen mit einem ersten Eingang des Multiplexers 129 gekoppelten Ausgang umfassen, der einen zweiten mit dem Quarzoszillator 104 gekoppelten Eingang zum Empfangen des externe Taktsignals umfasst. Der HF-Synthesizer 124 kann mehrere Komponenten umfassen und ist eine Schaltung, die dazu konfiguriert sein kann, ein periodisches Zeitsignal (wie beispielsweise ein lokales Oszillatorsignal) bereitzustellen, das eine programmierbare Frequenz haben kann. Ferner werden die Begriffe „erste“ und „zweite“, wie sie hierin verwendet werden, in Bezug auf Schaltungskomponenten oder Eingänge und Ausgänge solcher Komponenten verwendet, um eines vom anderen zu unterscheiden, und sind nicht dazu gedacht, irgendeine bestimmte Reihenfolge oder Anordnung zu implizieren. Der Multiplexer 129 kann einen Ausgang zum Bereitstellen eines digitalen Takts für eine oder mehrere Schaltungen umfassen.
Der DC-DC-Wandler 130 kann eine Taktschaltung 132 umfassen, welche dazu konfiguriert ist, ein Taktsignal von dem Taktsignalgeber 126 zu empfangen, der die DC-DC-Betriebsfrequenz bereitstellt (wie beispielsweise ein 8-MHz-Taktsignal). Der DC-DC-Wandler 130 kann ferner eine Pulsbreitenmodulator (PWM)-Schaltung 134 umfassen, die mit einem Ausgang der Taktschaltung 132 gekoppelt sein kann und die ein Signal von dem Taktsignalgeber 126 zum Wiedertakten des PWM-Signal empfängt (beispielsweise durch Teilen der lokalen Oszillatorfrequenz, z.B. f_LO/4). Die PWM-Schaltung 134 kann ein Ausgangssignal mit einer Mehrzahl von pulsbreitenmodulierten Pulsen umfassen, die dazu verwendet werden können, eine zugehörige Schaltungsanordnung mit Leistung zu versorgen. In einigen Ausführungsformen kann ein Kondensator mit dem Ausgang der PWM-Schaltung 134 zum Speichern von Ladung gekoppelt sein, die dazu verwendet werden kann verschiedenen Schaltungen mit Leistung zu versorgen.
In einigen Ausführungsformen können Harmonische vom Schalten einer digitalen Schaltungsanordnung innerhalb einer integrierten Schaltung (z.B. MCU 118, digitale Verarbeitungsschaltungen 112 und andere Schaltungsanordnungen), eine Schaltungsanordnung eines Gleichstrom-zu-Gleichstrom (DC-DC)-Wandlers 130, der innerhalb der integrierte Schaltung betrieben wird, oder jede Kombination davon ein Rauschen erzeugen, welches induktiv in den HF-Eingang 106 eingekoppelt werden kann. In einigen Fällen kann die digitale Schaltstörung bei einer HF-Frequenz liegen, die auf dem zum Einstellen gewählten HF-Kanal liegt. Durch Verwenden eines lokalen Oszillator (LO)-basierten Signals (f_LO) von dem HF-Synthesizer 124 zum Wiedertakten des digitalen Schaltens kann eine spektrale Nullstelle bei oder nahe dem HF-Durchlassband angeordnet werden zum Bereitzustellen einer Bandsperrfilterwirkung im Bezug auf die Spitzen durch Wiedertakten digitaler Schaltungen basierend auf dem LO-Signal von dem HF-Synthesizer 124. Durch Wiedertakten einer oder mehrerer der digitalen Schaltungen, kann das induktive Rauschen aufgrund von Schaltharmonischen gefiltert oder von der Empfangsfrequenz wegverschoben werden. Da die LO-Signalfrequenz (f_LO) von der Mittenfrequenz für den HF-Kanal um eine gewisse Zwischenfrequenz (engl.: „intermediate frequency“/IF) versetzt sein wird (die sich für verschiedenen Empfangsbändern ändern kann), können die störenden Schaltfrequenzen im Wesentlichen auch zu dem HF-Kanal versetzt sein.
In einem Empfangsmodus kann die MCU 118 den Multiplexer 129 so steuern, dass er ein wiedergetaktetes lokales Oszillatorsignal für die digitalen Schaltungen 112, die MCU 118, die Taktschnittstelle 121 der I/O-Schaltung 120, den DC-DC-Wandler 130, andere Schaltungen oder jede Kombination davon bereitstellt. In einem Sendemodus kann die MCU 118 den Multiplexer 129 so steuern, dass er das externe Taktsignal für die digitalen Schaltungen 112, die MCU 118 und die Taktschnittstelle 121 bereitstellt.
In einigen Ausführungsformen kann das PWM-Signal von der PWM-Schaltung 134 für einen Schalter und eine Induktivität bereitgestellt sein, die mit einem Ausgangskondensator (wie beispielsweise dem Ausgangskondensator 222 in 2) gekoppelt sind, der Ladung speichern und eine geregelte Leistung für eine interne Schaltungsanordnung auf dem Chip bereitstellen kann. Die MCU 118 kann den Taktsignalgeber 126 so steuern, dass er ein LO-basiertes Taktsignal für die Taktschaltung 132 bereitstellt, die die zeitliche Flankeneinstellung von Übergänge innerhalb des PWM-Signals anpassen, Schaltrauschen in dem Kanal von Interesse verringern und Ausgangsströme aus dem externen Kondensator verringern kann. In einigen Ausführungsformen kann die PWM-Schaltung 134 ein PWM-Signal mit Pulsübergängen erzeugen, welche an den Flanken des LO-Signals auftreten, wobei Schaltstörungen aus dem HF-Kanal entfernt werden. In einigen Ausführungsformen kann die MCU 118 einen Empfangskanal von Interesse bestimmen und den HF-Synthesizer 124 so steuern, dass er das LO-Signal mit einer Frequenz erzeugt, die zu der Frequenz von Interesse versetzt ist.
In einigen Ausführungsformen kann der DC-DC-Wandler 130 Leistung für eine Schaltungsanordnung des integrierten Schaltkreises 100 bereitstellen, umfassend digitale Schaltungsanordnungen, analoge Schaltungsanordnungen und Hochfrequenzschaltungen bereitstellt. Der DC-DC-Wandler 130 kann eine Taktquelle basierend auf dem HF-Synthesizer 124 verwenden oder eine anderes Taktsignal, wie beispielsweise einen frei schwingenden Oszillator innerhalb des DC-DC-Wandlers 130. In einigen Ausführungsformen kann der DC-DC-Wandler 130 seinen eigenen internen Takt während bestimmter Moden verwenden und das LO-basierte Taktsignal von dem HF-Synthesizer 124 während eines Empfangsmodus. In einigen Ausführungsformen können der digitale Pfad (z.B. die digitalen Schaltungen 112) und der DC-DC-Wandler 130 während Empfangsoperationen zeitlich neu eingestellt werden, aber der digitale Pfad kann während Sendeoperationen mit dem externen Takt versehen werden, während der DC-DC-Wandler 130 fortfahren kann unter Verwendung eines Taktsignals basierend auf dem LO-Takt zeitlich neu eingestellt zu werden. In einigen Ausführungsformen können zumindest das Taktsignal und das wiedergetaktete lokale Oszillatorsignal für die I/O-Schnittstelle 120 bereitgestellt werden. In einigen Ausführungsformen können sowohl das externe Taktsignal als auch das wiedergetakteten Taktsignal für den digitalen Pfad bereitgestellt werden.
Es sollte beachtet werden, dass die integrierte Schaltung 100 aus 1 ein mögliches veranschaulichendes Beispiel einer Schaltung darstellt, in der die Wiedertaktungsfunktionalität umgesetzt werden kann. Die Wiedertaktungsoperation kann unter Verwendung einer Mehrzahl von Schaltungen umgesetzt werden. In einer möglichen Umsetzung kann eine Flip-Flop-Schaltung zum Wiedertakten oder erneuten zeitlichen Einstellen eines Taktsignals verwendet werden, wie nachfolgend mit Bezug auf die 2A-B beschrieben wird.
2A ist ein Blockdiagramm eines Systems 200 in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung mit Schaltungen, die dazu konfiguriert sind, eine digitale Schaltungsanordnungen zum Steuern von Spitzen wiederzutakten. In einigen Ausführungsformen kann das System 200 das Taktsystem 122 umfassen. Das System 200 kann ein Taktsignal von dem Quarzoszillator 104 empfangen, der eine externe Taktquelle sein kann. Der Quarzoszillator 104 kann mit der Wiedertaktungsschaltung 128 gekoppelt sein. In dieser Ausführungsform kann die Wiedertaktungsschaltung 128 eine flankengetriggerte Flip-Flop (FF)-Schaltung 204 umfassen, die einen mit dem Quarzoszillator 104 gekoppelten Dateneingang umfasst. Das Taktsystem 122 kann auch den HF-Synthesizer 124 umfassen, welcher dazu konfiguriert ist, ein auf einem lokalen Oszillator basierendes Signal (LO-basierten Takt) für einen Takteingang der FF-Schaltung 204 bereitzustellen. In einer alternativen Umsetzung kann der HF-Synthesizers 124 durch eine anderen Zeitschaltung ersetzt sein, wie beispielsweise eine programmierbare lokale Oszillatorschaltung oder eine andere Art von Schaltung, die dazu konfigurierbar ist, ein Zeitsignal mit einer ausgewählten Frequenz zu erzeugen. Die FF-Schaltung 204 kann einen an einen digitalen Pfad 208 gekoppelten Ausgang umfassen, der eine digitale Signalleitung zu einer oder mehreren digitalen Schaltungen (beispielsweise einem digitalen Signalprozessor, einer Mikrocontrollereinheit (MCU), Universaleingängen/-ausgängen (I/Os), dem DC-DC-Wandler, anderen digitalen Schaltungen oder jeder Kombination davon) darstellen kann. Die Schaltaktivität des digitalen Pfads 208 kann Ausgangsströme von einem Versorgungsentkopplungskondensator erzeugen, wie beispielsweise dem Kondensator 222.
In einigen Ausführungsformen kann der HF-Synthesizer 124 ein lokales Oszillator (LO)-Signal basierend auf einem ausgewählten HF-Kanal erzeugen und das LO-Signal für den Takteingang der FF-Schaltung 204 bereitstellen. Das LO-Signal kann durch eine Steuervorrichtung ausgewählt werden (wie beispielsweise die MCU 118 in 1 oder eine andere Steuerschaltung (nicht gezeigt)), um eine Frequenz zu haben, die zu einer Frequenz von Interesse versetzt ist, wie beispielsweise eine eingestellte Frequenz. Als Reaktion auf das LO-Signal kann die FF-Schaltung 204 das Taktsignal von dem Quarzoszillator 104 basierend auf dem LO-Signal wiedertakten, wobei dieses Wiedertakten eine Nullstelle in Bezug auf Spitzenenergie bei oder nahe der ausgewählten HF-Frequenz anordnen kann, wodurch das Signal-zu-Rausch-Verhältnis bei der ausgewählten Frequenz zunimmt.
In einem Beispiel kann der Quarzoszillator 104 ein Taktsignal mit einer Frequenz von etwa 38,4 MHz bereitstellen. In einigen Ausführungsformen kann der HF-Synthesizer 124 ein LO-Signal für den Takteingang der FF-Schaltung 204 bereitstellen, wobei das LO-Signal direkt der Frequenz des gewünschten Empfangssignals folgen kann oder welches ein Bruchteil der LO-Frequenz sein kann, welche zum Heruntcrwandeln des gewünschten Empfangssignals verwendet wird. Das LO-Signal kann zum Resamplen bzw. zur Abtastratenkonvertierung jedes Taktsignals innerhalb des Chips oder Systems verwendet werden. Der LO-abgeleitete Takt kann Zeitpunkte definieren, zu denen zumindest einige der niederfrequenten Takte einen Übergang bereitstellen können, wobei Zeiteinstellungs-zu-Zeiteinstellungsübergänge des Chips angepasst werden, welche den LO-Übergängen entsprechen.
In einigen Ausführungsformen kann der HF-Synthesizer 124 (oder ein andere lokaler Oszillator) auf einem Chiplevel dazu verwendet werden, eine zeitliche Einstellung des digitalen Logikpfads gemäß LO-Signal bereitzustellen. In einigen Ausführungsformen kann das LO-Signal dazu verwendet werden, eine zeitliche Einstellung der Universal-I/Os zu beschränken, so dass die Universal-I/Os Zustände an durch die zeitliche Einstellung des LO-Signals definierten Flanken ändern kann. In einigen Ausführungsformen kann das LO-Signal oder eine geteilte Version des LO-Signal dazu verwendet werden, die zeitliche Einstellung eines analogen DC-DC-Wandlers (wie des DC-DC-Wandlers 130 in 1) zu steuern, der pulsbreitenmodulierten (PWM) Signale bereitstellt zum Regeln der Chip-Spannung erzeugt. Die PWM-Durchschnittsbreite kann von dem DC-DC-Wandler 130 festgesetzt werden, aber die unmittelbaren Start- und Stoppzeiten des PWM-Signals können gemäß der zeitlichen Einstellung der durch das LO-Signal definierten Übergänge gesteuert oder quantisiert werden. Das LO-Signal kann verwendet werden zum Abtastratenkonvertieren von Taktsignalen zum Anordnen spektraler Nullstellen bei oder nahe der Frequenz von Interesse (d.h. einer ausgewählten Kanalfrequenz).
2B ist ein Blockdiagramm einer Schaltung 250 in Übereinstimmung mit einigen Ausführungsformen, die ein Taktsystem 122 umfasst, das dazu konfiguriert ist, ein wiedergetaktetes Ausgangssignals für den digitalen Pfad 208 und wiedergetaktete Ausgangssignale für den DC-DC-Wandler 130 bereitzustellen. Die Schaltung 250 umfasst den HF-Synthesizer 124 (oder der einen lokalen Oszillator umfassen kann), und die Wiedertaktungsschaltung 128. In dieser Ausführungsform kann der Schaltkreis 250 ferner eine FF-Schaltung 254 umfassen, welche einen Dateneingang umfasst, der mit dem Ausgang der Geteilt-durch-M-Schaltung 252 gekoppelten ist, die mit dem Ausgang des HF-Synthesizers 124 gekoppelt ist Die FF-Schaltung 254 stellt einen Ausgang bereit zum Setzten der DC-DC-PWM-Frequenz auf ein Untervielfaches der LO-Frequenz. Ein Takteingang ist gekoppelt mit dem HF-Synthesizer 124 und einem Ausgang zum Bereitstellen eines Wiedertaktsignals zum Wiedertakten des PWM-Signals des DC-DC-Wandlers 130.
3A ist Graph 300 eines periodischen Signals als Funktion der Zeit, der mehrere Signalpulse darstellt. Zu Veranschaulichungszwecken ist der Puls p(t) bei dem Zeitpunkt (0), bei dem Zeitpunkt (-T), bei dem Zeitpunkt (+T) und den Intervallen (T ± nT) zentriert, wobei die Variable (n) eine ganze Zahl ist. Die Periodizität der Pulse (p(t)) kann periodische Spitzen in dem Frequenzspektrum erzeugen. Insbesondere die Übergangsflanken verursachen Schaltstörungen, die induktiv in den HF-Kanal gekoppelt werden können.
3B ist ein Graph 310 einer wiedergetakteten Version des Signals von 3A als Funktion der Zeit gemäß bestimmten Ausführungsformen Der Graph 310 zeigt, dass das Wiedertakten den Puls (p(t)) um den Zeitpunkt (0) zentriert belässt, aber dass die anderen periodischen Pulse verschobene Flanken aufweisen können, die gegenüber der Periode (T) versetzt sein können. Die periodische Pulsfolge (d(t)) kann gemäß der folgenden Gleichung bestimmt werden: $d (t) = \sum_{n = - \infty}^{\infty} p (t - n T - τ (n))$
Im Frequenzspektrum kann die Frequenzantwort (D (jω)) der Pulse gemäß folgender Gleichung bestimmt werden: $D (j ω) = \sum_{n = - \infty}^{\infty} P (j ω) e^{- j ω n T} e^{- j ω n τ (n)} = P (j ω) \sum_{n = - \infty}^{\infty} e^{- j ω n T} e^{- j ω n τ (n)}$
Gleichung 2 kann gemäß der folgenden Gleichung vereinfacht werden: $D (j ω) = P (j ω) 2 [\sum_{n = - \infty}^{\infty} cos (ω n (T + τ (n)))]$
Wie gezeigt, kann das Erzeugen einer sich wiederholenden Folge das Filtern der FourierTransformation des Pulses in der Frequenzdomäne verändern. Durch Abtastratenkonvertierung mit einem nicht-ganzzahligen Taktsignal ist es möglich, die Pulse in der Zeit zu verschieben ohne die durchschnittliche Taktfrequenz zu beeinflussen, wobei Schaltrauschen von der Pulsfrequenz weg verschoben wird. Beispielsweise kann die Periode eines Niederfrequenztaktsignals (T₁ ) (1/38,4 MHz) betragen und die Periode eines hochfrequenten abtastratenkonvertierten Taktsignals (T₂ ) kann (1/600 MHz) betragen. Die wiederholte Folge (τ(n)) kann gemäß der folgenden Gleichung bestimmt werden: $τ (n) = T_{1} - \frac{T_{2}}{n} f l o o r (\frac{n T_{1}}{T_{2}})$
In dem Graph 310 in 3B ist zu erkennen, dass die durchschnittliche Zeitdauer des Signals unverändert bleibt, wenn auch die unmittelbare zeitliche Einstellung der Übergangsflanken innerhalb der Folge von Puls zu Puls in Abhängigkeit von der zeitlichen Einstellung der Wiedertaktfrequenz variieren kann.
4A ist ein Graph 400 der Stromstärke in Dezibel (dB) als Funktion der Frequenz (in MHz) eines Ausgangsstroms innerhalb des digitalen Pfads des Systems aus 2A-B in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung unter der Annahme gleichmäßiger periodischer Taktpulse. Der Graph 400 zeigt das Frequenzspektrum des Ausgangsstroms der digitalen Logikschaltungsanordnung ohne Abtastratenkonvertierung. Der Graph 400 veranschaulicht, dass die Spitzen bei regelmäßigen Frequenzintervallen auftreten und die Amplituden der Spitzen im Wesentlichen gleichförmig sind.
4B ist ein Graph 410 der Ausgangsstrom (in dB) als Funktion der Frequenz (in MHz) eines Stroms innerhalb des digitalen Pfads des Systems der 2A-B in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung mit gleichmäßiger logischer Aktivität und unter der Annahme abtastratenkonvertierter Taktpulse. Im Graph 410 weist der abtastratenkonvertierte Takt eine Frequenz von etwa 600 MHz auf, wobei eine Nullstelle bei 600 MHz und deren Harmonische bereitgestellt werden. Ferner variieren, anders als die Spitzen in dem Graph 400, die Größen der Spitzen in dem Graphen 410.
Durch Wiedertakten des Quarzoszillatorsignals bei einer ausgewählten lokalen Oszillatorfrequenz kann eine spektrale Nullstelle bei oder nahe der Taktfrequenz der Abtastratenkonvertierung und deren Harmonischen eingeführt werden, um eine Störungen bei der ausgewählten Frequenz zu verringern. Es sollte beachtet werden, dass während das obige Beispiel einen Abtastratenkonvertierungstakt von 600 MHz verwendet, die Frequenz des Abtastratenkonvertierungstakts so gewählt werden kann, dass die spektrale Nullstelle bei einer gewünschten (gewählt) Frequenz liegt.
5 ist ein Blockdiagramm eines Systems 500 in Übereinstimmung mit bestimmten Ausführungsformen, welches eine Wiedertaktungsschaltung umfasst. Das System 500 kann eine HF-Schaltung 502 umfassen, die mit einem Quarzoszillator 104 gekoppelt ist, der dazu konfiguriert ist ein Taktsignal an einem Knotenpunkt 504 bereitzustellen. Die HF-Schaltung 502 kann das mit dem Knoten 504 gekoppelte Taktsystem 122 umfassen. Die HF-Schaltung 502 kann auch einen Analog-zu-digital-Wandler (ADC) 110 für eine Zwischenfrequenz (IF) umfassen, der einen Eingang zum Empfang eines Signals, einen an den Knoten 504 gekoppelten Takteingang und eine Ausgabe zum Bereitzustellen eines abgetasteten digitalen Signals umfasst. Die HF-Schaltung 502 kann ferner die Wiedertaktungsschaltung 128, einen Multiplexer 528, den digitalen Pfad 208 (z.B. Leiterbahnen, die dazu konfiguriert sind, Zeitsignale für eine zugehörige digitale Schaltungsanordnung bereitzustellen), die MCU 118 und den DC-DC-Wandler 130 umfassen.
Das Taktsystem 122 umfasst den HF-Synthesizer 124, die Wiedertaktungsschaltung 128 und den Taktsignalgeber 126, der als eine Mehrzahl von Frequenzteilerschaltungen (126A, 126B und 126C) implementiert sein kann. Der HF-Synthesizer 124 umfasst einen mit dem Knoten 504 gekoppelten Eingang und einen mit einem Eingang einer Frequenzteilerschaltung 126A und mit einem Eingang einer Frequenzteilerschaltung 126B gekoppelten Ausgang. Die Frequenzteilerschaltung 126A kann eine ganzzahlige Teilerschaltung sein, die einen Ausgang umfasst, der mit einem Takteingang einer FF-Schaltung 526 gekoppelten ist, die Teil der Wiedertaktungsschaltung 128 ist. Die FF-Schaltung 526 kann ferner einen mit dem Knoten 504 gekoppelten Eingang und einen mit einem Eingang des Multiplexers 528 gekoppelten Ausgang umfassen. Der Multiplexer 528 kann den mit dem Ausgang der FF-Schaltung 526 gekoppelten Eingang, einen mit dem Knoten 504 gekoppelten Eingang und einen mit einem Knoten 506 gekoppelten Ausgang umfassen. Der Multiplexer 528 kann ferner einen Steuereingang umfassen, der dazu konfiguriert ist, ein Steuersignal von der MCU 118 zu empfangen. Als Reaktion auf das Steuersignal kann der Multiplexer 528 wahlweise ein rohes XO-Taktsignal von dem Knoten 504 oder ein lokales Zeitausgangssignal (das eine zeitlich neu eingestellte Version des rohen XO-Taktsignals darstellt) von dem Ausgang der Wiedertaktungsschaltung 128 über den Knoten 506 für den digitalen Pfad 208 bereitstellen.
Das Taktsystem 122 kann ferner die Frequenzteilerschaltung 126B umfassen, die einen mit dem Ausgang des Frequenzsynthesizers 214 gekoppelten Eingang umfasst. Die Frequenzteilerschaltung 126B kann ein ganzzahliger Teiler sein, der dazu konfiguriert ist, das lokale Oszillatorsignal zu teilen und das geteilte lokale Oszillatorsignal für den Knoten 514 bereitzustellen. Das Taktsystem 122 kann auch eine Frequenzteilerschaltung 126C umfassen, die einen mit dem Ausgang der Frequenzteilerschaltung 126A gekoppelten Eingang und einen mit dem Knoten 516 gekoppelten Ausgang umfasst. Die Frequenzteilerschaltung 126C kann eine ganzzahlige Teilerschaltung sein.
In einigen Ausführungsformen kann der DC-DC-Wandler 130 einen Rampengenerator 536 umfassen, der einen mit dem Knoten 514 gekoppelten Eingang und einen mit einem ersten Eingang eines Komparators 538 gekoppelten Ausgang umfasst. Der Komparator 538 kann einen zweiten Eingang zum Empfangen einer Spannung umfassen, wie beispielsweise einer Referenzspannung, einer Rückkopplungsspannung oder einer anderen gewählten Spannung, und kann einen mit einem Eingang eines FF 540 gekoppelten Ausgang umfassen. Das FF 540 kann einen zweiten mit dem Knoten 516 gekoppelten Eingang zum Empfangen eines lokalen Zeitausgangssignals von der Frequenzteilerschaltung 126C umfassen und einen Ausgang zum Bereitstellen eines pulsbreitemodulierten (PWM)-Signals. Der DC-DC-Wandler 130 kann ein erstes lokales Zeitsignal von dem Knoten 514 und ein zweites lokales Zeitsignal von dem Knoten 516 empfangen und das PWM-Signal an einem Ausgang bereitzustellen, der PWM-Start- und Stoppzeiten (ansteigende Flankenübergänge und abfallende Flankenübergänge) aufweist, die in zeitlicher Übereinstimmung mit Übergängen innerhalb eines lokalen Oszillator (LO)-Signals von dem HF-Synthesizer 124 oder innerhalb des lokalen Ausgangstaktsignals von der Frequenzteilerschaltung 126C quantisiert sind.
In einigen Ausführungsformen kann der MCU 118, während einer Sendeoperation (im Sendemodus) den Multiplexer 528 so steuern, dass der roh XO-Takt für den digitalen Pfad 208 bereitgestellt wird. In einigen Ausführungsformen stellt die HF-Schaltung 502 den digitalen Pfad 208 während eines Sendemodus nicht zeitlich neu ein, um ein Einspeisen von Ausgangsspitzen in das übertragene Signal zu vermeiden. Während eines Sendemodus kann die HF-Schaltung 502 den DC-DC-Wandler 130, andere digitale Schaltungen oder jede Kombination davon zeitlich neu einstellen.
Während einer Empfangsoperation (im Empfangsmodus), kann die MCU 118 den Multiplexer 528 so steuern, dass er das zeitlich neu eingestellte Taktsignal für den digitalen Pfad 208 bereitstellt, um das Schaltrauschen im Empfangskanal zu verringern. Ferner kann die zum erneuten zeitlichen Einstellen des rohen XO-Takts mittels der FF-Schaltung 526 verwendete Frequenz des lokalen Takts basierend auf der Frequenz des Kanals von Interesse gewählt werden. Der lokale Takt, der für den Takteingang der FF-Schaltung 526 bereitgestellt wird, zwingt die Übergänge des rohen XO-Taktsignals zeitlich neu eingestellt zu werden, um synchron mit den Übergangsflanken des LO-basierten Signals aufzutreten. Ferner zwingt das erneute zeitliche Einstellen des DC-DC-Wandlers 130 die Übergänge des durch den DC-DC-Wandler 130 erzeugten PWM-Signals dazu mit den Übergangsflanken des an dem Knoten 516 bereitgestellten Taktsignals aufzutreten, wobei dieses eine durch eine ganze Zahl geteilte Version des von dem HF-Synthesizer 124 (oder einer anderen Taktquelle) bereitgestellten lokalen Taktsignal sein kann.
In einigen Ausführungsformen kann es wünschenswert sein, die Frequenz des Quarzoszillators 104 anzupassen, wenn verschiedene Sende- und Empfangsbändern verwendet werden. Diese Strategie kann effektiv sein für eine direkte Kopplung des Quarzoszillators 104 an einen rauscharmen Verstärker (engl.: „low noise amplifier“/LNA) in schmalbandigen Systemen. Erneutes zeitliches Einstellen des rohen XO-Taktsignals kann HF-Spitzen in einigen Fällen um mehr als 25 dB dämpfen, kann aber neue Spitzen bei anderen Frequenzen erzeugen. In einigen Ausführungsformen kann die Steuereinheit (MCU 118) das erneute zeitliche Einstellen unter Verwendung des Multiplexers 528 aktivieren und deaktivieren, um zwischen dem rohen XO-Taktsignal und dem lokalen Zeitausgangssignal auszuwählen, wenn das System 500 zu unterschiedlichen Kanälen (unterschiedlichen Frequenzen von Interesse) schaltet, oder der HF-Synthesizer 124 kann die Frequenz des erneuten zeitlichen Einstellens ändern als Reaktion auf Steuersignale von der Steuereinheit (MCU 118) über Steuerleitungen (nicht gezeigt) oder von einer anderen Signalquelle (nicht gezeigt).
In einigen Ausführungsformen kann der HF-Synthesizer 124 (oder ein anderen programmierbarer lokalen Taktgeber) so programmiert sein, das ein lokales Oszillator (LO)-Signal mit einer Frequenz erzeugt wird, die einer Frequenz von Interesse entspricht (wie beispielsweise einer Empfangsfrequenz oder Sendefrequenz). Das LO-Signal kann für Frequenzteilerschaltungen 126A und 126B bereitgestellt werden, welche das LO-Signal durch eine ausgewählte ganze Zahl teilen können, um ein lokales Zeitsignal zu erzeugen. Ein erstes lokales Zeitsignal kann durch die Frequenzteilerschaltung 126A für einen Takteingang einer FF-Schaltung 526 bereitgestellt werden, die den rohen XO-Takt unter Verwendung des ersten lokalen Zeitsignals zur Erzeugung eines lokalen Zeitausgangssignal wiedertakten kann, welches für den zweiten Eingang des Multiplexers 528 bereitgestellt werden kann. Ein zweites lokales Zeitsteuersignal kann von der Frequenzteilerschaltung 126B für den Rampengenerator 536 des DC-DC-Wandlers 130 bereitgestellt werden. Ein drittes lokales Zeitsignal kann durch die Frequenzteilerschaltung 126C basierend auf dem ersten lokalen Zeitsignal erzeugt werden und für den Takteingang der FF-Schaltung 540 des DC-DC-Wandlers 130 bereitgestellt werden.
In einigen Ausführungsformen kann der DC-DC-Wandler 130 so getaktet sein, dass die Frequenz des DC-DC-Wandlers 130 dazu ausgelegt ist der Frequenz des LO-Signals zu folgen, so dass die DC-DC-Betriebsfrequenz eine Subharmonische des LO-Signals ist, das bei oder nahe der Frequenz von Interesse liegen kann. Das lokale Zeitsignale kann dazu verwendet werden die Betriebsfrequenz des DC-DC-Wandlers 130 so anzupassen, dass die DC-DC-Harmonischen aus dem HF-Empfangsband herausfallen.
6A ist ein Graph 600 der Stromstärke (dB) als Funktion der Frequenz (MHz) für DC-DC-Ausgangsströme für eine idealisierte PWM-Wellenform und 5% sinusförmiger Variation im Laststrom bei einer 134 kHz-Rate ohne und mit auf einem lokalen Oszillator basierender Abtastratenkonvertierung oder Wiedertakten der PWM-Wellenform bei 600 MHz in Übereinstimmung mit bestimmten Ausführungsformen. Der Graph 600 nimmt einen durchschnittlichen Laststrom von 10 mA für den DC-DC-Wandler und 10 pH gegenseitige Induktivität von dem DC-DC-Wandler zu den Sub-GHz-Empfängereingängen und zu den 2,4-GHz-Empfängereingängenan, mit einer festen PWM-Pulsstartzeit. Der Graph 600 umfasst ein erstes Spektrum 604, das aus einem Schalten des DC-DC-Wandlers ohne Wiedertaktung des Taktsignals resultiert. Das Diagramm 600 umfasst ferner ein zweites Spektrum 606, das aus dem Schalten des DC-DC-Wandlers unter Verwendung eines lokalen Oszillatortakts mit Wiedertakten bei 600 MHz resultiert. Ferner zeigt der Graph 600 eine Spitzengrenze bei etwa 30 dB, was etwa eine 5 dB-Spanne im 2,4-GHz-Band bereitstellt, wenn kein erneutes zeitliches Einstellen verwendet wird.
In dem Graphen 600, sind die Spitzen 610 und 612 in dem abtastratenkonvertierten Spektrum 606 ungefähr um 7,68 MHz voneinander beabstandet und das abtastratenkonvertierte Spektrum 606 erzeugt eine Einbuchtung oder Nullstelle 608 bei ungefähr 2404 MHz. Die Einbuchtung 608 ist deutlicher dargestellt in 6B, in der das Spektrum 604 weggelassen und nur das Spektrum 606 gezeigt ist.
6B ist eine Graph 620 des Stroms als Funktion der Frequenz für DC-DC Ausgangsströme für eine idealisierte PWM-Wellenform und 5% sinusförmiger Variation im Laststrom bei einer 134 kHz-Rate, die bei 600 MHz in Übereinstimmung mit bestimmten Ausführungsformen abtastratenkonvertiert ist. Wie gezeigt, ist die Einbuchtung 608 in dem Spektrum 606 bei ungefähr 2404 MHz ausgebildet und die Spitzen 610 und 612 sind um 7,68 MHz voneinander beabstandet. Das Spektrum 606 für die wiedergetakteten Ausgangsströme stellt ein verbessertes Signal-zu-Rausch-Verhältnis relativ zu der Spitzengrenze 602 in dem 2,4-GHz-Band bereit.
In den zuvor beschriebenen Beispielen kann der HF-Synthesizer 124 ein LO-Signal mit einer ausgewählten Frequenz bereitstellen. In einigen Ausführungsformen kann jedoch das lokale Oszillatorsignal oder der Ausgang des HF-Synthesizers weiter aufgeteilt sein, um verschiedene LO-Signale für verschiedene Komponenten bereitzustellen, wie beispielsweise während der HF-Empfangsoperationen, wobei spektrale Energie, die andernfalls Rauschen im Kanal induzieren könnte, zu Frequenzen außerhalb des Kanals von Interesse verschoben wird.
7A ist ein Frequenzspektrumdiagramm 700 der M-ten und (M+1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers gemäß bestimmter Ausführungsformen mit um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung, aber in der Frequenz versetzt, wobei niederseitiger Einspeisung verwendet wird. Teilen der lokalen Oszillatorfrequenz durch eine ganze Zahl M in der Frequenzteilerschaltung 126B von 5 bewirkt, dass die M-te Harmonische des DC-DC-Wandlers 130 mit der Frequenz des HF-Synthesizers 124 übereinstimmt und die (M+1)-te Harmonische um die Schaltfrequenz des DC-DC-Wandlers 130 (z.B. 8 MHz) oberhalb der Frequenz des HF-Synthesizers 124 liegt. Erneutes zeitliches Einstellen des PWM-Signals über die FF-Schaltung 540 mit einem geteilten Wert des Oszillatorsignals von dem HF-Synthesizer 124 von dem Frequenzteiler 126C in 5 dämpft in diesem Ausführungsbeispiel die spektrale Streuung um die lokale Oszillatorfrequenz, die am nächsten an der niedrigen bzw. unteren Seite des Empfangsbandes liegt.
7B ist ein Frequenzspektrumdiagramm 720 der M-ten und (M-1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers gemäß bestimmten Ausführungsformen mit spektraler Streuung gezeigt um das gewünschte Empfangskanal-Frequenzband, aber in der Frequenz versetzt, wobei hochseitige Einspeisung verwendet wird. Teilen der lokalen Oszillatorfrequenz durch eine ganze Zahl M in der Frequenzteilerschaltung 126B in 5 bewirkt, dass die M-te Harmonische des DC-DC-Wandlers 130 mit der Frequenz des HF-Synthesizers 124 übereinstimmt und die (M-1)-te Harmonischen die Schaltfrequenz des DC-DC-Wandlers 130 (z.B. 8 MHz) unterhalb der Frequenz des HF-Synthesizers 124 liegt. Erneutes zeitliches Einstellen des PWM-Signals über die FF-Schaltung 540 mit einem geteilten Wert des Zeitsignals des HF-Synthesizers 124 von dem Frequenzteiler 126C in 6 dämpft in diesem Ausführungsbeispiel die spektrale Streuung um die lokale Oszillatorfrequenz, die am nächsten an der hohen bzw. oberen Seite des Empfangsbandes liegt.
In einigen Ausführungsformen kann es wünschenswert sein, das durch das Verfahren der Abtastratenkonvertierung oder der Wiedertaktung erzeugte lokale Zeitausgangssignal zu verwenden, wenn die Schaltung sich in einem Empfangsmodus befindet, und das rohe XO-Taktsignal, wenn sich die Schaltung in einem Sendemodus befindet. In den Ausführungsformen der Systeme 100, 200 und 500 der 1, 2 und 3, kann der Takt zum Wiedertakten wahlweise basierend auf dem Betriebsmodus der Schaltung verwendet werden. In einigen Ausführungsformen kann die MCU 118 zwischen dem XO-Taktsignal und dem lokalen Zeitausgangssignal wählen durch Steuern eines Multiplexer zum Bereitstellen des ausgewählten Ausgangstaktsignals. In einigen Ausführungsformen kann die MCU 118 auch die Frequenz des HF-Synthesizers 124 so steuern, dass eine ausgewählte Taktfrequenz bereitgestellt wird, die einer Frequenz von Interesse oder einem Kanal von Interesse in einem empfangenen HF-Signal entsprechen kann.
In einigen Ausführungsformen kann die Betriebsfrequenz des DC-DC-Wandlers 130 so angepasst werden, dass die N-ten und (N+1)-te Harmonischen um den gewünschten Empfangskanal zum Verringern von Störungen zentriert sind. In einem Beispiel, wenn die Zielfrequenz des DC-DC-Wandlers 130 ungefähr 8 MHz beträgt, kann das lokale ganzzahligen Teilungsverhältnis des Frequenzteilers 126B so ausgebildet sein, dass die DC-DC-Schaltfrequenz nahe 8 MHz und typischerweise innerhalb von 1% gehalten wird, wenn sich die HF-Kanalfrequenz ändert, wobei die Harmonischen aber nicht genau um den Empfangskanal zentriert sind. In einem Ausführungsbeispiel kann die Frequenz des DC-DC-Wandlers 130 bestimmt werden durch eine programmierbare Phasenregelkreis (PLL)-Schaltung, um effektiv das Äquivalent eines gebrochenen Teilerwerts M zu ergeben. Die PLL-Schaltung kann eine Ausgangsfrequenz (die DC-DC-Betriebsfrequenz) aufweisen, die dazu konfiguriert ist, der LO-Frequenz zu folgen. Ein Beispiel einer Implementierung einer PLL-Schaltung wird im Folgenden mit Bezug auf 8 beschrieben.
8 ist ein Blockdiagramm eines Systems 800 in Übereinstimmung mit bestimmten Ausführungsformen, das eine Wiedertaktungsschaltungsanordnung umfasst. Das System 800 umfasst alle Elemente des Systems 500 in 5, außer dass die Frequenzteilerschaltungen 126B und 126C durch eine programmierbare PLL-Schaltung 804 ersetzt sind, die einen ersten mit dem Knoten 514 gekoppelten Ausgang und einen zweiten mit dem Knoten 516 gekoppelten Ausgang aufweist. Die PLL-Schaltung 804 kann einen oder mehrere Eingänge (nicht gezeigt) umfassen zum Empfangen von Steuersignalen von einer Steuerungsvorrichtung, wie beispielsweise der MCU 118, einer Einstellschaltung (nicht gezeigt) oder einer anderen Schaltung zum Programmieren von Frequenzen. Die PLL-Schaltung 804 kann auf eine Frequenz von Interesse phasenregeln und kann das für den DC-DC-Wandler 130 bereitgestellte Zeitsignal so steuern, das die Übergangsflanken des PWM-Signals an dem Ausgang gezwungen werden, mit der zeitlichen Übergangseinstellung des von der PLL-Schaltung 804 bereitgestellten Signals übereinzustimmen. Wie oben diskutiert, kann durch erneutes zeitliches Einstellen des DC-DC-Wandlers 130 das Schaltrauschen von der Frequenz von Interesse weg verschoben werden. Es sollte beachtet werden, dass die Auswahl der durch den HF-Synthesizer 124 bereitgestellten lokalen Oszillatorfrequenz auf der durch die gewählte Frequenz erzeugten Verschiebung basieren kann.
9A ist ein Frequenzspektrumdiagramm 900 der N-ten und (N+1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers mit zentriert um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung. Ein Zentrieren der Harmonischen des DC-DC-Wandlers kann in Übereinstimmung mit bestimmten Ausführungsformen mit einer gebrochenen Teilung der lokalen Oszillatorfrequenz unter Verwendung von niederseitiger Einspeisung erreicht werden oder beispielsweise unter Verwendung der PLL-Schaltung 804 aus 8. Durch Bereitstellen eines Zeitsignals mit einer relativ hohen Frequenz (beispielsweise 8,0 MHz) für einen DC-DC-Wandler 130 würde in einem idealisierten System die Ausgangsstromenergie von der Mittenfrequenz des Empfangsbands um plus oder minus die Hälfte der DC-DC-Wandlerfrequenz verschoben werden. Erneutes zeitliches Einstellen des PWM-Signals durch die FF-Schaltung 540 mit einem von der PLL-Schaltung 804 aus 8 bereitgestellten Zeitsignal kann die spektrale Streuung um die Frequenz des Zeitsignals dämpfen, das so ausgewählt werden kann, dass es der unteren Seite des Empfangsbandes am nächsten liegt. In ähnlicher Weise kann in bestimmten Ausführungsformen die hochseitige Einspeisung das Ausgangsstromspektrum, wie in 9B gezeigt, beeinflussen.
9B ist ein Frequenzspektrumdiagramm 920 der N-ten und (N+1)-ten Harmonischen des Ausgangsstroms des DC-DC-Wandlers mit zentriert um das gewünschte Empfangskanal-Frequenzband gezeigter spektraler Streuung. Ein Zentrieren der Harmonischen des DC-DC-Wandlers kann in Übereinstimmung mit bestimmten Ausführungsformen mit einer gebrochenen Teilung der lokalen Oszillatorfrequenz erreicht werden oder unter Verwendung der PLL-Schaltung 804 aus 8 unter Verwendung von hochseitiger Einspeisung. Durch Bereitstellen eines Zeitsignal mit einer relativ hohen Frequenz (beispielsweise 8,0 MHz) für einen DC-DC-Wandler 130 würde in einem idealisierten System die Ausgangsstromenergie von der Mittenfrequenz des Empfängerbands um plus oder minus die Hälfte der DC-DC-Wandlerfrequenz verschoben werden. Erneutes zeitliches Einstellen des PWM-Signals durch die FF-Schaltung 540 mit einem Zeitsignal von der PLL-Schaltung 804 aus 8 kann die spektrale Streuung um die lokale Oszillatorfrequenzdämpfen, die in diesem Ausführungsbeispiel am nächsten an der hohen Seite des Empfangsbandes liegt.
In einigen Ausführungsformen können der HF-Synthesizer, der Taktsignalgeber 126A und die PLL-Schaltung 804 zusammenwirken, um lokale Zeitsignale bereitzustellen, die dazu konfiguriert sind, die N-ten und N+1^te Harmonischen des DC-DC-Wandlers 130 um eine ausgewählte Mittenfrequenz zu zentrieren, wie beispielsweise die Mittenfrequenz des rauscharmen Verstärkers, wobei die Harmonischen aber nicht genau um den Empfangskanal zentriert sein müssen. Im Allgemeinen können die Frequenzteilern 126A-C aus 5 zwischen einem oder mehreren ganzzahligen Teilungsverhältnissen zyklisch wechseln, um eine gebrochene Teilung M zu erreichen. Eine solche Ausführungsform mag nicht bevorzugt sein, da bisweilen zusätzliche spektrale Streuung auftreten kann. Für eine gebrochene Teilung M kann die PLL 804 aus 8 verwendet werden, um eine solche zusätzliche spektrale Streuung zu vermeiden. Zentrieren der Harmonischen um die gewählte Mittenfrequenz kann eine maximale spektrale Streuung aufgrund variabler Pulsbreitenmodulation in dem DC-DC-Wandler 130 ermöglichen.
10A ist ein Graph 1000 der Ausgangsstromspanne eines DC-DC-Wandlers in dB als Funktion der Frequenz für einen DC-DC-Wandlers ohne erneutes zeitliches Einstellen für über 1000 verschiedene Empfangskanäle in verschiedenen Empfangsbändern. Das Diagramm 1000 zeigt die Ausgangsströme in Dezibel für einen DC-DC-Wandler 130, ohne Wiedertakten, mit einer Betriebsfrequenz von ungefähr 8 MHz unter Verwendung einer ganzzahliger Teilung der lokalen Oszillatorfrequenz für ein variables PWM-Signal (variierend von 5%) und eine variable Zwischenfrequenz. Der Graph 1000 umfasst ferner einen Ausgangsstromschwellenwert 1002 bei etwa 20 dB. Ohne Wiedertakten fallen die Ausgangsströme für eine große Anzahl von Kanälen unter den Ausgangsstromschwellenwert 1002, was zeigt, dass die Ausgangsströme für den DC-DC-Wandler 130 ohne erneutes zeitliches Einstellen für viele Kanäle unter einem gewünschten Niveau liegen.
10B ist ein Graph 1020 der Ausgangsstromspanne eines DC-DC-Wandlers in dB als Funktion der Frequenz für einen in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Offenbarung zeitlich neu eingestellten DC-DC-Wandlers 130 für über 1000 verschiedene Empfangskanäle. Der Graph 1020 zeigt den Ausgangsstromschwellenwert 1022 in Dezibel für einen wiedergetakteten DC-DC-Wandler mit einer Betriebsfrequenz von ungefähr 8 MHz unter Verwendung einer ganzzahlige Teilung der lokalen Oszillatorfrequenz für ein variables PWM-Signal (variierend von 5%) und eine variable Zwischenfrequenz. Wie gezeigt, stellt der wiedergetaktete DC-DC-Wandler 130 eine akzeptable Ausgangsstromspanne von mindestens 20 dB über den Frequenzbereich aller gezeigten Empfangskanäle bereit. In der bevorzugten Ausführungsform mit den in 10B gezeigten Ergebnissen der Ausgangsstromspanne können die Betriebsfrequenz des DC-DC-Wandlers 130, die Frequenz des erneuten zeitlichen Einstellens des DC-DC-Wandlers 130 und die IF-Frequenz des Empfangskanals für jeden einzelnen der 1000 oder mehr Empfangskanäle geändert werden, um die zuvor erwähnte 20 dB Ausgangsstromspanne zu erreichen.
In einigen Ausführungsformen kann die HF-Schaltung eine oder mehrere Schaltungen unter Verwendung eines HF-Synthesizer wiedertakten, um ein lokales Oszillatorsignals zu erzeugen und wahlweise Frequenzteilerschaltungen zu verwenden, die das lokale Oszillatorsignal frequenzteilen oder anderweitig verändern können, um ein lokales Zeitsignal zu erzeugen, das zum Anpassen der zeitlichen Übergangseinstellung von einem oder mehreren Schaltkreisen verwendet werden kann. In einem Sendemodus kann die digitale Schaltung einen rohen Quarzoszillatortakt verwenden. In einem Empfangsmodus kann die Schaltung, um Störungen im Kanal von Interesse zu verringern, das lokale Zeitsignal verwenden, das eine spektrale Nullstelle bereitstellen oder das anderweitig Störungen im Kanal von Interesse verringern kann. Ein mögliches Verfahren zum Wiedertakten eines Signals wird im Folgenden mit Bezug auf 11 beschrieben.
11 ist ein Flussdiagramm eines Verfahrens 1100 einer Wiedertaktungsschaltungsanordnung in Übereinstimmung mit bestimmten Ausführungsformen. Das Verfahren kann ein Empfangen eines Taktsignals mit einer ersten Frequenz an einem ersten Eingang einer Schaltung bei 1102 umfassen. Das Taktsignal kann von einer internen oder externen Taktquelle empfangen werden. In einigen Ausführungsformen kann das Taktsignal von einem Quarzoszillator empfangen werden. Fortfahrend mit 1104, kann ein lokales Zeitsignal mit einer zweiten Frequenz, die in Bezug zu einer Frequenz von Interesse steht, für einen zweiten Eingang der Schaltung bereitgestellt werden. Das lokale Zeitsignal kann durch einen lokalen Oszillator, einen HF-Frequenzsynthesizers, eine Frequenzteilerschaltung, eine PLL-Schaltung, eine andere Quelle oder jede Kombination davon bereitgestellt werden.
Fortfahrend mit 1106, kann ein lokales Zeitausgangssignal durch erneutes zeitliches Einstellen des Taktsignals mit dem lokalen Zeitsignal erzeugt werden. In einem Beispiel kann eine Flip-Flop-Schaltung das Zeitsignal unter Verwendung des lokalen Zeitsignals wiedertakten zum Erzeugen eines lokalen Zeitausgangssignals. Fortfahrend mit 1108, kann eine digitale Schaltungsanordnung (wie beispielsweise ein DC-DC-Wandler, ein digitaler Pfad, GPIOs, eine andere digitale Schaltungsanordnung oder jede Kombination davon) wahlweise zeitlich neu eingestellt werden unter Verwendung einer oder mehreren Versionen des lokalen Zeitausgangssignals ohne Verändern der Durchschnittsbetriebsfrequenz der digitalen Schaltungsanordnung. In einem Beispiel kann der DC-DC-Wandler, während eines Sendemodus, unter Verwendung eines lokalen Taktsignals zeitlich neu eingestellt werden, während der digitale Pfad unter Verwendung des rohen XO-Taktsignals zeitlich neu eingestellt wird. In einem Empfangsmodus können der digitale Pfad und der DC-DC-Wandler unter Verwendung von einem oder mehreren lokalen Zeitausgangssignale zeitlich neu eingestellt werden.
In einigen Ausführungsformen kann ein zweites lokales Zeitsignal durch eine PLL-Schaltung, einen Frequenzteiler oder einen anderen Taktsignalgeber erzeugt werden. Das zweite lokale Zeitsignal kann für eine andere Schaltung bereitgestellt werden. Das zweite lokale Zeitsignal kann eine Frequenz aufweisen, die ein Bruchteil der Frequenz des durch die Flip-Flop-Schaltung bereitgestellten lokalen Zeitsignals beträgt.
In einigen Ausführungsformen kann der DC-DC-Wandler wiedergetaktet werden zum Erzeugen eines pulsbreitemodulierten (PWM)-Signals mit ansteigenden Flanken und abfallenden Flanken, die in zeitlicher Übereinstimmung mit einer der einen oder mehreren Versionen des lokalen Zeitausgangssignals quantisiert sind. Der DC-DC-Wandler oder eine andere Schaltschaltung kann ein oder mehrere lokale Zeitsignale empfangen, welche geteilte Versionen des LO-Signals sein können, oder das durch den Taktsignalgeber (z.B. Synthesizer, Teilerschaltungen, andere Schaltungen oder jede Kombination davon) bereitgestellte lokale Zeitsignal. In einigen Ausführungsformen können eine oder mehrere Versionen des lokalen Zeitausgangssignals beispielsweise angewendet werden auf einen DC-DC-Wandler, um ein PWM-Ausgangssignal mit Logikübergängen zu erzeugen, die in zeitlicher Übereinstimmung mit einem der einen oder mehreren Versionen des lokalen Zeitausgangssignals quantisiert sind.
In einigen Ausführungsformen kann das Verfahren ferner umfassen, ein Bereitstellen des Taktsignals für einen ersten Ausgang der Schaltung und ein Steuern eines Multiplexers der Schaltung, um wahlweise das rohe XO-Taktsignal oder das lokale Zeitausgangssignal für einen zweiten Ausgang der Schaltung bereitzustellen. In einigen Ausführungsformen behalten beim Schalten von Frequenzen ein oder mehrere Universaleingänge/-ausgänge der Schaltung und ein mit der Schaltung gekoppelter digitaler Pfad eine ausgewählte Durchschnittsbetriebsfrequenz bei, während unmittelbare Frequenzen von Zyklus zu Zyklus in Übereinstimmung mit Übergängen innerhalb der lokalen Zeitausgangssignals variieren. In einigen Ausführungsformen kann die Schaltung eine digitale Schaltungsanordnung, eine analoge Schaltungsanordnung, eine Hochfrequenzschaltungsanordnung, andere Schaltungen oder jede Kombination davon zeitlich neu einstellen.
In Verbindung mit den Schaltungen, Systemen, Methoden und Signaldiagrammen, die oben mit Bezug auf die 1-11 beschrieben wurden, kann ein Taktsignal auf einem Chiplevel wiedergetaktet oder zeitlich neu eingestellt werden, um ein Zeitraster bereitzustellen, von dem zumindest ein paar der lokalen Schaltoperationen ihre zeitliche Einstellung ableiten können. Ferner können der DC-DC-Wandler und andere zugehörige Schaltungen zeitlich neu eingestellt werden, um die spektrale Energie bei einer Frequenz von Interesse zu verringern, wie beispielsweise einer Empfangsfrequenz. In einigen Ausführungsformen kann das Taktsignal basierend auf einem lokalen Oszillatorsignal wiedergetaktet oder zeitlich neu eingestellt werden, das an eine Frequenz von Interesse während Empfangsoperationen angepasst werden kann, und wobei das Taktsignal (ohne erneutes zeitliches Einstellen) während Sendeoperationen verwendet werden kann.
Obwohl die vorliegende Erfindung unter Bezugnahme auf bevorzugte Ausführungsformen beschrieben wurde, versteht es sich für den Fachmann, dass Änderungen in Form und Detail vorgenommen werden können, ohne von dem Schutzumfang der Erfindung abzuweichen.

Claims

Ein integrierter Schaltkreis (100, 200, 250, 500, 800), welcher umfasst: einen Hochfrequenzsynthesizer (124), der dazu konfiguriert ist, ein lokales Oszillator (LO)-Signal mit einer ausgewählten Frequenz bereitzustellen, die in Bezug steht zu einem Kanal von Interesse innerhalb eines Hochfrequenz (HF)-Eingangssignals; eine Wiedertaktungsschaltung (128), die einen ersten Eingang zum Empfangen eines Taktsignals, einen zweiten Eingang zum Empfangen eines lokalen Wiedertaktsignals, das in Bezug steht zu dem LO-Signal, und einen Ausgang umfasst zum Bereitstellen eines lokalen Zeitausgangssignals, wobei das lokale Zeitausgangssignal eine frequenzangepasste Version des Taktsignals basierend auf dem lokalen Wiedertaktsignal ist; eine Steuerschaltung (118), welche dazu konfiguriert ist, einen Betriebsmodus zu bestimmen und ein Steuersignal bereitzustellen, um als Reaktion auf das Bestimmen des Betriebsmodus das lokale Zeitausgangssignals oder das Taktsignal bereitzustellen, und eine digitale Schaltung (112), die einen Eingang zum Empfangen des lokalen Zeitausgangssignals oder des Taktsignals als ein digitales Taktsignal umfasst.
Integrierte Schaltung nach Anspruch 1, wobei die digitale Schaltung (112) in einem Empfangsmodus das lokale Zeitausgangssignal als das digitale Taktsignal empfängt und in einem Sendemodus das Taktsignal als das digitale Taktsignal empfängt.
Integrierte Schaltung nach einem der Ansprüche 1 oder 2, wobei die Wiedertaktungsschaltung (128) eine Flip-Flop (FF)-Schaltung (204, 526) aufweist, die umfasst: den ersten Eingang zum Empfangen des Zeitsignals; den zweiten Eingang zum Empfangen des lokalen Zeitsignals; und einen Ausgang zum Bereitstellen des lokalen Zeitausgangssignals.
Integrierte Schaltung nach einem der Ansprüche 2 oder 3, welche ferner umfasst: einen Multiplexer (129), der einen ersten Eingang zum Empfangen des Taktsignals, einen zweiten Eingang zum Empfangen des lokalen Zeitausgangssignals, einen Steuereingang zum Empfangen eines Auswahlsignals und einen an einen digitalen Pfad gekoppelten Ausgang umfasst; und wobei die Steuerschaltung (118) den Multiplexer (129) so steuert, dass er wahlweise das Taktsignal oder das lokale Zeitausgangssignal für den digitalen Pfad bereitstellt.
Integrierte Schaltung nach Anspruch 4, wobei: die Steuerschaltung (118) den Multiplexer (129) in einem Sendemodus so steuert, dass er das Taktsignal zumindest für den digitalen Pfad oder die zumindest eine Schaltschaltung bereitstellt; und die Steuerschaltung (118) den Multiplexer (129) in einem Empfangsmodus so steuert, dass er das lokale Zeitausgangssignal für den digitalen Pfad bereitstellt.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das lokale Zeitsignal die ausgewählte Frequenz des LO-Signals geteilt durch eine ganze Zahl umfasst.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, welche ferner umfasst: eine Mehrzahl von Universaleingängen/-ausgängen (GPIOs); und wobei das lokale Zeitsignal dazu konfiguriert ist, zumindest einige der GPIOs wiederzutakten.
Integrierte Schaltung nach Anspruch 7, wobei: Schaltfrequenzen der GPIOs und ein digitaler Pfad eine ausgewählte Durchschnittsbetriebsfrequenz beibehalten; und unmittelbare Frequenzen von Zyklus zu Zyklus entsprechend Übergängen innerhalb des lokalen Zeitausgangssignals variieren.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, welche ferner umfasst: einen Gleichstrom-zu-Gleichstrom (DC-DC)-Wandler (130), welcher umfasst: einen Rampengenerator (536), der einen mit dem Ausgang eines ersten Taktsignalgebers (126B) gekoppelten Eingang und einen Ausgang aufweist; einen Komparator (538), der einen ersten mit dem Ausgang des Rampengenerators (536) gekoppelten Eingang, einen zweiten Eingang zum Empfangen eines Spannungssignals und einen Ausgang aufweist; und eine Flip-Flop-Schaltung (540), die einen ersten mit dem Ausgang des Komparators (538) gekoppelten Eingang, einen zweiten mit einem zweiten Taktsignalgeber (126C) gekoppelten Eingang, und ein Ausgang aufweist, der dazu konfiguriert ist, ein pulsbreitenmoduliertes (PWM)-Signal mit ansteigenden Flanken und abfallenden Flanken bereitzustellen, die in zeitlicher Übereinstimmung mit einem lokalen Zeitausgangssignal von dem zweiten Taktsignalgeber (126C) quantisiert sind.
Integrierte Schaltung nach Anspruch 9, wobei eine Betriebsfrequenz des DC-DC-Wandlers (130) ein Teilungsergebnis des LO-Signals mit einem ganzzahligen Teiler ist.
Integrierte Schaltung nach Anspruch 9, wobei eine Betriebsfrequenz des DC-DC-Wandlers (130) ein Teilungsergebnis des LO-Signals mit einem gebrochenen Teiler ist.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, welche ferner umfasst: eine Phasenregelschleifen (PLL)-Schaltung (804), die einen mit dem Ausgang des HF-Synthesizers (124) gekoppelten Eingang, und einen ersten Ausgang und einen zweiten Ausgang aufweist; einen Gleichstrom-zu-Gleichstrom (DC-DC)-Wandler (130), der einen ersten mit dem ersten Ausgang der PLL-Schaltung (804) gekoppelten Eingang und einen zweiten mit dem zweiten Ausgang der PLL-Schaltung (804) gekoppelten Eingang aufweist, wobei der DC-DC-Wandler (130) dazu konfiguriert ist, bei einer Frequenz des angepasster lokaler Zeitausgangssignale von der PLL-Schaltung (804) betrieben zu werden, so dass DC-DC-Harmonische des DC-DC-Wandlers (130) relativ zu der Frequenz von Interesse verschoben werden.
Integrierte Schaltung nach Anspruch 12, wobei eine erste Harmonische höherer Ordnung und eine zweite Harmonische höherer Ordnung des DC-DC-Wandlers (130) im Wesentlichen um einen ausgewählten Empfangskanal zentriert sind, so dass Störungen verringert werden.
Integrierte Schaltung nach einem der Ansprüche 12 oder 13, wobei der DC-DC-Wandler (130) dazu konfiguriert ist, als Reaktion auf die Frequenz des angepassten lokalen Zeitausgangssignale von der PLL-Schaltung (804) ein pulsbreitenmoduliertes Signal zu erzeugen, dass ansteigende Flanken und abfallenden Flanken aufweist, die in zeitlicher Übereinstimmung mit dem lokalen Zeitausgangssignal quantisiert sind.