DE2848490B2

DE2848490B2 - Programmierbare Frequenzteilerschaltung

Info

Publication number: DE2848490B2
Application number: DE2848490A
Authority: DE
Inventors: Tadashi Yokosuka Kanagawa Kojima
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1977-11-10
Filing date: 1978-11-08
Publication date: 1981-05-14
Also published as: DE2848490A1; JPS5467753A; GB2008824B; GB2008824A; DE2848490C3; US4264863A

Description

Die Erfindung betrifft eine programmierbare Frequenzteilerschaltung, bestehend aus einem Frequenzteiler mit einem Steuereingang zum Teilen der Frequenz eines Eingangssignals in einem Verhältnis, das entsprechend eines an den Steuereingang angelegten Steuersignals variiert, einem programmierbaren Frequenzteiler, der ein Ausgangssignal jedesmal dann erzeugt, wenn

eine bestimmte Anzahl von Ausgangssignalen von dem mit variablem Verhältnis arbeitenden Frequenzteiler zugeführt wurde, so daß die Frequenz eines Ausgangssignals des mit variablem Verhältnis arbeitenden Frequenzteilers in dem Frequenzteilungsverhältnis geteilt wird, welches in dem programmierbaren Frequenzteiler voreingestellt ist, i'iid zwar zu jeder Zeitperiode zwischen zwei Ausgangssignalen, die aufeinanderfolgend von dem programmierbaren Frequenzteiler erzeugt werden und einen FrequeozteilungszykJts definiert, aus einem Steuersignalgenerator, der in jedem Frequenzteilungszyklus ein Steuerausgangssignal erzeugt, welches in Abhängigkeit von einem Ausgangssignal des programmierbaren Frequenzteilers zum Steuercingang des mit variablem Verhältnis arbeitenden Frequenzteilers gelangt, um dadurch das Frequenzteilungsverhältnis des Frequenzteilers in Abhängigkeit von einem Steuerausgangssignal des Steuersignalgenerators zu ändern.

Aus der DE-OS 25 43 825 ist ein Verfahren zum schnellen Teilen sehr hoher Frequenzen mit beliebigen Teilungsverhältnis unter Verwendung zumindest eines voreinstellbaren Zählers bekannt, gemäß welchem Frequenzen bis über !0OMHz geteilt werden können. Dies erfolgt dadurch, daß ein Zähler auf einen solchen Wert voreingestellt wird, daß er seire Endstellung nach einer Anzahl von Eingangsimpulsen erreicht, die um eine vorgegebene Anzahl kleiner ist als das £ eforderte Teilungsverhältnis, daß das vom Zähler beim Erreichen seiner Endstellung abgegebene Signal dem Eingang einer getakteten Verzögerungsschaltung mit einer Verzögerung gleich der Differen.. zwischen den talsächlich zu zahlenden Impulsen und dem Endwert ties Zählers zugeführt wird, daß die zu zahlenden Impulse bis zum Zeitpunkt des Erreichens der Zählerendstellung dem Zähler und danach ;ils Takte der Verzögerungsschaltung zugeführt werden, wobei diese nach der vorgegebenen Anzahl von Eingungsimpulscn ein Aiisgangssignal abgibt, und daß während der Zeit dos Taktens der Verz.ögerungsschiiltiing der Zähler erneut voreingestellt wird. Bei diesem bekannten Verfahren wird ein Frequenzleiliings/ykliis durch zwei aufeinanderfolgende Ausgangssignale eines programmierbaren Frequenzteilers definiert. Hei diesem bekannten Verfahren muß jedoch die Frequenzteilung mit außerordentlich hoher Geschwindigkeit aufgrund der hohen Eingutigsfrcquen/ durchgeführt werden.

Es ist auch ein Digitiilfrcquiiizsynthcsi/cr- Inner bzw. Kanalwähler mit Phasenrcgelkreis (IM.I) der Art gemäß Fig. I bekannt. Im Phasenregclkieis erlolgi durch einen Phasenkomparator Ii ein Vergleich /wischen der Phase eines \on einem Hczugssignalgene rator 11 gdiclerlcn Bczugssignal und der l'hase eines Signals, das von einem spaniiungsgcsteiieneii Oszillator 12 (VCO) über einen Vorteilen /5 und einei. programmierbaren Frequenzteiler 14 geliefert wild. Der Phasenkomparator 15 gibt ein Ausgangssignal entsprechend einem Phasenunter.sehied zwischen den beiden verglichenen Signalen über ein Tiefpaßfilter 16 /um spannungsgestcuerten Oszillator 12 ab, um diesen so anzusteuern, daß der Phasenunterschied zwischen den beiden Signalen auf Null reduziert wird. Ein Ausgangssignal des programmierbaren Frequenzteilers 14 wird an ein vom Bezugssignalgenerator 11 geliefertes Bezugssignal festgelegt. Wenn ein Ausgangssignal des Oszillators 12 als Eigensignal (local signal) in einem Superheterodyn-Tuner verwendet wird, kann der Tuner als digitaler Frequenzsynthesizcr arbeilen. Die Frequenzen der Etnpfangssignale werden durch Voreinstellen des Frequenzteilverhähnisses des programmierbaren Frequenzteilers mittels einer äußerer Voreinstell- oder Vorwähleinrichtung gewählt.

Wenn der Phasenregelkreis (PLL) phasenstarr ist. ergibt sich folgende Beziehung:

(o= P ■ N ■ fr = (P ■ fr) N
worin bedeuten:

und N

Frequenz eines Ausgangssignals des spannungsgesteuerten Oszillators 12;

Frequenzteilungsverhältnisse des Vorteilers 13 bzw. des programmierbaren Frequenzteilers 14;

fr = Frequenz eines vom Bezugssignalgenerator gelieferten Bezugssignals.

Wie aus obiger Gleichung hervorgeht, bedeutet P ■ fr die Mindesigröße der stufenweisen Änderung der Frequenz eines Ausgangssignals des Oszillators 12, dessen Arbeitsweise durch ein Ausgangssignal vom (programmierbaren) Frequenzteiler 14 gesteuert wird. Die Erhöhung der Leistung des Phasenregelkreises (PLL) unterlag bisher gewissen Einschränkungen aus den folgenden Gründen:

Obgleich die Frequenz eines Bezugssignals, dessen Phase verglichen wird tatsächlich fr entspricht, ist die kleinstmögliche stufenweise Änderung der Frequenz, die eine Steuerung bzw. Regelung zuläßt, entsprechend P ■ fr. Da zudem ein Tiefpaßfilter 16 kein ideales Element darstellt, wi'd der Oszillator 12 durch ein S;örsignal beeinflußt.

Aus den genanmen Gründen wurde wiederholt versucht, einen programmierbaren Hochgeschwindigkeit-Frequenzieilc' zu schaffen, was zur Entwicklung eines programmierbaren Impiilsunterdrückungs i-'requen/teilers führte. Dieser Frequenzteiler umfaßt einen Unterdriickun&s-Zähler 24-1 zum Zählen der Ausgangs signale von einem 2-Modui-Vorteiler 23 und zur Abgabe eines Steuersignals an dessen Steuerklemme, wenn eine Zählung des Zählers 24-1 eine vorgegebene bzu. Sollgröße A erreicht, um damit das FYequenzteilungs verhältnis des Vorteilers 23 festzulegen, und einen programmierbaren Frequenzteiler 24-2 zum Zählen der Ausgangsimpulsc des Vorteilers 2i und zur Lieferung eines Ausgangsinipulses. Wenn eine auf diese Weise durchgeführte Zählung die Sollgröße N erreicht, wird der Unterdriickungs-Zähler 24-1 in einen anfänglichen Betriebszustand versetzt.

Der Unterdriickungs-Zähler 24-1 stellt das Frequenz leilungsverhiillnis des Vorteilers 2Ϊ auf , bis eine

Zahl A von Alisgangsimpulsen vom Voreiler 23 gezählt worden ist, beginnend /. B. mit dem Anfangsbetricbszu-

stand, und später auf --- ein, bis der Zähler 24-1 durch

das Ausgangssignal des programmierbaren Frequenzteilers 24-2 wieder auf den Ausgangszustand zurückgeführt worden ist.

Der programmierbare Frequenzteiler 24-2 erzeugt einen Ausgangsimpuls, dessen Frequenz f\ sich durch folgende Gleichung oder Beziehung ausdrucken läßt:

(A t 1) ..M A' (V A)

AW + ·)

Aus obiger Gleichung gehl hervor, daß das Frequcnzieilungsvcrhältnis des programmierbaren Fre-

quenzteilers 24-2 gleich \/KN + A ist. Auch wenn ein Eingangssignal eine niedrigere Frequenz als fo/K besitzt, kann der Frequenzteiler 24-2 tatsächlich die Mindestgröße der stufenweisen Änderung der Frequenz eines Eingangssignals auf eine Größe von nur

— verringern.

Ein aus »IEEE-transaction BTR-I. S. 235-243), Oktober 1969« bekannten programmierbarer Frequenzteiler ist jedoch mit den Mängeln behaftet, daß das Frequenzteilungsverhältnis des Vorteilers 23 während einer Periode eines Ausgangsimpulses des Vorteilers 23 geändert werden muß, daß eine Verzögerungszeit für ein vom Unterdrückungs-Zähler 24-1 abgegebenes Umschaltsignal (d. h. eine Zeitspanne von einem Zeitpunkt, zu welchem der Vorteiler 23 einen Ausgangsimpuls erzeugt, bis zu einem Zeitpunkt, zu welchem das Frequenzteilungsverhältnis des Vorteilers 23 in Abhängigkeit vom Ausgangssignal des genannten Zählers 24-1 geändert wird) auf ein kürzeres Intervall als K/fo (s) begrenzt werden muß, daß dann, wenn der Vorteiler 23 eine Frequenzteilung entsprechend beispielsweise

Λ + 1

durchgeführt, und der genannte

Zähler 24-1 bim Zählen einer vorbestimmten Zahl von Impulsen ein Steuersignal zum Vorteiler 23 liefert, das

Frequenzteilungsverhältnis

des Vortcilers 23 auf

ein Verhältnis von — geändert werden muß. während

eine Impulszahl von Null bis K gezählt wird, und daß es äußerst schwierig ist. den programmierbaren Frequenzteiler als integrierten MOS-Schaltkreis auszulegen, wie dies erforderlich ist. um das Frequenzteilungsverhältnis mit der angegebenen hohen Geschwindigkeit ändern /u können.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine programmierbare I rcquenztcilerschaltung der eingangs definierten An zu schaffen, welche die Frequenz eines Eingangssignals wirksam zu teilen vermag, ohne die Frequenzteilung mil außerordentlich hoher Geschwindigkeit durchführen /u müssen.

Ausgehend von der programmierbaren t requenzteilerschaltung der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß der Steuersignalgenerator dem Steucreingang des mit variablem Verhältnis arbeitenden Frequenzteilers ein Steuerausgangssignal zuführt, welches eine vorangestellte Zahl von Steuersignalkomponentcn enthält, von denen jede Komponente eine einem bestimmten Frequen/teilungsverhältnis entsprechende Zeitperiode aufweist, auf welches das in dem mit variablem Verhältnis arbeitenden Frequenzteiler eingestellte Frequenzteilungsverhältnis jeweils eingestellt ist.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 7.

Im folgenden sind bevorzugte Ausführungsbeispielc der Erfindung im Vergleich zum Stand der Technik an Hand der Zeichnung näher erläutert. Es zeigen

F i g. 1 ein Blockschaltbild einer bisherigen Phasenregelschleife.

F i g. 2 ein Blockschaltbild einer bisherigen programmierbaren Frequenzteilerschaltung.

Fig.3 ein Blockschaltbild einer programmierbaren Frequenzteilerschaltung mit Merkmalen nach der Erfindung.

F i g. 4A bis 4C und 5A bis 5F graphische Darstellungen von Signalwellenformen zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 3,

F i g. 6 ein Blockschaltbild einer Abwandlung der Taktimpuls-Steuereinheit der Schaltung gemäß Fig.3 und

Fig. 7A bis 7D graphische Darstellungen von Signalwellenformen zur Erläuterung der Arbeitsweise der abgewandelten Steuereinheit nach F i g. 6.

Nachdem die F i g. 1 und 2 eingangs bereits erläutert worden sind, ist im folgenden an Hand von F i g. 3 eine programmierbare Frequenzteilerschaltung, im folgenden einfach als Teilerschaltung bezeichnet, mit Merkmalen nach der Erfindung beschrieben. Die Frequenz fo eines Ausgangssignals eines spannungsgesteuerten Oszillators 32 wird durch einen Vorteiler 33 im Verhältnis 11Koder MK+\ geteilt. Die Ausgangsklemme des Vorteilers 33 ist mit der Taktimpuls-tingangsklemme eines ersten voreinstellbaren Zählers 34-1, beispielsweise eines zehnteiligen Zählers im programmierbaren Frequenzteiler 34 und auch mit den Taktimpuls-Eingangsklemmen von einem Steuerimpulsgenerator 35 vorgesehenen Flip-Flops 35-1, 35-2 verbunden.

Der programmierbare Frequenzteiler 34 enthält weiterhin einen zweiten voreinstellbaren Zähler 34-2 zum Zählen der Ausgangsimpulse des ersten Zählers 34-1 und einen Ladeimpulsgenerator zur Lieferung eines Ausgangsimpulses bei Feststellung, daß die beiden Zähler 34-1, 34-2 jeweils eine vorgegebene Zahl von Impulsen gezählt haben.

Der Steuerimpulsgenerator 35 umfaßt zudem einen vorcinstellbaren Zähler 35-3. der einen Ausgangsimpuls an die Rückstellklemme des Flip-Flops 35-4 abgibt, wenn eine vorgegebene Zahl von Ausgangsimpulsen des ersten Zählers 34-1 im Frequenzteiler 34 gezählt worden ist. Die (?-Ausgangsklemme des Hip-Flops 35-4 ist mit einer Eingangsklemme eines UND-Glieds 35-5 verbunden, dessen andere Eingangsklemmc mit der Ausgangsklemme des ersten Zählers 34-1 verbunden ist und dessen Ausgangsklemme an der D-Kingangsklemine des ersten Flip-Flops 35-1 liegt. Die <?-Ausgangsklemme des ersten Flip-Flops 35-1 ist an die D-Eingangsklemme des zweiten Flip-F"lops 35-2 und außerdem an die eine Eingangsklemme eines UND-Glieds 35-6 angeschlossen, dessen andere F.ingangsklcmme mit der (?-Ausgangsklemmc des zweiten Flip-Flops 35-2 verbunden ist, während seine Ausgangsklemme an die Steuerklemme des Vortcilers 33 angeschaltet ist.

Die Dateneingangsklemmen der voreinstcllbaren Zähler 35-3, 34-1,34-2 sind an entsprechende Datenausgangsklemmcn A, B. C einer Vorgabeschaltung 36 angeschlossen. Wenn ein Ausgangsimpuls vom Ladcimpulsgenerator 34-3 an die Ladeeingangsklemmen der Zähler 35-3,34-1,34-2 angelegt wird, werden Daten Λ/1. Λ/Ζ N 3. die drei vorgegebene oder voreingestellte Impulszahlen angeben, in den Zählern 35-3, 34-1 und 34-2 voreingestellt. Die Setzeingangsklemme des Flip-Flops 35-4 ist mit der Ausgangsklemme des Ladeimpulsgenerators 34-3 verbunden, um in Abhängigkeit von einem Ladennpuls des Ladeimpulsgenerators 34-3 gesetzt zu werden.

Im folgenden ist an Hand der Fig.4 und 5 die Arbeitsweise der programmierbaren Frequenzteilerschaltung nach F i g. 3 beschrieben.

Die Frequenz fo eines vom spannungsgesteuerten Oszillator 32 gelieferten Signals (Fig.4A) wird durch den Vorteiler 33 in einem Verhältnis entsprechend dem

Inhalt eines Steuersignals (F i g. 4B) geteilt. Wenn dabei an der Steuerklemme des Vorteilers 33 ein Signal hohen Pegels anliegt, teilt der Vorteiler 33 die Frequenz eines Eingangssignals im Verhältnis MK +1, z. B. 1/11. Wenn an der Steuerklemme des Vorteilers 33 ein Signal niedrigen Pegels anliegt, teilt der Vorteiler 33 die Frequenz eines Eingangssignals im Verhältnis IIK, z. B. 1/10, unter Lieferung eines Ausgangssignals gemäß F i g. 4C.

Fig. 5A veranschaulicht die Wellenform eines Ausgangsimpulses vom Vorteiler 33, in einer längeren Zeiteinheit als in F i g. 4C wiedergegeben.

Es sei angenommen, daß in der Anfangsstufe der Teilerschaltung das Flip-Flop 35-4 gesetzt ist und die die vorbestimmte Zahl der von der Vorgabeschaltung 36 gelieferten Impuls bezeichnenden Daten in den voreinstellbaren Zählern 35-3,34-1 und 34-2 vorgegeben sind.

So oft beispielsweise der zehnteilige Zähler 34-1 die Ausgangsimpulse vom Vorteiler 33 auf Null herabzählt, liefert der Zähler 34-1 gemäß Fi g. 5B einen Impuls. Der Ausgangsimpuls des Zählers 34-1 wird zu den Zählern 35-3,34-2 geleitet, um deren Inhalte abwärts zu zählen. Der Ausgangsimpuls des Zählers 34-1 wird außerdem über das UND-Glied 35-5 zum Flip-Flop 35-1 geliefert. Ein an der D-Eingangsklemme des Flip-Flops 35-1 erscheinendes Signal hohen Pegels wird entsprechend dem an die Taktimpulsklemme des Flip-Flops 35-1 angelegten Taktimpuls, d. h. einem Ausgangsimpuls des Vorteilers 33, verschoben. Das in F i g. 5C gezeigte, an der <?-Ausgangsklemme des Flip-Flops 35-1 erscheinende Ausgangssignal wird an die D-Eingangsklemme des Flip-Flops 35-2 angelegt. Ein an diese Eingangsklemme angelegtes Signal hohen Pegels wird in Abhängigkeit von einem an die Taktimpulseingangsklemme des Flip-Flops 35-2 angelegten Taktimpuls verschoben. Ein an der <?-Ausgangsklemme erscheinende Ausgangssignal gemäß Fig.5D wird der einen Eingangsklemme des UND-Glieds 35-6 eingespeist, dessen andere Eingangsklemme mit einem Ausgangssignal von der φ-Ausgangsklemme des Flip-Flops 35-1 gespeist wird. Infolgedessen wird ein in Fig.5E gezeigter Impuls mit einer Impulsbreite entsprechend einer Periode eines Ausgangsimpulses vom Vorteiler 33 an dessen Steuerklemme angelegt, wodurch sein Frequenzteilverhältnis auf MK + 1 geändert wird. Nach dem Durchgang des Impulses wird das Frequenzteilverhältnis des Vorteilers 33 wieder auf 1IK zurückgeführt.

Wenn eine Zahl /Vl von Vorgabeimpulsen des voreinstellbaren Zählers 34-1 gezählt wird, erzeugt der voreinstellbare Zähler 35-3 ein in Fig.5F gezeigtes Rückstellsignal zum Rückstellen des Flip-Flops 35-4. Infolgedessen wird das UND-Glied 35-5 durch ein niedriges Signal vom R-S-Flip-Flop 35-4 gesperrt, wodurch die Lieferung eines Ausgangsimpulses vom Zähler 34-1 zum Flip-Flop 35-1 verhindert wird. Wenn hierauf der Inhalt des Zählers 34-1 auf Null abwärts gezählt wird bzw. ist, und der Zähler 34-2 Λ/3 Impulse zählt, geben beide Zähler 34-1, 34-2 gleichzeitig ein Ausgangssignal an den Ladeimpulsgenerator 34-3 ab, der seinerseits einen Ausgangsimpuls liefen. Dabei werden die Daten TVl, NZ, N3 in den Zählern 35-3, 34-1,34-2 geladen, und das Flip-Flop 35-4 wird gesetzt so daß der programmierbare Frequenzteiler auf den Ausgangszustand zurückgeführt wird.

So oft der Ladeimpulsgenerator 34-3 oder der Frequenzteiler 34 einen Ausgangsimpuls abgibt, wird die Steaerklemme des Vorteilers 33 mit einem Impuls einer Impulsbreite entsprechend einer Periode eines Ausgangssignalimpulses vom Vorteiler 33 sowie mit Impulsen einer Zahl entsprechend den im voreinstellbaren Zähler 35-3 geladenen Daten N\ gespeist. Die ·■> Frequenz fo eines Eingangssignals des Vorteilers 33 und die Frequenz fa eines Ausgangssignals vom Frequenzteiler 34 besitzen daher ein Verhältnis, das sich durch folgende Gleichung bzw. Beziehung ausdrucken läßt:

in fo = {(10/V3 + /V2 - ΛΜ) K + N\ (AT+1)}./.;

= {(10 /V3 + N2) K + NWf₁,.

Diese Gleichung ist einer Gleichung äquivalent,

ι ^r> welche die Beziehung zwischen der Frequenz eines der bisherigen Teilerschaltung gemäß F i g. 2 zugeführten Eingangssignais und der Frequenz eines von ihr gelieferten Ausgangssignals angibt.

Wie erwähnt, ist die erfindungsgemäße Frequenzteilerschaltung so ausgelegt, daß der Steuerimpulsgenerator 35 in Abhängigkeit von einem Ausgangsimpuls des programmierbaren Frequenzteilers 34 betätigt wird; außerdem wird eine vorgegebene oder vorbestimmte Zahl von Impulsen abgegeben, die jeweils eine

2> Impulsbreite entsprechend einer Periode eines Ausgangssignals vom Vorteiler 33 besitzen und die mit dem Ausgangssignal synchronisiert sind. Aus diesem Grund wirft eine etwa im Steuerimpulsgenerator auftretende Verzögerung keine Probleme auf.

i» Im folgenden ist an Hand von Fig.6 eine Taktimpuls-Steuerschaltung beschrieben, welche dieselbe Funktion besitzt wie die Kombination aus den Flip-Flops 35-1, 35-2, dem UND-Glied 35-6 und dem Vorteiler 33. Diese Taktimpuls-Steuerschaltung wird in

r> Abhängigkeit von einem Ausgangsimpuls vom UND-Glied 35-5 des Steuerimpulsgenerators 35 betätigt, um dem programmierbaren Frequenzteiler 34 ein Ausgangssignal vom spannungsgesteuerten Oszillator 32 zuzuführen, das aus einer Anzahl von Impulsen mit

■w jeweils einem fehlenden Impuls gebildet ist.

Die Taktimpuls-Steuerschaltung nach F i g. 6 umfaßt ein Flip-Flop 61, dessen D-Eingangsklemme mit der Ausgangsklemme des UND-Glieds 35-5 verbunden ist, ein Flip-Flop 62, dessen D-Eingangsklemme an die

t > Q-Ausgangsklemme des Flip-Flops 61 angeschlossen ist, ein NAND-Glied 63, dessen eine Eingangsklemme mit der Q-Ausgangsklemme des Flip-Fjops 61 und dessen andere Eingangsklemme mit der Q-Ausgangsklemme des Flip-Flops 62 verbunden sind, ein UND-Glied 64,

vi dessen eine Eingangsklemme mit der Ausgangsklemme des NAND-Gliedes 63 verbunden und dessen andere Eingangsklemme über einen Umsetzer 65 an die Ausgangsklemme des spannungsgesteuerten Oszillators 32 angeschlossen ist, sowie einen Frequenzteiler 66 zum Teilen der Frequenz eines Ausgangsimpulses des UND-Glieds 64 im Verhältnis MM und zur Abgabe eines Ausgangsinipulses an den Zähler 34-1 des programmierbaren Zählers 34 gemäß F i g. 5.

Im folgenden ist die Arbeitsweise der Taktimpuls-Steuerschaltung gemäß Fi g. 6 anhand der F i g. 7 A bis 7D erläutert, in denen die Wellenfortnen von Signalen dargestellt sind. Wenn ein Impuls mit vergleichsweise großer Impulsbreite(vergL Fig. 7B)an die D-E3ngangsklemme des Flip-Flops 61 angelegt wird, gibt letzteres

bs an seiner Q-Ausgangsklemme einen Ausgangsimpuls in Abhängigkeit von einem Taktimpuls (Fig.7A) vom spannungsgesteuerten Oszillator 32 ab. Wenn die D-Eingangsklemme des Flip-Flops 62 mit dem Aus-

gangsimpuls von der Q-Ausgangsklemme des Flip-Flops 61 gespeist wird, erscheint an der (J-Ausgangsklemme des Flip-Flops 62 in Abhängigkeit von einem Taktsignalimpuls gemäß Fig.7A ein Signal niedrigen Pegels. Infolgedessen gibt das NAND-Glied 63 ein Ausgangssignal gemäß F i g. 7C ab, während das UND-Glied 64 ein in Fig. 7D gezeigtes Signal liefert, das gegenüber dem Ausgangssignalimpuls nach F i g. 7A umgekehrt ist und dem an jeder Stelle, an welcher ein Impuls vom UND-Glied 35-5 geliefert wird, ein Impuls fehlt. Wenn das UND-Glied 35-5 einen Impuls abgibt, teilt der Frequenzteiler 66 somit die Frequenz eines Ausgangssignals des spannungsgesteuerten Oszillators 32 praktisch im Verhältnis MM unter Lieferung eines Ausgangssignalirnpu'scs, dem dieselbe Zahl vor impulsen fehlt, wie im Ausgangssignalimpuls des Vorteilers 33 nach F i g. 3.

Obgleich die Erfindung vorstehend in speziellen Ausführungsformen dargestellt und beschrieben ist, ist sie keineswegs darauf beschränkt. Beispielsweise wird bei der programmierbaren Frequenzteilerschaltung nach F i g. 3 ein Ausgangsimpuls vom voreinstellbaren Zähler 34-1 zum Zähler 35-3 und zum UND-Glied 35-5 geliefert. Stattdessen kann jedoch auch ein getrennter Frequenzteiler zum Teilen der Frequenz eines Ausgangsimpulses vom Vorteiler 33 und zur Lieferung eines Ausgangsimpulses an den voreinstellbaren Zähler 35-3 und an das UND-Glied 35-5 vorgesehen sein.

Während das Frequenzteilverhältnis des Vorteilers 33 gemäß Fi g. 3 auf MK und MK + 1 eingestellt ist, kann es auch mit MK und MK + /?{mit η = eine ganze Zahl entsprechend 2 oder höher) gewählt werden.

JLT/u 4 Hliiit Zeichnungen

Claims

Patentansprüche:

1. Programmierbare Frequenzteilerschaltung, bestehend aus einem Frequenzteiler mit einem Steuereingang zum Teilen der Frequenz eines Eingangssignals in einem Verhältnis, das entsprechend eines an den Steuereingang angelegten Steuersignals variiert, einem programmierbaren Frequenzteiler, der ein Ausgangssignal jedesmal dann erzeugt, wenn eine bestimmte Anzahl von Ausgangssignalen von dem mit variablem Verhältnis arbeitenden Frequenzteiler zugeführt wurde, so daß die Frequenz eines Ausgangssignals des mit variablem Verhältnis arbeitenden Frequenzteilers in dem Frequenzteilungsverhältnis geteilt wird, welches in dem programmierbaren Frequenzteiler voreingestellt ist, und zwar zu jeder Zeitperiode zwischen zwei Ausgangssignalen, die aufeinanderfolgend von dem programmierbaren Frequenzteiler erzeugt werden und einen Frequenzteilungszyklus definiert, aus einem Steuersignalgenerator, der in jedem Frequenzteilungszyklus ein Steuerausgangssignal erzeugt, welches in Abhängigkeit von einem Ausgangssignal des programmierbaren Frequenzteilers zum Steuereingang des mit variablem Verhältnis arbeitenden Frequenzteilers gelangt, um dadurch das Frequenzteilungsverhältnis des Frequenzteilers in Abhängigkeit von einem Steuerausgangssignal des Steuersignalgenerators zu ändern, dadurch gekennzeichnet, daß der Steuersignalgenerator (35-3,35-4,35-5) dem Steuereingang des mit variablem Verhältnis arbeitenden Frequenzteilers (33, 35-1, 35-2, 35-6; 61-66) ein Steuerausgangssignal zuführt, welches eine voreingestellte Zahl von Steuersignalkomponenten enthält, von denen jede Komponente eine einem bestimmten Frequenzteilungsverhältnis entsprechende Zeitperiode aufweist, auf welches das in dem mit variablem Verhältnis arbeitenden Frequenzteiler (33, 35-1, 35-2, 35-6; 61-66) eingestellte Frequenzteilungsverhältnis jeweils eingestellt ist.

2. Schaltung nach Anspruch I, dadurch gekennzeichnet, daß der Steuersignal-Generator (34-1, 35-3, 35-5) einen ersten Frequenzteiler (34-1) zum Teilen der Frequenz eines Ausgangssignals des genannten mit variablem Frequenzteilverhälinis arbeitenden Frequenzteilers, einen Zähler (35-3) zum Zählen der Ausgangsimpulse des ersten Frequenzteilers (34-1) und zur Lieferung eines Ausgangssignals nach Zählung einer vorbestimmten Zahl von Impulsen, eine Steuerschaltung (35-4) zur Erzeugung eines Sperrsignals in Abhängigkeit von einem Ausgangssignal des Zahlers und zur Abgabe eines Aktiviersignals auf ein Ausgangssignal vom programmierbaren Frequenzteiler (34-4, 34-3) hin sowie ein erstes UND-Glied (35-5) aufweist, dessen eine Eingangsklemme mit der Ausgangsklemme des ersten Frequenzteilers (34-1) verbunden ist, während seine andere Eingangsklemme mit der Ausgangsklemme der Steuerschaltung (35-4) und seine Ausgangsklemme mit dem genannten Frequenzteiler verbunden sind, und welches durch ein von der Steuerschaltung geliefertes Sperrsignal gesperrt und durch ein Aktiviersignal von der Steuerschaltung durchgeschaltet wird.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung (35-4) durch ein R-S-Flip-Flop gebildet ist.

4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler (35-3) durch einen voreinstellbaren Zähler gebildet ist, in welchem vorbestimmte Daten in Abhängigkeit von einem Ausgangssignal des programmierbaren Frequenzteilers (34-2,34-3) setzbar sind.

5. Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der genannte Frequenzteiler (33, 35-1, 35-2, 35-6) einen

ι;) Vorteiler (33) zur Lieferung eines Ausgangssignals zum programmierbaren Frequenzteiler (34-2, 34-3), ein erstes Flip-Flop (35-1), das auf ein Ausgangssignal vom Vorteiler (33) hin ein Ausgangssignal erzeugt, das einem Ausgangssignal vom Steuersignal-Generator (34-1,35-3,35-4,35-5) entspricht, ein zweites Flip-Flop (35-2) zur Lieferung eines Ausgangssignals entsprechend einem Ausgangssignal des ersten Flip-Flops (35-1) in Abhängigkeit von einem Ausgangssignal des Vorteilers (33) und ein

2t) zweites UND-Glied (35-6) zur Abnahme eines Ausgangssignals vom ersten Flip-Flop (35-1) und eines gegenüber einem Ausgangssignal vom zweiten Flip-Flop (35-2) invertierten Signals und zur Lieferung eines Ausgangssignals zur Steuerklemme

r. des Vorteilers(33) umfaßt.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß eine kombinierte Schaltung aus erstem und zweitem Flip-Flop (35-1, 35-2) sowie zweitem UND-Glied (35-6) in Abhängigkeit von einem

»ι Ausgangssignal vom Steuersignal-Generator (34-1, 35-3, 35-4, 35-5) betätigbar ist und einen Impuls abgibt, der eine Impulsbreite entsprechend einer Periode des Ausgangssignals des Vorteilers (JJ) besitzt.

Γι

7. Schaltung nach einem der Ansprüche 1 bis 4.

dadurch gekennzeichnet, daß der genannte Irequenzteiler ein erstes Flip-Flop (61) zur Abnahme eines Eingangssignals und /ur Lieferung eines Ausgangssignals entsprechend einem Ausgangssi

Ii gnal des Steuersignal-Generators (34-1, Ϊ5-3, Ϊ5-4, 35-3), ein zweites Flip-Flop (62). das in Abhängigkeit von diesem Eingangssignal ein Ausgangssignal entsprechend einem Ausgangssignal des er.tci Flip-Flops (61) liefert, ein NAND-Glied (f>l) /ur

π Abnahme eines Ausgaiigssignals vom ersten Flip-Flop (61) und eines gegenüber einem Aiisgangssignal des zweiten Flip-Flops (62) invertierten Signals, ein zweites UND-Glied (64) /ur loimaliigcM Steuerung eines gegenüber dem Eingangssignal invertierten

>(i Signals entsprechend dem Inhalt eines Ausgaiigssi gnalsdes NAND-Glieds (65) und einen I req.ieii/iei ler (66) zum Teilen der Frequenz eines Ausgangssi gnals des /weiten I IND-Glieds (M) im vorbestimmten Verhältnis und /ur l.ielerung eines Ausgangssi-

<· gnals zum programmierbaren Frequenzteiler (54-2, J4-J) umfaßt.