KR20130074293A - 전자 장치 및 그것의 온도 제어 방법 - Google Patents

전자 장치 및 그것의 온도 제어 방법 Download PDF

Info

Publication number
KR20130074293A
KR20130074293A KR1020110142288A KR20110142288A KR20130074293A KR 20130074293 A KR20130074293 A KR 20130074293A KR 1020110142288 A KR1020110142288 A KR 1020110142288A KR 20110142288 A KR20110142288 A KR 20110142288A KR 20130074293 A KR20130074293 A KR 20130074293A
Authority
KR
South Korea
Prior art keywords
temperature
electronic device
application processor
target position
current
Prior art date
Application number
KR1020110142288A
Other languages
English (en)
Inventor
김재춘
김지철
백형길
조은석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110142288A priority Critical patent/KR20130074293A/ko
Priority to US13/617,262 priority patent/US20130166093A1/en
Publication of KR20130074293A publication Critical patent/KR20130074293A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Sources (AREA)

Abstract

본 발명에 따른 전자 장치의 온도 제어 방법은, 타깃 위치의 온도가 제 1 기준 온도 이상으로 상승하는지 검출하는 단계, 상기 타깃 위치의 온도가 상기 제 1 기준 온도 이상 일때, 상기 전자 장치의 동작 파라미터를 제 1 동작 모드에 대응하도록 설정하는 단계, 상기 타깃 위치의 온도가 상기 제 1 기준 온도보다 높은 제 2 기준 온도 이상으로 상승하는지 검출하는 단계, 그리고 상기 타깃 위치의 온도가 상기 제 2 기준 온도 이상 일때, 상기 동작 파라미터를 상기 제 1 동작 모드보다 저속인 제 2 동작 모드에 대응하도록 설정하는 단계를 포함한다.

Description

전자 장치 및 그것의 온도 제어 방법{ELECTRONIC DEVICE AND TEMPERATURE CONTORL METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 좀 더 구체적으로는 다단계의 온도 제어 기능을 가지는 전자 장치 및 그것의 온도 제어 방법에 관한 것이다.
최근, 스마트폰, 테이블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 모바일 기기의 이용이 폭발적으로 증가하고 있다. 이러한 모바일 기기에서도 멀티미디어의 구동 및 각종 데이터의 처리량이 증가하면서, 고속 프로세서의 채용이 확대되고 있다. 모바일 기기에는 다양한 응용 프로그램(Application program)들이 구동된다. 다양한 응용 프로그램들을 구동하기 위하여, 모바일 기기에는 워킹 메모리(예를 들면, DRAM), 불휘발성 메모리, 그리고 응용 프로세서(Application Processor: 이하, AP)와 같은 반도체 장치들이 사용된다. 그리고 모바일 환경에서의 고성능화에 대한 요구에 따라 상술한 반도체 장치들의 집적도와 구동 주파수는 날로 높아지고 있다.
모바일 기기에서 온도 관리는 전반적인 성능 향상과 소비 전력의 절감을 실현하는데 매우 중요한 부분이다. 온도 관리를 위해서, 정확한 온도의 측정과 측정된 온도에 따른 신속하고 적절한 제어가 필요하다. 특히, 소형 전자 장치에서 의도하지 않은 급격한 온도 변화는 전자 장치의 성능과 신뢰성에 크게 영향을 미친다. 예를 들면, 외부의 온도가 급격히 상승하는 경우에도 최소한의 동작 모드를 유지할 수 있는 기능이 필요하다. 따라서, 모바일 기기나 기타 전자 장치에서 특정 부분에 대한 정확한 온도 측정과 그에 따른 효율적인 온도 제어 기술이 절실한 실정이다.
본 발명의 목적은 전자 장치에서 다양한 요인으로 발생할 수 있는 급격한 온도 상승에도 전자 장치의 안정된 성능과 신뢰성을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 전자 장치의 온도 제어 방법은, 타깃 위치의 온도가 제 1 기준 온도 이상으로 상승하는지 검출하는 단계, 상기 타깃 위치의 온도가 상기 제 1 기준 온도 이상 일 때, 상기 전자 장치의 동작 파라미터를 제 1 동작 모드에 대응하도록 설정하는 단계, 상기 타깃 위치의 온도가 상기 제 1 기준 온도보다 높은 제 2 기준 온도 이상으로 상승하는지 검출하는 단계, 그리고 상기 타깃 위치의 온도가 상기 제 2 기준 온도 이상 일 때, 상기 동작 파라미터를 상기 제 1 동작 모드보다 저속인 제 2 동작 모드에 대응하도록 설정하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 전자 장치는, 현재 온도를 측정하는 온도 센서, 그리고 상기 온도 센서로부터 제공되는 현재 온도를 참조하여 타깃 위치의 온도를 계산하고, 상기 타깃 위치의 온도를 복수의 기준 온도들과 비교하여 다단계의 동작 모드로 구동되도록 동작 파라미터를 설정하는 응용 프로세서를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면, 외부 온도의 급격한 변화에도 안정된 성능과 신뢰성을 제공할 수 있는 전자 장치를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 보여주는 단면도이다.
도 2는 도 1의 응용 프로세서의 구성을 간략히 보여주는 블록도이다.
도 3은 본 발명의 응용 프로세서에서 수행되는 온도 관리 방법을 간략히 보여주는 순서도이다.
도 4는 본 발명의 바람직한 실시 예를 좀더 구체적으로 보여주는 다이어그램이다.
도 5는 온도 제어를 위해서 구동 클록의 주파수를 제어하는 본 발명의 예시적인 실시 예를 보여주는 순서도이다.
도 6은 도 5의 실시 예에 따른 온도 제어 방법을 사용하는 경우의 온도의 변화에 따른 주파수 변화를 간략히 보여주는 파형도이다.
도 7은 본 발명의 실시 예에 따른 전자 장치의 단면과 열회로 모델을 간략히 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 컴퓨터 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 모바일 기기가 본 발명의 특징 및 기능을 설명하기 위한 전자 장치의 한 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 보여주는 단면도이다. 도 1을 참조하면, 반도체 장치는 응용 프로세서(100)와 DRAM(200)을 포함한다. 반도체 장치는 응용 프로세서(100)와 DRAM(200)의 POP(Package-On-Package) 형태로 제공될 수 있다.
응용 프로세서(100)는 PCB 기판(240)의 상부에 로드되는 온도 센서(110)와 AP 칩(120)을 포함한다. AP 칩(120)은 패키지의 외부를 형성하는 몰딩층(130)의 내부에 위치한다. AP 칩(120)은 실질적으로 전자 장치를 구동하기 위한 연산 동작을 실행할 것이다. 응용 프로세서(100)는 온도의 측정을 위한 온도 센서(110)를 포함한다. 온도 센서(110)는 AP 칩(120)의 내부에 포함될 수도 있고, AP 칩(120)의 외부에 실장될 수도 있을 것이다. 온도 센서(110)에 의해서 측정된 온도 신호는 AP 칩(120)에 제공될 것이다. 그리고 AP 칩(120)은 제공된 온도 신호를 참조하여, 응용 프로세서(100)의 내부, 또는 외부의 특정 지점의 온도를 계산할 수 있다. 계산된 온도를 참조하여 AP 칩(120)은 온도를 제어하기 위한 동작 파라미터를 조정하게 될 것이다.
DRAM(200)은 AP 칩(120)의 워킹 메모리(Working memory)로 제공될 수 있다. DRAM(200)은 PCB 기판(230)상에 복수의 층으로 적층될 수 있다. 예를 들면, DRAM(200)은 제 1 칩(210)과 제 2 칩(220)이 적층되는 멀티칩 패키지로 제공될 수 있다. DRAM(200)에는 구동 중에 AP 칩(120)에서 구동되는 다양한 응용 프로그램(Application Program)이 로드될 수 있다. 멀티 태스킹을 위해 점점 많은 응용 프로그램들을 구동하기 위해서는 큰 용량의 워킹 메모리가 요구되고 있다. 따라서, DRAM(200)은 2개 이상의 칩들이 적층되는 멀티칩 패키지로 제공될 수 있다.
이상에서는 응용 프로세서(100)와 DRAM(200)의 POP 구조가 설명되었다. 이러한 POP 구조의 반도체 패키지에서는 성능과 신뢰성을 위해서 온도 관리가 중요한 이슈로 작용한다. 특히, 스마트폰이나 테이블릿 PC와 같은 기기들에 있어서, 응용 프로세서(100)의 내부 온도뿐 아니라 응용 프로세서(100)의 외부에 위치하는 특정 부분에서의 온도 관리가 필요하다. 특히, 고온의 외부 환경에서 외부 온도는 응용 프로세서(100) 내부 온도보다 성능이나, 신뢰성, 그리고 사용자의 편의성에 더 큰 영향을 미칠 수 있다. 본 발명의 응용 프로세서(100)는 외부 온도를 참조하여 신뢰성, 성능의 급격한 저하를 최소화시키기 위한 온도 제어 동작을 수행할 수 있다.
도 2는 도 1의 응용 프로세서(100)의 구성을 간략히 보여주는 블록도이다. 도 2를 참조하면, 응용 프로세서(100)는 온도 센서(110)와 AP 칩(120)을 포함한다.
온도 센서(110)는 응용 프로세서(100)의 내부 온도를 감지하여 온도 신호(Temp_Sgn)로 출력한다. 온도 센서(110)는. 예를 들면 온도에 따라 변하는 기전력을 사용하는 열기전력형(또는, 열전쌍) 센서, 온도에 따라 변화하는 저항의 크기를 감지하는 열도전형 센서 등이 사용될 수 있다. 하지만, 온도 센서(110)의 온도 측정 방식은 여기에 국한되지 않으며 다양하게 적용될 수 있음은 잘 이해될 것이다.
AP 칩(120)은 온도 센서(110)로부터의 온도 신호(Temp_Sgn)를 참조하여 복수의 기준에 따라서 다단계의 온도 제어 동작을 수행한다. AP 칩(120)은 메모리 인터페이스(121), 중앙처리장치(122), 센서 인터페이스(123), 파워 매니저(124), 그리고 클록 매니저(125) 등을 포함한다.
메모리 인터페이스(121)는 DRAM(200, 도 1 참조)과 같은 휘발성 메모리와 AP 칩(120) 사이의 데이터 교환을 중재한다. 또는, 메모리 인터페이스(121)는 NAND 플래시와 같은 불휘발성 메모리들과 AP 칩(120) 사이의 데이터 교환을 중재한다. 메모리 인터페이스(121)는 중앙처리장치(122)의 요청에 따라 메모리 장치들에 저장된 데이터를 읽어 올 수 있다. 메모리 인터페이스는 메모리 장치들과의 DMA(Direct Memory Access) 기능을 수행할 수도 있다.
중앙처리장치(122)는 제공되는 펌웨어에 따라서 다양한 연산 동작을 수행할 수 있다. 예를 들면, 중앙처리장치(122)는 워킹 메모리인 DRAM(200)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다. 특히, 중앙처리장치(122)는 센서 인터페이스(123)로부터 제공되는 현재의 온도 정보(Current Temperature Information)를 참조하여 온도를 제어한다. 온도의 제어를 위하여, 중앙처리장치(122)에는 다단계의 온도 제어 동작을 수행하기 위한 펌웨어가 제공될 수 있을 것이다. 예를 들면, 특정 부위에서 의도하지 않은 온도 상승을 감지하면, 중앙처리장치(122)는 구동 클록의 주파수나 전력, 또는 동시에 구동되는 응용 프로그램의 수를 제어하여 온도의 상승을 차단할 것이다. 만일, 온도 제어의 시도에도 불구하고 온도가 상승하면, 중앙처리장치(122)는 전자 장치의 가장 필수적인 기능만을 수행하도록 구동 클록의 주파수, 구동 전압, 응용 프로그램의 수를 제한할 수 있다. 이러한 다단계의 동작 모드의 구동을 통한 온도 제어에 따라 외부로부터의 온도 인자에 대해서도 융통성있는 대처가 가능하다. 중앙처리장치(122)는 멀티-코어(Multi-core)로 구성될 수도 있다.
센서 인터페이스(123)는 전기적인 신호로 제공되는 온도 신호(Temp_Sgn)를 데이터로 변환하여 중앙처리장치(122)에 제공할 수 있다. 일반적으로, 하나의 응용 프로세서(100)에는 다양한 센서 신호가 제공될 수 있다. 예를 들면, 센서 신호로는 3차원으로 측정되는 가속도 센서로부터 제공되는 가속도 신호, 회전 운동 센서로부터 제공되는 회전 신호, 조도 센서로부터 제공되는 조도 신호, 압력 센서로부터 제공되는 압력 신호, 그리고 온도 신호 등이 있다. 센서 인터페이스(123)는 이러한 센서 신호를 데이터로 변환한다. 데이터로 변환된 센서 신호는 중앙처리장치(122)에 제공되고, 필요한 응용 프로그램에 의해서 관리될 것이다.
파워 매니저(124)는 중앙처리장치(122)의 제어에 따라, 전자 장치와 응용 프로세서(100)의 내부 전원을 관리한다. 파워 매니저(124)는 중앙처리장치(122)의 제어에 따라 응용 프로세서(100), 패키지, 또는 전자 장치의 특정 부위의 온도를 낮추기 위해 전압이나 전류를 제어한다. 예를 들면, 파워 매니저(124)는 전류나 전압의 레벨을 낮추거나, 특정 시점에는 전력을 차단할 수 있다.
클록 매니저(125)는 중앙처리장치(122)의 제어에 따라, 전자 장치와 응용 프로세서(100)의 전체를 구동하는 다양한 구동 클록들을 관리한다. 클록 매니저(125)는 중앙처리장치(122)의 제어에 따라 응용 프로세서(100), 패키지, 또는 전자 장치의 특정 부위의 온도를 낮추기 위해 구동 클록의 주파수를 제어한다. 예를 들면, 클록 매니저(125)는 클록 주파수를 낮추어 발열을 줄이기 위한 제어 동작을 수행할 수 있다.
본 발명의 응용 프로세서(100)는 현재의 온도를 감지하여, 전자 장치의 특정 부위 온도를 다단계로 제어할 수 있다. 그리고 응용 프로세서(100)는 의도하지 않은 급격한 온도 상승시에도, 다단계로 온도 상승을 차단하기 위한 온도 관리 동작을 수행할 수 있다. 따라서, 특정 부위의 온도가 기준 온도를 초과하는 경우에도 다단계의 동작 모드를 제공할 수 있어 전자 장치의 갑작스런 정지나 에러의 발생을 최소화할 수 있다.
이상에서 응용 프로세서(100)의 간략한 구성이 설명되었다. 응용 프로세서(100)의 구성에 있어서 본 발명의 기술적 특징을 설명하기 위한 최소한의 구성만이 개시되었을 뿐이다. 여기서, AP 칩(120)에는 암호화 엔진, 롬, SRAM, 화상 처리 블록, 유저 인터페이스 등이 더 포함될 수 있을 것이다.
도 3은 본 발명의 응용 프로세서에서 수행되는 온도 관리 방법을 간략히 보여주는 순서도이다. 도 3을 참조하면, 중앙처리장치(122, 도 2 참조)에 의해서 수행되는 다단계 온도 제어 동작에 따라 온도의 상승에 따른 다단계의 구동 모드가 설정될 수 있다. 전원이 전자 장치에 인가되면, 본 발명의 실시 예에 따른 온도 관리 동작이 시작된다.
단계 S10에서, 중앙처리장치(122)는 최고 성능(Maximum performance) 동작 모드로 응용 프로세서(100)가 구동되도록 동작 파라미터(Parameter)를 설정한다. 동작 파라미터에는 구동 클록의 주파수, 전원 전압, 전류의 크기, 또는 동시에 구동되는 응용 프로그램의 수 등이 있다. 따라서, 최초 구동시에는 중앙처리장치(122)는 이러한 값을 최대로 제공하여, 고속의 동작이 가능하도록 설정할 것이다.
단계 S20에서, 중앙처리장치(122)는 현재 온도(Current_Temp)가 제 1 기준 온도(T1) 이상으로 상승했는지를 검출한다. 중앙처리장치(122)는 현재 온도(Current_Temp)가 제 1 기준 온도(T1)보다 낮은 경우에는, 단계 S10으로 절차를 이동하여 최고 성능 동작 모드를 유지시키게 될 것이다. 반면, 현재 온도(Current_Temp)가 제 1 기준 온도(T1) 이상으로 높아지면, 중앙처리장치(122)는 단계 S30으로 절차를 이동하여, 온도를 낮추기 위한 설정을 실시할 것이다.
단계 S30에서, 중앙처리장치(122)는 제 1 성능(1st performance) 동작 모드로 응용 프로세서(100)가 구동되도록 동작 파라미터(Parameter)를 설정한다. 제 1 성능(1st performance) 동작 모드는 최고 성능(Maximum performance) 동작 모드에 비하여 연산의 처리 속도는 상대적으로 낮은 동작 모드이다. 예를 들면, 구동 전압이 상대적으로 낮아진다거나, 소모 전류의 크기가 낮아지도록 파라미터를 조정하면 하나의 클록에서 처리되는 연산의 속도는 낮아질 것이다. 또는, 중앙처리장치(122)는 구동 클록의 주파수를 감소시켜 제 1 성능 동작 모드로 설정할 수 있다.
단계 S40에서, 중앙처리장치(122)는 현재 온도(Current_Temp)의 크기를 검출한다. 만일 현재 온도(Current_Temp)가 안정 온도(Ts, Ts < T1)보다 낮을 경우, 절차는 단계 S10으로 이동하여 최고 성능 동작 모드로 복귀하게 될 것이다. 만일, 현재 온도(Current_Temp)가 안정 온도(Ts) 이상이고, 제 2 기준 온도(T2, T1<T2)보다 낮은 경우, 절차는 제 1 성능(1st performance) 동작 모드를 유지하기 위한 단계 S30으로 복귀한다. 반면, 현재 온도(Current_Temp)가 제 2 기준 온도(T2) 이상인 경우, 절차는 제 2 성능(2nd performance) 동작 모드로 동작 파라미터(Parameter)를 설정하기 위한 단계 S50으로 이동한다.
단계 S50에서, 중앙처리장치(122)는 제 2 성능(2nd performance) 동작 모드로 응용 프로세서(100)가 구동되도록 동작 파라미터(Parameter)를 설정한다. 제 2 성능(2nd performance) 동작 모드는 제 1 성능(1st performance) 동작 모드에 비하여 연산의 처리 속도는 상대적으로 낮은 동작 모드이다. 예를 들면, 구동 전압이 상대적으로 낮아진다거나, 소모 전류의 크기가 낮아지도록 파라미터를 조정하면 하나의 클록에서 처리되는 연산의 속도는 낮아질 것이다. 또는, 중앙처리장치(122)는 구동 클록의 주파수를 제 1 성능 동작 모드보다 감소시켜서 제 2 성능 동작 모드로 동작할 수도 있다.
단계 S60에서, 중앙처리장치(122)는 현재 온도(Current_Temp)의 크기를 검출한다. 제 2 성능(2nd performance) 동작 모드에서의 동작에 따라, 응용 프로세서(100) 또는 전자 장치의 특정 부위의 온도가 어떻게 변동되었는지 측정될 것이다. 만일 현재 온도(Current_Temp)가 안정 온도(Ts, Ts < T1)보다 낮을 경우, 절차는 단계 S10으로 이동하여 최고 성능 동작 모드로 복귀하게 될 것이다. 만일, 현재 온도(Current_Temp)가 안정 온도(Ts) 이상이고, 제 2 기준 온도(T2, T1<T2)보다 낮은 경우, 제 1 성능(1st performance) 동작 모드를 유지하기 위하여 절차는 단계 S30으로 복귀한다. 반면, 현재 온도(Current_Temp)가 여전히 제 2 기준 온도(T2) 이상인 경우, 절차는 단계 S70으로 이동한다.
단계 S70에서, 중앙처리장치(122)는 현재 온도(Current_Temp)가 제 3 기준 온도(T3) 이상으로 상승했는지 검출한다. 만일, 현재 온도(Current_Temp)가 제 3 기준 온도(T3)보다 낮다면, 절차는 제 2 성능(2nd performance) 동작 모드를 유지하기 위한 단계 S50으로 이동할 것이다. 따라서, 현재 온도(Current_Temp)가 제 2 기준 온도(T2)보다 높고 제 3 기준 온도(T3)보다 낮은 경우에는 최저 성능 모드인 제 2 성능 동작 모드를 유지하기 위한 동작 루프(S50-S60-S70)가 반복될 것이다. 반면, 현재 온도(Current_Temp)가 제 3 기준 온도(T3) 이상으로 상승했을 경우, 절차는 전원을 차단하기 위한 단계 S80으로 이동한다.
단계 S80에서, 중앙처리장치(122)는 응용 프로세서(100)를 비롯한 제반 장치들의 훼손을 방지하기 위하여 전원을 차단한다.
이상에서 설명된 본 발명의 온도 관리 방법에 따르면, 응용 프로세서(100)는 온도의 상승에 따라 최고 성능 동작 모드, 제 1 성능 동작 모드, 그리고 최저 성능 모드인 제 2 성능 동작 모드 등의 단계적 설정이 가능하다. 따라서, 온도가 과도하게 상승하는 경우에도, 최소 성능 모드의 운용에 따라서 필수 기능들이 제공될 수 있다. 그리고 이러한 최소 성능 모드를 포함하는 다단계의 성능 모드를 온도의 레벨에 따라 운용함으로써, 응용 프로세서(100)나 그것을 포함하는 전자 장치의 신뢰성을 제공할 수 있다.
도 4는 본 발명의 바람직한 실시 예를 좀더 구체적으로 보여주는 다이어그램이다. 도 4를 참조하면, 본 발명의 복수의 성능 모드가 구동 클록(CLK)의 주파수를 통해서 제어되는 예가 도시되어 있다. 먼저, 전자 장치나 응용 프로세서(100)가 부팅되면, 구동 클록의 주파수는 최대 주파수(fmax)로 설정될 것이다. 최대 주파수(fmax)의 구동 클록에 의해서 응용 프로세서(100)는 발열을 시작하게 된다. 그리고 응용 프로세서(100)의 온도, 또는 특정 타깃 부위의 온도가 안정 온도(Ts)를 초과하게 되고, 급기야 제 1 기준 온도(T1)를 초과할 수 있다. 그러면, 응용 프로세서(100)는 온도 상승을 감지하여, 구동 클록의 주파수를 최대 주파수(fmax)보다 낮은 제 1 주파수(f1)로 설정할 것이다. 상대적으로 낮은 제 1 주파수(f1)의 구동 클록에 의하여 응용 프로세서(100) 또는 특정 위치의 온도는 안정 온도(Ts)와 제 1 기준 온도(T1) 사이에서 수렴되어 갈 것이다. 따라서, 외부의 급격한 온도 상승이 발생하지 않는 이상, 응용 프로세서(100)의 온도는 안정 온도(Ts)와 제 1 기준 온도(T1) 사이에서 유지될 것이다. 안정 온도(Ts)와 제 1 기준 온도(T1)는 제 1 변동 범위(1st tripping range)를 결정하게 될 것이다.
하지만, 외부 온도에 의해서 특정 위치 온도의 급격한 상승이 발생하는 경우가 발생할 수 있다. 즉, 응용 프로세서(100)나 그것을 포함하는 전자 장치의 타깃 부위의 온도가 제 2 기준 온도(T2, T2 > T1)를 초과할 수 있다. 이 경우, 응용 프로세서(100)는 온도 상승을 감지하여, 구동 클록의 주파수를 제 1 주파수(f1)보다 낮은 제 2 주파수(f2)로 설정할 것이다. 상대적으로 낮은 제 2 주파수(f2)의 구동 클록에 의하여 응용 프로세서(100) 또는 특정 위치의 온도는 제 1 기준 온도(T1)와 제 2 기준 온도(T2) 사이에서 수렴하게 될 것이다. 제 1 기준 온도(T1)와 제 2 기준 온도(T2)는 제 2 변동 범위(2nd tripping range)를 결정하게 될 것이다. 제어가 불가한 급격한 온도 상승시, 본 발명의 온도 관리 방법에 따라 응용 프로세서(100)나 그것을 포함하는 전자 장치의 특정 부위 온도는 제 2 변동 범위(2nd tripping range) 내에서 변동을 거듭하게 될 것이다. 따라서, 응용 프로세서(100)나 그것을 포함하는 전자 장치는 회로나 데이터의 훼손 없이 일정 시간 최소 성능 동작 모드로 동작 가능하다.
반면, 급격한 온도 상승에 의해서 응용 프로세서(100)나 그것을 포함하는 전자 장치의 타깃 부위의 온도가 제 3 기준 온도(T3) 이상으로 상승하는 경우, 응용 프로세서(100)는 회로의 보호를 위해서 공급 전원을 차단할 것이다.
상술한 다이어그램에서 설명된 바와 같이, 제어가 불가한 급격한 온도 상승에 대비한 다단계의 온도 제어에 따라 데이터 신뢰성과 응용 프로세서 및 그것을 포함하는 전자 장치의 안정성을 제공할 수 있다.
도 5는 온도 제어를 위해서 구동 클록의 주파수를 제어하는 본 발명의 예시적인 실시 예를 보여주는 순서도이다. 도 5를 참조하면, 중앙처리장치(122, 도 2 참조)에 의해서 수행되는 주파수 제어를 통한 다단계 온도 제어 동작에 수행된다. 전원이 응용 프로세서(100) 또는 그것을 포함하는 전자 장치에 인가되면, 본 발명의 실시 예에 따른 온도 관리 동작이 시작된다.
단계 S110에서, 최고 성능(Maximum performance) 동작 모드로 응용 프로세서(100) 또는 그것을 포함하는 전자 장치를 구동하기 위하여, 중앙처리장치(122)는 구동 클록의 주파수를 최고 주파수(fmax)로 제공한다. 최고 주파수(fmax)에 대응하는 구동 클록에 의해서 응용 프로세서(100) 또는 그것을 포함하는 전자 장치는 최대 성능 동작 모드로 구동될 것이다.
단계 S120에서, 현재 온도(Current_Temp)가 제 1 기준 온도(T1) 이상으로 상승했는지의 여부가 검출된다. 현재 온도(Current_Temp)가 제 1 기준 온도(T1)보다 낮은 경우에는, 절차는 단계 S110으로 이동한다. 그리고 구동 클록의 주파수는 최고 주파수(fmax)를 유지할 것이다. 반면, 현재 온도(Current_Temp)가 제 1 기준 온도(T1) 이상으로 높아지면, 절차는 단계 S130으로 이동한다.
단계 S130에서, 발열 온도를 낮추기 위하여 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 구동 클록은 제 1 주파수(f1)로 설정된다. 제 1 주파수(f1)는 최고 주파수(fmax)보다 낮다. 따라서, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치에서의 발열량은 감소하게 될 것이다.
단계 S140에서, 현재 온도(Current_Temp)의 크기가 검출된다. 만일 현재 온도(Current_Temp)가 안정 온도(Ts, Ts < T1)보다 낮을 경우, 절차는 단계 S110으로 이동하여 최고 주파수(fmax)의 구동 클록이 제공될 것이다. 만일, 현재 온도(Current_Temp)가 안정 온도(Ts) 이상이고, 제 2 기준 온도(T2, T1<T2)보다 낮은 경우, 제 1 주파수(f1)의 구동 클록을 유지하기 한 단계 S130으로 이동한다. 반면, 현재 온도(Current_Temp)가 제 2 기준 온도(T2) 이상인 경우, 절차는 제 1 주파수(f1)보다 낮은 클록 주파수로 설정하기 위한 단계 S150으로 이동한다.
단계 S150에서, 온도를 낮추기 위하여 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 구동 클록은 제 2 주파수(f2)로 설정된다. 제 2 주파수(f2)는 제 1 주파수(f1)보다 상대적으로 낮은 주파수이다. 따라서, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치에서의 동적 전류의 소모에 따른 발열량은 제 1 주파수(f1)에 의하여 구동되는 시점보다 감소하게 될 것이다.
단계 S160에서, 현재 온도(Current_Temp)의 크기가 검출된다. 현재 온도(Current_Temp)에 따라 제 2 주파수(f2)에 의하여 구동된 응용 프로세서(100) 또는 전자 장치의 특정 부위의 온도가 어떻게 변동되었는지 측정될 것이다. 만일 현재 온도(Current_Temp)가 안정 온도(Ts, Ts < T1)보다 낮을 경우, 절차는 단계 S110으로 이동하여 최고 주파수(fmax)의 구동 클록으로 응용 프로세서(100) 또는 전자 장치가 구동될 것이다. 만일, 현재 온도(Current_Temp)가 안정 온도(Ts) 이상이고 제 2 기준 온도(T2, T1<T2)보다 낮은 경우, 절차는 응용 프로세서(100) 또는 전자 장치의 구동 클록을 제 1 주파수(f1)로 설정하기 위한 단계 S130으로 복귀한다. 반면, 현재 온도(Current_Temp)가 여전히 제 2 기준 온도(T2) 이상인 경우, 절차는 단계 S170으로 이동한다.
단계 S170에서, 현재 온도(Current_Temp)가 제 3 기준 온도(T3) 이상으로 상승했는지 검출된다. 만일, 현재 온도(Current_Temp)가 제 3 기준 온도(T3)보다 낮다면, 절차는 제 2 주파수(f2)의 구동 클록으로 응용 프로세서(100) 또는 전자 장치를 구동하기 위한 단계 S150으로 이동할 것이다. 따라서, 현재 온도(Current_Temp)가 제 2 기준 온도(T2)보다 높고 제 3 기준 온도(T3)보다 낮은 경우에는 최저 주파수인 제 2 주파수(f2)의 구동 클록으로 응용 프로세서(100) 또는 전자 장치를 구동하기 위한 동작 루프(S150-S160-S170)가 반복될 것이다. 반면, 현재 온도(Current_Temp)가 제 3 기준 온도(T3) 이상으로 상승했을 경우, 절차는 전원을 차단하기 위한 단계 S180으로 이동한다.
단계 S180에서, 중앙처리장치(122)는 응용 프로세서(100)를 비롯한 제반 장치들의 훼손을 방지하기 위하여 전원을 차단한다.
이상에서 설명된 본 발명의 온도 관리 방법에 따르면, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 구동 클록은 온도의 상승에 따라 최고 주파수(fmax), 제 1 주파수(f1), 그리고 제 2 주파수(f2)로 단계적으로 조정된다. 따라서, 온도가 과도하게 상승하는 경우에도, 최소 성능 모드의 운용에 따라서 필수 기능들이 제공될 수 있다. 그리고 이러한 최소 성능 모드를 포함하는 다단계의 성능 모드를 운용함으로써, 응용 프로세서나 전자 장치의 신뢰성을 제공할 수 있다.
도 6은 도 5의 실시 예에 따른 온도 제어 방법을 사용하는 경우의 온도의 변화에 따른 주파수 변화를 간략히 보여주는 파형도이다. 도 6을 참조하면, 구동 클록의 주파수는 급격한 온도 상승이 발생하는 경우에도 적어도 3단계로 제어될 수 있다.
먼저, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치에 전원이 제공되고, 최고 주파수(fmax)의 구동 클록이 제공되면, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도는 상승하게 된다. 이러한 온도 상승은 시점 t1 이전까지의 온도 곡선으로 도시되어 있다. 하지만, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 특정 부위 온도가 제 1 기준 온도(T1)를 초과하면, 구동 클록의 주파수는 최고 주파수(fmax)보다 낮은 제 1 주파수(f1)로 조정된다. 구동 클록의 주파수의 감소에 따라, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도는 낮아질 수 있다. 이러한 과정이 시간(t1~t2) 사이의 온도 곡선으로 도시되어 있다.
제 1 주파수(f1)의 구동 클록의 제공에 따라 시점 t2에서 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 특정 부위 온도가 안정 온도(Ts) 이하로 낮아질 수 있다. 그러면, 다시 구동 클록의 주파수는 최고 주파수(fmax)로 설정될 것이다. 이러한 과정은 온도의 제 1 변동 범위(1st tripping range)를 구성한다. 그리고 특별한 이상 현상이 발생하지 않는 한, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도는 제 1 변동 범위(1st tripping range) 내에서 수렴될 것이다.
하지만, 외부 온도가 급격히 상승하는 경우, 내부 발열 효과와의 상승 작용으로 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도는 급격히 상승하여 제 2 기준 온도(T2)보다 높아질 수 있다. 이러한 경우가 시점 t4에 예시적으로 표현되어 있다. 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도가 제 2 기준 온도(T2)보다 높아지면, 구동 클록의 주파수는 제 2 주파수(f2)로 낮아진다. 이러한 방식으로 온도가 제어되어, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도는 제 1 기준 온도(T1)와 제 2 기준 온도(T2) 사이의 값으로 수렴되어 갈 것이다. 이러한 과정은 온도의 제 2 변동 범위(2nd tripping range)를 구성할 것이다.
만일, 또다시 외부 환경에 의해서 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 온도가 급격히 상승하여, 제 3 기준 온도(T3)를 초과할 수 있다. 하지만, 이 경우에는 응용 프로세서(100) 또는 전자 장치의 보호를 위해서 전원을 차단하게 될 것이다.
이상에서 살펴본 바와 같이 본 발명의 실시 예에 따르면, 외부 환경에 의한 급격한 온도 상승에 대해서 다층적인 대응이 가능하다. 따라서, 응용 프로세서(100) 또는 그것을 포함하는 전자 장치의 훼손을 방지하고, 내부 회로 및 데이터를 보호할 수 있다.
도 7은 본 발명의 실시 예에 따른 전자 장치의 단면과 열회로 모델을 간략히 보여주는 도면이다. 도 7을 참조하면, 본 발명의 전자 장치는 응용 프로세서(311)를 포함하는 POP(300), 그리고 POP(300)가 실장되는 PCB 보드(350), 상부 케이스(400a)와 하부 케이스(400b)를 포함할 수 있다.
POP(300)는 하층에는 온도 센서를 포함하는 응용 프로세서(311), 상부에는 워킹 메모리로 제공되는 DRAM(320)이 포함될 수 있다. 응용 프로세서(311)의 온도 센서는 직접적으로 응용 프로세서의 내부 온도(TJ)를 측정한다. 하지만, 내부 온도(TJ)의 측정을 통해서 케이스 표면의 온도(TB)는 열회로 모델링에 의해서 계산될 수 있다. 즉, 상부 케이스(400a)의 표면 온도(TB)와 온도 센서에 의해서 측정되는 응용 프로세서(311) 내부의 온도(TJ)와의 관계는 아래 수학식 1로 나타낼 수 있다.
Figure pat00001
(여기서, RJB는 온도 센서와 상부 케이스 표면 간의 열저항, PJB는 상부 케이스 표면으로의 방출열)
또한, 하부 케이스(400b)의 표면 온도(TC)와 온도 센서에 의해서 측정되는 응용 프로세서(311) 내부의 온도(TJ)와의 관계는 아래 수학식 2로 나타낼 수 있다.
Figure pat00002
(여기서, RJC는 온도 센서와 하부 케이스 표면 간의 열저항, PJC는 하부 케이스 표면으로의 방출열)
상술한 수학식 1과 수학식 2를 고려하면, 온도 센서가 위치하는 부분뿐 아니라, 열전달 현상으로 모델링될 수 있는 다양한 부분에 대한 온도 측정이 가능하다. 이것은 전자 장치의 다양한 부분에 대한 기준 온도의 설정이 가능함을 의미한다. 예를 들면, 상부 케이스(400a)가 스마트폰의 디스플레이 상부에 위치하는 유리판에 대응하는 경우, 디스플레이 표면의 온도의 측정이 가능함을 의미한다. 그리고, 하부 케이스(400b)의 표면 온도(TC)에 대해서도 열전달 모델링을 통해서 측정될 수 있다. 그리고 측정된 온도를 비교하기 위한 기준 온도들(TS, T1, T2, T3)는 아래 수학식 3의 기준에 따라 설정될 수 있을 것이다.
Figure pat00003
(여기서, TJMAX는 응용 프로세서에서의 허용 최고 온도)
도 8은 본 발명의 실시 예에 따른 메모리 시스템(1000)을 보여주는 블록도이다. 도 8을 참조하면, 본 발명에 따른 메모리 시스템(1000)은 메모리 장치(1200)와 메모리 컨트롤러(1100)를 포함한다.
메모리 컨트롤러(1100)는 메모리 장치(1200)를 제어하도록 구성될 것이다. 메모리 장치(1200)와 메모리 컨트롤러(1100)의 결합에 의해 솔리드 스테이트 드라이브(SSD)로 제공될 수 있을 것이다. SRAM(1110)은 프로세싱 유닛(1120)의 동작 메모리로 사용된다. 호스트 인터페이스(1130)는 메모리 시스템(1000)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 온도 센서(1140)는 메모리 시스템(1000)의 특정 부위에 대한 온도를 측정하게 될 것이다. 메모리 인터페이스(1150)는 본 발명의 메모리 장치(1200)와 인터페이싱한다. 프로세싱 유닛(1120)은 메모리 컨트롤러(1100)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 그리고, 프로세싱 유닛(1120)은 온도 센서(1140)로부터 제공되는 온도 정보에 따라 다단계의 온도 제어 동작을 수행한다. 따라서, 외부 인자에 의한 온도의 급격한 상승 시에도 프로세싱 유닛(1120)은 성능을 단계적으로 낮추는 도 3 또는 도 5의 온도 관리 방법에 따라 특정 위치의 온도를 검출 및 관리할 수 있다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(1000)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
메모리 컨트롤러(1100)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
도 9에는 본 발명의 실시 예에 따른 온도 제어 동작을 수행하는 컴퓨터 시스템(2000)이 개략적으로 도시되어 있다. 도 9를 참조하면, 컴퓨터 시스템(2000)은 시스템 버스(2070)에 전기적으로 연결되는 불휘발성 메모리 장치(2010), 중앙처리장치(2020), 램(2030)을 포함할 수 있다. 그리고 컴퓨팅 시스템(2000)은 시스템 버스(2070)에 전기적으로 연결된 사용자 인터페이스(2040), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(2050), 그리고 온도 센서(2060)를 포함한다. 여기서, 온도 센서(2060)를 별도의 구성으로 도시하였으나, 온도 센서(2060)는 중앙처리장치(2020)의 내부에 포함될 수 있음은 잘 이해될 것이다.
본 발명에 따른 컴퓨팅 시스템(2000)이 모바일 장치인 경우, 컴퓨팅 시스템(2000)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(2000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
여기서, 중앙처리장치(2020)는 온도 센서(2060)로부터 제공되는 온도 정보에 따라 다단계의 온도 제어 동작을 수행한다. 따라서, 외부 인자에 의한 온도의 급격한 상승 시에도 중앙처리장치(2020)는 성능을 단계적으로 낮추는 도 3 또는 도 5의 온도 관리 방법에 따라 특정 위치의 온도를 검출 및 관리할 수 있다.
본 발명에 따른 메모리 장치 또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flatpack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline), TQFP(Thin Quad Flatpack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 응용 프로세서 110 : 온도 센서
120 : AP 칩 121 : 메모리 인터페이스
122 : 중앙처리장치 123 : 센서 인터페이스
124 : 파워 매니저 125 : 클록 매니저
130 : 몰딩층 230, 240 : 인쇄 회로 기판
200 : DRAM 210 : 제 1 칩
220 : 제 2 칩 300 : POP
350 : PCB 보드 400a : 상부 케이스
400b : 하부 케이스 1100 : 메모리 컨트롤러
1110 : SRAM 1120 : 프로세싱 유닛
1130 : 호스트 인터페이스 1140 : 온도 센서
1150 : 메모리 인터페이스 1200 : 메모리 장치
2010 : 불휘발성 메모리 장치 2020 : 중앙처리장치
2030 : 램 2040 : 유저 인터페이스
2050 : 모뎀 2060 : 온도 센서
2070 : 시스템 버스

Claims (10)

  1. 전자 장치의 온도 제어 방법에 있어서:
    타깃 위치의 온도가 제 1 기준 온도 이상으로 상승하는지 검출하는 단계;
    상기 타깃 위치의 온도가 상기 제 1 기준 온도 이상 일때, 상기 전자 장치의 동작 파라미터를 제 1 동작 모드에 대응하도록 설정하는 단계;
    상기 타깃 위치의 온도가 상기 제 1 기준 온도보다 높은 제 2 기준 온도 이상으로 상승하는지 검출하는 단계; 그리고
    상기 타깃 위치의 온도가 상기 제 2 기준 온도 이상 일때, 상기 동작 파라미터를 상기 제 1 동작 모드보다 저속인 제 2 동작 모드에 대응하도록 설정하는 단계를 포함하는 온도 제어 방법.
  2. 제 1 항에 있어서,
    상기 타깃 위치의 온도가 안정 온도보다 낮을 때에는 상기 동작 파라미터를 최고 속도에 대응하는 동작 모드로 설정하는 단계를 더 포함하되, 상기 안정 온도는 상기 제 1 기준 온도보다 낮은 온도 제어 방법.
  3. 제 1 항에 있어서,
    상기 타깃 위치의 온도가 상기 제 2 기준 온도보다 낮을 때에는 상기 동작 파라미터를 상기 제 1 동작 모드 또는 최고 속도에 대응하는 동작 모드로 설정하는 단계를 더 포함하는 온도 제어 방법.
  4. 제 1 항에 있어서,
    상기 타깃 위치의 온도가 상기 제 2 기준 온도보다 높은 제 3 기준 온도 이상으로 상승했는지를 검출하는 단계를 더 포함하는 온도 제어 방법.
  5. 제 4 항에 있어서,
    상기 타깃 위치의 온도가 상기 제 3 기준 온도보다 낮을 때에는 상기 동작 파라미터를 상기 제 2 동작 모드로 설정하는 단계를 더 포함하는 온도 제어 방법.
  6. 제 4 항에 있어서,
    상기 타깃 위치의 온도가 상기 제 3 기준 온도 이상인 경우, 상기 전자 장치의 전원을 차단하는 단계를 더 포함하는 온도 제어 방법. .
  7. 제 1 항에 있어서,
    상기 동작 파라미터는 상기 전자 장치의 구동 클록의 주파수, 전원 전압의 레벨, 공급 전류의 크기, 동시에 구동되는 응용 프로그램의 수들 중 적어도 하나를 포함하는 온도 제어 방법.
  8. 제 1 항에 있어서,
    상기 타깃 위치는 상기 전자 장치에서 상기 온도를 측정하는 온도 센서로부터 특정 간격으로 이격된 위치인 것을 특징으로 하는 온도 제어 방법.
  9. 제 8 항에 있어서,
    상기 온도 센서에서의 측정 온도와, 상기 특정 간격에 대응하는 열저항, 방출열을 참조하여 상기 타깃 위치에서의 온도를 계산하는 단계를 더 포함하는 온도 제어 방법.
  10. 현재 온도를 측정하는 온도 센서; 그리고
    상기 온도 센서로부터 제공되는 현재 온도를 참조하여 타깃 위치의 온도를 계산하고, 상기 타깃 위치의 온도를 복수의 기준 온도들과 비교하여 다단계의 동작 모드로 구동되도록 동작 파라미터를 설정하는 응용 프로세서를 포함하는 전자 장치.


KR1020110142288A 2011-12-26 2011-12-26 전자 장치 및 그것의 온도 제어 방법 KR20130074293A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110142288A KR20130074293A (ko) 2011-12-26 2011-12-26 전자 장치 및 그것의 온도 제어 방법
US13/617,262 US20130166093A1 (en) 2011-12-26 2012-09-14 Electronic device and temperature control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110142288A KR20130074293A (ko) 2011-12-26 2011-12-26 전자 장치 및 그것의 온도 제어 방법

Publications (1)

Publication Number Publication Date
KR20130074293A true KR20130074293A (ko) 2013-07-04

Family

ID=48655346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110142288A KR20130074293A (ko) 2011-12-26 2011-12-26 전자 장치 및 그것의 온도 제어 방법

Country Status (2)

Country Link
US (1) US20130166093A1 (ko)
KR (1) KR20130074293A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988115B2 (en) 2012-06-04 2015-03-24 Samsung Electronics Co., Ltd. Electronic device and method for controlling temperature thereof
KR101719074B1 (ko) * 2015-12-09 2017-04-05 성균관대학교산학협력단 동적 열적 마진을 이용하는 반도체 프로세서 장치를 위한 열 관리 방법 및 장치
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10120426B2 (en) 2015-12-09 2018-11-06 Research & Business Foundation Sungkyunkwan University Thermal management apparatus and method using dynamic thermal margin, and semiconductor processor device, non-volatile data storage device and access control method using the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9313930B2 (en) * 2013-01-21 2016-04-12 International Business Machines Corporation Multi-level redundant cooling system for continuous cooling of an electronic system(s)
KR102063817B1 (ko) 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9404812B2 (en) * 2013-03-14 2016-08-02 Samsung Electronics Co., Ltd. Method for detecting environmental value in electronic device and electronic device
US9618945B2 (en) 2013-09-22 2017-04-11 Microsoft Technology Licensing, Llc Monitoring surface temperature of devices
CN104536483B (zh) * 2014-12-11 2017-12-12 上海卓悠网络科技有限公司 一种通讯终端的温度控制方法与装置
US9985582B2 (en) * 2015-07-27 2018-05-29 Sunpower Corporation Thermal management of systems with electric components
CN106802850B (zh) * 2015-11-26 2019-11-12 瑞昱半导体股份有限公司 温度控制方法及使用其的输入输出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451892A (en) * 1994-10-03 1995-09-19 Advanced Micro Devices Clock control technique and system for a microprocessor including a thermal sensor
JP3075957B2 (ja) * 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
US6470289B1 (en) * 1999-08-05 2002-10-22 Compaq Information Technologies Group, L.P. Independently controlling passive and active cooling in a computer system
US7461272B2 (en) * 2004-12-21 2008-12-02 Intel Corporation Device, system and method of thermal control
US8057094B2 (en) * 2007-11-16 2011-11-15 Infineon Technologies Ag Power semiconductor module with temperature measurement
US8457806B2 (en) * 2010-05-28 2013-06-04 Hewlett-Packard Development Company, L.P. Managing an infrastructure having a 3D package and cooling resource actuators

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988115B2 (en) 2012-06-04 2015-03-24 Samsung Electronics Co., Ltd. Electronic device and method for controlling temperature thereof
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10090281B2 (en) 2015-04-08 2018-10-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10593650B2 (en) 2015-04-08 2020-03-17 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10804248B2 (en) 2015-04-08 2020-10-13 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11289457B2 (en) 2015-04-08 2022-03-29 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11640955B2 (en) 2015-04-08 2023-05-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip
KR101719074B1 (ko) * 2015-12-09 2017-04-05 성균관대학교산학협력단 동적 열적 마진을 이용하는 반도체 프로세서 장치를 위한 열 관리 방법 및 장치
US10120426B2 (en) 2015-12-09 2018-11-06 Research & Business Foundation Sungkyunkwan University Thermal management apparatus and method using dynamic thermal margin, and semiconductor processor device, non-volatile data storage device and access control method using the same

Also Published As

Publication number Publication date
US20130166093A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
KR20130074293A (ko) 전자 장치 및 그것의 온도 제어 방법
US8233273B2 (en) Electronic device
US8988115B2 (en) Electronic device and method for controlling temperature thereof
US9575677B2 (en) Storage system power management using controlled execution of pending memory commands
US7590473B2 (en) Thermal management using an on-die thermal sensor
KR101612111B1 (ko) 전류 검출기를 포함하는 데이터 저장 장치
KR101386868B1 (ko) 동작 조건들에 따른 임계치들의 동적 갱신
US8184422B2 (en) Overheat detection in thermally controlled devices
US9678490B2 (en) Systems and methods for temperature-based performance optimization of memory devices
US7840823B2 (en) Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value
US11803225B2 (en) Apparatus, method, and system for power consumption management of system-on-chip
CN108027761B (zh) 用于热点内插的热传感器放置
JP2018511868A (ja) デバイス状態に基づく電力制限の変更
TW201337529A (zh) 藉由在運行時間期間組配電源管理參數之用於能源效率及能源節約的系統、方法及裝置
US9472085B2 (en) Ambient and processor temperature difference comparison
US8031454B2 (en) Electronic system with dynamic thermal management
WO2017099987A1 (en) Accurate hotspot detection through temperature sensors
CN107153592B (zh) 电子装置及其功率管理方法
JP4511444B2 (ja) 電子機器の筐体内部冷却システム、冷却方法、および電子機器
TW201816586A (zh) 儲存系統及其電源管理方法
US10019162B2 (en) Storage device managing nonvolatile memory differently depending on tendency of interruption of power supply
US11859627B2 (en) Fan control system and method thereof
TWI834058B (zh) 記憶體溫控調頻方法及記憶體溫控調頻系統
US20160153922A1 (en) System and method for adaptive thermal analysis
TWM549371U (zh) 電腦系統

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid