KR20150012235A - 전압 레귤레이터 제어 시스템 - Google Patents

전압 레귤레이터 제어 시스템 Download PDF

Info

Publication number
KR20150012235A
KR20150012235A KR1020147020915A KR20147020915A KR20150012235A KR 20150012235 A KR20150012235 A KR 20150012235A KR 1020147020915 A KR1020147020915 A KR 1020147020915A KR 20147020915 A KR20147020915 A KR 20147020915A KR 20150012235 A KR20150012235 A KR 20150012235A
Authority
KR
South Korea
Prior art keywords
voltage
control system
voltage regulator
processors
regulator control
Prior art date
Application number
KR1020147020915A
Other languages
English (en)
Inventor
찬 브이 후아
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20150012235A publication Critical patent/KR20150012235A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

프로세서 전력 관리 시스템 및 방법이 기술된다. 시스템은 복수의 프로세서의 각각에 통신가능하게 결합된 전압 레귤레이터 제어 시스템을 포함한다. 전압 레귤레이터 제어 시스템은 복수의 프로세서의 각각에 제공되는 프로세서 전압을 생성하며 복수의 프로세서의 각각으로부터 제공되는 전력 관리 요청 신호를 수신함에 따라 프로세서 전압의 크기를 제어한다.

Description

전압 레귤레이터 제어 시스템{VOLTAGE REGULATOR CONTROL SYSTEM}
각종 컴퓨터 및 휴대용 전자 기기에서 구현될 수 있는 프로세서와 같은 고성능 프로세서는 프로세서 전압을 생성하는 전압 레귤레이터로부터 전력을 받을 수 있다. 프로세서는 그의 전력을 제공하여 성능 및 효율을 최적화하는 전압 레귤레이터를 제어할 수 있다. 예를 들면, 과중한 계산적 부하가 요구될 때, 프로세서는 전압 레귤레이터에게 명령을 보내어 프로세서의 요구를 실질적으로 충족시키는 프로세서 전압을 증가시킬 수 있다. 다른 예로서, 프로세서가 과중한 계산적 부하를 필요로 하지 않을 때, 프로세서는 프로세서 전압을 줄이고 불필요한 컴포넌트를 비활성화시켜서 전력을 절약하라는 명령을 발행할 수 있다.
도 1은 전력 관리 시스템의 일 예를 도시한다.
도 2는 전압 레귤레이터 제어 시스템의 일 예를 도시한다.
도 3은 전력 관리 시스템의 다른 예를 도시한다.
도 4는 복수의 프로세서 각각에 제공된 프로세서 전압을 제어하는 예시적인 방법을 도시한다.
도 1은 전력 관리 시스템(10)을 도시한다. 전력 관리 시스템(10)은 전압 레귤레이터 제어 시스템(12) 및 복수개(N)의 프로세서(14)를 포함하며, 여기서 N은 1 보다 큰 양의 정수이다. 예로서, 전력 관리 시스템(10)은 랩톱 또는 태블릿 컴퓨터와 같은 각종 컴퓨터 시스템 및/또는 휴대용 전자 기기 또는 무선 통신 기기 내에서 구현될 수 있다. 복수의 프로세서(14)는, 예를 들면, 고성능 프로세서를 대신하여, 복수의 프로세서가 실질적으로 더 효과적인 프로세싱 시스템을 제공할 수 있도록 구현되는 저전력 프로세서로서 구성될 수 있다.
전압 레귤레이터 제어 시스템(12)은 복수의 신호(COM)의 각각을 통해 복수의 프로세서(14)의 각각에 통신가능하게 결합된다. 도 1의 예에서, 각각의 신호(COM)는 각각의 N 프로세서에 대응하는 COM_1 내지 COM_N으로서 표시된다. 예로서, 각각의 신호(COM_1 내지 COM_N)는 전압 레귤레이터 제어 시스템(12)과 각각의 프로세서(14) 사이에서 직렬 전압 식별(Serial Voltage IDentification (SVID)) 버스 또는 다른 유형의 통신 버스를 통해 통신될 수 있다. 전압 레귤레이터 제어 시스템(12)은 또한 각각의 프로세서(14)에 제공되는 프로세서 전압(Vcc)을 생성하여 프로세서(14)에게 전력을 제공하도록 구성된다. 예로서, 전압 레귤레이터 제어 시스템(14)은 하나 이상의 전력 공급장치(power supplies)를 포함할 수 있으며, 이때 전력 공급 장치 중 적어도 하나는 프로세서 전압(Vcc)을 생성하도록 구성된다.
예로서, 프로세서(14)는 개별적으로 활성 모드(active mode)와 저전력 모드(low power mode) 사이에서 스위칭하도록 구성될 수 있다. 활성 모드는 각각의 프로세서(14)가 (예를 들면, 상당히 높은 계산 자원 요건에 기초하여) 상당량의 프로세싱 역량을 수행하는 모드에 해당할 수 있다. 그러므로, 활성 모드는 활성 모드의 프로세싱 성능의 전력 요건을 지원하기 위해 비교적 더 높은 크기의 프로세서 전압(Vcc)을 필요로 할 수 있다. 이와 반대로, 저전력 모드는 각각의 프로세서(14)가 유휴 모드(idle mode)(예를 들면, 슬립 모드(sleep mode))에 있거나 아니면 (예를 들면, 상당히 낮은 계산 자원 요건에 기초하여) 정상적인 프로세싱 역량을 수행하는 모드에 해당할 수 있다. 그러므로, 저전력 모드는 비교적 더 높은 크기의 프로세서 전압(Vcc)을 필요로 하지 않으며, 그래서 비교적 더 낮은 크기의 프로세서 전압(Vcc)에 기초하여 구동되어 전력 관리 시스템(10)의 더욱 효과적인 동작을 위해 전력 소비를 상당히 절약할 수 있다. 본 출원에서 프로세서(14)가 활성 모드 또는 저전력 모드에서 동작하는 것으로 기술되지만, 프로세서(14)는 이를 테면 프로세서에 의해 요구된 각각의 작업부하에 기초하여 복수의 부가적인 전압 레벨에서 동작하도록 구성될 수 있음이 이해되어야 한다. 그러므로, 본 출원에서 기술된 바와 같이, 활성 모드로부터 저전력 모드로의 스위칭은 프로세서 전압(Vcc)이 비교적 더 높은 크기로부터 비교적 더 낮은 크기로의 어떤 전이에 해당할 수 있으며, 저전력 모드로부터 활성 모드로의 절환은 프로세서 전압(Vcc)이 비교적 더 낮은 크기로부터 비교적 더 높은 크기로의 어떤 전이에 해당할 수 있다.
전압 레귤레이터 제어 시스템(12)은 프로세서(14) 중 적어도 하나로부터 신호(COM)을 통해 제공된 하나 이상의 전력 관리 요청 신호(power management request signal)에 기초하여 프로세서 전압(Vcc)의 크기를 조정하도록 구성될 수 있다. 예를 들면, 프로세서(14) 중 하나의 프로세서는, 활성 모드에서 동작하기에는 충분하지 않은 크기의 프로세서 전압(Vcc)을 수신하는 동안, 이를 테면, 요청된 계산 자원의 양에 기초하여 저전력 모드로부터 활성 모드로 스위칭하는 것이 필요할 수 있다. 그래서, 각각의 프로세서(14)는 각각의 신호(COM)을 통해 전압 증가 요청 신호(voltage increase request signal)를 전압 레귤레이터 제어 시스템(12)으로 생성할 수 있다. 예로서, 전압 증가 요청 신호는 SVID 버스와 연관된 VR12 사양서에 있는 [01h - SetVID-fast] 또는 [02h - SetVID-slow] 명령 중 하나 또는 둘 다를 포함할 수 있다.
전압 증가 요청 신호에 응답하여, 전압 레귤레이터 제어 시스템(12)은 프로세서 전압(Vcc)의 크기를 증가시키도록 구성될 수 있다. 전압 레귤레이터 제어 시스템(12)은 또한 나머지 프로세서(14)의 각각에게 프로세서 전압(Vcc)이 활성 모드에서의 동작을 지원하기 위해 지금 막 증가하기 시작한다는 것을 표시하는 경보를 발하도록 구성될 수 있다. 그러므로, 남아 있는 프로세서(14)는, 필요하다면, 활성 모드에서 동작하기에 충분한 크기의 프로세서 전압(Vcc)을 취함에 따라서 마찬가지로 활성 모드로 스위칭할 수 있다. 예로서, 나머지 프로세서(14)는 이렇게 하여 전압 증가 요청 신호를 제공하지 않고도 활성 모드로 스위칭할 수 있다. 다른 예로서, 활성 모드로 스위칭하는 프로세서(14) 중 주어진 프로세서는 전압 레귤레이터 제어 시스템(12)에게 확인응답(acknowledgement)을 생성하여 각각의 프로세서(14)가 동작하는 모드를 표시할 수 있다.
다른 예로서, 프로세서(14) 중 하나의 프로세서는 더 이상 활성 모드에서 동작할 필요가 없으며, 그래서 전력을 절약하기 위해 저전력 모드로 스위칭할 수 있다. 예를 들면, 프로세서(14)는 주어진 계산 또는 프로세싱 동작을 실질적으로 완료하면 활성 모드로부터 유휴 모드로 되돌아갈 수 있다. 그래서, 각각의 프로세서(14)는 각각의 신호(COM)을 통하여 전압 감소 요청 신호(voltage decrease request signal)를 전압 레귤레이터 제어 시스템(12)에게 생성할 수 있다. 예를 들어, SVID 버스를 사용하는 예에서, 전압 증가 요청 신호는 VR12 사양서에 있는 [01h - SetVID-fast], [02h - SetVID-slow], 또는 [03h - SetVID-decay] 명령 중 하나 또는 모두를 포함할 수 있다.
전압 감소 요청 신호를 수신한 것에 대한 응답으로, 전압 레귤레이터 제어 시스템(12)은 각각의 나머지 프로세서(14)의 현재 동작 모드를 판단하도록 구성될 수 있다. 그래서, 전압 레귤레이터 제어 시스템(12)은 전압 감소 요청 신호 및 나머지 프로세서(14) 모두가 저전력 모드에서 동작하고 있다는 판단에 응답하여 프로세서 전압(Vcc)의 크기를 감소시킬 수 있다. 그러므로, 프로세서 전압(Vcc)의 감소된 크기는 모든 프로세서(14)가 저전력 모드에서 기능하기에 충분하다. 그러나, 프로세서(14) 중 적어도 하나가 활성 모드에서 동작 중임을 판단한 것에 대한 응답으로, 전압 레귤레이터 제어 시스템(12)은 전압 감소 요청 신호에 응답하여 프로세서 전압(Vcc)의 크기를 감소시키는 것과 반대로, 그 크기를 유지하도록 구성된다. 그 결과로서, 활성 모드에서 동작하는 프로세서(14)는 비교적 더 큰 크기의 프로세서 전압(Vcc)에 기초하여 활성 모드에서 동작하기에 충분한 전력을 계속하여 수신할 수 있다.
이 밖에, 전압 레귤레이터 제어 시스템(12)은 또한 각각의 나머지 프로세서(14)에게, 이를 테면, 프로세서 전압(Vcc)이 지금 막 감소하기 시작됨을 표시하는 경보를 발하도록 구성될 수 있다. 더욱이, 전압 레귤레이터 제어 시스템(12)이 활성 모드에서 동작하는 프로세서(14) 중 하나의 프로세서에 기초하여 프로세서 전압(Vcc)을 감소시킬 수 없는 이벤트에서, 전압 레귤레이터 제어 시스템(12)은 전압 감소 요청 신호를 제공하였던 프로세서(14)에게 경보를 발하여 프로세서 전압(Vcc)을 감소시키라는 요청이 그 시간에는 만족될 수 없다고 각각의 프로세서(14)에게 통보할 수 있다. 그 결과로서, 요청하는 프로세서(14)는 나중에, 이를 테면, 주기적으로, 다시 그 요청을 시도할 수 있다. 부가적으로 또는 대안으로, 전압 레귤레이터 제어 시스템(12)은 프로세서(14)가 모두 저전력 모드로 스위칭될 때까지 그 요청을 대기행렬에 넣을 수(queue) 있다. 그러므로, 전압 레귤레이터 제어 시스템(12)은 언젠가 적절한 시간에 그 요청을 만족할 수 있고, 맨 먼저 모든 프로세서(14)에게 프로세서 전압(Vcc)의 감소가 임박하다는 경보를 제공할 수 있다.
복수 개의 프로세서(14)와 전압 레귤레이터 제어 시스템(12)과의 통신 결합의 결과로서, 전압 레귤레이터 제어 시스템(12)은 간단하고, 효과적이면서 비용 효과적인 방식으로 복수의 프로세서(14)의 전력 관리를 실행할 수 있다. 프로세서(14) 중 한 프로세서에 의해 발행된 전압 변경 요청에 기초하여 프로세서(14) 모두에게 경보 신호를 전송함으로써, 전력 관리 시스템(10)은 프로세서(14)의 전력 요구가 서로에 대해 공공연하게 전달되는 중앙집중적이고, 범조직적인 레귤레이터로서 구성될 수 있다. 그래서, 복수의 프로세서(14)의 전력을 제어하는 전력 레귤레이터 시스템(10)이 더욱 중앙집중적으로 실행되어 총 시스템 전력, 열 요건, 및 기타 부하 밸런싱 고려사항과 같은 많은 요인을 고려하는 방식으로 동작될 수 있다. 또한, 예로서, 복수의 프로세서(14)의 각각과 연관된 복수의 전압 레귤레이터 대신 단일의 전압 레귤레이터 제어 시스템(12)을 구현함으로써, 전력 관리 시스템(10)은 줄어든 전자 컴포넌트들의 집합에 기초하여 비용 절감을 달성할 수 있으며 더 소형의 디자인으로 구현될 수 있다. 다른 예로서, 각각의 프로세서(14)와 연관된 더 작은 전력 공급장치에 비해 단일의 더 큰 전력 공급 장치를 전압 레귤레이터 제어 시스템(12) 내에 구현함으로써, 전압 레귤레이터 제어 시스템(12)은 더욱 전력 효율적이고 융통성 있는 방식으로 설계될 수 있다. 그러므로, 전력 관리 시스템(10)은 더 효과적이고, 비용 효과적이며, 공간-절감 디자인에 맞는 각종 전자 기기에 구현될 수 있다.
도 2는 전압 레귤레이터 제어 시스템(50)의 일 예를 도시한다. 전압 레귤레이터 제어 시스템(50)은 도 1의 예의 전압 레귤레이터 제어 시스템(12)에 대응할 수 있다. 그러므로, 도 2의 예에 관한 하기 설명에서는 도 1의 예를 참조한다. 도 2의 예에서, 전압 레귤레이터 제어 시스템(50)은 주문형 집적 회로(ASIC)와 같은 집적 회로(IC)로서 구성될 수 있다.
전압 레귤레이터 제어 시스템(50)은 복수 개(X)의 전압 레귤레이터(52)를 포함하며, 여기서 X는 양의 정수이다. 도 2의 예에서, 각각의 전압 레귤레이터(52)는 도 2의 예에서 표시된 각각의 전압(Vcc)을 Vcc_1 내지 Vcc_x로서 생성하도록 구성될 수 있다. 예로서, 각각의 전압 레귤레이터(52)는 각각의 전압(Vcc_1 내지 Vcc_x)를 생성하는 적어도 하나의 전력 공급장치를 포함할 수 있다. 전압(Vcc_1 내지 Vcc_x) 중 하나의 전압은 도 1의 예에서의 프로세서 전압(Vcc)(예를 들면, 전압 Vcc_1)에 해당할 수 있다. 그러므로, 전압 레귤레이터 제어 시스템(50)은 나머지 전압(예를 들면, 전압 Vcc_2 내지 Vcc_x)을 전압 레귤레이터 제어 시스템(50)을 포함하는 연관된 컴퓨터 시스템 내 다른 컴포넌트들에 제공할 수 있다. 도 2의 예에서 전압 레귤레이터 제어 시스템(50)이 최소 두 개의 전압 레귤레이터(52)를 포함하는 것으로 보이지만, 전압 레귤레이터 제어 시스템(50)이 단일의 프로세서 전압(Vcc)만을 생성하도록 X가 1과 같을 수 있음이 이해되어야 한다.
전압 레귤레이터 제어 시스템(50)은 또한 서로 통신가능하게 결합되는 프로세서 전압 레귤레이터(VR) 컨트롤러(54) 및 VR 메모리(56)를 포함한다. 프로세서 VR 컨트롤러(54)는 하나 이상의 버스로서 구성될 수 있는 신호(COM)을 통하여 프로세서(14)에 통신가능하게 결합되는 프로세서 또는 로직 컨트롤러로서 구성될 수 있다. 그래서 프로세서 VR 컨트롤러(54)는 각각의 프로세서(14)로부터 제공되는 요청을 처리하도록 구성될 수 있으며 각각의 프로세서(14)에게 신호(COM)을 통해 경보를 발행할 수 있다. VR 메모리(56)는 프로세서 VR 컨트롤러(54)에 특정한 메모리일 수 있고, 그래서 전력 관리 시스템(10)의 복수의 프로세서(14)는 개개의 메모리(도시되지 않음)와 통신가능하게 결합될 수 있다는 것이 이해되어야 한다. 이와 달리, VR 메모리(56)는 이를 테면 프로세서(14)와 연관된 메모리를 비롯하여, 전체 메모리 시스템의 일부로서 구현될 수 있다.
예로서, 프로세서 VR 컨트롤러(54)는 프로세서(14)에 의해 제공된 요청을 VR 메모리(56) 내에 버퍼하도록 구성될 수 있다. 프로세서 VR 컨트롤러(54)는 또한 각각의 프로세서(14)의 전력을 조정하는 것과 연관된 상태 조건 및 파라미터를 VR 메모리(56) 내에 저장하도록 구성될 수 있다. 예를 들면, 파라미터는 각각의 프로세서(14)의 최대 전류 요건과 연관된 데이터, 각각의 프로세서(14) 마다 전류의 슬루 레이트(slew rate)(즉, di/dt), 및 각각의 프로세서(14)의 전력 조정과 연관된 각종 다른 파라미터를 포함할 수 있다. 각각의 프로세서(14)와 연관된 그러한 파라미터는 각각의 프로세서(14) 마다 다를 수 있으며, 각각의 프로세서(14)의 동작 수명에 걸쳐 바뀔 수 있다.
VR 메모리(56)는 각각의 프로세서(14)에 특정한 한 셋의 메모리 레지스터를 포함할 수 있다. 그러므로 프로세서 VR 컨트롤러(54)는, 각각의 메시지가 전압 레귤레이터 제어 시스템(50)에 제공되는, 프로세서(14) 중의 주어진 프로세서에 대응하는 VR 메모리(56) 내 어드레스 포인터를 설정하도록 구성될 수 있다. 예로서, 프로세서 VR 컨트롤러(54)는, 이를 테면, 전압 레귤레이터 제어 시스템(50)이 포함되는 연관된 컴퓨터 시스템의 부트-업 동작 동안, 특정한 메모리 레지스터를 각각의 프로세서(14)에 지정하도록 구성될 수 있다. 그래서, 프로세서 VR 컨트롤러(54)는 프로세서(14)에 대하여 VR 메모리(56)를 관리할 수 있다. 따라서, 프로세서 VR 컨트롤러(54)와 프로세서(14) 사이에서 통신되는 명령은 실질적으로 프로세서(14)가 알기 쉬운 방식으로 VR 메모리(56)의 특정 레지스터에 버퍼 및/또는 저장될 수 있다.
도 3은 전력 관리 시스템(100)의 다른 예를 도시한다. 전력 관리 시스템(100)은 전압 레귤레이터 시스템(102), 멀티-호스트 전압 레귤레이터 제어 시스템(104) 및 복수 개(N)의 프로세서(106)를 포함하며, 여기서 N은 1보다 큰 양의 정수이다. 예로서, 전력 관리 시스템(100)은 랩톱 또는 태블릿 컴퓨터와 같은 각종 컴퓨터 시스템 및/또는 휴대용 전자 기기 또는 무선 통신 기기 내에서 구현될 수 있다. 예로서, 전압 레귤레이터 시스템(102) 및 멀티-호스트 전압 레귤레이터 제어 시스템(104)은 별개의 IC와 같은 별개의 시스템으로서 구현될 수 있거나, 아니면 공용 IC 내에서와 같이 단일의 시스템으로서 구현될 수 있다.
멀티-호스트 전압 레귤레이터 제어 시스템(104)은 도 1의 예에서 기술된 바와 유사한 방식으로, 복수의 신호(COM_1 내지 COM_N)의 각각을 통하여 복수의 프로세서(106)의 각각에 통신가능하게 결합된다. 예로서, 각각의 신호(COM_1 내지 COM_N)는 멀티-호스트 전압 레귤레이터 제어 시스템(104)과 각각의 프로세서(106) 사이에서 직렬 전압 식별(Serial Voltage IDentification (SVID)) 버스를 통해 통신될 수 있다. 멀티-호스트 전압 레귤레이터 제어 시스템(104)은 또한 도 3의 예에서 표시된 신호(VR)를 통하여 전압 레귤레이터 시스템(102)에 통신가능하게 결합된다. 전압 레귤레이터 시스템(102)은 각각의 프로세서(106)에 제공되는 프로세서 전압(Vcc)을 생성하여 프로세서(106)에 제공하도록 구성된다. 예로서, 프로세서(106)는 하나 이상의 전력 공급장치를 포함할 수 있으며, 이때 전력 공급장치 중 적어도 하나는 프로세서 전압(Vcc)을 생성하도록 구성된다.
그러므로 전력 관리 시스템(100)은 도 1의 예의 전력 관리 시스템(10)과 실질적으로 유사하게 구성된다. 그러나, 도 1의 예의 전압 레귤레이터 제어 시스템(12)의 기능은 도 3의 예의 전력 관리 시스템(100)의 전압 레귤레이터 시스템(102)과 프로세서(14) 사이에서 시행된다. 구체적으로, 멀티-호스트 전압 레귤레이터 제어 시스템(104)은 프로세서(106)로부터 제공된 전력 관리 요청을 수신하고 처리할 수 있을 뿐 아니라, 프로세서(106)에게 신호(COM_1 내지 OCM_M)를 통해 경보를 발행할 수 있다. 신호(COM_1 내지 OCM_M)를 통한 요청의 처리에 응답하여, 멀티-호스트 전압 레귤레이터 제어 시스템(104)은 신호(VR)를 통해 전압 레귤레이터 시스템(102)에게 프로세서 전압(Vcc)을 증가 또는 감소시키라는 명령을 제공할 수 있다. 그 결과로서, 전압 레귤레이터 시스템(102)은 단일의 프로세서가 프로세서 전압(Vcc)을 제어하는 전술한 전압 레귤레이터 시스템(102)과 실질적으로 유사하게 구성될 수 있고, 반면에 멀티-호스트 전압 레귤레이터 제어 시스템(104)은 모든 프로세서(106)의 전력을 관리하기 위한 모든 지능을 포함한다.
전술한 구조적이고 기능적인 특징을 고려하여, 예시적인 방법은 도 4를 참조하여 더 잘 인식될 것이다. 간략한 설명 목적을 위해, 도 4의 방법은 일렬로 실행하는 것처럼 도시되고 기술되지만, 이 방법의 일부가 본 출원에 도시되고 기술된 것과 상이한 순서대로 및/또는 동시에 이루어질 수 있는 것처럼, 이 방법은 예시된 순서로 제한되지 않는다는 사실이 이해되고 인식되어야 할 것이다.
도 4는 복수 개 프로세서의 각각에 제공되는 프로세서 전압을 제어하는 방법(150)의 일 예를 도시한다. (152)에서, 복수의 프로세서 중 주어진 프로세서가 저전력 모드로부터 활성 모드로 스위칭하는 것에 응답하여 프로세서 전압(예를 들면, 프로세서 전압(Vcc))을 증가시키라는 전압 증가 요청 신호가 (예를 들면, 신호(COM)을 통해) 복수의 프로세서(예를 들면, 프로세서(14)) 중 주어진 프로세서로부터 생성된다. (154)에서, 전압 증가 요청 신호에 응답하여 전압 레귤레이터 제어 시스템(예를 들면, 전압 레귤레이터 제어 시스템(12))을 통해 프로세서 전압이 증가된다. (156)에서, 복수의 프로세서 중 주어진 프로세서가 활성 모드로부터 저전력 모드로 스위칭하는 것에 응답하여 프로세서 전압을 감소시키라는 전압 감소 요청 신호가 복수의 프로세서 중 주어진 프로세서로부터 생성된다. (158)에서, 전압 감소 요청 신호에 응답하여 그리고 복수의 나머지 프로세서가 저전력 모드에서 동작 중이라는 판단에 응답하여 프로세서 전압이 전압 레귤레이터 제어 시스템을 통해 감소된다.
앞에서 기술한 내용은 예이다. 물론, 컴포넌트들 또는 방법론들의 인식가능한 모든 조합을 기술하는 것이 가능하지 않겠지만, 본 기술에서 통상의 지식을 가진 자들에게는 많은 또 다른 조합과 치환이 가능하다고 인식할 것이다. 따라서, 본 발명은 본 출원의 범주 내에 속하는 그러한 변경, 수정, 및 변형을 모두 망라하고자 한다. 본 출원에서 사용된 바와 같이, "포함한다"라는 용어는 포함한다는 것을 의미하지만 이것으로 제한되지 않으며, "포함하는"이라는 용어는 포함하고 있다는 것을 의미하지만 이것으로 제한되지 않는다. "에 기초하여"라는 용어는 적어도 부분적으로 기초한다는 것을 의미한다. 또한, 명세서 또는 청구범위에서 "하나의", "하나", "제 1", 또는 "다른 하나의" 요소 또는 이것의 등가물을 언급하는 경우, 이것은 그러한 하나의 요소보다 하나 이상의 것을 포함하고, 그러한 요소를 둘 이상 필요로 하지도 배제하지도 않는 것으로 해석되어야 한다.

Claims (15)

  1. 복수의 프로세서의 각각에 통신가능하게 결합된 전압 레귤레이터 제어 시스템으로서,
    상기 전압 레귤레이터 제어 시스템은 상기 복수의 프로세서의 각각에 제공되는 프로세서 전압을 생성하고 상기 복수의 프로세서의 각각으로부터 제공되는 전력 관리 요청 신호를 수신함에 따라 상기 프로세서 전압의 크기를 제어하는
    전압 레귤레이터 제어 시스템.
  2. 제 1 항에 있어서,
    상기 전압 레귤레이터 제어 시스템은 복수의 전압 레귤레이터를 포함하며,
    상기 복수의 전압 레귤레이터의 중 하나는 상기 프로세서 전압을 생성하는
    전압 레귤레이터 제어 시스템.
  3. 제 1 항에 있어서,
    상기 전압 레귤레이터 제어 시스템은 전압 레귤레이터 메모리를 포함하며,
    상기 전압 레귤레이터 제어 시스템은 상기 복수의 프로세서의 각각에 각기 개별적으로 전용되는 상기 전압 레귤레이터 메모리의 각각의 레지스터를 지정하는
    전압 레귤레이터 제어 시스템.
  4. 제 1 항에 있어서,
    상기 전압 레귤레이터 제어 시스템은 복수의 나머지 프로세서의 각각이 저전력 모드에서 동작하는 것에 대한 응답으로 상기 복수의 프로세서 중 하나로부터의 전력 관리 요청 신호에 응답하여 상기 프로세서 전압을 감소시켜서, 상기 프로세서 전압이 감소됨에 따라 복수의 나머지 프로세서에 충분한 전력을 제공하게 하는
    전압 레귤레이터 제어 시스템.
  5. 제 1 항에 있어서,
    상기 복수의 프로세서의 각각은 활성 모드로부터 저전압 모드로 스위칭하는 것에 응답하여 상기 프로세서 전압을 감소시키라는 요청을 상기 전압 레귤레이터 제어 시스템에 생성하며,
    상기 전압 레귤레이터 제어 시스템은 상기 요청을 수신하는 것에 응답하여 상기 복수의 프로세서의 각각의 프로세서에게, 상기 복수의 프로세서 중 다른 프로세서에 의해 요구된 전력에 기초하여 상기 프로세서 전압을 감소할 수 없다는 경보 신호를 제공하는
    전압 레귤레이터 제어 시스템.
  6. 제 1 항에 있어서,
    상기 전압 레귤레이터 제어 시스템은 상기 복수의 프로세서 중 하나가 상기 전압 레귤레이터 제어 시스템에게 상기 프로세서 전압을 증가 및 감소시키는 중 한 가지에 대한 요청을 발행하는 것에 대한 응답으로 복수의 나머지 프로세서의 각각에게 경보 신호를 제공하는
    전압 레귤레이터 제어 시스템.
  7. 제 1 항에 있어서,
    상기 전압 레귤레이터 제어 시스템은,
    상기 복수의 프로세서의 각각에 통신가능하게 결합되어 상기 복수의 프로세서에게 및 그로부터 전력 관리 명령을 전송 및 수신하는 멀티-호스트 전압 레귤레이터 제어 시스템과,
    상기 멀티-호스트 전압 레귤레이터 제어 시스템에 통신가능하게 결합되어 상기 멀티-호스트 전압 레귤레이터 제어 시스템으로부터 제공된 명령을 수신함에 따라 상기 프로세서 전압의 크기를 생성하고 제어하는 전압 레귤레이터 시스템을 포함하는
    전압 레귤레이터 제어 시스템.
  8. 제 1 항에 있어서,
    상기 전압 레귤레이터 제어 시스템 및 상기 복수의 프로세서는 직렬 전압 식별(Serial Voltage IDentification; SVID) 버스를 통해 통신하는
    전압 레귤레이터 제어 시스템.
  9. 제 1 항의 전압 레귤레이터 제어 시스템을 포함하는 집적 회로(IC).
  10. 복수의 프로세서의 각각에 제공되는 프로세서 전압을 제어하는 방법으로,
    상기 복수의 프로세서 중 주어진 프로세서가 저전력 모드로부터 활성 모드로 스위칭하는 것에 응답하여 상기 복수의 프로세서 중 상기 주어진 프로세서로부터 상기 프로세서 전압을 증가시키라는 전압 증가 요청 신호를 생성하는 단계와,
    상기 전압 증가 요청 신호에 응답하여 전압 레귤레이터 제어 시스템을 통해 상기 프로세서 전압을 증가시키는 단계와,
    상기 복수의 프로세서 중 상기 주어진 프로세서가 상기 활성 모드로부터 상기 저전력 모드로 스위칭하는 것에 응답하여 상기 복수의 프로세서 중 상기 주어진 프로세서로부터 상기 프로세서 전압을 감소시키라는 전압 감소 요청 신호를 생성하는 단계와,
    상기 전압 감소 요청 신호에 응답하여 그리고 복수의 나머지 프로세서가 상기 저전력 모드에서 동작 중이라는 판단에 응답하여 전압 레귤레이터 제어 시스템을 통해 상기 프로세서 전압을 감소시키는 단계를 포함하는
    방법.
  11. 제 10 항에 있어서,
    각각의 상기 전압 증가 요청 신호 및 상기 전압 감소 요청 신호를 수신하는 것에 응답하여 상기 복수의 나머지 프로세서에게 경보 신호를 제공하는 단계를 더 포함하는
    방법.
  12. 제 10 항에 있어서,
    상기 전압 감소 요청 신호에 응답하여 그리고 상기 복수의 나머지 프로세서 중 적어도 하나가 상기 활성 모드에서 동작하고 있다는 판단에 응답하여 상기 프로세서 전압의 크기를 유지시키는 단계를 더 포함하는
    방법.

  13. 전력 관리 시스템으로,
    복수의 프로세서 - 상기 복수의 프로세서의 각각은 활성 모드의 동작과 저전력 모드의 동작 사이를 스위칭함 - 와,
    상기 복수의 프로세서의 각각에 통신가능하게 결합되는 전압 레귤레이터 제어 시스템 - 상기 전압 레귤레이터 제어 시스템은 상기 복수의 프로세서의 각각에 제공되는 프로세서 전압을 생성하며, 상기 복수의 프로세서 중 하나가 상기 활성 모드로 스위칭하는 것에 응답하여 상기 프로세서 전압의 크기를 증가시키고, 상기 복수의 프로세서 중 하나가 상기 저전력 모드로 스위칭하는 것에 응답하여 그리고 복수의 나머지 프로세서가 상기 저전력 모드에서 동작한다는 판단에 기초하여 상기 프로세서 전압의 크기를 감소시킴 - 을 포함하는
    전력 관리 시스템.
  14. 제 13 항에 있어서,
    상기 전력 관리 제어 시스템은 전압 레귤레이터 메모리를 포함하며,
    상기 전압 레귤레이터 제어 시스템은 상기 복수의 프로세서의 각각에 각기 개별적으로 전용되는 상기 전압 레귤레이터 메모리의 각각의 레지스터를 지정하는
    전력 관리 시스템.
  15. 제 13 항에 있어서,
    상기 전압 레귤레이터 제어 시스템은 상기 복수의 프로세서 중 하나가 상기 전압 레귤레이터 제어 시스템에게 상기 프로세서 전압을 증가 및 감소시키는 것 중 한 가지에 대한 요청을 발행하는 것에 대한 응답으로 상기 복수의 나머지 프로세서의 각각에게 경보 신호를 제공하는
    전력 관리 시스템.
KR1020147020915A 2012-04-20 2012-04-20 전압 레귤레이터 제어 시스템 KR20150012235A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/034502 WO2013158116A1 (en) 2012-04-20 2012-04-20 Voltage regulator control system

Publications (1)

Publication Number Publication Date
KR20150012235A true KR20150012235A (ko) 2015-02-03

Family

ID=49383884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147020915A KR20150012235A (ko) 2012-04-20 2012-04-20 전압 레귤레이터 제어 시스템

Country Status (6)

Country Link
US (1) US9851768B2 (ko)
EP (1) EP2798434A4 (ko)
KR (1) KR20150012235A (ko)
CN (1) CN104081312A (ko)
BR (1) BR112014018141A8 (ko)
WO (1) WO2013158116A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639059B1 (ko) * 2015-02-06 2016-07-12 주식회사 텔레칩스 저전력 데이터 보안 장치 및 이를 이용한 저전력 데이터 보안 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6167516B2 (ja) * 2012-12-19 2017-07-26 富士通株式会社 中継装置、中継方法及び電力制御システム
US9519307B2 (en) * 2013-06-20 2016-12-13 Globalfoundries Inc. Detecting full-system idle state in adaptive-tick kernels
US10037068B2 (en) 2014-09-09 2018-07-31 Infineon Technologies Austria Ag Configurable digital interface for switching voltage regulators
CN106774758B (zh) * 2016-11-18 2019-08-16 杭州嘉楠耘智信息科技有限公司 一种串联电路及计算设备
US10866608B2 (en) 2016-11-30 2020-12-15 Intel Corporation Apparatus and method of voltage regulation control for integrated circuit
US11243588B2 (en) 2018-05-30 2022-02-08 Hangzhou Canaan Intelligence Information Technology Co, Ltd Series circuit and computing device
CN108983856A (zh) * 2018-08-16 2018-12-11 郑州云海信息技术有限公司 一种gpu同步压力测试的电压预补偿装置及其系统
CN109189623B (zh) 2018-08-24 2021-03-09 苏州浪潮智能科技有限公司 一种cpu的测试方法、装置及电子设备
US11720159B2 (en) * 2019-07-01 2023-08-08 Texas Instruments Incorporated Unified bus architecture for a voltage regulator
US10985652B1 (en) 2020-03-02 2021-04-20 Google Llc Power balancer for series-connected load zones of an integrated circuit
US11221667B1 (en) * 2020-07-30 2022-01-11 Qualcomm Incorporated Dynamic voltage selection for a single power rail in a multi-core domain
US11881776B2 (en) 2021-05-24 2024-01-23 Hewlett Packard Enterprise Development Lp Adjusting a switching frequency of a voltage regulator to operate at a predetermined power efficiency
WO2023129042A1 (en) * 2021-12-31 2023-07-06 Osti̇m Tekni̇k Üni̇versi̇tesi̇ Biohazard decision support system and method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744944A (en) 1995-12-13 1998-04-28 Sgs-Thomson Microelectronics, Inc. Programmable bandwidth voltage regulator
US6105142A (en) 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
US7822967B2 (en) 2000-09-27 2010-10-26 Huron Ip Llc Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices
US7155617B2 (en) 2002-08-01 2006-12-26 Texas Instruments Incorporated Methods and systems for performing dynamic power management via frequency and voltage scaling
US7085943B2 (en) * 2003-09-26 2006-08-01 Freescale Semiconductor, Inc. Method and circuitry for controlling supply voltage in a data processing system
US7451333B2 (en) * 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7603575B2 (en) 2005-06-30 2009-10-13 Woodbridge Nancy G Frequency-dependent voltage control in digital logic
US7562245B1 (en) 2006-06-09 2009-07-14 Vivante Corporation Single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls
US7650518B2 (en) * 2006-06-28 2010-01-19 Intel Corporation Method, apparatus, and system for increasing single core performance in a multi-core microprocessor
US7675759B2 (en) 2006-12-01 2010-03-09 Flextronics International Usa, Inc. Power system with power converters having an adaptive controller
US7873847B2 (en) 2006-12-27 2011-01-18 International Business Machines Corporation Method of power state control for a server blade in a blade—server chassis system
CN101231551B (zh) * 2007-01-26 2014-12-10 华硕电脑股份有限公司 多处理器系统及其效能调整方法
JP2008276331A (ja) 2007-04-25 2008-11-13 Toshiba Corp マルチプロセッサの制御装置及び方法
US7992017B2 (en) * 2007-09-11 2011-08-02 Intel Corporation Methods and apparatuses for reducing step loads of processors
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US8386806B2 (en) 2007-12-17 2013-02-26 Intel Corporation Integrated power management logic
US8001394B2 (en) 2008-01-31 2011-08-16 International Business Machines Corporation Method and system of multi-core microprocessor power management and control via per-chiplet, programmable power modes
US8601292B2 (en) * 2008-03-31 2013-12-03 Intel Corporation Supply margining method and apparatus
US8103884B2 (en) 2008-06-25 2012-01-24 International Business Machines Corporation Managing power consumption of a computer
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US8365308B2 (en) * 2008-09-26 2013-01-29 Broadcom Corporation Method and system for a secure power management scheme
US20100162256A1 (en) * 2008-12-18 2010-06-24 Alexander Branover Optimization of application power consumption and performance in an integrated system on a chip
US20100332877A1 (en) * 2009-06-30 2010-12-30 Yarch Mark A Method and apparatus for reducing power consumption
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
US8463973B2 (en) 2010-08-31 2013-06-11 Advanced Micro Devices, Inc. Mechanism for voltage regulator load line compensation using multiple voltage settings per operating state
US8782451B2 (en) * 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639059B1 (ko) * 2015-02-06 2016-07-12 주식회사 텔레칩스 저전력 데이터 보안 장치 및 이를 이용한 저전력 데이터 보안 방법

Also Published As

Publication number Publication date
BR112014018141A8 (pt) 2017-07-11
EP2798434A1 (en) 2014-11-05
US20140380070A1 (en) 2014-12-25
EP2798434A4 (en) 2015-09-02
US9851768B2 (en) 2017-12-26
WO2013158116A1 (en) 2013-10-24
CN104081312A (zh) 2014-10-01
BR112014018141A2 (ko) 2017-06-20

Similar Documents

Publication Publication Date Title
KR20150012235A (ko) 전압 레귤레이터 제어 시스템
JP5189921B2 (ja) コンピュータの放熱システム
US9996400B2 (en) Multi-CPU system and multi-CPU system scaling method
US8996895B2 (en) Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US7281148B2 (en) Power managed busses and arbitration
US8122269B2 (en) Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores
CN101379453B (zh) 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置
KR101485274B1 (ko) 저장 드라이브 관리
KR20050053758A (ko) 성능이 효과적인 전력 조절을 위한 방법 빛 장치
US10509455B2 (en) Method and apparatus to control a link power state
JP2007122714A (ja) 動的レーン管理システム及び方法
EP2047354A1 (en) Power management in a data processing device having masters and slaves
JP2010539610A (ja) 電圧レギュレータ通信のためのシステムおよび方法
US9891700B2 (en) Power management for datacenter power architectures
TWI550408B (zh) 多核心電子系統及其速率調節裝置
US9213381B2 (en) Voltage regulator dynamically determining whether requested power transition can be supported
US11086390B2 (en) Method and apparatus for improving power management by controlling a system input current in a power supply unit
EP3134805B1 (en) Latency-based power mode units for controlling power modes of processor cores, and related methods and systems
TW201237608A (en) VR power mode interface
KR102333391B1 (ko) 전자 장치 및 이의 전력 제어 방법
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
US7219172B1 (en) System and method of dynamically controlling storage device access duty cycle
JP5483465B2 (ja) コンピュータシステム、及び省電力制御方法
US7340617B1 (en) System and method of dynamically controlling storage device power supply current
EP2821880B1 (en) Power control system and method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid