TWI550408B - 多核心電子系統及其速率調節裝置 - Google Patents

多核心電子系統及其速率調節裝置 Download PDF

Info

Publication number
TWI550408B
TWI550408B TW100114162A TW100114162A TWI550408B TW I550408 B TWI550408 B TW I550408B TW 100114162 A TW100114162 A TW 100114162A TW 100114162 A TW100114162 A TW 100114162A TW I550408 B TWI550408 B TW I550408B
Authority
TW
Taiwan
Prior art keywords
rate
transmission rate
electronic system
core electronic
rate adjustment
Prior art date
Application number
TW100114162A
Other languages
English (en)
Other versions
TW201243711A (en
Inventor
侯秉成
呂政祐
施傑文
吳振禧
陳忠敬
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW100114162A priority Critical patent/TWI550408B/zh
Priority to US13/190,645 priority patent/US8850248B2/en
Publication of TW201243711A publication Critical patent/TW201243711A/zh
Application granted granted Critical
Publication of TWI550408B publication Critical patent/TWI550408B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

多核心電子系統及其速率調節裝置
本發明係與多核心電子系統相關，並且尤其與調節多核心電子系統中之資料傳輸速度的技術相關。
一般而言，電路的工作頻率愈高，耗電量就愈大。因此，許多電路被設計為針對不同運作狀況，相對應地採用不同的時脈速度，以達到省電效果。以電腦系統的中央運算處理器為例，如圖一所示，處理器10通常會透過一資料傳輸介面12與儲存單元14溝通。除了資料之外，處理器10還會發送控制信號給資料傳輸介面12，例如用以控制資料傳輸介面12的傳輸速率之時脈速度。
當處理器10係處於一般運算模式，處理器10可將資料傳輸介面12設定為以一中等速率傳輸資料。當處理器10中並無任何須處理的運算工作，處理器10可命令資料傳輸介面12採用一較低的工作頻率，以節省電力。相對地，若處理器10需要自儲存單元14讀取大量資料(例如在處理影音播放程序時)或是將大量資料寫入儲存單元14，處理器10可要求資料傳輸介面12以一最高工作頻率運作，以期順利完成處理程序。
圖二係繪示一處理器運作狀態與資料傳輸介面之時脈速度的對應關係範例。對單核心電子系統來說，由於該單核心電子系統可以於一工作切換自另一工作時預先得知一所需的介面傳輸頻寬，處理器與硬碟等資料儲存裝置間的一介面傳輸速度可直接由處理器根據自己的需求決定。易言之，單核心電子系統中的處理器可根據自身的運作狀態切換資料傳輸介面的時脈速度。
為了提升電子系統的運算速度，某些電子產品製造者會希望以多核心系統取代傳統的單核心系統。然而，對多核心系統而言，其所包含之各個處理器在同一時間所執行的工作不盡相同。在多個處理器必須共用同一個資料傳輸介面與資料儲存裝置溝通的情況下，如何有效整合各處理器的頻寬需求，以決定資料傳輸介面之傳輸速率，是不容忽視的議題。
為解決上述問題，本發明提出一種多核心電子系統及配合多核心電子系統的速率調節裝置。根據本發明之多核心電子系統和速率調節裝置能有效整合系統頻寬需求、自動快速調整資料傳輸介面的運作時脈，進而達到省電目的
根據本發明之一具體實施例為一多核心電子系統，用以存取一資料儲存裝置，該多核心電子系統包含複數個處理器、一資料傳輸介面與一速率調節模組。該等處理器各自提供一頻寬需求。該等處理器共用該資料傳輸介面與一資料儲存裝置溝通。該速率調節模組係用以接收該等處理器分別提供之一頻寬需求，並根據該等頻寬需求決定該資料傳輸介面之一傳輸速率。
根據本發明之另一具體實施例為一種與多核心電子系統配合的速率調節裝置。該多核心電子系統所包含之複數個處理器共用一資料傳輸介面與一資料儲存裝置溝通。該速率調節裝置包含一接收單元與一速率調節單元。該接收單元係用以接收該等處理器分別提供之一頻寬需求。該速率調節單元係用以根據該等頻寬需求決定該資料傳輸介面之一傳輸速率。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
請參考圖三，其為根據本發明之一具體實施例之一多核心電子系統之局部方塊圖。舉例而言，該系統可為一個人電腦系統或一行動通訊裝置。以下說明以採用多核心系統架構的行動通訊裝置為例。如圖三之局部方塊圖所示，一行動通訊裝置30包含四個處理器(32A~32D)；該等處理器係共用並透過一資料傳輸介面34與一資料儲存裝置36溝通。實務上，資料儲存裝置36可為內建於行動通訊裝置30中之一記憶體，但不以此為限。
速率調節模組38係用以接收處理器32A~32D分別提供之一頻寬需求，並根據該等頻寬需求決定資料傳輸介面34之一傳輸速率。舉例而言，若處理器32A~32D的頻寬需求中有關之傳輸頻寬值分別為50 MB/s、50 MB/s、25 MB/s、25 MB/s，則速率調節模組38可將該等頻寬需求的頻寬值相加，產生一總頻寬需求150 MB/s，並根據此總頻寬需求要求資料傳輸介面34以大於等於150 MB/s的速率傳輸資料。易言之，資料傳輸介面34的工作頻率會被設定為足以提供150 MB/s的資料傳輸。
舉資料傳輸介面34所能提供的最高傳輸速率為200 MB/s的情況為例：很顯然地，將資料傳輸介面34的傳輸速率設定為150 MB/s已足以順利完成處理器32A~32D的工作需求，並且會比令資料傳輸介面34以200 MB/s的速率運作省電。據此，若考量電路運作時的耗電量，速率調節模組38可根據該總頻寬需求選擇相對應可滿足總頻寬需求之一最低傳輸速率，亦即令資料傳輸介面34以恰足以符合需求之速率150 MB/s傳輸資料，以達成省電效果。
於實際應用中，速率調節模組38可為專用於決定該傳輸速率之一硬體電路，獨立於處理器32A~32D之外。相較於將上述速率調節功能設計為軟體並交由處理器32A~32D中的某一處理器執行，以專用硬體負責調節速率的好處在於：各處理器原本的運算工作完全不會因為必須處理提高/降低傳輸速率之頻寬需求中斷，造成運算效能降低。
實務上，速率調節模組38可被設計為週期性地檢查是否須根據該等頻寬需求調整該傳輸速率。或者，該頻寬需求可被設計為包含一急迫程度的指標，並且令速率調節模組38參考該急迫程度以決定調整資料傳輸介面34之傳輸速率的時間點。舉例而言，如果處理器32A所發出的頻寬需求之指標顯示其運算工作具有高度迫切性或是高優先性，速率調節模組38可據此立即提高資料傳輸介面34的傳輸速率。若處理器32A~32D發出的頻寬需求之指標顯示其皆非急迫/高優先需求，則速率調節模組38可等待一段時間後再調整資料傳輸介面34的傳輸速率。
圖四為根據本發明之另一具體實施例之與多核心電子系統配合的一速率調節裝置之方塊圖。速率調節裝置40所配合的多核心電子系統包含M個處理器(未顯示於圖中)，M為大於1的整數。該等處理器共用一資料傳輸介面與一資料儲存裝置(例如硬碟或可插拔式記憶體)溝通。速率調節裝置40負責整合該M個處理器對頻寬的需求，據以調整該資料傳輸介面的傳輸速率。如圖四所示，速率調節裝置40包含接收單元41、速率調節單元42、有限狀態機(finite state machine,FSM) 43、計時器44、暫存器45和時脈控制器46。
接收單元41係用以接收來自該M個處理器分別提供的頻寬需求，並將這些頻寬需求傳遞至速率調節單元42。速率調節單元42會根據該M個頻寬需求計算一建議該資料傳輸介面應採用的傳輸速率。於此實施例中，該M個處理器可各自隨時對接收單元41發送頻寬需求，但有限狀態機43並非隨時調整該傳輸速率，而係根據計時器44所設定之一特定週期T運作。也就是說，每隔一段時間T，有限狀態機43會根據速率調節單元42建議的傳輸速率，自預先提供的參考資料中選取一組對應於該傳輸速率的設定值，再將該組設定值寫入暫存器45，做為時脈控制器46的控制信號。在本實施例中，時脈控制器46係由N種頻率不同的時脈信號中選擇一個做為該資料傳輸介面據以運作的工作時脈信號，N為大於1的整數。
如先前所述，在本實施例中，速率調節單元42可被設計為將該M個頻寬需求相加，產生一總頻寬需求，並根據該總頻寬需求決定該傳輸速率。同樣地，速率調節單元42可根據該總頻寬需求選擇相對應可滿足總頻寬需求之一最低傳輸速率做為該傳輸速率，以達到省電效果。此外，在另一實施例中，資料傳輸介面34所能支援之一傳輸速率範圍可被設計區分為幾個高低不同的區段，以用於自上述預先提供的參考資料選擇一組設定值。舉資料傳輸介面34所能提供的最高傳輸速率為200 MB/s的情況為例，資料傳輸介面34所支援之一傳輸速率範圍0~200MB/s可被等分為四個區段以用於選擇參考資料所包含之一設定值，即0~50MB/s,51~100MB/s,101~150MB/s及151~200MB/s。則假設該總頻寬需求落在101 MB/s~150 MB/s的區段間，有限狀態機43便將一組對應於傳輸速率為150 MB/s的設定值寫入暫存器45。此外，速率調節裝置40可被設計為在修改暫存器45的設定後即發送通知給各處理器，告知傳輸速率已修改。
圖五為有限狀態機43之一狀態變換範例之示意圖。初始狀態為「A保留暫存器設定」，經過時間T後進入「B決定是否修改設定」狀態。若速率調節單元42建議的傳輸速率與前一次的建議相同，表示無須修改設定，因此回到「A保留暫存器設定」狀態。反之，若速率調節單元42建議的傳輸速率不同於前一次的建議，表示須修改暫存器45的設定，有限狀態機43即進入「C改寫暫存器設定」狀態，並且在修改完成後，回到「A保留暫存器設定」狀態。
圖六為時脈控制器46所輸出之工作時脈信號對應於有限狀態機43之狀態之一範例的時序圖。於此範例中，在依序經過「A保留暫存器設定」、「B決定是否修改設定」、「C改寫暫存器設定」三個狀態後，暫存器45被寫入新的設定值，因此工作時脈信號的頻率也隨之改變。
於另一實施例中，該等由處理器提供至接收單元41的頻寬需求被設計為包含一急迫程度/優先性的指標，並且有限狀態機43可參考該急迫程度以決定調整暫存器45之設定的時間點。舉例而言，如果某一處理器所發出的頻寬需求之指標顯示該運算工作具有高度迫切性，速率調節單元42可請求有限狀態機43立即修改暫存器45的設定，以提高時脈控制器46所輸出之工作時脈信號的頻率。
於根據本發明之另一實施例中，上述調節傳輸速率的工作係以軟體的形式實現，並交由多核心電子系統中的某一個處理器執行。如圖七所示，速率調節的工作可被設計為一軟體程式，交由處理器72A執行。處理器72A~72D係共用並透過資料傳輸介面74與資料儲存裝置76溝通。處理器72B~72D各自將其頻寬需求發送至處理器72A。處理器72A可在整合本身和其他幾個處理器的需求後，發送調整傳輸速率的指令給資料傳輸介面74。
實務上，若非出現具有急迫性的頻寬請求，執行該速率調節軟體的時間可被安排在處理器72A原本負責的運算進行到一個段落或是其運算程序中出現空檔的時間，藉此避免對處理器72A其他的運算任務造成過多干擾。同樣地，處理器72A可被設計為在改變資料傳輸介面74的傳輸速率後，發送通知給其他處理器，告知傳輸速率已修改。
綜上所述，根據本發明之多核心電子系統和速率調節裝置能有效整合系統頻寬需求、自動快速調整資料傳輸介面的運作時脈，進而達到省電目的。此外，若以專用硬體實現本發明的概念，其電路架構單純，不會造成多核心電子系統的硬體成本大幅上升，亦不會影響各處理器的運算工作，是相當理想的頻寬需求整合方案。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
10．．．處理器
12．．．資料傳輸介面
14．．．儲存單元
30．．．行動通訊裝置
32A~32D．．．處理器
34．．．資料傳輸介面
36．．．資料儲存裝置
38．．．速率調節模組
40．．．速率調節裝置
41．．．接收單元
42．．．速率調節單元
43．．．有限狀態機
44．．．計時器
45．．．暫存器
46．．．時脈控制器
72A~72D．．．處理器
74．．．資料傳輸介面
76．．．資料儲存裝置
圖一為處理器、資料傳輸介面與儲存單元三者之連接關係示意圖。
圖二係繪示一處理器運作狀態與資料傳輸介面之時脈速度的對應關係範例之示意圖。
圖三為根據本發明之一具體實施例之一多核心行動通訊裝置之局部方塊圖。
圖四為根據本發明之一具體實施例中的速率調節裝置之方塊圖。
圖五為根據本發明之有限狀態機的狀態變換範例之示意圖。
圖六為根據本發明之工作時脈信號與有限狀態機之狀態之一範例之時序圖。
圖七為根據本發明之一具體實施例之多核心電子系統之局部方塊圖。
30．．．行動通訊裝置
32A~32D．．．處理器
34．．．資料傳輸介面
36．．．資料儲存裝置
38．．．速率調節模組

Claims (11)

  1. 一種多核心電子系統，用以存取一資料儲存裝置，該多核心電子系統包含：複數個處理器，各自提供一頻寬需求；一資料傳輸介面，該等處理器透過該資料傳輸介面與該資料儲存裝置溝通，其中該資料傳輸介面所支援之一傳輸速率範圍係被區分為複數個區段；以及一速率調節模組，用以接收該等頻寬需求，並根據該等頻寬需求決定該資料傳輸介面之一傳輸速率；其中該等頻寬需求各有關於一頻寬值，該速率調節模組係將該等頻寬需求之該等頻寬值相加，產生一總頻寬需求，並根據該總頻寬需求決定該傳輸速率，且該傳輸速率為可滿足總頻寬需求之一最低傳輸速率，且該速率調節模組係根據該最低傳輸速率所在之該區段自預先設定之一參考資料中選擇一組設定值，該組設定值相關於該傳輸速率。
  2. 如申請專利範圍第1項所述之多核心電子系統，其中該速率調節模組係根據該總頻寬需求選擇相對應可滿足該總頻寬需求之一最低傳輸速率做為該傳輸速率。
  3. 如申請專利範圍第1項所述之多核心電子系統，其中該速率調節模組係週期性地檢查是否須調整該傳輸速 率。
  4. 如申請專利範圍第1項所述之多核心電子系統，其中該頻寬需求包含一急迫程度，並且該速率調節模組參考該急迫程度以決定調整該傳輸速率之一時間點。
  5. 如申請專利範圍第1項所述之多核心電子系統，其中該速率調節模組係獨立於該複數個處理器之外且專用於根據該等頻寬需求決定該傳輸速率。
  6. 如申請專利範圍第1項所述之多核心電子系統，其中該速率調節模組係由一處理器執行一程序實現。
  7. 如申請專利範圍第1項所述之多核心電子系統，其中該資料儲存裝置為內建於該多核心電子系統中之一記憶體或與該多核心電子系統配合之一可插拔式記憶卡。
  8. 一種可與一多核心電子系統配合之速率調節裝置，該多核心電子系統包含複數個處理器共用並透過一資料傳輸介面與一資料儲存裝置溝通，該速率調節裝置包含：一接收單元，用以接收該等處理器各自提供之一頻寬需求；以及一速率調節單元，用以根據該等頻寬需求決定該資料傳輸介面之一傳輸速率；其中，該資料傳輸介面所支援之一傳輸速率範圍係被區分為複數個區段；且該等頻寬需求各有關於一頻寬值，該速率調節單元係將該等頻寬需求之 該等頻寬值相加，產生一總頻寬需求，並根據該總頻寬需求決定該傳輸速率，且該傳輸速率為可滿足總頻寬需求之一最低傳輸速率，並且該速率調節單元係根據該最低傳輸速率所在之該區段自預先設定之一參考資料中選擇一組設定值，該組設定值相關於該傳輸速率。
  9. 如申請專利範圍第8項所述之速率調節裝置，其中該速率調節單元係根據該總頻寬需求選擇相對應可滿足該總頻寬需求之一最低傳輸速率做為該傳輸速率。
  10. 如申請專利範圍第8項所述之速率調節裝置，其中該速率調節單元係週期性地檢查是否須調整該傳輸速率。
  11. 如申請專利範圍第8項所述之速率調節裝置，其中該頻寬需求包含一急迫程度，並且該速率調節單元參考該急迫程度以決定調整該傳輸速率之一時間點。
TW100114162A 2011-04-22 2011-04-22 多核心電子系統及其速率調節裝置 TWI550408B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100114162A TWI550408B (zh) 2011-04-22 2011-04-22 多核心電子系統及其速率調節裝置
US13/190,645 US8850248B2 (en) 2011-04-22 2011-07-26 Multi-core electronic system having a rate adjustment module for setting a minimum transmission rate that is capable for meeting the total bandwidth requirement to a shared data transmission interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100114162A TWI550408B (zh) 2011-04-22 2011-04-22 多核心電子系統及其速率調節裝置

Publications (2)

Publication Number Publication Date
TW201243711A TW201243711A (en) 2012-11-01
TWI550408B true TWI550408B (zh) 2016-09-21

Family

ID=47022196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114162A TWI550408B (zh) 2011-04-22 2011-04-22 多核心電子系統及其速率調節裝置

Country Status (2)

Country Link
US (1) US8850248B2 (zh)
TW (1) TWI550408B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150161070A1 (en) * 2013-12-05 2015-06-11 Qualcomm Incorporated Method and system for managing bandwidth demand for a variable bandwidth processing element in a portable computing device
US9864647B2 (en) * 2014-10-23 2018-01-09 Qualcom Incorporated System and method for dynamic bandwidth throttling based on danger signals monitored from one more elements utilizing shared resources
US10416747B2 (en) * 2016-05-23 2019-09-17 Apple Inc. Dynamic transmission power adjustment
CN108170370B (zh) 2016-12-07 2021-01-26 慧荣科技股份有限公司 数据储存装置与数据传输速率控制方法
TWI610179B (zh) * 2016-12-07 2018-01-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
CN106775491B (zh) * 2016-12-30 2019-05-31 北京联想核芯科技有限公司 数据处理方法及存储设备
US10615886B2 (en) * 2018-08-21 2020-04-07 At&T Intellectual Property I, L.P. Method and apparatus for mitigating radio interference

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058450A (en) * 1996-07-15 2000-05-02 Micron Electronics, Inc. Method and system for apportioning computer bus bandwith
US20030065960A1 (en) * 2001-09-28 2003-04-03 Stefan Rusu Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US20050044442A1 (en) * 2003-08-22 2005-02-24 Barr Andrew H. Bus clock frequency management based on device bandwidth characteristics
US20050216607A1 (en) * 2004-03-26 2005-09-29 Munguia Peter R Power managed busses and arbitration
US20050216643A1 (en) * 2004-03-26 2005-09-29 Munguia Peter R Arbitration based power management
US20070248007A1 (en) * 2006-04-25 2007-10-25 Rajan Govinda N Broadband access network capacity management
US20090248976A1 (en) * 2008-03-26 2009-10-01 Rotithor Hemant G Multi-core memory thermal throttling algorithms for improving power/performance tradeoffs
TW200943075A (en) * 2007-12-05 2009-10-16 Onlive Inc Streaming interactive video client apparatus
US20100214911A1 (en) * 2007-10-03 2010-08-26 Genesis Technical Systems Corp. Dynamic, asymmetric rings
US7886131B1 (en) * 2006-08-14 2011-02-08 Marvell International Ltd. Multithread processor with thread based throttling

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7593433B1 (en) * 1999-03-02 2009-09-22 Cisco Technology, Inc. System and method for multiple channel statistical re-multiplexing
JP4158319B2 (ja) * 2000-06-15 2008-10-01 沖電気工業株式会社 セル受信装置及びトラフィック制御システム
JP3591498B2 (ja) * 2001-08-31 2004-11-17 三菱電機株式会社 帯域更新方法
US8713295B2 (en) * 2004-07-12 2014-04-29 Oracle International Corporation Fabric-backplane enterprise servers with pluggable I/O sub-system
US8259566B2 (en) * 2005-09-20 2012-09-04 Qualcomm Incorporated Adaptive quality of service policy for dynamic networks
TWI287365B (en) * 2005-12-28 2007-09-21 Ind Tech Res Inst A dynamic bandwidth allocation method in an ethernet passive optical network
US7573834B2 (en) * 2006-05-31 2009-08-11 Alcatel Lucent Method and system for allocating a group bit rate among multiple bonded pairs in a communications network
US8407451B2 (en) * 2007-02-06 2013-03-26 International Business Machines Corporation Method and apparatus for enabling resource allocation identification at the instruction level in a processor system
US8374194B2 (en) * 2007-11-21 2013-02-12 Mitsubishi Electric Corporation Communication device and bandwidth allocation method
US8711154B2 (en) * 2008-06-09 2014-04-29 Freescale Semiconductor, Inc. System and method for parallel video processing in multicore devices
US8347301B2 (en) * 2008-06-30 2013-01-01 Intel Corporation Device, system, and method of scheduling tasks of a multithreaded application
US8607035B2 (en) * 2008-08-29 2013-12-10 Texas Instruments Incorporated Multi-core processing utilizing prioritized interrupts for optimization
US20100296520A1 (en) * 2009-05-19 2010-11-25 Matthews David L Dynamic quality of service adjustment across a switching fabric
US8452835B2 (en) * 2009-12-23 2013-05-28 Citrix Systems, Inc. Systems and methods for object rate limiting in multi-core system

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058450A (en) * 1996-07-15 2000-05-02 Micron Electronics, Inc. Method and system for apportioning computer bus bandwith
US20030065960A1 (en) * 2001-09-28 2003-04-03 Stefan Rusu Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US20050044442A1 (en) * 2003-08-22 2005-02-24 Barr Andrew H. Bus clock frequency management based on device bandwidth characteristics
US20050216607A1 (en) * 2004-03-26 2005-09-29 Munguia Peter R Power managed busses and arbitration
US20050216643A1 (en) * 2004-03-26 2005-09-29 Munguia Peter R Arbitration based power management
US20070248007A1 (en) * 2006-04-25 2007-10-25 Rajan Govinda N Broadband access network capacity management
US7886131B1 (en) * 2006-08-14 2011-02-08 Marvell International Ltd. Multithread processor with thread based throttling
US20100214911A1 (en) * 2007-10-03 2010-08-26 Genesis Technical Systems Corp. Dynamic, asymmetric rings
TW200943075A (en) * 2007-12-05 2009-10-16 Onlive Inc Streaming interactive video client apparatus
US20090248976A1 (en) * 2008-03-26 2009-10-01 Rotithor Hemant G Multi-core memory thermal throttling algorithms for improving power/performance tradeoffs

Also Published As

Publication number Publication date
TW201243711A (en) 2012-11-01
US8850248B2 (en) 2014-09-30
US20120272080A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
TWI550408B (zh) 多核心電子系統及其速率調節裝置
EP2375305B1 (en) Hardware-based automatic performance state transitions on processor sleep and wake events
KR101310044B1 (ko) 복수의 코어 프로세서들에서의 하나 이상의 코어들의 워크로드 성능을 증가시키는 방법
USRE47658E1 (en) Heat dissipation system for computers
US9910483B2 (en) Distribution of tasks among asymmetric processing elements
US9015396B2 (en) Reducing latency in a peripheral component interconnect express link
US9507402B2 (en) Monitoring transaction requests using a policy engine within a storage drive driver to change power capability and latency settings for a storage drive
US8112250B2 (en) Processor power management
US9152210B2 (en) Method and apparatus for determining tunable parameters to use in power and performance management
JP6774160B2 (ja) 情報処理装置、並びに、データ転送装置の制御方法
CN105190531A (zh) 空闲显示情况下的存储器功率节省
EP1865403B1 (en) A single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls
KR20150012235A (ko) 전압 레귤레이터 제어 시스템
US20090006696A1 (en) Computer system, processor device, and method for controlling computer system
JP2013196667A (ja) 画像処理装置
CN102759980A (zh) 多核心电子系统及其速率调节装置
US20060179172A1 (en) Method and system for reducing power consumption of a direct memory access controller
EP4022446B1 (en) Memory sharing
JP2012116138A (ja) 制御装置、制御プログラム、画像形成装置
WO2019103784A1 (en) Dynamic fine grain link control
JP2014126915A (ja) 処理装置
KR20200018495A (ko) 컴퓨팅 디바이스에서 동적 버퍼 사이징을 위한 시스템 및 방법
TW201351113A (zh) 計算機裝置及重置訊號過濾方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees