JP6774160B2 - 情報処理装置、並びに、データ転送装置の制御方法 - Google Patents
情報処理装置、並びに、データ転送装置の制御方法 Download PDFInfo
- Publication number
- JP6774160B2 JP6774160B2 JP2014160802A JP2014160802A JP6774160B2 JP 6774160 B2 JP6774160 B2 JP 6774160B2 JP 2014160802 A JP2014160802 A JP 2014160802A JP 2014160802 A JP2014160802 A JP 2014160802A JP 6774160 B2 JP6774160 B2 JP 6774160B2
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- timer value
- signal
- module
- saving mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Description
図1Aのブロック図により情報処理装置200の構成例を示す。情報処理装置200は、コンピュータ装置であり、データ転送を司るバスシステム30を有する。バスシステム30には、プロセッサとして複数のCPU10と11、ディジタル信号プロセッサ(DSP)12、および、グラフィカルプロセッサ(GPU)13などが接続される。
図2A、図2Bのブロック図によりバスシステム30と電力制御モジュール25の構成例を示す。バスシステム30に接続されるマスタモジュール300とスレーブモジュール400の増加に伴い、バスシステム30は、近年、複数のデータ転送を司るデータ転送装置(以下、バスモジュール)100によって構成される。このような構成は、物理的なタイミング収束性の観点からである。また、各バスモジュール100は、データ転送検出モジュール101を有する。
図5により省電力モード移行が許可される場合の電力制御モジュール25とバスモジュール100の動作を説明する。電力制御モジュール25は、省電力モード移行のトリガを受信すると、省電力モード移行要求信号をアクティブにする(時刻T2)。
図6により省電力モード移行が許可されない場合の電力制御モジュール25とバスモジュール100の動作を説明する。電力制御モジュール25は、省電力モード移行のトリガを受信すると、省電力モード移行要求信号をアクティブにする(時刻T2)。
図7により省電力モード移行後に新規データ転送が発生した場合の電力制御モジュール25とバスモジュール100の動作を説明する(時刻T2)。電力制御モジュール25は、省電力モード移行のトリガを受信すると、省電力モード移行要求信号をアクティブにする(T2)。
図2Aに示すように、電力制御モジュール25は、各バスモジュール100に対応する電力制御I/Fを有する。各電力制御I/Fは、省電力モードの移行と復帰を制御する制御モジュール250、インターバルタイマ251、時間設定値最適化のためのタイマ値最適化モジュール252を有し、対応するバスモジュール100の状態を管理する。
タイマ値最適化モジュール252は、予め決められたルールに基づいてタイマ値を動的に変更し、最適なタイマ値に調整するモジュールである。図8Bのフローチャートによりタイマ値最適化モジュール252の動作を含む制御モジュール250の処理を説明する。なお、図8Bにおいて、図8Aと同様の処理には同一符号を付し、その詳細説明を省略する。
図9により電力制御信号とインターバルタイマ251のカウント値countの関係を説明する。
タイマ値最適化モジュール252は、インターバルタイマ251のタイマ設定値を動的に変更し、省電力効果が高いタイマ設定値を探索、判定する。探索完了後、その判定結果として最も省電力効果が高い最適なタイマ設定値をインターバルタイマ251に入力するためのモジュールである。
if (一回目のタイマ値更新トリガの入力)
調整用タイマ値 = 開始タイマ値;
if (二回目のタイマ値更新トリガの入力)
調整用タイマ値 = 開始タイマ値 + ステップ値×1;
if (三回目のタイマ値更新トリガの入力)
調整用タイマ値 = 開始タイマ値 + ステップ値×2;
:
:
if (N回目のタイマ値更新トリガの入力)
調整用タイマ値 = 開始タイマ値 + ステップ値×(N-1);
最適タイマ値判定モジュール256は、下式により、バスモジュール100の省電力効果の判定を行う。
省電力効果 = 省電力モード期間の総期間 - 省電力モード移行期間の総期間 …(1)
最適タイマ値省電力効果測定は、タイマ値調整モード選択信号253が非アクティブ(調整後タイマ値使用モード)の場合に使用される機能である。最適タイマ値省電力効果測定信号2563が‘1’の場合、省電力モード期間測定モジュール2560、省電力モード移行期間測定モジュール2561、省電力効果測定・最適タイマ値判定モジュール2562が動作し、省電力効果の測定が行われる。これにより、タイマ値調整モード選択信号253が非アクティブの場合も、タイマ値更新トリガ信号254の入力ごとに省電力効果が計算される。ただし、このとき使用されるタイマ設定値は、既に決まっている最適タイマ値であり、最適タイマ値におけるタイマ値更新トリガ信号254の入力ごとの省電力効果が計算されることになる。
図12A、図12Bにより省電力効果の測定方法を説明する。タイマ値調整モード選択信号253がアサートされている(信号レベルH)期間、インターバルタイマ251は、定期的に省電力モード移行要求信号をアサート(信号レベルL)する。そして、省電力モードに入っている時間(省電力モード期間)と、モード移行の際に無駄にクロックが供給されている時間(省電力モード移行期間)をカウントする。その後、両者のカウンタの演算結果から省電力効果を算出する。図12A、図12Bは上記のシーケンスを示している。
図2Bに示す設定レジスタ800は、CPU10が内部のレジスタ群へアクセスするためのインタフェイスを有する。CPU10は、設定レジスタ800を介して、タイマ値最適化モジュール252への指示を行う。なお、設定レジスタ800がタイマ値最適化モジュール252の内部に存在するような構成も考えられる。
以下、ディジタルカメラシステム用の情報処理装置201における動画撮影を例に、図12A、図12Bを参照して説明した最適タイマ値の自動調整シーケンスを説明する。図14により最適タイマ値の自動調整シーケンスを示す。図14の横軸は情報処理装置201の制御シーケンスの単位を示し、縦軸は時間軸と各制御シーケンスの処理内容を示す。
図15(a)によりタイマ値に対して測定された省電力効果の一例を示す。つまり、図15(a)は、図14に示すタイマ値調整フローにおけるフレーム1からフレーム10の最適タイマ値探索の結果として得られる省電力効果を示す。
上記では動画撮影を例に最適タイマ値を決定するフローを説明した。しかし、ディジタルカメラは動画撮影だけでなく、電源投入直後から様々な機器状態を有し、状態ごとに最適タイマ値が異なると考えられる。
動画撮影状態と動画再生状態は、動画サイズの設定によりフルハイビジョン(FHD)、ハイビジョン(HD)、スタンダード(SD)に分類される。静止画撮影状態と静止画再生状態は、静止画サイズの設定によりラージ(L)、ミドル(M)、スモール(S)に分類され、かつ、連続撮影が有効か無効かにより分類される。動画サイズ、静止画サイズ、連続撮影の有効・無効は、カメラの撮影モードの設定ボタンにより予め設定されているものとする。
開始タイマ値 = Tmin;
ステップ値 = (Tmax - Tmin)/N;
タイマ更新数 = N; …(2)
図18によりディジタルカメラ製品における機器状態とタイマ値調整モード選択信号253の関係例、および、機器状態とタイマ値更新トリガ信号254の関係例を示す。
最適タイマ値の自動調整シーケンス(図14)の説明において、動画撮影を例に、10フレーム目までに最適タイマ値を求め、11フレーム以降、最適タイマ値を使用し続ける例を示した。ただし、この方法によれば、11フレーム以降、撮影対象の被写体に大きな変動があると省電力効果が低下する可能性がある。以下では、このような問題を解消するために、動画撮影において一度決定した最適タイマ値を再度調整する例を説明する。
if (ET≦ETadj/2)
省電力効果減少割込信号213をアサート; …(3)
以下、電力制御モジュール25の他の構成例を説明する。マスタモジュール300は、DMAC14、15などの周期的に多量のデータ転送を行うモジュール、および、キャッシュを内蔵するCPU10、11などの非周期的にキャッシュラインの入れ替えのための短いデータ転送を行うモジュールである。このような特性が異なるマスタモジュール300が混在して、バスシステム30に接続される。従って、バスシステム30には、特性が異なる転送データが混在する。
図4に示す属性生成回路106は、すべてのスレーブデータ転送制御I/F501が受信するデータ転送要求信号と、マスタIDを入力し、転送要求データ属性信号を生成する。属性生成回路106は、内部にCPUのID、DMACのIDを予め保持しており、入力したマスタIDから、データ転送要求信号を駆動したマスタモジュール300がCPUかDMACか識別可能である。データ転送要求信号がアクティブな全マスタがCPUであれば、転送要求データ属性信号をアクティブにする。データ転送要求信号がアクティブな全マスタがDMACであれば、転送要求データ属性信号をインアクティブにする。CPUとDMACが混在する場合、転送要求データ属性信号をインアクティブにする。
図21(a)のブロック図により電力制御モジュール25の他の構成例を示す。電力制御モジュール25は、各バスモジュール100に対応する電力制御I/Fを有する。各電力制御I/Fは、省電力モードの移行と復帰を制御する制御モジュール250とインターバルタイマ251、インターバルタイマ251に設定する複数のリファレンス値252を有し、対応するバスモジュール100の状態を管理する。複数のリファレンス値252は異なる値であり、リファレンス値2はリファレンス値1に比較して充分に低い値とする。なお、各制御モジュール250は、電力制御モジュール25のCPUが電力制御モジュール25のROMなどに格納されたプログラムを実行することにより実現される。
図21(b)により電力制御信号とインターバルタイマ251のカウント値countの関係を説明する。
本発明は、上述の実施形態の一以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける一以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、一以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (15)
- 複数のマスタモジュールと少なくとも一つのスレーブモジュールとの間のデータ転送を行う複数のバスモジュールを有するデータ転送手段と、
前記複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信及び機器状態に応じて調整された所定の時間が経過したか否かに基づき、各バスモジュールの省電力モードへの移行を制御する電力制御手段と、
を有し、
前記電力制御手段は、前記複数のバスモジュールそれぞれに対応し、対応するバスモジュールとの間で電力制御信号により前記通信を行う複数の制御手段を有する情報処理装置。 - 前記制御手段は、対応するバスモジュールに送信する電力制御信号に含まれる省電力モードへの移行を要求する要求信号をアクティブにした後、当該バスモジュールから受信した電力制御信号に含まれる省電力モードへの移行の可否を示す許可信号の状態を判定して、当該バスモジュールが前記省電力モードへの移行が可能か否かを判定する請求項1に記載された情報処理装置。
- 前記制御手段は、前記省電力モードへの移行が可能と判定した場合、対応するバスモジュールを前記省電力モードに移行させるために、当該バスモジュールに供給する電源またはクロックを制御する請求項2に記載された情報処理装置。
- 前記制御手段は、前記省電力モードへの移行が不可能と判定した場合、対応するバスモジュールに送信する前記要求信号を非アクティブにし、前記所定の時間が経過した後、再び、対応するバスモジュールに送信する前記要求信号をアクティブにする請求項2または請求項3に記載された情報処理装置。
- 前記所定の時間は、各バスモジュールのデータ転送能力に応じて設定される請求項4に記載された情報処理装置。
- 前記電力制御信号には、前記制御手段が、対応するバスモジュールに送信する省電力モードへの移行を要求する要求信号、並びに、対応するバスモジュールから受信する応答信号および省電力モードへの移行の可否を示す許可信号が含まれる請求項1から請求項4の何れか一項に記載された情報処理装置。
- 前記複数のバスモジュールはそれぞれ、データ転送要求信号とデータ転送受信準備信号を用いる二線ハンドシェイクによって前記データ転送を行い、
各バスモジュールは、対応する制御手段から受信する前記要求信号がアクティブになると、前記データ転送受信準備信号を非アクティブにして転送データの非受信状態に移行し、処理中のデータ転送があるか否かの判定を行う請求項6に記載された情報処理装置。 - 各バスモジュールは、前記判定の後、対応する制御手段に送信する前記応答信号をアクティブにする請求項7に記載された情報処理装置。
- 対応するバスモジュールから独立した電源を備え、該対応するバスモジュールが省電力モードであるか否かに関わらず前記許可信号の状態を設定可能であるデータ転送検出モジュールを更に備え、
各制御手段は、対応するバスモジュールから受信中の前記許可信号が非アクティブに変化した場合に転送データの属性を受信し、前記転送データの属性に応じて、前記省電力モードを解除した後、再び、前記要求信号をアクティブにするまでの時間を制御する請求項6に記載された情報処理装置。 - 前記転送データの属性は周期的または非周期的に発生するデータであることを示す請求項9に記載された情報処理装置。
- 前記転送データの属性がキャッシュラインの入れ替えデータであると判定した場合の前記要求信号をアクティブにするまでの時間は、前記転送データの属性がキャッシュラインの入れ替えデータではないと判定した場合の前記要求信号をアクティブにするまでの時間よりも長い請求項9に記載された情報処理装置。
- 前記転送データの属性はデータ転送要求信号の駆動モジュールを識別するマスタIDである請求項9に記載された情報処理装置。
- 前記転送データの属性はレジスタのアドレスである請求項9に記載された情報処理装置。
- 複数のマスタモジュールと少なくとも一つのスレーブモジュールとの間のデータ転送を行う複数のバスモジュールを有するデータ転送装置の制御方法であって、
電力制御手段が、前記複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信及び機器状態に応じて調整された所定の時間が経過したか否かに基づき、各バスモジュールの省電力モードへの移行を制御し、
前記電力制御手段は、前記複数のバスモジュールそれぞれに対応する複数の制御手段を有し、各制御手段は、対応するバスモジュールとの間で電力制御信号により前記通信を行う制御方法。 - コンピュータを請求項1から請求項13の何れか一項に記載された情報処理装置の電力制御手段として機能させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160802A JP6774160B2 (ja) | 2013-12-06 | 2014-08-06 | 情報処理装置、並びに、データ転送装置の制御方法 |
US14/553,852 US9678562B2 (en) | 2013-12-06 | 2014-11-25 | Information processing apparatus, data transfer apparatus, and control method for data transfer apparatus |
CN201410727879.XA CN104699642B (zh) | 2013-12-06 | 2014-12-04 | 信息处理装置、数据传送装置及数据传送装置的控制方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013253609 | 2013-12-06 | ||
JP2013253609 | 2013-12-06 | ||
JP2014160802A JP6774160B2 (ja) | 2013-12-06 | 2014-08-06 | 情報処理装置、並びに、データ転送装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015130147A JP2015130147A (ja) | 2015-07-16 |
JP2015130147A5 JP2015130147A5 (ja) | 2017-09-07 |
JP6774160B2 true JP6774160B2 (ja) | 2020-10-21 |
Family
ID=53271125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160802A Active JP6774160B2 (ja) | 2013-12-06 | 2014-08-06 | 情報処理装置、並びに、データ転送装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9678562B2 (ja) |
JP (1) | JP6774160B2 (ja) |
CN (1) | CN104699642B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104204975B (zh) * | 2012-03-26 | 2016-10-12 | 三菱电机株式会社 | 定序程序调试辅助装置 |
KR102151178B1 (ko) * | 2014-05-19 | 2020-09-02 | 삼성전자 주식회사 | 직렬 통신 장치 및 그 방법 |
JP6425492B2 (ja) * | 2014-10-17 | 2018-11-21 | キヤノン株式会社 | 情報処理装置、情報処理方法およびプログラム |
US9690364B2 (en) * | 2015-09-04 | 2017-06-27 | Qualcomm Incorporated | Systems and methods for dynamically adjusting memory state transition timers |
US9781679B2 (en) * | 2015-11-27 | 2017-10-03 | Samsung Electronics Co., Ltd. | Electronic systems and method of operating electronic systems |
CN106126841B (zh) * | 2016-06-30 | 2019-08-23 | 福州瑞芯微电子股份有限公司 | 一种基于硬件变频的方法和装置 |
JP6977439B2 (ja) * | 2017-09-20 | 2021-12-08 | ブラザー工業株式会社 | 電子機器 |
JP6991812B2 (ja) * | 2017-09-26 | 2022-01-13 | キヤノン株式会社 | 接続された外部装置と通信可能であって省電力状態に移行が可能なコントローラを備える情報処理装置及びその制御方法 |
US11144457B2 (en) * | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
AU2018452006B2 (en) | 2018-12-03 | 2022-12-01 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
CN110674063B (zh) * | 2019-09-16 | 2021-03-23 | 上海天数智芯半导体有限公司 | 一种用于芯片内实现fabric的架构和方法 |
US20230400333A1 (en) * | 2022-06-10 | 2023-12-14 | Badger Meter, Inc. | System and Method for Identifying the Effect of Changes in a Utility Monitoring System |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504907A (en) * | 1991-02-14 | 1996-04-02 | Dell Usa, L.P. | Power management system with adaptive control parameters for portable computer |
JPH08335357A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ltd | 記憶装置 |
US6711691B1 (en) * | 1999-05-13 | 2004-03-23 | Apple Computer, Inc. | Power management for computer systems |
US6631434B1 (en) * | 1999-11-15 | 2003-10-07 | Hewlett-Packard Development Company, L.P. | Dynamic early indication system for a computer |
JP4733877B2 (ja) * | 2001-08-15 | 2011-07-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
US20030135676A1 (en) * | 2002-01-17 | 2003-07-17 | Koninklijke Philips Electronics N.V. | Low-power bus interface |
US7155618B2 (en) * | 2002-03-08 | 2006-12-26 | Freescale Semiconductor, Inc. | Low power system and method for a data processing system |
JP3654284B2 (ja) * | 2002-10-03 | 2005-06-02 | 日本電気株式会社 | 無線端末装置及びそれを用いた無線通信システム |
US7398403B2 (en) * | 2004-07-01 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Multiprocessor control apparatus, control method thereof, and integrated circuit |
JP4455540B2 (ja) | 2006-06-15 | 2010-04-21 | キヤノン株式会社 | バスシステム及び調停方法 |
JP5023660B2 (ja) * | 2006-10-31 | 2012-09-12 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置、および画像形成装置の制御方法 |
JP4921283B2 (ja) * | 2007-08-20 | 2012-04-25 | 株式会社日立製作所 | 半導体装置 |
JP2009122922A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | データ処理装置 |
JP2010072897A (ja) * | 2008-09-18 | 2010-04-02 | Nec Electronics Corp | クロック供給装置 |
JP5627603B2 (ja) * | 2009-01-12 | 2014-11-19 | ラムバス・インコーポレーテッド | クロック転送低電力シグナリングシステム |
US8448001B1 (en) * | 2009-03-02 | 2013-05-21 | Marvell International Ltd. | System having a first device and second device in which the main power management module is configured to selectively supply a power and clock signal to change the power state of each device independently of the other device |
JP5725695B2 (ja) * | 2009-03-16 | 2015-05-27 | キヤノン株式会社 | データ記憶装置、及びデータ記憶装置の制御方法 |
US9286257B2 (en) * | 2011-01-28 | 2016-03-15 | Qualcomm Incorporated | Bus clock frequency scaling for a bus interconnect and related devices, systems, and methods |
KR101842245B1 (ko) * | 2011-07-25 | 2018-03-26 | 삼성전자주식회사 | 시스템 온 칩 버스 장치 및 그에 따른 루트 클럭 게이팅 방법 |
JP5775398B2 (ja) * | 2011-08-25 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US20130117593A1 (en) * | 2011-11-07 | 2013-05-09 | Qualcomm Incorporated | Low Latency Clock Gating Scheme for Power Reduction in Bus Interconnects |
JP2013106166A (ja) * | 2011-11-14 | 2013-05-30 | Sony Corp | クロックゲーティング回路およびバスシステム |
CN104054037B (zh) * | 2011-12-16 | 2016-10-12 | 日立麦克赛尔株式会社 | 接收设备以及电力供给方法 |
JP5146590B2 (ja) * | 2011-12-20 | 2013-02-20 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置およびその制御方法 |
US9378132B2 (en) * | 2012-03-22 | 2016-06-28 | Hgst Technologies Santa Ana, Inc. | System and method for scanning flash memories |
-
2014
- 2014-08-06 JP JP2014160802A patent/JP6774160B2/ja active Active
- 2014-11-25 US US14/553,852 patent/US9678562B2/en active Active
- 2014-12-04 CN CN201410727879.XA patent/CN104699642B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20150160716A1 (en) | 2015-06-11 |
CN104699642A (zh) | 2015-06-10 |
JP2015130147A (ja) | 2015-07-16 |
US9678562B2 (en) | 2017-06-13 |
CN104699642B (zh) | 2018-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6774160B2 (ja) | 情報処理装置、並びに、データ転送装置の制御方法 | |
EP3872604B1 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US9110671B2 (en) | Idle phase exit prediction | |
TWI468926B (zh) | 處理器電力管理及方法 | |
EP1286248B1 (en) | Semiconductor device with hardware mechanism for proper clock control | |
US8127153B2 (en) | Memory power profiling | |
TWI544323B (zh) | 用於增加感測器控制器之能源效率的設備、電腦可讀媒體、方法和系統 | |
US8806232B2 (en) | Systems and method for hardware dynamic cache power management via bridge and power manager | |
TW201428760A (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
US8892922B2 (en) | Voltage detection | |
JP2013025792A (ja) | フレキシブルフラッシュコマンド | |
JP2013025794A (ja) | フラッシュインタフェースの有効利用 | |
US20190012283A1 (en) | Dma controller with trigger sequence generator | |
JP2011095967A (ja) | バス共有システム | |
JP6425492B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
US20060179172A1 (en) | Method and system for reducing power consumption of a direct memory access controller | |
JP2012181573A (ja) | マイクロコンピュータ | |
JP2001034530A (ja) | マイクロコンピュータおよびメモリアクセス制御方法 | |
JP6128833B2 (ja) | 処理装置 | |
US9619386B2 (en) | Synchronization variable monitoring device, processor, and semiconductor apparatus | |
JP2014038502A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US10552166B1 (en) | Data unit synchronization between chained pipelines | |
JP4416575B2 (ja) | メモリ制御方法及びメモリ制御装置 | |
JP2013196112A (ja) | メモリシステムとその省電力制御方法 | |
TW202411816A (zh) | 微控制器系統及使用該微控制器系統處理資料的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190708 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190708 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190716 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190719 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20190927 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20191004 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200403 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200626 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20200720 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20200904 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20200904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201002 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6774160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |