JPH08335357A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH08335357A
JPH08335357A JP7141687A JP14168795A JPH08335357A JP H08335357 A JPH08335357 A JP H08335357A JP 7141687 A JP7141687 A JP 7141687A JP 14168795 A JP14168795 A JP 14168795A JP H08335357 A JPH08335357 A JP H08335357A
Authority
JP
Japan
Prior art keywords
circuit
command
power
storage device
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7141687A
Other languages
English (en)
Inventor
Tetsuya Sakabe
哲也 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7141687A priority Critical patent/JPH08335357A/ja
Priority to US08/761,009 priority patent/US5691948A/en
Publication of JPH08335357A publication Critical patent/JPH08335357A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/06—Control of operating function, e.g. switching from recording to reproducing by counting or timing of machine operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【目的】上位装置から発行されるコマンドの時間間隔を
モニタしてパワーセーブに適切なタイミングで決めて最
も効率良く消費電力を低減する。 【構成】測定手段６０により上位装置から発行されるコ
マンドを終始タイミングとしてコマンド間隔の時間Ｔを
測定し、タイミング決定手段６６は、測定手段６２によ
り測定されたコマンド間隔の測定時間Ｔによりパワーセ
ーブするタイミングｔ１〜ｔ４を可変する。パワーセー
ブ制御手段６８は、上位装置から受領したコマンドの実
行を終了した後、タイミング決定手段６６で決定された
タイミングｔｉから次にコマンドが得られるまでパワー
セーブ状態に制御する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、上位装置からのコマン
ドが停止している状態で必要のない回路部の電源停止や
動作能力を下げて消費電力を低減するパワーセーブ機能
を備えたディスク装置等の記憶装置に関し、特に、装置
の使用環境に応じてパワーセーブを最適化させる記憶装
置に関する。
【０００２】近年のコンピュータの小型化に伴ない、周
辺機器である磁気ディスク装置の低消費電力化が重要に
なってきており、効率的な低消費電力化が必須となって
きている。
【０００３】
【従来の技術】従来の磁気ディスク装置は、消費電力を
低減するため、ホストからのコマンドを受信しない時間
が一定時間に達した場合、回路の一部または全部の電源
供給を遮断するパワーセーブ制御を行っている。即ち、
パワーセーブに移行するためのコマンド停止時間とし
て、一定の時間を予め定め、コマンドを受信したらカウ
ンタにより時間を計数し、一定時間に達したら、パワー
セーブ制御により回路の一部又は全部の電源供給を停止
する。このパワーセーブ制御として磁気ディスク装置の
場合は、リードライト回路部の電源供給の停止、プロセ
ッサのクロック周波数を例えば１／２にした動作速度の
低下、ヘッドアクチュエータを駆動するＶＣＭの駆動停
止、ディスク媒体を回転するスピンドルモータの駆動停
止等がある。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のディスク装置のパワーセーブにあっては、消
費電力を低減するためには、より多くの回路部の電源を
遮断すればよいが、この場合、次にコマンドを受信して
パワーオンした際の復帰時間が長くなり、アクセス性能
が低下する問題がある。これに対し復帰時間の短い回路
部を対象に電源を遮断してアクセス性能を下げないよう
にすると、十分に消費電力を低減することができない。
【０００５】また従来のパワーセーブ制御にあっては、
パワーセーブへの移行を固定的に決めた一定時間で行っ
ているが、コマンド発行の時間間隔は、磁気ディスク装
置の使用環境、即ちホストがどの様な頻度で磁気ディス
ク装置にアクセスする必要があるかは、ホストにより異
なり、また同じホストであった場合でもアプリケーショ
ンにより差が生じることがある。このため、パワーセー
ブ制御に移行するための時間を適切に定めることが難し
いという問題があった。
【０００６】また、パワーセーブに移行する一定時間の
固定値に対し、僅かに超えた時間間隔でコマンドが発行
された場合、パワーセーブに入ると直ぐに次のコマンド
受信でパワーセーブが解除されることになり、復帰時間
によりアクセス性能が大幅に低下する恐れがあった。本
発明は、このような従来の問題点に鑑みてなされたもの
で、上位装置から発行されるコマンドの時間間隔をモニ
タして適切なタイミングでパワーセーブに移行して最も
効率良く消費電力を低減できるディスク装置及びそのパ
ワーセーブ方法を提供することを目的とする。
【０００７】
【問題点を解決するための手段】図１は本願第１発明の
原理説明図である。第１発明の記憶装置は、測定手段６
０により上位装置から発行されるコマンドを終始タイミ
ングとしてコマンド間隔の時間Ｔを測定する。タイミン
グ決定手段６６は、測定手段６２により測定されたコマ
ンド間隔の測定時間Ｔによりパワーセーブするタイミン
グｔ１〜ｔ４を可変する。パワーセーブ制御手段６８
は、上位装置から受領したコマンドの実行を終了した
後、タイミング決定手段６６で決定されたタイミングｔ
ｉから次にコマンドが得られるまでパワーセーブ状態に
制御する。
【０００８】測定手段６２は、上位装置から発行された
複数のコマンド間隔の時間Ｔを測定して平均値を求め、
タイミング決定手段６６はこの平均値によりパワーセー
ブするタイミングｔ１〜ｔ４を決定する。タイミング決
定手段６６は、コマンド間隔の時間増加に対し、パワー
オンスタート時の復帰時間が短い回路部の順番に、パワ
ーセーブするタイミングを決定する。またタイミング決
定手段６６は、コマンド間隔の時間増加に対し、少なく
ともリードライト回路部、ヘッドを駆動する回路部、及
び媒体を回転する回路部の順番に、パワーセーブするタ
イミングを決定する。また、タイミング決定手段は、コ
マンド間隔の時間増加に対し、少なくともリードライト
回路部、プロセッサのクロック発生回路、ヘッドを駆動
する回路部、及び媒体を回転する回路部の順番に、パワ
ーセーブするタイミングを決定してもよい。
【０００９】タイミング決定手段６６は、コマンド間隔
の時間増加に対し、少なくともリードライト回路部、プ
ロセッサのクロック発生回路、ヘッドを駆動する回路
部、媒体を回転する回路部、冷却ファンを駆動する回路
部の順番に、パワーセーブする回路部を選択してもよ
い。更に、タイミング決定手段６６は、コマンド間隔の
測定時間が所定の最大時間を超える場合、上位装置から
のコマンド受信を認識可能な回路部のみを残し、他の回
路部をパワーセーブ対象とするタイミングを決定するこ
ともできる。
【００１０】タイミング決定手段６６は、コマンド間隔
の測定時間Ｔを、ＥＥＰＲＯＭ等の不揮発性メモリまた
は記憶媒体に記憶し、電源をオフした後のパワーオンス
タートで不揮発性メモリ又はディスク媒体に記憶したコ
マンド間隔の測定時間を使用して、パワーセーブのタイ
ミングを決定する。この場合、不揮発性モリ又は記憶媒
体に記憶されたコマンド間隔の測定時間Ｔは、測定手段
による測定毎に更新される。
【００１１】また本願の第２発明は、同じく測定手段６
２で、上位装置から発行されるコマンドを終始タイミン
グとしてコマンド間隔の時間Ｔを測定し、この測定時間
Ｔに応じてパワーセーブする１又は複数の回路部を決定
手段で決定する。パワーセーブ制御手段６８は、上位装
置から受領したコマンドの実行を終了した後、決定手段
で決定された１又は複数の回路部を、次にコマンドが得
られるまでパワーセーブ状態に制御する。
【００１２】この場合も、測定手段６２は、上位装置か
ら発行された複数のコマンドの時間間隔を測定して平均
値を求めてもよい。また決定手段は、コマンド間隔の測
定時間Ｔの増加に対し、パワーオンスタート時の復帰時
間が短い回路部の順番に、パワーセーブする回路部の数
を増加させる。具体的には、少なくともリードライト回
路部、ヘッドを駆動する回路部、及び媒体を回転する回
路部の順番に、パワーセーブする回路部の数を増加させ
る。この他に、少なくともリードライト回路部、プロセ
ッサのクロック発生回路、ヘッドを駆動する回路部、及
び媒体を回転する回路部の順番に、パワーセーブする回
路部の数を増加させてもよい。また少なくともリードラ
イト回路部、プロセッサのクロック発生回路、ヘッドを
駆動する回路部、媒体を回転する回路部、冷却ファンを
駆動する回路部の順番に、パワーセーブする回路部の数
を増加させてもよい。
【００１３】また決定手段は、コマンド間隔の測定時間
Ｔが所定の最大時間を超える場合、上位装置からのコマ
ンド受信を認識可能な回路部のみを残し、他の回路部を
全てパワーセーブ対象とすることが望ましい。第１発明
と同様、測定手段６２は、コマンド間隔の測定時間Ｔ
を、ＥＥＰＲＯＭ等の不揮発性メモリまたは記憶媒体に
記憶し、決定手段は、電源をオフした後のパワーオンス
タートで不揮発性メモリ又は記憶媒体に記憶した測定時
間Ｔを使用してパワーセーブする１又は複数の回路部を
決定する。この場合、不揮発性メモリ又は記憶媒体に記
憶されたコマンド間隔の測定時間Ｔは、測定手段６２に
よる測定毎に更新される。
【００１４】
【作用】このような本願第１発明の記憶装置によれば、
ディスク装置側でホストから発行されたコマンド間隔の
時間を測定し、例えば複数回の平均値を求め、コマンド
間隔の測定時間に応じてパワーセーブ制御する回路部の
タイミングを決定してパワーセーブ制御を行う。
【００１５】即ち、コマンド間隔の測定時間Ｔが短い場
合には、短い間隔のパワーセーブ・タイミングｔ１〜ｔ
４が決定され、また測定時間Ｔが長い場合は、長い間隔
のパワーセーブ・タイミングｔ１〜ｔ４が決定され、い
ずれについても、復帰時間の短い回路部の順番にパワー
セーブが行われる。このため動作環境によりコマンド間
隔が異なっても、コマンド間隔の中でのパワーセーブの
タイミングが同じ比率で時間軸上に分散したパワーセー
ブが行われ、コマンド間隔の変化で回路部のパワーセー
ブが遅すぎたり早すぎたりする事態を回避し、消費電力
の節減効果を最大限に発揮したパワーセーブができる。
【００１６】また本願の第２発明によれば、ディスク装
置側でホストから発行されたコマンド間隔の時間Ｔを測
定し、測定時間Ｔの増加に応じてパワーセーブ制御する
回路部の数を増加させ、コマンド実行終了時点で、決定
した１又は複数の回路部をパワーセーブする。例えばコ
マンド間隔の測定時間Ｔが短ければ、復帰時間の短いリ
ードライト回路部のみのパワーセーブとなり、測定時間
Ｔの増加に応じ、リードライト回路部とＶＣＭ駆動回路
部の一斉パワーセーブ、リードライト回路部、ＶＣＭ駆
動回路部及びＳＰＭ駆動回路部の一斉パワーセーブに移
行する。
【００１７】このためディスク装置の使用環境に応じた
適切な低消費電力化が実現でき、また低消費電力化によ
る性能低下を最小限にとどめることができる。
【００１８】
【実施例】図２は本発明のパワーセーブ制御が適用され
る磁気ディスク装置のブロック図である。図２におい
て、ディスクドライブとして知られたディスク装置は、
ディスクエンクロージャ１０とディスクコントローラ１
２で構成される。ディスクエンクロージャ１０にはヘッ
ドＩＣ回路１５が設けられ、ヘッドＩＣ回路１５に対
し、この実施例にあっては４つの複合型ヘッド１４−１
〜１４−４を接続している。
【００１９】複合型ヘッド１４−１〜１４−４は、ライ
トヘッド１６−１〜１６−４とリードヘッド１８−１〜
１８−４を一体に備えている。ライトヘッド１６−１〜
１６−４としてはインダクティブヘッドが使用され、リ
ードヘッド１８−１〜１８−４としてはＭＲヘッドが使
用される。更にディスクエンクロージャ１０には、ヘッ
ドアクチュエータを駆動するＶＣＭ５０、磁気ディスク
を回転するスピンドルモータ５６、冷却ファンモータ６
０とそのドライバ回路５８が設けられる。ディスクエン
クロージャ１０に対してはディスクコントローラ１２が
設けられ、ディスクコントローラ１２にはリードライト
回路部として、リード復調回路２０、エンコーダ／デコ
ーダ２２、ライト変調回路２５、ハードディスクコント
ローラ２６、インタフェース回路２８、バッファメモリ
３０、サーボ復調回路部３２およびＡＤコンバータ３４
が設けられる。
【００２０】ハードディスクコントローラ２６は、リー
ド動作の際に、ヘッドＩＣ回路１５に上位装置からのコ
マンドに基づくヘッド切換信号Ｅ１とリード／ライト切
換信号Ｅ２のリード側を有効とする信号を送り、複合型
ヘッド１４−１〜１４−４のいずれか１つを選択し、そ
のリードヘッドをリード復調回路２０に接続している。
【００２１】リードヘッドからの読取信号はリード復調
回路２０で一定振幅にＡＧＣ増幅された後、例えばパー
シャル・レスポンス最尤検出法に従った（１＋Ｄ）m 波
形等化（ｍは折込み符号の拘束長）と、続いて行われる
ビタビ復号によってリードデータを復調する。リード復
調回路２０で復調されたリードデータは、エンコーダ／
デコーダ２２がリード時にはエンコード機能が有効にな
っていることから、ＲＬＬデータからＮＲＺデータを復
号し、パラレル変換した後にインタフェース回路２８を
介してバッファメモリ３０に転送し、バッファメモリ３
０の格納量が一定値を越えると、インタフェース回路２
８より上位装置にリードデータを転送する。
【００２２】ライト動作の際には、インタフェース回路
２８を経由してバッファメモリに転送された上位装置か
らのライトデータをエンコーダ／デコーダ２２に送り、
ライト動作の際にはエンコード機能が有効になっている
ことから、ＮＲＺライトデータを所定のＲＬＬ符号に変
換し、ライト変調回路２５に出力する。ライト変調回路
２５は、パーシャル・レスポンス最尤検出の場合、１／
（１＋Ｄ）m のプリコードを行った後、書込補償を行
い、ライトＦＦで保持した後にドライバによりヘッドＩ
Ｃ回路１５を介して、そのとき選択されているライトヘ
ッドに供給して、ディスク媒体に書き込む。
【００２３】周波数シンセサイザ２４は、この実施例が
定密度記録方式（ＣＤＲ）をとっていることから、ディ
スク媒体のシリンダを所定シリンダ数ごとにゾーン分割
し、各ゾーンごとに異なった周波数を予め設定してい
る。このため、リード動作またはライト動作の際のシリ
ンダアドレスから対応するゾーン周波数をセットするこ
とで、リード復調回路２０、エンコーダ／デコーダ２２
等に対するクロックを供給する。
【００２４】ディスクコントローラ１２の全体的な制御
は、ＭＰＵ３６が行う。ＭＰＵ３６に対しては、バス４
４を介してＲＡＭ４０、更に不揮発性メモリとしてＥＥ
ＰＲＯＭ４２を接続している。更にＭＰＵ３６には、バ
ス４４を介してインタフェース回路２８が接続され、上
位装置からの各種のコマンドを受領して解読し、ハード
ディスクコントローラ２６に対するリード／ライト指
示、更にディスクエンクロージャ１０に設けているＶＣ
Ｍ５８の駆動によるヘッド位置決め制御を行う。
【００２５】ＶＣＭ５０を駆動するため、バス４４に対
してはＤＡコンバータ４６とドライバ４８が設けられ、
ＭＰＵ３６の指示でＶＣＭ５０を制御する。またＤＡコ
ンバータ５２、ドライバ５４によりスピンドルモータ５
６の駆動も行う。ＭＰＵ３６によるヘッド位置決め制御
のための位置信号は、サーボ復調回路３２とＡＤコンバ
ータ３４から得られる。
【００２６】この実施例にあっては、ディスク媒体のデ
ータ面における各セクタの先頭位置にサーボ情報例えば
２相サーボ情報を記録したセクタサーボ方式を採用して
いる。このため、リード動作またはライト動作の際にヘ
ッドＩＣ回路１５により選択されているライトヘッドか
らの読取信号をサーボ復調回路３２に入力し、サーボ情
報のタイミングで位置信号を復調し、ＡＤコンバータ３
４によりＭＰＵ３６に取り込んでいる。
【００２７】ＭＰＵ３６によるサーボ制御としては、ヘ
ッドをコマンドで指定されたシリンダアドレスに移動す
るためのシーク制御と、目標シリンダに到達したときの
ファイン制御が行われる。更にＭＰＵ３６に対しては、
クロック発生回路３８が設けられる。クロック発生回路
３８は、水晶発振器からの発振信号を分周回路で分周
し、ＭＰＵ３６の動作に必要な所定周波数のクロック信
号を発生している。
【００２８】このようなディスクエンクロージャ１０と
ディスクコントローラ１２で構成される本発明のディス
ク装置にあっては、更にＭＰＵ３６に上位装置からのコ
マンド停止状態で消費電力を節減するためのパワーセー
ブ制御を実現するための機能が設けられる。図３は、図
２のＭＰＵ３６で実現される本願第１発明のパワーセー
ブ制御の機能ブロック図である。
【００２９】図３において、ＭＰＵ３６にはコマンド間
隔の時間Ｔを測定する測定部６２が設けられる。測定部
６２は、上位装置からのコマンドを受領するとカウンタ
をリセットスタートし、次にコマンドを受信したときに
カウンタを停止し、このカウンタの計数値からコマンド
発生間隔の時間Ｔを測定する。測定部６２によるコマン
ド間隔の時間測定は、予め定めたＮ回行われ、Ｎ回の測
定が済むと、その平均値を求めて測定時間Ｔとして、測
定レジスタ６４にセットする。また測定部６２の測定時
間Ｔは、不揮発性メモリとして設けたＥＥＰＲＯＭ４２
にも記憶される。
【００３０】測定部６２に続いては、測定時間Ｔに応じ
てパワーセーブのタイミングｔｉ（但しｉ−１，２，３
・・・ｎ）を決定するタイミング決定部６６が設けられ
る。この実施例にあっては、タイミング決定部６６はパ
ワーセーブ対照して分けられた４つの回路部に対応して
４つのタイミングｔ１〜ｔ４を測定時間Ｔに応じて決定
する。
【００３１】図４は図３のタイミング決定部６６の処理
内容の一実施例である。図４（Ａ）において、まず測定
時間Ｔの大小に応じ、異なったパワーセーブ内容を決定
する。即ち、測定時間Ｔを大中小に分けてパワーセーブ
内容を決めている。例えばコマンド間隔の測定時間Ｔが
５秒未満の場合は、パワーセーブなしとする。測定時間
Ｔが５秒以上で３０秒未満の場合は、測定時間の所定の
係数を乗じたタイミングｔ１〜ｔ４を求める。この場合
は、ｔ１＝．０８Ｔ、ｔ２＝１．０Ｔ、ｔ３＝１．２
Ｔ、ｔ４＝１．４Ｔとしている。更に、測定時間Ｔが３
０秒以上の場合は、固定的に決めたタイミングｔ１〜ｔ
４を使用する。例えばｔ１＝１秒、ｔ２＝１０秒、ｔ３
＝３０秒、ｔ４＝６０秒としている。
【００３２】図４（Ｂ）は図４（Ａ）のタイミングｔ１
〜ｔ４とパワーセーブ対象とする回路部との関係であ
る。パワーセーブ対象回路部として、図２のディスク装
置をリードライト回路部（Ｒ／Ｗ回路部）、クロック発
生回路、ＶＣＭドライバ、ＳＰＭ／冷却ファンの４つの
回路部に分けている。ここでリードライト回路部には、
図２のリード復調回路２０、エンコーダ／デコーダ２
２、周波数シンセサイザ２４、ライト変調回路２５、ハ
ードディスクコントローラ２６及びサーボ復調回路３２
が含まれる。またクロック発生回路は、クロック発生回
路３８そのものである。ＶＣＭドライバはドライバ４８
であり、更にＳＰＭ／冷却ファンはドライバ５４，５８
である。
【００３３】図４（Ｂ）におけるパワーセーブ回路部
は、モード番号１〜４により決定され、対応する枠内の
○印で示す回路部がタイミングｔ１〜ｔ４でワーセーブ
の対象回路部となることを意味する。このパワーセーブ
の対象となる回路部は、パワーオンしてから正常に動作
状態になるまでの復帰時間の短い回路部の順に、タイミ
ングｔ１〜ｔ４に対応させている。
【００３４】即ち、リードライト回路部はパワーオン時
の復帰時間がマイクロ秒オーダであり、瞬時に動作状態
に復帰できる。またクロック発生回路３８はパワーセー
ブ状態で分周比を変えてクロック周期を長くしているた
め、元に戻すための復帰時間も同じくマイクロ秒オーダ
で可能である。これに対し、ＶＣＭ５０のドライバ４８
は、電源遮断状態からＶＣＭ５０のサーボ制御が正常に
可能な状態に回復するためには、例えば１００〜２００
ｍｓ程度の復帰時間が必要となる。更に、ドライバ５４
及びスピンドルモータ５６については、パワーオンによ
りディスク媒体が所定の回転速度に達するまでには、例
えば３秒程度の比較的長い復帰時間が必要となる。尚、
冷却ファンモータ６０については、パワーオン時の復帰
時間は特に問題とはならない。
【００３５】このためコマンド間隔の測定時間Ｔに応じ
てパワーセーブのタイミングｔ１〜ｔ４が決定された場
合、図５（Ａ）のコマンドに対し、図５（Ｂ）〜（Ｅ）
のタイミングｔ１〜ｔ４に従い、リードライト回路部、
クロック発生回路、ＶＣＭドライバ、ＳＰＭ／冷却ファ
ンの順にパワーセーブが行われる。即ち、図５（Ｂ）の
タイミングｔ１に達すると、リードライト回路部の電源
を遮断するパワーセーブを行う。次に図５（Ｃ）のタイ
ミングｔ２に達すると、リードライト回路部の電源遮断
に加え、クロック発生回路３８の分周比を変えてＭＰＵ
３６の動作速度を下げるパワーセーブを行う。また図５
（Ｄ）のタイミングＴ３に達すると、リードライト回路
部の電源遮断、クロック発生回路の分周比変更によるＭ
ＰＵ３６の動作速度の低下に加え、ＶＣＭ５０を駆動し
ているドライバ４８に対する電源供給を停止するパワー
セーブを行う。ＶＣＭ５０のドライバ４８に対する電源
供給の停止は、その前に、ヘッドをＣＳＳゾーン（Cont
actStart/Stop zone)に戻した後、ＶＣＭの電源供給を
遮断する。
【００３６】更に、図５（Ｅ）のタイミングｔ４に達す
ると、スピンドルモータ５６のドライバ５４に対する電
源供給の停止、及び冷却ファンモータ６０を駆動するド
ライバ５８に対する電源供給の停止を行い、ほぼディス
クコントローラ１２の回路部全体に対する電源供給を停
止する。このタイミンクｔ４を過ぎて動作している回路
部は、周期を長くして低速で動作しているＭＰＵ３６、
ＲＡＭ４０、ＥＥＰＲＯＭ４２及び、インタフェース回
路２８及びバッファメモリ３０の上位装置からのアクセ
スに最低限必要な回路部のみとなる。
【００３７】ここで図２のディスクエンクロージャ１０
及びディスクコントローラ１２における消費電力は、例
えば電源電圧を５Ｖとすると５００ｍＡの消費電流が流
れ、このため消費電力は２．５Ｗとなっている。この
内、ドライバ５４によるスピンドルモータ５６の駆動に
１５０ｍＡ必要とし、またドライバ４８によるＶＣＭ５
０の駆動に１００ｍＡ必要とし、その他の回路部で２５
０ｍＡとなる。
【００３８】このような各回路部の消費電流の割合から
見て、図４に従って決定されたタイミングのパワーセー
ブによれば、タイミングｔ１〜ｔ４の順番に消費電流の
節減できる度合が大きくなっている。再び図３を参照す
るに、タイミング決定部６６に続いてはパワーセーブ制
御部６８が設けられる。パワーセーブ制御部６８には、
タイミング決定部６６で測定時間Ｔに応じて決定された
タイミングｔ１〜ｔ４と、受信したコマンドの実行終了
からの経過時間を監視し、タイミングｔ１〜ｔ４に達す
る毎に、そのときセットされていモード１〜４のいずれ
かに従った回路部のパワーセーブを行う。
【００３９】具体的には、図２のディスクコントローラ
１２におけるパワーセーブ対象となった回路部に対し、
ＭＰＵ３６より破線で示すパワーセーブ制御ラインが接
続されており、このパワーセーブ制御ラインは各回路部
のパワーセーブ制御用のレジスタに対するビットデータ
のセット，リセットを行う。例えば図３のパワーセーブ
制御部６８にあっては、図４（Ｂ）のタイミングｔ１〜
ｔ４のパワーセーブ回路部に対応して設けたリードライ
ト用レジスタ７０、クロック発生回路用レジスタ７２、
ＶＣＭ用レジスタ７４及びＳＰＭ用レジスタ７６に対す
るビットデータのセット，リセットを行う。
【００４０】図６は、図３のパワーセーブ制御部６８に
より電源供給の遮断でパワーセーブを行う回路の実施例
を、一般形として示している。図６において、パワーセ
ーブ対象回路８６に対しては、アナログスイッチ８２を
介して電源ライン８４が接続されている。パワーセーブ
対象回路８６に対してはレジスタ７８が設けられ、パワ
ーセーブ制御の際にＭＰＵ３６よりビットデータ１がセ
ットされる。
【００４１】レジスタ７８にセットされた制御ビット１
は、ドライバ８０に入力し、アナログスイッチ８２を図
示のようにオフ状態に切り換える。これによってパワー
セーブ対象回路８６に対する電源供給が停止し、パワー
セーブモードに入る。パワーセーブを解除したい場合に
は、ＭＰＵ３６によりレジスタ７８にデータビット０を
セットすれば、ドライバ８０によりアナログスイッチ８
２がオン状態に戻り、パワーセーブ対象回路８６に対す
る電源供給が再開される。
【００４２】図７は、図２のクロック発生回路３８にお
けるパワーセーブのための回路構成である。クロック発
生回路３８は水晶発振器９０を有し、水晶発振器９０か
らの発振信号を波形整形した後に、分周回路９２でＭＰ
Ｕ３６に必要な所定のクロック周波数、例えば６０ＭＨ
ｚに分周している。分周回路９２の出力は分周回路９４
に与えられ、更に半分の３０ＭＨｚに分周している。
【００４３】一方、ＭＰＵ３６からのパワーセーブ制御
によりビットデータのセット，リセットが行われるレジ
スタ７２が設けられ、レジスタ７２の出力をＡＮＤ回路
９８の反転入力に接続し、またＡＮＤ回路１００に直接
入力している。ＡＮＤ回路９８には分周回路９２からの
６０ＭＨｚの分周クロックＥ１が入力する。またＡＮＤ
回路１００には分周回路９４からの３０ＭＨｚの分周ク
ロックＥ２が入力する。ＡＮＤ回路９８，１００の出力
はＯＲ回路１０２でとりまとめられ、クロックＥ３とし
てＭＰＵ３６に供給されている。
【００４４】パワーセーブが解除されたレジスタ７２の
データビット０のセット状態にあっては、ＡＮＤ回路９
８が許容状態でＡＮＤ回路１００が禁止状態にあり、分
周回路９２からの６０ＭＨｚの分周クロックＥ１がＡＮ
Ｄ回路９８及びＯＲ回路１０２を通ってＭＰＵ３６に供
給される。これに対しレジスタ７２にパワーセーブ制御
のためにデータビット１がセットされると、ＡＮＤ回路
９８が禁止状態、ＡＮＤ回路１００が許容状態となり、
分周回路９４からの３０ＭＨｚの分周クロックＥ２がＡ
ＮＤ回路１００及びＯＲ回路１０２を介してＭＰＵ３６
に供給される。尚、図７にあっては、分周回路９４で１
／２の３０ＭＨｚに分周しているが、更に低い例えば１
０ＭＨｚ、５ＭＨｚ等の低速クロックに分周するように
してもよい。
【００４５】更に、図３にあっては、測定部６２で測定
した測定時間ＴをＥＥＰＲＯＭ４２に記憶して測定ごと
に更新している。このため、ディスク装置の電源を遮断
した後に再起動した場合、ＥＥＰＲＯＭ４２に保持され
ている電源停止前の測定時間Ｔを使用してタイミング決
定部６６で電源回復時のパワーセーブ・タイミングを決
定できる。このような電源停止時のための測定値の保持
は、ＥＥＰＲＯＭ４２によらず、例えばディスク媒体の
指定エリアに書き込むようにしてもよい。
【００４６】図８は図３の測定部６２による測定処理の
フローチャートである。まずステップＳ１で、上位装置
からのコマンド受領の有無を判別しており、コマンドを
受領するとステップＳ２に進み、カウンタをリセットし
て時間計数をスタートさせる。続いてステップＳ３で、
次のコマンド受領を判別しており、次のコマンドを受領
するとカウンタの動作を停止して、ステップＳ４で、そ
のときのカウンタ値ＴｉをＲＡＭ等に保持する。
【００４７】次にステップＳ５で、測定回数Ｎが予め定
めたＡ回に達したか否か判別しており、Ａ回未満であれ
ば、ステップＳ６で、測定回数Ｎを１つインクリメント
し、ステップＳ２でカウンタをリセットした後に再度ス
タートする。以下、コマンドを受領するごとに同じ処理
を繰り返して、そのときのコマンド間隔の時間であるカ
ウンタ値Ｔｉを保持する。
【００４８】ステップＳ５で測定回数ＮがＡ回に達する
と、ステップＳ７に進み、ＲＡＭ等に保持された測定値
Ｔ１，Ｔ２，・・・ＴN の平均測定時間Ｔを算出する。
次にステップＳ８で、ＥＥＰＲＯＭ４２に記憶されてい
る前回の測定時間と今回の測定時間との差を求める。次
に、ステップＳ９で測定時間の差が所定値以上であれ
ば、ステップＳ１０に進み、タイミング決定６６により
図４（Ａ）（Ｂ）の内容から測定時間に従ったタイミン
グｔ１〜ｔ４を決定し、ステップＳ１１でパワーセーブ
制御部６８にセットする。続いてステップＳ１２で、現
在の測定時間ＴをＥＥＰＲＯＭ４２にセットして更新す
る。
【００４９】図８は、図７のステップＳ１０におけるパ
ワーセーブ・タイミング決定処理をサブルーチンとして
示している。このサブルーチンは図４（Ａ）（Ｂ）の内
容を対象としたもので、まずステップＳ１で測定時間Ｔ
を読み込み、ステップＳ２で測定時間が５秒未満か否か
チェックする。５秒未満であれば、ステップＳ３に進
み、この場合はパワーセーブを行わない旨を決定する。
【００５０】ステップＳ２で測定時間Ｔが５秒以上であ
ると、ステップＳ４で３０秒未満か否かチェックする。
３０秒未満であればステップＳ５で、測定時間Ｔに所定
の係数０．８，１．０．１．２．１．４を乗じてタイミ
ングｔ１〜ｔ４を決定する。ステップＳ４で３０秒以上
であった場合には、ステップＳ６に進み、固定的に定め
たタイミングｔ１〜ｔ４を決定する。
【００５１】図１０は、図３のパワーセーブ制御部６８
の処理を示したフローチャートである。まずステップＳ
１で、上位装置からのコマンド受領の有無を判別してお
り、コマンドを受領するとステップＳ２に進み、コマン
ドを解読して実行する。続いてステップＳ３で、コマン
ドの実行終了を監視しており、実行終了を判別するとス
テップＳ４に進み、そのときのコマンド間隔の測定時間
Ｔに応じてタイミング決定部６６で決定されているタイ
ミングｔ１〜ｔ４に応じたパワーセーブ処理を実行す
る。
【００５２】即ち、各タイミングｔ１〜ｔ４で、パワー
セーブ対象として指定された回路部のレジスタに対し、
データビット１をセットし、電源供給の遮断を行う。こ
の内、クロック発生回路３８については、分周クロック
を切り換えることでクロック周波数を下げ、ＭＰＵ３６
の動作速度を下げて消費電流を低下させる。続いてステ
ップＳ５で、パワーセーブ中における上位装置からのコ
マンド受領を監視しており、コマンドを受領すると、ス
テップＳ６に進んで、パワーセーブのリセット、即ち各
回路部のレジスタにデータビット０をセットし、電源供
給の再開及びクロック周波数の回復を図る。続いてステ
ップＳ７で、パワーセーブリセットに伴うセットアップ
完了を判別しており、セットアップ完了を確認するとス
テップＳ２に進み、パワーセーブ状態で受信したコマン
ドを解析してその処理を実行する。
【００５３】このような第１発明のパワーセーブ制御に
あっては、コマンド間隔の測定時間Ｔが短い場合には、
短い間隔のパワーセーブ・タイミングｔ１〜ｔ４が決定
され、また測定時間Ｔが長い場合は、長い間隔のパワー
セーブ・タイミングｔ１〜ｔ４が決定され、いずれにつ
いても、復帰時間の短い回路部の順番にパワーセーブが
行われる。このため動作環境によりコマンド間隔が異な
っても、コマンド間隔の中でのパワーセーブのタイミン
グが同じ比率で時間軸上に分散したパワーセーブが行わ
れ、コマンド間隔の変化で回路部のパワーセーブのタイ
ミングが遅れたり、早くなりすぎたりする自体を回避で
きる。このため消費電力の節減効果を最大限に発揮した
パワーセーブができる。
【００５４】図１１は、図２のＭＰＵ３６で実現される
本願第２発明のパワーセーブ制御の機能ブロック図であ
る。図１１において、ＭＰＵ３６には測定部６２が設け
られる。測定部６２は、上位装置からのコマンドを受領
するとカウンタをリセットスタートし、次にコマンドを
受信したときにカウンタを停止し、このカウンタの計数
値からコマンド発生間隔の時間Ｔを測定する。測定部６
２の測定は、予め定めたＮ回行われ、Ｎ回の測定が済む
と、その平均値を求めて測定Ｔとして、測定レジスタ６
４にセットする。また測定部６２の測定値Ｔは、不揮発
性メモリとして設けたＥＥＰＲＯＭ４２にも記憶され
る。
【００５５】測定部６２に続いては、測定時間Ｔに基づ
いてパワーセーブモードを決定する決定手段としてのモ
ードテーブル１６６が設けられる。この実施例にあって
は、モードテーブル１６６には例えばモード１〜モード
４の４つのパワーセーブモードの制御情報が登録されて
いる。図１２は図１１のモードテーブルの一実施例であ
る。図１２において、まずテーブルアドレスとして測定
時間Ｔに対し、閾値時間Ｔ１，Ｔ２，Ｔ３が定められ、
モード１はＴ１未満、モード２はＴ１以上でＴ２未満、
モード３はＴ２以上でＴ３未満、モード４はＴ３以上の
時間帯をアドレスとして設定している。このコマンド間
隔の測定時間Ｔの増加に応じたモード番号１〜４に対応
して、パワーセーブ制御情報として図２のディスク装置
をリードライト回路部、クロック発生回路、ＶＣＭドラ
イバ、ＳＰＭ／冷却ファンの４つの回路部に分けてパワ
ーセーブ対象回路部としている。各回路部の分け方は図
３の第１発明の場合と同じである。
【００５６】図１２のモードテーブルにおけるパワーセ
ーブ制御情報は、モード番号１〜４について、対応する
枠内の○印で示す回路部がそのモードにおいてパワーセ
ーブの対象回路部となることを意味する。このパワーセ
ーブの対象となる回路部は、コマンド時間間隔Ｔの増加
に対しパワーセーブ対象となる回路部の数が増加するよ
うに定めている。
【００５７】またコマンド間隔の測定時間Ｔの増加に対
し、パワーオンしてから正常に動作状態になるまでの復
帰時間の短い回路部の順に、パワーセーブ対象となる回
路部の数を増加させている。即ち、リードライト回路部
はパワーオン時の復帰時間がマイクロ秒オーダであり、
瞬時に動作状態に復帰できる。またクロック発生回路３
８はパワーセーブ状態で分周比を変えてクロック周期を
長くしているため、元に戻すための復帰時間も同じくマ
イクロ秒オーダで可能である。
【００５８】これに対し、ＶＣＭ５０のドライバ４８
は、電源遮断状態からＶＣＭ５０のサーボ制御が正常に
可能な状態に回復するためには、例えば１００〜２００
ｍｓ程度の復帰時間が必要となる。更に、ドライバ５４
及びスピンドルモータ５６については、パワーオンによ
りディスク媒体が所定の回転速度に達するまでには、例
えば３秒程度の比較的長い復帰時間が必要となる。尚、
冷却ファンモータ６０については、パワーオン時の復帰
時間は特に問題とはならない。
【００５９】ここでコマンド間隔の測定時間Ｔをモード
番号１〜４に分けるための閾値時間Ｔ１〜Ｔ３として
は、例えばＴ１＝５ｓｅｃ、Ｔ２＝３０ｓｅｃ、Ｔ３＝
６０ｓｅｃが使用される。即ち、測定時間ＴがＴ１＝５
ｓｅｃ未満という短い段階では、復帰時間が極めて短い
リードライト回路部のみの電源を遮断するモード番号１
のパワーセーブ制御を行う。また測定時間ＴがＴ１＝５
ｓｅｃ以上でＴ２＝３０ｓｅｃ未満の範囲では、モード
番号２のようにリードライト回路部の電源遮断に加えて
クロック発生回路３８の分周比を変えてＭＰＵ３６の動
作速度を下げ、この場合にもモード１よりは長いが次に
コマンドを受けた際の復帰時間は十分に短いものであ
る。
【００６０】更に、測定時間ＴがＴ２＝３０ｓｅｃ以上
でＴ３＝６０ｓｅｃ未満の場合には、コマンド発行の時
間間隔がかなり長い使用環境にあることから、リードラ
イト回路部の電源遮断、クロック発生回路の分周比変更
によるＭＰＵ３６の動作速度の低下に加え、ＶＣＭ５０
を駆動しているドライバ４８に対する電源供給を停止す
る。尚、ＶＣＭ５０のドライバ４８に対する電源供給を
停止する前に、ヘッドをＣＳＳゾーンに戻しておく。
【００６１】更に、測定時間ＴがＴ３＝６０ｓｅｃ以上
となるコマンド間隔が長い場合には、磁気ディスク装置
に対するコマンド発行はかなり長時間停止するものと判
断し、このモード番号４にあっては、モード３に加えて
更にスピンドルモータ５６のドライバ５４に対する電源
供給の停止、及び冷却ファンモータ６０を駆動するドラ
イバ５８に対する電源供給の停止を行い、ほぼディスク
コントローラ１２の回路部全体に対する電源供給を停止
する。
【００６２】即ち、モード番号４で動作しているのは、
動作周期を長くして低速で動作しているＭＰＵ３６、Ｒ
ＡＭ４０、ＥＥＰＲＯＭ４２及び、インタフェース回路
２８及びバッファメモリ３０の上位装置からのアクセス
に最低限必要な回路部のみとなる。ここで図２のディス
クエンクロージャ１０及びディスクコントローラ１２に
おける消費電力は、例えば電源電圧を５Ｖとすると５０
０ｍＡの消費電流が流れ、このため消費電力は２．５Ｗ
となっている。この内、ドライバ５４によるスピンドル
モータ５６の駆動に１５０ｍＡ必要とし、またドライバ
４８によるＶＣＭ５０の駆動に１００ｍＡ必要とし、そ
の他の回路部で２５０ｍＡとなる。
【００６３】このような各回路部の消費電流の割合から
見て、図１２のモードテーブルにおけるモード番号１〜
４におけるパワーセーブ制御情報によれば、モード番号
１〜４の順番に消費電流の節減できる度合が大きくなっ
ている。再び図１１を参照するに、モードテーブル１６
６に続いてはパワーセーブ制御部６８が設けられる。パ
ワーセーブ制御部６８には、測定部６２の測定時間Ｔに
よるモードテーブル１６６の参照で選択されたモード１
〜４のいずれかの図１２のパワーセーブ制御情報がセッ
トされる。このパワーセーブ制御情報のセット状態で、
パワーセーブ制御部６８は受信したコマンドの実行終了
を監視しており、コマンド実行を終了すると、そのとき
セットされているパワー制御情報に従ったパワーセーブ
制御を行う。
【００６４】具体的には、図２のディスクコントローラ
１２におけるパワーセーブ対象となった回路部に対し、
ＭＰＵ３６より破線で示すパワーセーブ制御ラインが接
続されており、このパワーセーブ制御ラインは各回路部
のパワーセーブ制御用のレジスタに対するビットデータ
のセット，リセットを行う。例えば図１１のパワーセー
ブ制御部６８にあっては、図１２のパワーセーブ制御内
容に対応して、リードライト用レジスタ７０、クロック
発生回路用レジスタ７２、ＶＣＭ用レジスタ７４及びＳ
ＰＭ用レジスタ７６に対するビットデータのセット，リ
セットを行う。このパワーセーブ制御部６８により電源
供給の遮断でパワーセーブを行う回路の実施例は、一般
形として示した図６の回路が使用され、また図２のクロ
ック発生回路３８におけるパワーセーブのための回路は
図７の回路が使用される。
【００６５】図１３は図１１の測定部６２による測定処
理のフローチャートであり、ステップ１０のパワーセー
ブモードの決定とステップＳ１１のパワーセーブモード
のセット以外は、図８の第１発明と同じになる。ステッ
プＳ１０のパワーセーブモードの決定処理は、ステップ
Ｓ９で測定時間の差が所定値以上であった場合に行わ
れ、モードテーブル１６６を参照し、例えば図１２のテ
ーブル内容から現在のコマンド時間間隔Ｔに対応するモ
ード番号のパワーセーブ制御情報を選択し、ステップＳ
１１でパワーセーブ制御部６８にセットする。続いてス
テップＳ１２で、現在の測定値ＴをＥＥＰＲＯＭ４２に
セットして更新する。
【００６６】図１４は、図１３のステップＳ１０におけ
るパワーセーブモード決定処理をサブルーチンとして示
している。このサブルーチンは図１２のテーブル内容を
対象としたもので、まずステップＳ１０１で測定値Ｔを
読み込み、ステップＳ１０２でＴ１＝５ｓｅｃ未満か否
かチェックする。Ｔ１＝５ｓｅｃ未満であれば、ステッ
プＳ１０５でモード１のパワーセーブ制御情報を選択す
る。
【００６７】ステップＳ１０２でＴ１＝５ｓｅｃ未満で
なければ、ステップＳ１０３で、Ｔ１＝５ｓｅｃ以上で
Ｔ２＝３０ｓｅｃ未満か否かチェックする。この範囲に
あれば、ステップＳ１０６で、モード２のパワーセーブ
制御情報を選択する。ステップＳ１０３の範囲になけれ
ば、ステップＳ１０４に進み、Ｔ２＝３０ｓｅｃ以上で
Ｔ３＝６０ｓｅｃ未満か否か判別する。この範囲内にあ
れば、ステップＳ１０７のモード３のパワーセーブ制御
情報を選択する。ステップＳ１０４の範囲でなければＴ
３＝６０ｓｅｃ以上であることから、ステップＳ１０８
に進み、モード４のパワーセーブ制御情報を選択する。
【００６８】尚、測定されたコマンド時間間隔Ｔに基づ
くパワーセーブ制御情報の選択は、図１１の機能ブロッ
ク図のようにＲＡＭ等に準備されたモードテーブル１６
６の参照による選択であってもよいし、図１４のサブル
ーチンのようにプログラム上に記述された値の実行によ
る選択であってもよい。図１５は、図１１のパワーセー
ブ制御部６８の処理を示したフローチャートである。ま
ずステップＳ１で、上位装置からのコマンド受領の有無
を判別しており、コマンドを受領するとステップＳ２に
進み、コマンドを解読して実行する。続いてステップＳ
３で、コマンドの実行終了を監視しており、実行終了を
判別するとステップＳ４に進み、そのとき測定時間Ｔに
基づいたモードテーブル１６６の参照で、既にセットさ
れているパワーセーブ制御情報に従ったパワーセーブ処
理を実行する。
【００６９】即ち、パワーセーブ制御情報で指定された
回路部のレジスタに対し、データビット１をセットし、
電源供給の遮断を行う。この内、クロック発生回路３８
については、分周クロックを切り換えることでクロック
周波数を下げ、ＭＰＵ３６の動作速度を下げて消費電流
を低下させる。続いてステップＳ５で、パワーセーブ中
における上位装置からのコマンド受領を監視しており、
コマンドを受領すると、ステップＳ６に進んで、パワー
セーブのリセット、即ち各回路部のレジスタにデータビ
ット０をセットし、電源供給の再開及びクロック周波数
の回復を図る。続いてステップＳ７で、パワーセーブリ
セットに伴うセットアップ完了を判別しており、セット
アップ完了を確認するとステップＳ２に進み、パワーセ
ーブ状態で受信したコマンドを解析してその処理を実行
する。
【００７０】このような本願第２発明のパワーセーブ制
御にあっては、コマンド間隔の測定時間Ｔが短い場合に
は、復帰時間の短い回路部の電源遮断や動作速度の低下
によるパワーセーブによって消費電力を低下させてお
り、短いコマンド間隔であっても、パワーセーブ中のコ
マンド受領に対する復帰時間も短いことから、パワーセ
ーブからの復帰時間による性能低下を必要最小限に抑え
ることができる。
【００７１】また、コマンド間隔の測定時間Ｔが１分を
越える長い場合には、コマンド実行終了でパワーセーブ
対象となっている全ての回路部が直ちにパワーセーブに
なり、上位装置からのコマンド受領を認識可能な必要最
低限の回路部のみを生かしておくことで、消費電力の節
減効果を最大限に発揮したパワーセーブができる。この
場合に、コマンドを受領してパワーセーブをリセットし
た復帰時間は、例えばスピンドルモータの起動によるデ
ィスク一定回転を必要とすることから例えば３分程度と
長くなるが、もともとディスクアクセスがほとんど行わ
れない使用環境であることから、この程度の復帰時間
は、操作上、問題とはならない。
【００７２】また、使用環境の変化でコマンド間隔が変
動したような場合にも、コマンド間隔を測定して最適な
パワーセーブ制御を行うことから、使用環境の変化に追
従したダイナミックなパワーセーブ制御ができる。ま
た、ホストコンピュータにおける文書作成等の業務の際
には、最初に文書展開のためにディスクアクセスをして
から文書作成終了でディスクに戻すまでの時間に依存し
て、コマンド間隔がかなり長くなる。このような場合に
は、コマンド間隔を測定しようとしても、あまりにも長
いために事実上、測定はできない。
【００７３】そこで図１１の測定部６２に測定処理のに
時間を監視するオーバーフロータイマを設けておき、こ
の時間設定を例えば５分とし、５分を過ぎても複数回の
測定結果が得られない場合には、オーバーフロータイマ
の設定値Ｔ＝５分を測定時間屋して出力し、最大コマン
ド間隔によるパワーセーブモード制御情報の選択を行え
ばよい。
【００７４】尚、上記の実施例は磁気ディスク装置を例
にとるものであったが、本発明はこれに限定されず、光
ディスク装置、フロッピディスク装置、磁気テープ装置
等、適宜の記憶装置についてそのまま適用することがで
きる。また本発明は、上記の実施例に示した数値による
限定は受けない。また、パワーセーブ対象となる回路部
は必要に応じて適宜に定めることができる。
【００７５】
【発明の効果】以上説明してきたように本願第１発明に
よれば、コマンド間隔の測定時間が短い場合には、短い
間隔のパワーセーブ・タイミングが決定され、また測定
時間が長い場合は、長い間隔のパワーセーブ・タイミン
グが決定され、いずれについても、復帰時間の短い回路
部の順番にパワーセーブが行われる。このため動作環境
によりコマンド間隔が異なっても、コマンド間隔の中で
のパワーセーブ・タイミングが同じ比率で時間軸上に分
散したパワーセーブが行われ、コマンド間隔の変化で回
路部のパワーセーブのタイミングが遅すぎたり早すぎた
りする事態を回避し、消費電力の節減効果を最大限に発
揮したパワーセーブができる。
【００７６】また本願第２発明によれば、コマンド間隔
の測定時間に応じて１または複数の回路部のパワーセー
ブが決定され、コマンドの実行終了時に設定された決定
した回路部を直ちにパワーセーブすることで、ディスク
装置の使用環境に応じて消費電力の低減を最大限に図る
ことができる。またパワーセーブ状態でのコマンド発行
に対する復帰時間を、コマンド間隔の測定時間に応じて
最適化することで、パワーセーブから復帰する際の装置
の性能低下を最小限に止めることができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明のディスク装置の実施例を示したブロッ
ク図
【図３】図２のＭＰＵで実現される第１発明のパワーセ
ーブ制御の機能ブロック図
【図４】図３のパワーセーブ・タイミングの決定内容の
説明図
【図５】図４による測定時間Ｔとパワーセーブ・タイミ
ングｔ１〜ｔ４の対応説明図
【図６】図２のパワーセーブ対象回路部の電源制御回路
のブロック図
【図７】図２のクロック発生回路のブロック図
【図８】図３のコマンド間隔測定処理のフローチャート
【図９】図８のパワーセーブタイミング決定処理をサブ
ルーチンで示したフローチャート
【図１０】図３のパワーセーブ制御のフローチャート
【図１１】図２のＭＰＵで実現される第２発明のパワー
セーブ制御の機能ブロック図
【図１２】図３のパワーセーブ決定部の処理内容の説明
図
【図１３】図１１のコマンド間隔測定処理のフローチャ
ート
【図１４】図１３のパワーセーブモード決定処理をサブ
ルーチンで示したフローチャート
【図１５】図１１のパワーセーブ制御のフローチャート
【符号の説明】
１０：ディスクエンクロージャ １２：ディスクコントローラ １４−１〜１４−４：複合型ヘッド １５：ヘッドＩＣ回路 １６−１〜１６−４：ライトヘッド １８−１〜１８−４：リードヘッド ２０：リード復調回路 ２２：エンコーダ／デコーダ ２４：周波数シンセサイザ ２５：ライト変調回路 ２６：ハードディスクコントローラ ２８：インタフェース回路 ３０：バッファメモリ ３２：サーボ復調回路 ３４：ＡＤコンバータ ３６：ＭＰＵ ３８：クロック発生回路 ４０：ＲＡＭ ４２：ＥＥＰＲＯＭ ４４：バス ４６，５２：ＤＡコンバータ ４８，５４，５８：ドライバ ５０：ボイスコイルモータ（ＶＣＭ） ５６：スピンドルモータ（ＳＰＭ） ６０：冷却ファンモータ ６２：時間測定部（測定手段） ６４：測定レジスタ ６５：選択手段 ６６：タイミング決定部 ６８：パワーセーブ制御部（パワーセーブ制御手段） ７０：リードライト回路部用レジスタ ７２：クロック発生回路用レジスタ ７４：ＶＣＭ用レジスタ ７６：ＳＰＭ用レジスタ ７８：レジスタ ８０：ドライバ ８２：アナログスイッチ ８４：電源ライン ８６：パワーセーブ対象回路 ９０：水晶発振器 ９２，９４：分周回路 ９８，１００：ＡＮＤ回路 １０２：ＯＲ回路 １６６：モードテーブル（決定手段）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年３月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】タイミング決定手段６６は、コマンド間隔
の測定時間Ｔを、ＥＥＰＲＯＭ等の不揮発性メモリまた
は記憶媒体に記憶し、電源をオフした後のパワーオンス
タートで不揮発性メモリ又はディスク媒体に記憶したコ
マンド間隔の測定時間を使用して、パワーセーブのタイ
ミングを決定する。この場合、不揮発性メモリ又は記憶
媒体に記憶されたコマンド間隔の測定時間Ｔは、測定手
段による測定毎に更新される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】リードヘッドからの読取信号はリード復調
回路２０で一定振幅にＡＧＣ増幅された後、例えばパー
シャル・レスポンス最尤検出法に従った（１＋Ｄ）m 波
形等化（ｍは畳込み符号の拘束長）と、続いて行われる
ビタビ復号によってリードデータを復調する。リード復
調回路２０で復調されたリードデータは、エンコーダ／
デコーダ２２がリード時にはデコード機能が有効になっ
ていることから、ＲＬＬデータからＮＲＺデータを復号
し、パラレル変換した後にインタフェース回路２８を介
してバッファメモリ３０に転送し、バッファメモリ３０
の格納量が一定値を越えると、インタフェース回路２８
より上位装置にリードデータを転送する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】ディスクコントローラ１２の全体的な制御
は、ＭＰＵ３６が行う。ＭＰＵ３６に対しては、バス４
４を介してＲＡＭ４０、更に不揮発性メモリとしてＥＥ
ＰＲＯＭ４２を接続している。更にＭＰＵ３６には、バ
ス４４を介してインタフェース回路２８が接続され、上
位装置からの各種のコマンドを受領して解読し、ハード
ディスクコントローラ２６に対するリード／ライト指
示、更にディスクエンクロージャ１０に設けているＶＣ
Ｍ５０の駆動によるヘッド位置決め制御を行う。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】このためコマンド間隔の測定時間Ｔに応じ
てパワーセーブのタイミングｔ１〜ｔ４が決定された場
合、図５（Ａ）のコマンドに対し、図５（Ｂ）〜（Ｅ）
のタイミングｔ１〜ｔ４に従い、リードライト回路部、
クロック発生回路、ＶＣＭドライバ、ＳＰＭ／冷却ファ
ンの順にパワーセーブが行われる。即ち、図５（Ｂ）の
タイミングｔ１に達すると、リードライト回路部の電源
を遮断するパワーセーブを行う。次に図５（Ｃ）のタイ
ミングｔ２に達すると、リードライト回路部の電源遮断
に加え、クロック発生回路３８の分周比を変えてＭＰＵ
３６の動作速度を下げるパワーセーブを行う。また図５
（Ｄ）のタイミングｔ３に達すると、リードライト回路
部の電源遮断、クロック発生回路の分周比変更によるＭ
ＰＵ３６の動作速度の低下に加え、ＶＣＭ５０を駆動し
ているドライバ４８に対する電源供給を停止するパワー
セーブを行う。ＶＣＭ５０のドライバ４８に対する電源
供給の停止は、その前に、ヘッドをＣＳＳゾーン（Cont
actStart/Stop zone)に戻した後、ＶＣＭの電源供給を
遮断する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正内容】
【００４３】一方、ＭＰＵ３６からのパワーセーブ制御
によりビットデータのセット，リセットが行われるレジ
スタ７２が設けられ、レジスタ７２の出力をＡＮＤ回路
９８の反転入力に接続し、またＡＮＤ回路１００に直接
入力している。ＡＮＤ回路９８には分周回路９２からの
６０ＭＨｚの分周クロックＥ１が入力する。またＡＮＤ
回路１００には分周回路９４からの３０ＭＨｚの分周ク
ロックＥ２が入力する。ＡＮＤ回路９８，１００の出力
はＯＲ回路１０２でとりまとめられ、クロックＥ１３と
してＭＰＵ３６に供給されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】パワーセーブが解除された時のレジスタ７
２のデータビット０のセット状態にあっては、ＡＮＤ回
路９８が許容状態でＡＮＤ回路１００が禁止状態にあ
り、分周回路９２からの６０ＭＨｚの分周クロックＥ１
がＡＮＤ回路９８及びＯＲ回路１０２を通ってＭＰＵ３
６に供給される。これに対しレジスタ７２にパワーセー
ブ制御のためにデータビット１がセットされると、ＡＮ
Ｄ回路９８が禁止状態、ＡＮＤ回路１００が許容状態と
なり、分周回路９４からの３０ＭＨｚの分周クロックＥ
２がＡＮＤ回路１００及びＯＲ回路１０２を介してＭＰ
Ｕ３６に供給される。尚、図７にあっては、分周回路９
４で１／２の３０ＭＨｚに分周しているが、更に低い例
えば１０ＭＨｚ、５ＭＨｚ等の低速クロックに分周する
ようにしてもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】ステップＳ５で測定回数ＮがＡ回に達する
と、ステップＳ７に進み、ＲＡＭ等に保持された測定値
Ｔ１，Ｔ２，・・・ＴN の平均測定時間Ｔを算出する。
次にステップＳ８で、ＥＥＰＲＯＭ４２に記憶されてい
る前回の測定時間と今回の測定時間との差を求める。次
に、ステップＳ９で測定時間の差が所定値以上であれ
ば、ステップＳ１０に進み、タイミング決定部６６によ
り図４（Ａ）（Ｂ）の内容から測定時間に従ったタイミ
ングｔ１〜ｔ４を決定し、ステップＳ１１でパワーセー
ブ制御部６８にセットする。続いてステップＳ１２で、
現在の測定時間ＴをＥＥＰＲＯＭ４２にセットして更新
する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】このような第１発明のパワーセーブ制御に
あっては、コマンド間隔の測定時間Ｔが短い場合には、
短い間隔のパワーセーブ・タイミングｔ１〜ｔ４が決定
され、また測定時間Ｔが長い場合は、長い間隔のパワー
セーブ・タイミングｔ１〜ｔ４が決定され、いずれにつ
いても、復帰時間の短い回路部の順番にパワーセーブが
行われる。このため動作環境によりコマンド間隔が異な
っても、コマンド間隔の中でのパワーセーブのタイミン
グが同じ比率で時間軸上に分散したパワーセーブが行わ
れ、コマンド間隔の変化で回路部のパワーセーブのタイ
ミングが遅れたり、早くなりすぎたりする事態を回避で
きる。このため消費電力の節減効果を最大限に発揮した
パワーセーブができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】図１１は、図２のＭＰＵ３６で実現される
本願第２発明のパワーセーブ制御の機能ブロック図であ
る。図１１において、ＭＰＵ３６には測定部６２が設け
られる。測定部６２は、上位装置からのコマンドを受領
するとカウンタをリセットスタートし、次にコマンドを
受信したときにカウンタを停止し、このカウンタの計数
値からコマンド発生間隔の時間Ｔを測定する。測定部６
２の測定は、予め定めたＮ回行われ、Ｎ回の測定が済む
と、その平均値を求めて測定時間Ｔとして、測定レジス
タ６４にセットする。また測定部６２の測定値Ｔは、不
揮発性メモリとして設けたＥＥＰＲＯＭ４２にも記憶さ
れる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】図１３は図１１の測定部６２による測定処
理のフローチャートであり、ステップＳ１０のパワーセ
ーブモードの決定とステップＳ１１のパワーセーブモー
ドのセット以外は、図８の第１発明と同じになる。ステ
ップＳ１０のパワーセーブモードの決定処理は、ステッ
プＳ９で測定時間の差が所定値以上であった場合に行わ
れ、モードテーブル１６６を参照し、例えば図１２のテ
ーブル内容から現在のコマンド時間間隔Ｔに対応するモ
ード番号のパワーセーブ制御情報を選択し、ステップＳ
１１でパワーセーブ制御部６８にセットする。続いてス
テップＳ１２で、現在の測定値ＴをＥＥＰＲＯＭ４２に
セットして更新する。

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】上位装置から発行されるコマンドを終始タ
    イミングとしてコマンド間隔の時間を測定する測定手段
    と、 前記測定手段により測定されたコマンド間隔の測定時間
    によりパワーセーブするタイミングを可変するタイミン
    グ決定手段と、 前記上位装置から受領したコマンドの実行を終了した
    後、前記タイミング決定手段で決定されたタイミングか
    ら次にコマンドが得られるまでパワーセーブ状態に制御
    するパワーセーブ制御手段と、を備えたことを特徴とす
    る記憶装置。
  2. 【請求項２】請求項１記載の記憶装置に於いて、前記測
    定手段は、上位装置から発行された複数のコマンド間隔
    の時間を測定して平均値を求め、前記タイミング決定手
    段は該平均値によりパワーセーブするタイミングを決定
    することを特徴とする記憶装置。
  3. 【請求項３】請求項１記載の記憶装置に於いて、前記タ
    イミング決定手段は、コマンド間隔の時間増加に対し、
    パワーオンスタート時の復帰時間が短い回路部の順番
    に、パワーセーブするタイミングを決定することを特徴
    とする記憶装置。
  4. 【請求項４】請求項３記載の記憶装置に於いて、前記タ
    イミング決定手段は、コマンド間隔の時間増加に対し、
    少なくともリードライト回路部、ヘッドを駆動する回路
    部、及び媒体を回転する回路部の順番に、パワーセーブ
    するタイミングを決定することを特徴とする記憶装置。
  5. 【請求項５】請求項３記載の記憶装置に於いて、前記タ
    イミング決定手段は、コマンド間隔の時間増加に対し、
    少なくともリードライト回路部、プロセッサのクロック
    発生回路、ヘッドを駆動する回路部、及び媒体を回転す
    る回路部の順番に、パワーセーブするタイミングを決定
    することを特徴とする記憶装置。
  6. 【請求項６】請求項３記載の記憶装置に於いて、前記タ
    イミング手段は、コマンド間隔の時間増加に対し、少な
    くともリードライト回路部、プロセッサのクロック発生
    回路、ヘッドを駆動する回路部、媒体を回転する回路
    部、冷却ファンを駆動する回路部の順番に、パワーセー
    ブするタイミングを決定することを特徴とする記憶装
    置。
  7. 【請求項７】請求項３記載の記憶装置に於いて、前記タ
    イミング決定手段は、コマンド間隔の測定時間が所定の
    最大時間を超える場合について、上位装置からのコマン
    ド受信を認識可能な回路部のみを残し他の回路部をパワ
    ーセーブ対象としてタイミングを決定することを特徴と
    する記憶装置。
  8. 【請求項８】請求項１記載の記憶装置に於いて、前記タ
    イミング決定手段は、コマンド間隔の測定時間を、不揮
    発性メモリまたは記憶媒体に記憶し、電源をオフした後
    のパワーオンスタートで前記不揮発性メモリ又はディス
    ク媒体に記憶したコマンド間隔の測定時間を使用して、
    パワーセーブのタイミングを決定することを特徴とする
    記憶装置。
  9. 【請求項９】請求項８記載の記憶装置に於いて、前記不
    揮発性メモリ又は記憶媒体に記憶されたコマンド間隔の
    測定時間は、前記測定手段による測定毎に更新されるこ
    とを特徴とする記憶装置。
  10. 【請求項１０】上位装置から発行されるコマンドを終始
    タイミングとしてコマンド間隔の時間を測定する測定手
    段と、 前記測定手段によるコマンド間隔の測定時間に応じてパ
    ワーセーブする１又は複数の回路部を決定する決定手段
    と、 上位装置から受領したコマンドの実行を終了した後、前
    記決定手段で決定された１又は複数の回路部を、次にコ
    マンドが得られるまでパワーセーブ状態に制御するパワ
    ーセーブ制御手段と、を備えたことを特徴とする記憶装
    置。
  11. 【請求項１１】請求項１０記載の記憶装置に於いて、前
    記測定手段は、上位装置から発行された複数のコマンド
    の時間間隔を測定して平均値を求めることを特徴とする
    記憶装置。
  12. 【請求項１２】請求項１０記載の記憶装置に於いて、前
    記決定手段は、コマンド間隔の測定時間の増加に対し、
    パワーオンスタート時の復帰時間が短い回路部の順番
    に、パワーセーブする回路部の数を増加させることを特
    徴とする記憶装置。
  13. 【請求項１３】請求項１２記載の記憶装置に於いて、前
    記決定手段は、コマンド間隔の測定時間の増加に対し、
    少なくともリードライト回路部、ヘッドを駆動する回路
    部、及び媒体を回転する回路部の順番に、パワーセーブ
    する回路部の数を増加させることを特徴とする記憶装
    置。
  14. 【請求項１４】請求項１２記載の記憶装置に於いて、前
    記決定手段は、コマンド間隔の測定時間の増加に対し、
    少なくともリードライト回路部、プロセッサのクロック
    発生回路、ヘッドを駆動する回路部、及び媒体を回転す
    る回路部の順番に、パワーセーブする回路部の数を増加
    させることを特徴とする記憶装置。
  15. 【請求項１５】請求項１２記載の記憶装置に於いて、前
    記決定手段は、コマンド間隔の測定時間の増加に対し、
    少なくともリードライト回路部、プロセッサのクロック
    発生回路、ヘッドを駆動する回路部、媒体を回転する回
    路部、冷却ファンを駆動する回路部の順番に、パワーセ
    ーブする回路部の数を増加させることを特徴とする記憶
    装置。
  16. 【請求項１６】請求項１２記載の記憶装置に於いて、前
    記決定手段は、コマンド間隔の測定時間が所定の最大時
    間を超える場合、上位装置からのコマンド受信を認識可
    能な回路部のみを残し、他の回路部を全てパワーセーブ
    対象とすることを特徴とする記憶装置。
  17. 【請求項１７】請求項１０記載の記憶装置に於いて、前
    記測定手段は、コマンド間隔の測定時間を、不揮発性メ
    モリまたは記憶媒体に記憶し、前記決定手段は、電源を
    オフした後のパワーオンスタートで前記不揮発性メモリ
    又は記憶媒体に記憶した測定時間を使用してパワーセー
    ブする１又は複数の回路部を決定することを特徴とする
    記憶装置。
  18. 【請求項１８】請求項１７記載の記憶装置に於いて、前
    記不揮発性メモリ又は記憶媒体に記憶されたコマンド間
    隔の測定時間は、前記測定手段による測定毎に更新され
    ることを特徴とする記憶装置。
JP7141687A 1995-06-08 1995-06-08 記憶装置 Pending JPH08335357A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7141687A JPH08335357A (ja) 1995-06-08 1995-06-08 記憶装置
US08/761,009 US5691948A (en) 1995-06-08 1996-12-05 Memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7141687A JPH08335357A (ja) 1995-06-08 1995-06-08 記憶装置

Publications (1)

Publication Number Publication Date
JPH08335357A true JPH08335357A (ja) 1996-12-17

Family

ID=15297890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7141687A Pending JPH08335357A (ja) 1995-06-08 1995-06-08 記憶装置

Country Status (2)

Country Link
US (1) US5691948A (ja)
JP (1) JPH08335357A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624962B1 (en) 1999-04-12 2003-09-23 Fujitsu Limited Storage device and method in which write/read fault errors are not generated when mode is switched from power save mode or migration mode to ordinary mode
US7373529B2 (en) 2002-06-28 2008-05-13 Fujitsu Limited Performing a power supply check for an information storage device to increase power consumption in a stepwise manner
US7474849B2 (en) 2005-11-30 2009-01-06 Hitachi, Ltd. Camera having power-saving mode
US7747885B2 (en) 2003-09-02 2010-06-29 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US8108702B2 (en) 2007-03-30 2012-01-31 Fujitsu Limited Power saving device controlled by controller or disk
JP2015130147A (ja) * 2013-12-06 2015-07-16 キヤノン株式会社 情報処理装置、並びに、データ転送装置およびその制御方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188840B2 (ja) * 1996-06-14 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション コンピュータ・システムに用いられる周辺装置及びその制御方法
EP0820059B1 (en) * 1996-07-18 2004-01-14 Hitachi, Ltd. Method and apparatus for controlling a magnetic disk storage device and a disk array system
JP2988471B1 (ja) * 1998-07-17 1999-12-13 日本電気株式会社 冷却ファン付き光ディスク装置
JP4325817B2 (ja) * 1999-04-05 2009-09-02 株式会社日立製作所 ディスクアレイ装置
GB2369717B (en) * 1999-08-25 2003-10-15 Seagate Technology Llc Intelligent power management of disc drives
DK1124235T3 (da) * 2000-02-08 2009-02-16 Gift Technologies Llc Kompositforstærket elektrisk transmissionsleder
JP2001318742A (ja) * 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US7400554B2 (en) * 2002-01-02 2008-07-15 Intel Corporation Automatic read of current time when exiting low-power state
JP3692086B2 (ja) * 2002-03-12 2005-09-07 株式会社東芝 ディスク記憶装置におけるスピンドルモータの駆動方法
US7089432B2 (en) * 2002-12-27 2006-08-08 Matsushita Electric Industrial Co., Ltd. Method for operating a processor at first and second rates depending upon whether the processor is executing code to control predetermined hard drive operations
AU2003300305A1 (en) * 2002-12-27 2004-07-29 Matsushita Electric Industrial Co., Ltd Optimizing processor clock frequency in a hard disk drive to minimize power consumption while maximizing performance
US7072138B2 (en) * 2002-12-27 2006-07-04 Matsushita Electric Industrial Co., Ltd. Apparatus for optimizing processor clock frequency in a hard disk drive to minimize power consumption while maximizing performance
US7337334B2 (en) * 2003-02-14 2008-02-26 International Business Machines Corporation Network processor power management
US7496114B2 (en) * 2003-04-16 2009-02-24 Fujitsu Limited IP image transmission apparatus
JP4486348B2 (ja) * 2003-11-26 2010-06-23 株式会社日立製作所 ドライブの稼働時間を抑止するディスクアレイ
US20050144491A1 (en) * 2003-12-24 2005-06-30 Matsushita Electric Industrial Co., Ltd. Variable power consumption levels in a hard disk drive
US20050174678A1 (en) * 2003-12-24 2005-08-11 Matsushita Electric Industrial Co., Ltd Stepping power consumption levels in a hard disk drive to maximize performance while minimizing power consumption
JP4518541B2 (ja) * 2004-01-16 2010-08-04 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
JP4634049B2 (ja) * 2004-02-04 2011-02-16 株式会社日立製作所 ディスクアレイ装置における異常通知制御
US20130151755A1 (en) * 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
JP5888387B1 (ja) * 2014-10-22 2016-03-22 ミツミ電機株式会社 電池保護回路及び電池保護装置、並びに電池パック
US9443564B2 (en) * 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10042416B2 (en) * 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
US11188456B2 (en) 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314369A (ja) * 1986-07-04 1988-01-21 Nec Corp 磁気デイスク装置
JPS63255868A (ja) * 1987-04-14 1988-10-24 Nec Corp 磁気デイスク装置
JPH02306483A (ja) * 1989-05-19 1990-12-19 Fujitsu Ltd 磁気ディスク装置
JPH04123359A (ja) * 1990-09-14 1992-04-23 Mitsubishi Electric Corp 光ディスク装置
JPH04221458A (ja) * 1990-12-25 1992-08-11 Tokyo Electric Co Ltd 磁気ディスクコントローラ
US5430881A (en) * 1990-12-28 1995-07-04 Dia Semicon Systems Incorporated Supervisory control method and power saving control unit for computer system

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624962B1 (en) 1999-04-12 2003-09-23 Fujitsu Limited Storage device and method in which write/read fault errors are not generated when mode is switched from power save mode or migration mode to ordinary mode
US7373529B2 (en) 2002-06-28 2008-05-13 Fujitsu Limited Performing a power supply check for an information storage device to increase power consumption in a stepwise manner
US7856567B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7882378B2 (en) 2003-09-02 2011-02-01 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7770041B2 (en) 2003-09-02 2010-08-03 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7797562B2 (en) 2003-09-02 2010-09-14 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7809967B2 (en) 2003-09-02 2010-10-05 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7856565B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
USRE48190E1 (en) 2003-09-02 2020-09-01 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7747885B2 (en) 2003-09-02 2010-06-29 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
USRE47050E1 (en) 2003-09-02 2018-09-18 Kabushiki Kaisha Toshiba Electronic device with serial ATA interference and power saving method for serial ATA buses
US8219837B2 (en) 2003-09-02 2012-07-10 Kabushiki Kaisha Toshiba Electronic device and power saving method using predetermined command to designate portion of device in power saving mode
US8732502B2 (en) 2003-09-02 2014-05-20 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7474849B2 (en) 2005-11-30 2009-01-06 Hitachi, Ltd. Camera having power-saving mode
US8108702B2 (en) 2007-03-30 2012-01-31 Fujitsu Limited Power saving device controlled by controller or disk
JP2015130147A (ja) * 2013-12-06 2015-07-16 キヤノン株式会社 情報処理装置、並びに、データ転送装置およびその制御方法

Also Published As

Publication number Publication date
US5691948A (en) 1997-11-25

Similar Documents

Publication Publication Date Title
JPH08335357A (ja) 記憶装置
JP3628515B2 (ja) 書き込み条件設定方法及びディスク装置
JP4132105B2 (ja) データ記録ディスク駆動機構において電力消費を管理する方法
KR20100051660A (ko) 데이터 저장 드라이브, 데이터 처리 시스템 및 데이터 저장 드라이브의 구동 방법
JP2002298307A (ja) データ記憶装置、書き込み電流制御回路および書き込み電流の制御方法
JP3961142B2 (ja) ディスクドライブの制御方法及び制御装置
US6515817B1 (en) Magnetic disk drive
US7072138B2 (en) Apparatus for optimizing processor clock frequency in a hard disk drive to minimize power consumption while maximizing performance
US5790333A (en) Disk drive having optimized off-track compensation
JPH07282537A (ja) データ記録再生装置とパラメータ設定方法
JP2959531B2 (ja) 磁気ディスク装置のリードゲート、ライトゲートタイミング調整方法および回路
JPH097106A (ja) 記録再生装置及びライト電流設定方法
JP2874508B2 (ja) ディスク装置の制御装置
JP2007503079A (ja) ディスクドライブ装置及びディスクドライブ装置の再較正のタイミングを決める方法
JP3892007B2 (ja) ディスクドライブの制御方法及び制御装置
JP3330473B2 (ja) ディスク装置
JPH07334808A (ja) ディスク装置
JPH08212679A (ja) 記録媒体再生装置
JP2002352535A (ja) ディスク装置
JPS6052973A (ja) 磁気記録再生装置
JPH06111460A (ja) 磁気ディスク駆動装置
JP2001067605A (ja) 磁気記録再生装置、磁気記録方法、及びリードライトチャンネル回路
JPH0991610A (ja) 記憶装置及びリードスレシホールド補正方法
JP2893912B2 (ja) デイスクドライブ装置
JP2828042B2 (ja) 磁気ディスク装置のヘッド用チップ選択回路