JP2013025794A - フラッシュインタフェースの有効利用 - Google Patents

Abstract

【課題】フラッシュインタフェースの有効利用のための方法を提供する。
【解決手段】第１の回路２０６、第２の回路２０４、及び第３の回路２０８を含む装置。第１の回路は、フラッシュレーンコントローラ（ＦＬＣ）の動作のために用いられるダイに基づく情報を保持するように構成される。第２の回路は、フラッシュレーンコントローラ（ＦＬＣ）によってアクティブに処理されているコンテキストを管理するように構成される。第３の回路は、第２の回路によって管理される複数のコンテキストのパイプライン実行を実行するように構成される。
【選択図】図３

Description

本願は、２０１１年７月１４日に出願された米国仮特許出願第６１／５０７，６５４号明細書の利益を主張し、その全体が参照によって援用される。

本願は、同時係属中の出願である、２０１１年１２月２１日に出願された米国特許出願第１３／３３２，８４９号、及び２０１１年１２月２２日に出願された米国特許出願第１３／３４４，５９９号に関連し、その全体が参照によって援用される。

本発明は、一般に、フラッシュメモリシステムに係り、特に、フラッシュインタフェースの有効利用のための方法に関する。

フラッシュメディアコントローラは、ＯＮＦＩ２．Ｘ等のフラッシュインタフェースを介してフラッシュデバイスと通信する。単一のフラッシュインタフェースには、フラッシュターゲットの固定数を接続することができる。単一のフラッシュインタフェースでの複数のフラッシュターゲットの接続は、複数のフラッシュターゲットの間で共有されるフラッシュインタフェースにおいてもたらされる。複数のフラッシュターゲットの間でのフラッシュインタフェースの共有は、フラッシュデバイスにボトルネックを生成する。

フラッシュインタフェースの有効利用のための方法を有することは望ましいだろう。

本発明は、第１の回路、第２の回路、及び第３の回路を含む装置に関する。第１の回路は、フラッシュレーンコントローラ（ＦＬＣ）の動作のために用いられるダイに基づく情報を保持するように構成される。第２の回路は、フラッシュレーンコントローラ（ＦＬＣ）によってアクティブに処理されているコンテキストを管理するように構成される。第３の回路は、第２の回路によって管理される複数のコンテキストのパイプライン実行を実行するように構成される。

本発明の目的、特徴、及び利点は、（ｉ）ダイ管理テーブルのダイごとに情報を管理し、（ｉｉ）コンテキストテーブルへの待ち行列に入れるためのアクセスのために複数のダイの間でアービトレートし、（ｉｉｉ）ダイ状態マシンを用いてダイ状態をアップデートし、（ｉｖ）マルチダイ動作を実行／モニタリングし、（ｖ）フラッシュレーンコントローラでの動作のフェーズをステージ及び実行し、（ｖｉ）フラッシュレーンの全てのアクティブなコンテキストのプライオリティオーダリングを保持し、（ｖｉｉ）フラッシュレーンのコンテキストのそれぞれの状態を保持し、（ｖｉｉｉ）完全なトランザクションを実行するために用いられるコンテキストのテンポラリオンチップストレージの総量を最低量又は最小限量を提供し、（ｉｘ）実行中の処理でコンテキストのそれぞれのバッファポインタを保持し、（ｘ）コンテキスト状態マシンを用いてコンテキストの次の状態を決定することによって、コンテキストのそれぞれのためのエージェンシーを提供し、（ｘｉ）現在実行されているコンテキストの優先待ち行列に最小のコンテキスト情報を保持し、（ｘｉｉ）優先待ち行列から完了したコンテキストを除去し、ギャップを削減するために待ち行列を圧縮するフラッシュインタフェースの有効利用のための方法を提供することを含む。

本発明のこれら及び他の目的、特徴、及び利点は、以下の明細書、添付された特許請求の範囲、及び図面から明らかになる。

チップ（ＳＯＣ）コンテキストのシステムにおいて実現されたフラッシュメディアコントローラを図示するブロック図である。 本発明の実施の形態によるフラッシュメディアコントローラ（ＦＭＣ）アーキテクチャの一例を図示するブロック図である。 本発明の実施の形態によるフラッシュレーンコントローラアーキテクチャの一例を図示するブロック図である。 図３のコンテキストマネージャモジュールのサブモジュールの一例を図示する図である。 図３のダイ管理モジュールのサブモジュールの一例を図示する図である。 図３のフラッシュ動作マネージャモジュールのサブモジュールの一例を図示する図である。 図３のデータフローマネージャモジュールのサブモジュールの一例を図示する図である。 図３のコンテキストマネージャモジュールの実施の形態の一例を図示する図である。 図８のコンテキストテーブルのエントリのパイプライン実行を図示する流れ図である。 図８のコンテキスト状態マシンの実施の形態の一例を図示する図である。 図８のフラッシュ動作マネージャ（ＦＯＭ）コンテキストテーブルアクセスインタフェースの読み取りタイミングの一例を図示する刻時図である。 図３のダイ管理モジュールの実施の形態の一例を図示する図である。

１つの実施の形態では、本発明によるシステムは、小型コンピュータシステムインタフェース（「ＳＣＳＩ」）に基づいた、ＳＡＳ（「シリアルアタッチドＳＣＳＩ」）、ＦＣ（「ファイバチャンネル」）、及びＦＣ−ＡＬ（「ファイバチャネルアービトレーテッドループ）を含む様々なマスストレージプロトコル、並びにシリアルＡＴＡ（「ＳＡＴＡ」）プロトコルで動作するように設計される。当業者はマスストレージプロトコルに精通しているため、これらプロトコルはここで更に説明されない。特定のプロトコルがどこで呼び出されるかを除いて、ここに開示されたシステムと方法は、用いられる特定のプロトコルに依存せず、プロトコルの全てで正確に動作するように設計される。更に、本発明の実施の形態によるシステム及び方法は、エンドユーザ等の他のアプリケーションのためのプロトコルと同様にエンタープライズレベルのアプリケーションのためのプロトコルを含む現在利用しているか又は開発されているいずれかの他の同様のプロトコルの利用のために適しているだろう。ここに説明されたシステムは、フラッシュインタフェースの有効利用のための新規な方法を含む。

図１を参照すると、本発明の実施の形態によるフラッシュメディアコントローラを有して実現されたシステム１００のブロック図が示される。一例では、システム（又はアーキテクチャ）１００は、ブロック（又は回路）１０２、複数のブロック（又は回路）１０４ａ〜１０４ｎ、複数のブロック（又は回路）１０６ａ〜１０６ｎ、ブロック（又は回路）１０８、ブロック（又は回路）１１０、ブロック（又は回路）１１２、ブロック（又は回路）１１４、及びブロック（又は回路）１１６を備える。回路１０２〜１１６は、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア、及び／又はソフトウェア、又は他の実装として実現されたモジュール及び／又はブロックを表わす。

一例では、ブロック１０２は、本発明の実施の形態によるフラッシュメディアコントローラ（ＦＭＣ）を実現する。ブロック１０４ａ〜１０４ｎは、フラッシュストレージデバイス又はコンポーネントの第１の数として実現される。ブロック１０４ａ〜１０４ｎは、ブロック１０２の第１のフラッシュレーンに連結される。ブロック１０２の第１のフラッシュレーンは、ブロック１０４ａ〜１０４ｎのそれぞれに独立したチップイネーブル（ＣＥ）信号を提供するように構成される。ブロック１０６ａ〜１０６ｎは、フラッシュストレージデバイス又はコンポーネントの第２の数として実現される。ブロック１０６ａ〜１０６ｎは、ブロック１０２の第２のフラッシュレーンに連結される。ブロック１０２の第２のフラッシュレーンは、ブロック１０６ａ〜１０６ｎのそれぞれに独立したチップイネーブル（ＣＥ）信号を提供するように構成される。ＦＭＣ１０２は、２つのフラッシュレーンインスタンスで図示されるが、特定の実施の形態のその設計基準を満たすために、より多くのフラッシュレーンが実現されるであろうことは当業者に明らかである。フラッシュコンポーネント１０４ａ〜１０４ｎ及び１０６ａ〜１０６ｎは、１つ以上のダイを備える単一のフラッシュパッケージとして実現される。フラッシュコンポーネント１０４ａ〜１０４ｎ及び１０６ａ〜１０６ｎは、ＮＡＮＤ及び／又はＮＯＲフラッシュデバイスを用いて実現される。ブロック１０２は、ＮＡＮＤフラッシュ及び／又はＮＯＲフラッシュのための適切なフィジカルレイヤサポート（ＰＨＹ）を含む。

ブロック１０８は、ブロック１０２に連結される外部のＦＭＣプロセッサ（ＦＡＲＭ）を実現する。ブロック１１０は、ブロック１０２に静的ランダムアクセスメモリ（ＳＲＡＭ）及び／又は動的ランダムアクセスメモリ（ＤＲＡＭ）を連結するように構成されるメモリコントローラを実現する。ブロック１１２は、１つ以上のＳＲＡＭデバイスとして実現される。ブロック１１４は、１つ以上のＤＲＡＭデバイスとして実現される。ブロック１１６は、ブロック１１０及びブロック１１４を連結するダブルデータレートフィジカルレイヤ（ＰＨＹ）インタフェースを実現する。一例では、ブロック１０２、１０８、１１０、１１２、１１４及び１１６は、チップ（ＳＯＣ）アーキテクチャのシステムを実現する。

ブロック１０２は、様々なアプリケーションがフラッシュデバイス１０４ａ〜１０４ｎ及び１０６ａ〜１０６ｎを用いるのを支援するように構成されたソフトＩＰブロックとして実現される。ここに用いられたように、用語のソフトＩＰブロックは、一般に、ソフトウェア（例えば、ＨＤＬコード、ＲＴＬコード等）で提供される集積回路のビルディングブロックを表わす。ブロック１０２は、一般に、フラッシュデバイスを有する複数のフラッシュインタフェースをサポートする。ブロック１０２は、一般に、プロセッサ（例えば、ＡＲＭ）を含まない。しかしながら、ブロック１０２は、一例では、外部プロセッサ１０８にブロック１０２を連結するように構成されたインタフェース（例えば、３２ビットＡＨＢ等）を実現する。ブロック１０２は、一般に、ブロック１０４ａ〜１０４ｎ及び１０６ａ〜１０６ｎによって構成されたフラッシュメディアマスストレージアレイの管理をハンドリングするように構成される。一例では、ブロック１０２は、付属する複数の独立したフラッシュコンポーネントを有する単一のフラッシュデータレーンに関連する大部分の管理機能を実行する多数例示されたフラッシュレーンコントローラ（ＦＬＣ）を利用する。ブロック１０２の機能は、ブロック１０２がフラッシュアクセスに関してほとんど理解しないという意味ではいくぶん一般的である。ブロック１０２は、一般に、フラッシュアウェアレーンをまとめ上げて単一のハードウェアエンティティを作ることに関する。一例では、ブロック１０２を実現するソフトＩＰは、アプリケーションのために出来る限り最大のレーンをサポートするためにパラメータ化する。例えば、１つの実施の形態では、レーンの数は２である。別の実施の形態では、その数は８である。

一例では、ブロック１０２は、以下に含まれる特徴をサポートする：（ｉ）２つのフラッシュレーン；（ｉｉ）フラッシュレーンのそれぞれでの８つまでのチップイネーブル信号（ＣＥ）；（ｉｉｉ）非同期ノーマルモード、非同期拡張モード、トグル１．０、ＯＮＦＩ２．１、ＯＮＦＩ２．３、及びトグル２．０を含むフラッシュインタフェース；（ｉｖ）専門のＥＣＣ又は複数のレーンの間で共有されたＥＣＣは、設定可能なハードウェアである（例えば、ブロック１０２を実現するソフトＩＰブロックの特徴をパラメータ化する）；（ｖ）フラッシュインタフェースでの８ビットデータ；（ｖｉ）トグル２．０でのフラッシュインタフェース又はＯＮＦＩ２．３でのフラッシュインタフェースの仕様の２００ＭＨｚまでのＤＤＲレート；（ｖｉｉ）部分的な読み取りコマンド、（ｖｉｉｉ）ランダム読み取りコマンド；（ｉｘ）フラッシュ書き込み／読み取りのＣＲＣストリップ／インサートオプション；（ｘ）４Ｋバイトデータのための６４ビットまでの訂正；（ｘｉ）５１２、２Ｋ、４Ｋバイトデータでの設定可能なｎビット訂正（最大ｎ＝６４）；（ｘｉｉ）レジスタプログラミングのための３２ビットＡＨＢインタフェース；（ｘｉｉｉ）外部メモリ（例えば、ＤＲＡＭ又はＳＲＡＭ）でのコンテキストコマンドの記憶；（ｘｉｖ）フラッシュレーンコントローラのカットスルーバッファ；（ｘｖ）優れたパフォーマンスを提供するための独立したフラッシュ読み書きデータパス；（ｘｖｉ）フラッシュユニットナンバー（ＦＵＮ）ごとにインオーダ状態の伝達；（ｘｖｉｉ）フラッシュレーンごとにデータパスのための１つの読み取り及び１つの書き込みバッファコントローラ（ＢＣ）インタフェースのサポート；（ｘｖｉｉｉ）コンテキスト訂正のための読み取りＢＣインタフェースのサポート；（ｘｉｘ）コンテキストアップデートのための書き込みＢＣインタフェースのサポート；（ｘｘ）コンテキストフリーリソースポインタ（ＣＦＲＰ）のための読み取り／書き込みＢＣインタフェースのサポート。

図２を参照すると、本発明の実施の形態によるフラッシュメディアコントローラ（ＦＭＣ）アーキテクチャの一例を図示する図１のブロック１０２のより多くの個別ブロック線図が示される。一例では、ブロック１０２は、バッファコントローラ（ＢＣ）インタフェース、フラッシュデバイスインタフェース、及びプロセッサインタフェース（例えば、３２ビットＡＨＢ等）の三大機能インタフェースを実現する。バッファコントローラ（ＢＣ）インタフェースは、ブロック図の左側及び左上に図示される。一例では、７つのバッファコントローラインタフェース（例えば、３つの読み取りインタフェースＢＣ＿ＲＤ＿Ｉ／Ｆ、３つの書き込みインタフェースＢＣ＿ＷＲ＿Ｉ／Ｆ、及び１つの読み取り／書き込みインタフェースＢＣ＿ＲＤ／ＷＲ＿Ｉ／Ｆ）が実現される。フラッシュデバイスインタフェースは、ブロック図の右側に図示される。一例では、２つのフラッシュレーンインタフェース（例えば、ＦＬＡＳＨ＿Ｉ／Ｆ＿０及びＦＬＡＳＨ＿Ｉ／Ｆ＿１）が実現される。３２ビットＡＨＢインタフェースは、ブロック図の右上に図示される。３２ビットＡＨＢインタフェースは、一例では、レジスタのプログラム、状態の読み取り、及びブロック１０２の内部のレジスタの診断に用いられる。

ブロック１０２は、一般に、ブロック（又は回路）１５０、ブロック（又は回路）１５２、複数のブロック（又は回路）１５４ａ〜１５４ｎ、複数のブロック（又は回路）１５６ａ〜１５６ｎ、複数のブロック（又は回路）１５８ａ〜１５８ｎ、ブロック（又は回路）１６０、ブロック（又は回路）１６２、ブロック（又は回路）１６４、ブロック（又は回路）１６６、ブロック（又は回路）１６８、ブロック（又は回路）１７０、複数のブロック（又は回路）１７２ａ〜１７２ｎ、及び複数のブロック（又は回路）１７４ａ〜１７４ｎを備える。回路１５０から１７４ａ〜１７４ｎは、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア、及び／又はソフトウェア、又は他の実装として実現されるモジュール及び／又はブロックを表わす。ブロック１５０は、プロセッサインタフェースロジック（ＰＩＬ）を実現する。ブロック１５２は、データＤＭＡマネージャ（ＤＤＭ）を実現する。ブロック１５４ａ〜１５４ｎは、フラッシュバスコントローラ（ＦＢＣ）を実現する。ブロック１５６ａ〜１５６ｎは、フラッシュレーンコントローラ（ＦＬＣ）を実現する。ブロック１５８ａ〜１５８ｎは、データ転送パス（ＤＴＰ）を実現する。ブロック１６０は、コンテキストフェッチアービタ（ＣＡ）を実現する。ブロック１６２は、コンテキストフリーポインタリソース（ＣＦＰＭ）を実現する。ブロック１６４は、消費コンテキストマネージャ（ＣＣＭ）を実現する。ブロック１６６は、コンテキスト訂正ポート（ＣＲＰ）を実現する。ブロック１６８は、コンテキストアップデートポート（ＣＵＰ）を実現する。ブロック１７０は、コンテキストポインタリストポート（ＣＰＬＰ）を実現する。ブロック１７０は、一般に、オプションである。ブロック１７２ａ〜１７２ｎは、データＤＭＡ読み取りインタフェースポート（ＤＤＲＩＰ）を実現する。ブロック１７４ａ〜１７４ｎは、データＤＭＡ書き込みインタフェースポート（ＤＤＷＩＰ）を実現する。そして、ブロック１７２ａ〜１７２ｎ及び１７４ａ〜１７４ｎは、一般に、データＤＭＡインタフェースポート（ＤＤＩＰ）を構成する。

一例では、ブロック１５０は、ブロック１０８からブロック１０２の指定可能なリソースにインタフェースを提供する（例えば、ＡＭＢＡ ＡＨＢライトインタフェースを介して）。ブロック１５０は、構成のために全ての指定可能なリソース、ダイレクトインタフェース、及びブロック１５６ａ〜１５６ｎの内部に存在しないブロック１０２のサブモジュールの状態レジスタにインタフェースを提供する。ブロック１５０は、同様にそれぞれのブロック１５６ａ〜１５６ｎの内部に存在する指定可能なリソースにインタフェースを提供する。更に、ブロック１５０は、プロセッサファームウェアはブロック１６８を介してシステムバッファの中への記憶のためのブロック１０２に実メディアコンテキストを書き込むコンテキスト構造バッファ（ＣＣＢ）を含む。一例では、ブロック１５０は以下の特徴を含む：ブロック１０８に対する３２ビットＡＭＢＡ ＡＨＢライトスレーブインタフェース、入力クロック（例えば、ＨＣＬＫ）のいくらか分割値（又は同じ）システムクロック（例えば、ＳＹＳ＿ＣＬＫ）、ブロック１０２の全てのプロセッサ指定可能スペースと同様に全ての構成及び状態レジスタに対するアクセス、システムバッファに格納されるコンテキストを構築するためにプロセッサファームウェアによって用いられるコンテキスト構造バッファ（ＣＣＢ）、指定可能リソースのアクセスがプロセッサアクセスポート（ＰＡＰ）によってハンドリングされ、ブロック１０２で複数のサブモジュールによって用いられるレジスタを含んでいる場合、ブロック１５６ａ〜１５６ｎのそれぞれに分配されるプロセッサインタフェース。ブロック１５０は、全てのレジスタの復号化を実行し、ブロック１５６ａ〜１５６ｎにおいて論理的に格納されない全ての指定可能なリソースのために読み取りデータを多重化する。

ブロック１５２は、一般に、２つのデータ転送、フラッシュプログラム（例えば、バッファからフラッシュデバイスへのデータトランザクション）のための１つ、及びフラッシュ読み取り（例えば、フラッシュデバイスからバッファへのデータトランザクション）のための別のものを管理する。ＤＭＡデータパスは、一般に、ブロック１５６ａ〜１５６ｎからそれぞれのブロック１５８ａ〜１５８ｎ、データＤＭＡインタフェースポート（ＤＤＩＰ）ブロック１７２ａ〜１７２ｎ及び１７４ａ〜１７４ｎを通じて別々の３２ビットの読み書きデータバスを備える。ブロック１５８ａ〜１５８ｎは、ＥＣＣ機能を含む。ＤＭＡデータ転送は、一般に、ブロック１０２の他のサブブロック（又はポートブロック）によって対応するコンテキストに対するマルチプルアクセスを含むイベントのシーケンスを備える。一例では、ＤＭＡ転送は、ＦＬＣ要求、検索コンテキスト動作、データ転送、及びＦＬＣ完了フェーズを含む。

ＦＬＣ要求ステップにおいて、データ転送は、それぞれの要求ラインをレイズするブロック１５６ａ〜１５６ｎの１つから開始する。検索コンテキスト動作では、対応するコンテキストはコンテキスト訂正ポート（ＣＲＰ）インタフェース１６６を介してバッファコントローラから検索される。データ転送は、コンテキストがＤＤＩＰに送信されると共に返答をし又はしない間に、ＤＤＩＰ、ＤＴＰ、及びＦＬＣブロックの間で発生する。ＦＬＣ完了フェーズでは、選択されたブロック１５６ａ〜１５６ｎに対する完了ラインは転送の終わりを示すためにレイズされる。ＤＤＭ１５２は、コンテキストを検索し、データトランザクションを容易にするためにＤＴＰブロックに入力を提供するために作用する。

ブロック１５４ａ〜１５４ｎは、一般に、フラッシュレーンのそれぞれの１セットのＮＡＮＤフラッシュデバイスに対するローレベルのインタフェースシグナリングを実行する。一般に、フラッシュレーンコントローラ（ＦＬＣ）１５６ａ〜１５６ｎのそれぞれのために１つのフラッシュバスコントローラ（ＦＢＣ）１５４ａ〜１５４ｎがある。ブロック１５４ａ〜１５４ｎは、一般に、与えられたタイプ（例えば、非同期、ＯＮＦＩ２．０同期、ＯＮＦＩ２．３同期、三星トグル１．０、三星トグル２．０等）のための異なるタイミングモードと同様にいくつかのインタフェースタイプのために、フラッシュインタフェースプロトコルのサイクルのそれぞれのタイミングを管理する。サイクルのタイミングは、一例では、内部タイミングレジスタのグループに格納されたタイミングカウントを介して制御される。ブロック１５４ａ〜１５４ｎのコアロジックは、一般に、ブロック１０２の残りとは異なるクロックドメインで動作する。一般に、タイミングレジスタセットのみが、ブロック１５６ａ〜１５６ｎの残りと同一のクロックドメインに属する。同期ロジックは、一般に、ＦＢＣが静止しているときに限り（例えば、未解決の動作がない）、レジスタが書き込まれるため、レジスタが静的なものとして扱われるので、これらのレジスタとＦＢＣコアとの間に必要でない。

ブロック１５６ａ〜１５６ｎは、一般に、ダイのそれぞれに対するコマンドのスケジューリングを実行する。ブロック１５６ａ〜１５６ｎは、フラッシュレーンのそれぞれでのコマンドのシーケンシングを管理する。ブロック１５６ａ〜１５６ｎは、ダイをプログラムすると共に状態を監視するファームウェアを通じて制御と状態レジスタを提供する。ブロック１５６ａ〜１５６ｎのそれぞれは、コンテキスト管理及びダイ管理を含む。ブロック１５６ａ〜１５６ｎは、一般に、コンテキストの処理のための役割を担う。

ブロック１５８ａ〜１５８ｎのそれぞれは、データトラフィックを送り、ブロック１５４ａ〜１５４ｎ、オプションの内部ＥＣＣエンコーダ／デコーダ、及びデータＤＭＡインタフェースポート（ＤＤＩＰ）のそれぞれの１つの間においてデータフローのためのインタフェースのそれぞれのフロー制御を有効にする。一例では、内部ＥＣＣエンコーダ／デコーダは、ブロック１５８ａ〜１５８ｎの内部で実現される。また、ブロック１５８ａ〜１５８ｎのそれぞれは、単一のＥＣＣエンコーダ／デコーダモジュールを共有するように構成される。ブロック１５８ａ〜１５８ｎは、データＤＭＡマネージャ（ＤＤＭ）モジュール１５２のそれぞれとデータＤＭＡインタフェースポート（ＤＤＩＰ）ブロック１７２ａ〜１７２ｎ及び１７４ａ〜１７４ｎのそれぞれとの両方によって転送のそれぞれのためにプログラムされる。ブロック１５８ａ〜１５８ｎのそれぞれは、全二重動作モードで動作する独立したフラッシュ読み書きパスを含む。ブロック１５８ａ〜１５８ｎは、リージョンのそれぞれの内部の現在のｄｗｏｒｄカウントと同様にデータ転送の間に現在のリージョンカウントを保持する。ブロック１５８ａ〜１５８ｎは、一般に、ＤＤＩＰ、ＥＣＣエンコーダ＆デコーダ、及びＦＬＣブロックの間のフロー制御変換を実行する。ブロック１５８ａ〜１５８ｎは、転送のそれぞれのために訂正可能なＥＣＣエラー和の動作を保持し、転送の終わりでブロック１５２に対する終値を送信する。ブロック１５８ａ〜１５８ｎは、ＥＣＣエンコーダ＆デコーダのプログラムのために用いられるＦＭＣレジスタを含む。レジスタは、ブロック１５０からのレジスタインタフェースを介してアクセスされる。ＥＣＣモジュールは、一般に、４Ｋバイト以上のデータの６４ビット訂正ができる。しかしながら、他のレベルの訂正は、特定の実施の形態のその設計基準を満たすために実現される。一例では、デコーダゲートカウントは４１５Ｋゲートであり、エンコーダゲートカウントは７５Ｋゲートである。

ブロック１６０は、一般に、ブロック１５６ａ〜１５６ｎからコンテキストのための要求を受け取り、システムバッファ（例えば、バッファコントローラを介してアクセスされたＤＲＡＭ）から要求されたコンテキストを検索し、その後、ブロック１５６ａ〜１５６ｎにコンテキストを伝達するための役割を担う。訂正は、事実上、コンテキスト訂正アクセスポート（ＣＲＰ）１６６に対する要求を介して実行される。コンテキストは、ＦＭＣの制御の基本ユニットである。コンテキストは、一般に、コマンドを実行するためのＦＬＣによって、及びシステムバッファに又はそのシステムバッファから関連データ転送（ＤＭＡ）を実行するためのＦＭＣによって必要とされる全ての情報を含む。ＦＬＣは、完全に自主的に動く。従って、ＦＬＣは、ファームウェアによって構築されたコンテキストのリンクリストを含むシステムバッファへのバッファコントローラを介するアクセスのためのアービトレーションを必要とする。ブロック１６０は、一般に、ブロック１６６に対する要求の開始と同様にアービトレーションを提供する。その後、ブロック１６０は、ＦＬＣデスティネーションのそれぞれに検索されたコンテキストを率直に送る。ブロック１６２は、一般に、フリーポインタがファームウェアに使用可能な単一のポイントを提供するために、ブロック１０２のサブブロックとして実現される。

ブロック１６４は、一般に、完了したコンテキストが完了の後にファームウェアによって検査される単一のポイントを提供するために、ブロック１０２のサブブロックとして実現される。ブロック１６４は、一般に、複数のＦＬＣソースの間でアービトレーションを実行する。ＦＬＣは、コンテキストポインタに関連するパス／フェイルＥＣＣ状態を提供する。ブロック１６４は、コンテキストがフェッチされたならば、コンテキスト状態フィールドをアップデートし、その後、ファームウェアに対するコンテキストを送信する。ファームウェアが完了したコンテキストを読み取るためのより長い時間を要し、ブロック１６４の内部の内部メモリが満たされる場合には、ブロック１６４は、現在の報告されたコンテキストの後に待ち行列に入れられる完了したコンテキストを格納するためにバッファを用いる。

ブロック１６６〜１７４ｎは、一般に、ポートインタフェースを実現する。ポートインタフェースは、バッファコントローラによって通信するために用いられる。一例では、ＱＢＦＩＦＯブロックは、ポートインタフェースの内部で実現される。以下のポートインタフェースもポートインタフェースの一部として実現される：コンテキスト訂正ポート（ＣＲＰ）１６６、コンテキストアップデートポート（ＣＵＰ）１６８、コンテキストポインタリストインタフェースポート（ＣＰＬＩＰ）１７０（オプション）、データＤＭＡ読み取りインタフェースポート（ＤＤＲＩＰ）１７２ａ〜１７２ｎ、及びデータＤＭＡ書き込みインタフェースポート（ＤＤＷＩＰ）１７４ａ〜１７４ｎ。一例では、ブロック１０２のインタフェース信号は、４大インタフェースにグループ化される：ＡＨＢインタフェース、バッファコントローラインタフェース、ＮＡＮＤ及び／又はＮＯＲフラッシュフィジカルレイヤ（ＰＨＹ）インタフェース、及びミソレニアス（ＭＩＳＣ）インタフェース。バッファコントローラインタフェースは、（ｉ）レーン０＆レーン１のためのＤＤＩＰ ＢＣ書き込みインタフェース、（ｉｉ）レーン０＆レーン１のためのＤＤＩＰ ＢＣ読み取りインタフェース、（ｉｉｉ）ＣＲＰ ＢＣ読み取りインタフェース、（ｉｖ）ＣＵＰ ＢＣ書き込みインタフェース、及び（ｖ）ＣＰＬＩＰ ＢＣ読み取り／書き込みインタフェース。

一例では、ブロック１０２は、３つのクロックで実現される。ブロック１０２の大多数のロジックは、システムクロック（例えば、ＳＹＳ＿ＣＬＫ）と呼ばれるクロックドメインで動作する。システムクロックは、ＡＨＢクロックである。システムクロックは、一般に、ＦＭＣプロセッサ（ＦＡＲＭ）１１２の動作周波数の２分の１の周波数を有する。第２のクロックは、フラッシュクロック（例えば、ＦＢＣ＿ＣＬＫ）と呼ばれる。フラッシュバスコントローラ（ＦＢＣ）１５４ａ〜１５４ｎは、完全にフラッシュクロックドメインで動作する。一例では、先入れ先出しバッファ（ＦＩＦＯ）は、クロックＦＢＣ＿ＣＬＫとＳＹＳ＿ＣＬＫとの間の周波数を管理するために、ブロック１５４ａ〜１５４ｎのデータフローマネージャ（ＤＭ）モジュールで実現される。第３のクロックは、バッファコントローラクロック（例えばＢＣ＿ＣＬＫ）である。ＢＣを有する全てのインタフェースポートは、バッファコントローラクロックドメインで動作する。バッファリングエレメント（例えば、ＱＢＦＩＦＯ）は、バッファコントローラクロックＢＣ＿ＣＬＫとシステムクロックＳＹＳ＿ＣＬＫとの間で実現される。

図３を参照すると、本発明の実施の形態によるフラッシュレーンコントローラアーキテクチャの一例を図示するブロック２００の図が示される。ブロック２００は、一例では、図２のブロック１５４ａ〜１５４ｎ及び１５６ａ〜１５６ｎを実現するために用いられる。一例では、ブロック（又は回路）２００は、ブロック（又は回路）２０２、ブロック（又は回路）２０４、ブロック（又は回路）２０６、ブロック（又は回路）２０８、ブロック（又は回路）２１０、ブロック（又は回路）２１２、及びブロック（又は回路）２１４を備える。回路２０２〜２１０は、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア、及び／又はソフトウェア、又は他の実装として実現されるモジュール及び／又はブロックを表わす。ブロック２０２は、一例では、コンテキスト処理コーディネータ（ＣＰＣ）を実現する。ブロック２０４は、一例では、コンテキストマネージャ（ＣＭ）を実現する。ブロック２０６は、一例では、ダイ管理モジュール（ＤＭＭ）を実現する。ブロック２０８は、一例では、フラッシュ動作マネージャ（ＦＯＭ）を実現する。ブロック２１０は、一例では、プロセッサアクセスポート（ＰＡＰ）を実現する。ブロック２１２は、一例では、フラッシュバスコントローラ（ＦＢＣ）を実現する。ブロック２１４は、一例では、データフローマネージャ（ＤＦＭ）を実現する。

ブロック２０２は、ブロック２００に及びそのブロックからのコンテキスト情報のフローをアシストする。コンテキストフローは、ブロック２０４によって開始される。ブロック２０２は、コンテキストを取得するか解放するための要求に応えることに主として関する。コンテキストを取得するために、ブロック２０２は、ブロック２０４による新規のコンテキストのための要求に応える。最初に、ブロック２０２は、ブロック２０６に対する要求を開始する。ブロック２００によって管理されたダイの間にアービトレートし、ブロック２０２に選択されたダイ又は論理装置番号（ＬＵＮ）のためのコンテキストを転送する。その後、ブロック２０２は、システムバッファからコンテキストを検索することを試みるコンテキストフェッチアービタ（ＣＦＡ）（例えば、図２のブロック１６０）に対するフェッチをもたらす。

フェッチされたならば、コンテキストは、ブロック２０２に伝達される。ブロック２０２は、コンテキストでいくらかの解釈を実行し、ブロック２０４にコンテキストを転送する。ブロック２０６がコンテキストの実行を開始するために使用可能なダイ（ＬＵＮ）を有さないならば、ブロック２０６は、使用可能なダイの不足をブロック２０２に通知し、ブロック２０２は、ブロック２０４に使用可能なダイの不足への返答を通信する。ブロック２０２は、完了したコンテキストの解放においてもブロック２００をアシストする。再び、このフローを開始するのはブロック２０４であり、消費コンテキストマネージャ（ＣＣＭ）（例えば、図２のブロック１６４）を実現するブロックに対する解放メッセージをもたらすのはブロック２０２である。解放メッセージがＣＣＭによって受信され動作が開始されたとき、ブロック２０２は、ブロック２０４に通知し、その後、ブロック２０４は、コンテキスト処理の実行を保持する。

ブロック２０２は、一般に、コンテキストのいくらかの解釈を実行する。具体的には、ブロック２０２は、コンテキストがプロセッサ制御モード（ＰＣＭ）コンテキストか否かを判断する目的でコンテキストを解釈する。ＰＣＭコンテキストが受信されるとき、コンテキストフェッチ（追加）は停止するべきである。その後、ブロック２０２は、ブロック２０４がＰＣＭコンテキストを実行し始めることを待ち、プロセッサ制御モードが完了するとき、「スタンダード」動作を再開する。プロセッサ制御モードインターバルの間に、ブロック２０２は、フェッチされたコンテキストが４つのｄｗｏｒｄフラッシュコンテキストの代わりに完全な１５のｄｗｏｒｄコンテキストか否かを判断し、ブロック２０２は「スタンダード」動作のブロック２０４にそれらを送信する。

ブロック２０４は、一例では、コンテキスト状態マシン（ＣＳＭ）、コンテキストフェッチマネージャ（ＣＦＭ）、コンテキスト解放エンジン（ＣＤＥ）、及びコンテキストインタープリタ（ＣＩ）を備える。ブロック２０４は、一般に、ブロック２００によって活動的に処理されるコンテキストを管理する役割を担う。ブロック２０４は、一般に、アクティブなコンテキストの「ブックキーピング」を実行する。コンテキストは、システムバッファに対するフラッシュトランザクション及びＤＭＡを実行するためにフラッシュメディアコントローラ（ＦＭＣ）によって必要とされる全ての情報を提供するデータ構造である。ブロック２０４は、フラッシュレーンコントローラのレベルでコンテキストを管理し、従って、フラッシュトランザクションに関連するように、コンテキスト管理に主として関する。ブロック２０４は、フラッシュレーンのフラッシュダイに対するコマンド及びデータ転送を実行するために、ブロック２０８によって用いられる情報を保持する。

ブロック２０６は、一般に、ブロック２００の動作のために必要とされるダイに基づいた情報を保持するための役割を担う。ブロック２０６は、ダイ管理テーブルのダイごとに情報を管理し、コンテキストテーブルへの待ち行列となるためのアクセスのためにダイの間にアービトレートする。ブロック２０６は、一例では、ダイ状態をアップデートするためにダイ状態マシンを含む。ブロック２０６は、マルチダイ動作を実行／モニタリングする。ブロック２０６は、一般に、ＲＥＡＤ、ＣＯＰＹＢＡＣＫ ＲＥＡＤ／ＣＯＰＹＢＡＣＫ ＷＲＩＴＥ、ＢＬＯＣＫ ＥＲＡＳＥ、ＰＡＧＥ ＰＲＯＧＲＡＭを含み、これらに限定されないフラッシュコマンド、及びＲＥＡＤ ＩＤ、ＲＥＡＤ ＰＡＲＡＭＥＴＥＲ ＰＡＧＥ、ＧＥＴ ＦＥＡＴＵＲＥＳ、ＳＥＴ ＦＥＡＴＵＲＥＳ、ＳＹＮＣＨＲＯＮＯＵＳ ＲＥＳＥＴ、及びＲＥＳＥＴを含み、これらに限定されないターゲットレベルコマンドのための役割を担う。

ブロック２０８は、一般に、フラッシュレーンに適用されたフラッシュ動作のそれぞれのシーケンシングをハンドリングする。１つのブロック２０８は、一般に、フラッシュメディアコントローラのフラッシュレーンコントローラ（ＦＬＣ）のそれぞれのために実現される。ブロック２０８は、ブロック２０４のコンテキストテーブルのコマンドの間にアービトレートし、ブロック２１２にコマンドを適用する。一例では、ブロック２０８は、本来、三星ＮＡＮＤフラッシュデバイスにおいて知られたいくつかの特定の（かつ類似した）コマンドと同様にＯＮＦＩ２．０コマンドリストからの大部分の共通コマンドをサポートする。更に、他の既存の及び将来のコマンドは、ナノシーケンサ（図９〜１１に関してより詳細に説明される）を介してサポートされる。本来、サポートされたコマンドは、プロセッサインターベンションなしに実行されるが、一般に他のコマンドはいくらかのレベルのプロセッササポートを用いる。

フラッシュコマンドは、ブロック２０８によって制御された実際のフラッシュダイに連続的に適用される原子の「サイクル」に分割される。典型的には、フラッシュコマンドが長いウェイト時間（例えば、データがチップから読み取られるために使用可能な前に、ページ読み取りは２５μｓを要する）を含んでいるので、「コマンドサイクル」は、しばしばフラッシュレーン上の異なるダイに「バックツーバック」実行され、従って、累積的なウェイト時間を効果的に削減できる。ブロック２０８は、一般に、フラッシュ「サイクル」のそれぞれが適用されるとき、ダイの状態をアップデートすることによってフラッシュダイを管理する。その後、ブロック２０８は、「サイクル」が次に実行されるべき（又はありうる）であるかを判断するべきための最新のコンテキストテーブルを読み取る。ＮＡＮＤフラッシュ動作は、一般に、１つ以上のフラッシュサイクルで構成される。４つのタイプのフラッシュサイクルが一般にある：コマンド、アドレス、データ出力（フラッシュデバイスについては、例えば、読み取り）、及びデータ入力（フラッシュデバイスについては、例えば、書き込み）。サイクルタイプは、大雑把に言ってブロック２０８とブロック２１２との間に定義された動作タイプに解釈する。

ブロック２１０は、一般に、ブロック２００の内部のアドレス可能なリソースにＦＭＣ１００のＡＨＢライトスレーブインタフェースからのプロセッサアクセスを提供するインタフェースブロックを実現する。ここでアドレスされた大部分のリソースは、全てのコンフィギュレーション信号がグローバルレベル（共有コンフィギュレーションレジスタブロックの一部としての）で送信されるとき、主として診断目的のためのアクセス可能である。例えば、フラッシュレーンデータバッファに対する完全なアクセスは、ブロック２１０によって使用可能である。アクセスは単に迅速な検証の足がかりとして提供される。しかしながら、フラッシュレーンデータバッファに対するアクセスは、内部テーブルに対する直接アクセスを必要とするファームウェアパッチもサポートする。そのようなアクセスは、ブロック２１０によって提供される。

ブロック２１０の特徴は次のものを含む：ＡＨＢライトスレーブプロトコルに従い、ＦＭＣにおいてプロセッサインタフェースロジック（ＰＩＬ）によってバッファされるシンプルアクセスインタフェース；リソース、コンテキストテーブル、コンテキストキャッシュ、及びダイ管理テーブルをレジストするために提供される読み取り書き込みアクセス；ブロック２１４に位置されるフラッシュレーンデータバッファメモリリソースに提供される読み取り書き込みアクセス。大部分のコンフィギュレーションレジスタは、一般に、ブロック２００に入力として提供されるが、ブロック２１０は、一般に、レーンごとにコンフィギュレーションレジスタを追加するための能力をサポートする。同様に、大部分の状態及び割り込みレジスタは、一般に、ブロック２００の外部に生成されるが、状態及び割り込みレジスタアクセスはサポートされる。ブロック２１０の主要なロジックグループは次のものを含む：インタフェースマネージャ（ＩＦ＿ＭＧＲ）、データフローマネージャインタフェース（ＤＭ＿ＩＦ）、レジスタブロックデコーダ（ＲＥＧ＿ＤＥＣ）、レジスタブロックマルチプレクサ（ＲＥＧ＿ＭＵＸ）、割り込みハンドラ（ＩＮＴ＿ＨＮＤ）、及びＦＬＣグローバルレジスタ（ＧＬＯＢ＿ＲＥＧＳ）。

図４を参照すると、図３のコンテキストマネージャモジュール２０４のサブモジュールを図示する図が示される。一例では、ブロック２０４は、コンテキストテーブル（ＣＴ）２２０、コンテキスト状態マシン（ＣＳＭ）２２２、コンテキストキャッシュ（ＣＣ）２２４、及びコンテキスト待ち行列コントローラ（ＣＱＣ）２２６を含む。ブロック２０４は、一般に、フラッシュレーンコントローラに対する動作のフェーズをステージし実行し、フラッシュレーンで全てのアクティブなコンテキストのプライオリティオーダリングを保持し、フラッシュレーンでコンテキストのそれぞれの状態を保持し、完全なトランザクションを実行するために必要とされるコンテキストのテンポラリオンチップストレージの最低量を提供し（例えば、コンテキストキャッシュを介して）、実行が進行中のコンテキストのそれぞれのバッファポインタを保持し、及びコンテキスト状態マシン（ＣＳＭ）２２２を用いてコンテキストの次の状態を決定することによって、コンテキストのそれぞれのためにエージェンシーを提供する。最小のコンテキスト情報は、コンテキストテーブル（ＣＴ）２２０に保持される。コンテキストテーブル２２０は、一般に、現在実行されているコンテキストの優先待ち行列を提供する。コンテキスト待ち行列コントローラ（ＣＱＣ）２２６は、コンテキストテーブル２２０から完了したコンテキストを除去し、かつギャップを削減するためにコンテキストテーブル２２０を圧縮するように構成される。

図５を参照すると、図３のダイ管理モジュール２０６のサブモジュールを図示する図が示される。一例では、ブロック２０６は、ダイ状態マシン２３０、ダイサービスアービタ２３２、及びダイ管理テーブル２３４を備える。

図６を参照すると、図３のフラッシュ動作マネージャ（ＦＯＭ）２０８のサブモジュールを図示する図が示される。一例では、ブロック２０８は、４つのサブモジュール、コマンドアービタ（ＣＡ）２４０、データ転送アービタ（ＤＴＡ）２４２、フラッシュ動作フォーマッタ（ＦＯＦ）２４４、及びナノシーケンサ２４６に分割される。コマンドアービタ２４０は、一般に、適用するためのコマンドのためにコンテキストテーブルをスキャンし、その後、フラッシュバッファコントローラ（ＦＢＣ）に信号を送信するためにフラッシュ動作フォーマッタ（ＦＯＦ）２４４によって通信する。全ての「コマンド」の部分が実行され、フラッシュが「データフェーズ」のための準備ができたならば、データ転送アービタ２４２は、ＦＢＣとデータフローマネージャ（ＤＭ）２１４との間の転送を開始する。最後に、ナノシーケンサ２４６は、本来、コマンドシーケンスがサポートされてなくても、フラッシュが必要とするあらゆるコマンドシーケンスを適用するために特別の「ソフトコンテキスト」を解釈する。

図７を参照すると、図３のデータフローマネージャ２１４のサブモジュールを図示する図が示される。データフローマネージャ２１４は、一般に、フラッシュレーンデータバッファメモリリソースを提供する。一例では、フラッシュレーンデータバッファメモリリソースは、カットスルーバッファ２５０及び２５２を備える。一例では、カットスルーバッファ２５０及び２５２は、プログラマブルなサイズで実現される。例えば、バッファ２５０及び２５２のサイズは、帯域幅仕様とマッチするように調節される。一例では、バッファ２５０及び２５２は、静的ランダムアクセスメモリ（ＳＲＡＭ）を備える。しかしながら、他のタイプのメモリは、特定の実施の形態のその設計基準を満たすために実現される。一般に、２つのカットスルーバッファは、フラッシュレーンごとに実現される。

図８を参照すると、図３のコンテキストマネージャ（ＣＭ）２０４の実施の形態の一例を図示する図が示される。コンテキストマネージャ（ＣＭ）２０４は、一般に、フラッシュレーンコントローラ（ＦＬＣ）のそれぞれによってアクティブに処理されているコンテキストを管理する役割を担う。ＣＭ２０４は、一般に、アクティブなコンテキストの「ブックキーピング」を実行する。先に述べたように、コンテキストは、システムバッファに対するフラッシュトランザクション及びＤＭＡを実行するためにフラッシュメディアコントローラ（ＦＭＣ）１０２によって用いられる全ての情報を提供するデータ構造である。ＣＭ２０４は、ＦＬＣのレベルでコンテキストを管理し、従って、フラッシュトランザクションに関連するコンテキスト管理に主として関する。ＣＭ２０４は、フラッシュレーンのフラッシュダイに対するコマンド及びデータ転送を実行するためにフラッシュ動作マネージャ（ＦＯＭ）によって用いられる情報を保持する。

ＣＭ２０４は、一般に、（ｉ）フラッシュレーンコントローラのそれぞれに対する動作のフェーズをステージし実行し、するように構成される。（ｉｉ）フラッシュレーンのそれぞれで全てのアクティブなコンテキストのプライオリティオーダリングを保持し、（ｉｉｉ）フラッシュレーンのそれぞれでコンテキストのそれぞれの状態を保持し、（ｉｖ）完全なトランザクションを実行するために用いられるコンテキストのテンポラリオンチップストレージ（例えば、コンテキストキャッシュ２２４を介して）の最低量（又は最小限に抑えた量）を提供し、（ｖ）実行が進行中のコンテキストのそれぞれのバッファポインタを保持し、（ｖｉ）コンテキスト状態マシン（ＣＳＭ）２２２を用いてコンテキストの次の状態を決定することによって、コンテキストのそれぞれのためにエージェンシーを提供し、及び（ｖｉｉ）現在実行されているコンテキスト（例えば、コンテキストテーブル２２０）の優先待ち行列に最小のコンテキスト情報を保持する。コンテキスト待ち行列コントローラ２２６は、一般に、コンテキストテーブル２２０から完了したコンテキストを除去し、かつギャップを削減するためにコンテキストテーブル２２４を圧縮するように構成される。

コンテキスト待ち行列コントローラ（ＣＱＣ）２２６は、コンテキストテーブル（ＣＴ）２２０で修正を実行するロジックブロックである。ＣＴ２２０は、一例では、待ち行列に入れられたコンテキストごとに１つのエントリに編成されるレジスタのブロックとして実現される。ＣＱＣ２２６は、優先待ち行列として編成されるテーブルで動作を実行するブロックである。ＣＱＣ２２６は、一般に、コンテキスト処理を開始し実行し、コンテキストテーブルの処理を実行する役割を担う。メイン処理は、一般に、追加、待機、修正、解放、及び圧縮の処理を含む。処理は、ＣＱＣ２２６によってステージされ実行される。

追加フェーズは、新規のコンテキストがＦＭＣによってフェッチされ、それらのコンテキストのためのエントリがコンテキストテーブル２２０に追加されるフェーズである。ＣＱＣ２２６は、ＣＰＣ２０２によって送信されたフラッシュコンテキスト及びコンテキスト情報の内容を検査し、内容とコンテキスト情報に基づいたエントリを追加し、作成する。一例では、コンテキストテーブルエントリは、コンテキストテーブルエントリがアクティブか否かを示すビット（又はフラグ）、コンテキスト状態を表わす値、コンテキストキャッシュインデックスを表わす値、フラッシュ動作を送信する値、フラッシュダイを表わす値、コンテキストポインタ、データ転送を無効にするべきか否かを示すビット（又はフラグ）、及びプレーンアドレスを表わす値を備える。新規なエントリは、一般に、「アクティブな」ビットセット（例えば、ロジック「１」）によって開始し、「コンテキスト状態」は値「ＱＵＥＵＥＤ」に設定する。フラッシュ動作がイリーガルの場合、初期状態は値「ＩＬＬＥＧＡＬ」に設定され、コンテキストテーブルエントリは解放フェーズの間に除去される。他のフィールドは、一般に、ＣＱＣ２２６によって提供されるコンテキストと情報によって決定される。新規なエントリは、一般に、圧縮されたコンテキストテーブル２２０の末尾に追加される。従って、ＣＱＣ２２６は、一般に、コンテキストテーブル２２０の深度を知っている。

ＣＱＣ２２６は、一般に、ＣＱＣ２２６がもはや未解決のデータ転送が完了するのを待っておらず、ＣＱＣ２２６が与えられたフラッシュ動作サイクルの間に少なくとも１つ追加の動作を試みたとき、「追加」フェーズを完了する。ＣＱＣ２２６は、コンテキストテーブル２２０又はコンテキストキャッシュ２２４に使用可能なスペースがもはやないときも、「追加」フェーズを完了する。

コンテキストマネージャ２０４は、完全なフラッシュ動作サイクルの間に待つことを強制されるか、又は強制されない。コンテキストマネージャ２０４は、一般に、最小のフラッシュ動作期間（例えば、フラッシュ動作期間レジスタを介して）を強制するための能力を有する。そのような最小の期間は、例えば、フラッシュレーンがＰＲＯＧＲＡＭ又はＥＲＡＳＥのコマンドの後にポーリングすることを除いて主として使用されていないケースのために望ましい。そのようなインスタンスでは、コンテキストフェーズは、追加又は解放がないとき、実行するべきための非常に短時間を要する。従って、レーンが連続的に使用中であるフラッシュダイをポーリングする状態においてレーンが存在するための傾向があり、その結果としてその消費電力が保証されないときフラッシュインタフェースで電力を消費する。ＣＱＣ２２６は、一般に、所定時間が完了する（例えば、時間は「フラッシュ動作タイマー」レジスタにおいて指定される）まで存続する。所定時間が完了したとき、ＣＱＣ２２６は「修正」フェーズに入る。

ＣＱＣによって開始される次のフェーズは、一般に、「修正」フェーズである。修正フェーズでは、コンテキストテーブル２２０は、フラッシュ動作マネージャ（ＦＯＭ）によって及びデータパス転送からの結果によって実行されたフラッシュ動作に基づいて修正される。アップデートは、一般に、コンテキストの状態に関連し、従って、一般に、コンテキスト状態マシン（ＣＳＭ）２２２によって開始される。状態アップデートが発生するとき、ＣＳＭ２２２はＣＱＣ２２６に最新の状態及びコンテキストテーブルインデックスを送信する。その後、ＣＱＣ２２６は、コンテキストテーブル２２０のエントリをアップデートする。ＦＯＭがフラッシュインタフェース処理のサイクルを終えるとき修正フェーズは終わる。ＦＯＭは、信号（例えば、ＦＯＭ＿ＣＭ＿ＦＬＡＳＨ＿ＰＲＯＣ＿ＣＭＰＬＴ）のアサートによって、フラッシュインタフェース処理が終わったことをコンテキストマネージャ２０４に通知する。修正フェーズが完了したならば、ＣＱＣ２２６は、解放、圧縮、及びコンテキストテーブル２２０のコンテキストの追加を実行する。この時間の間に、コンテキストテーブル２２０はＦＯＭに対してアクセス不能である。ＣＱＣ２２６は、コンテキストテーブルがエントリを読み取ったこと、及びコンテキストキャッシュに読み取られたデータが特定のクロックサイクルの間に有効であることをＦＯＭに示す信号（例えば、ＣＭ＿ＦＯＭ＿ＣＴ＿ＶＡＬＩＤ）をデアサートすることによってＦＯＭに対してアクセス不能なコンテキストテーブル２２０を強制する。

修正フェーズが完了したとき、ＣＰＣ２０２は「解放」アクションを開始する。解放アクションは、ＣＱＣ２２６が実行を終えたエントリ有産者を捜すコンテキストテーブル２２０を探索するモードにＣＱＣ２２６を至らせる。ＣＱＣ２２６は、エントリがコンテキストの状態の実行を終えたか否かの判断に基づく。コンテキストが「完了」状態であるとき、コンテキストはＣＱＣ２２６によって解放される。一例では、コンテキストは、ＣＱＣ２２６がコンテキストの完了状態に関してデータパスからの通知を待つ状態である。例えば、読み取り動作の場合には、コンテキストはＤＡＴＡ＿ＴＲＡＮＳＦＥＲ＿ＤＯＮＥ状態にあり、ＥＣＣチェックの結果を待つ。この場合には、ＣＱＣ２２６は一時的に解放処理を停止し、状態がデータパスから復帰されるのを待つ。この時間の間に、ＣＱＣ２２６は「追加」を許可する。しかしながら、待機状態が復帰されれば、コンテキストはＣＱＣ２２６によって解放され、消費されたコンテキストレコードはＣＰＣ２０２に（結局、消費コンテキストマネージャ（ＣＣＭ）１６４に）転送される。

ＣＱＣ２２６がコンテキストを解放したとき、ＣＱＣ２２６はコンテキストテーブル２２０の通信エントリのための「アクティブ」ビットを除去する。ＣＱＣ２２６がコンテキストテーブル２２０ごとにコンテキストを調査するまで、その処理は継続する。ＣＱＣ２２６がコンテキストテーブル２２０のアクティブなコンテキストの終わりに到達するとき、解放フェーズは完了する。

ＣＱＣ２２６によって解放されたコンテキストは除去されたテーブルエントリのそれぞれにおいて「アクティブ」ビットを有する。ホールを満たすまでテーブルをシフトするための機構なしに、アクティブなエントリはコンテキストテーブル２２０に支出される（又は細分化される）。支出されたコンテキストは、コンテキストテーブルをスキャンすることを困難にし、「追加」フェーズをより複雑にする。コンテキストテーブル２２０が優先待ち行列としてそのキャラクタを保持することを保証するために、コンテキストテーブル２２０は圧縮される。圧縮処理において、ＣＱＣ２２６がコンテキストを解放するとき、ＣＱＣ２２６は１つの位置によって解放されたエントリの後に直ちに全てのエントリをシフトする。処理が完了するとき、全てのアクティブなエントリはプライオリティオーダーのリストのフロントにあり、全ての「ホール」は除去される。他のアクションの場合であるとき、圧縮処理が完了されるとき、ＣＱＣ２２６は「完了」セマフォ（又はビット）をアサートする。最終の圧縮フェーズの終わりで、ＣＱＣ２２６は追加フェーズを開始する。

ＣＱＣ２２６は、一般に、プロセッサ制御モードを知っている。プロセッサ制御モードでは、全てのＣＭ２０４はスタンダード動作を停止し、フラッシュ動作マネージャ２０８の内部のナノシーケンサ２４６によって実行される「ソフトコンテキスト」によってＦＬＣの動作が本質的に駆動されるモードで進行する。ソフトコンテキストは、スタンダードフラッシュコンテキストとは異なるサイズである。一例では、ソフトコンテキストは完全な１５の３２ビットダブルワードを備えるが、「フラッシュコンテキスト」、ＦＬＣによって実行された完全なメディアコンテキストの部分は、一般に、ちょうど４つの３２ビットダブルワードを備える。

プロセッサ制御モード（ＰＣＭ）は、一般に、「フラッシュ動作」フィールドがＰＲＯＣＥＳＳＯＲ＿ＣＯＮＴＲＯＬ＿ＭＯＤＥに設定されるコンテキストがコンテキスト待ち行列のトップに現われるとき開始する。一般に、ＣＱＣ２２６がＰＣＭコンテキストを待ち行列に入れれば、ＣＱＣ２２６がスタンダードコンテキストの訂正を停止するとき、コンテキストテーブル２２０にＰＣＭコンテキストの後ろにアクティブなエントリはない。ＰＣＭが開始するとき、ＣＱＣ２２６は信号（例えば、ＣＭ＿ＣＰＣ＿ＰＲＯＣ＿ＣＮＴＬ＿ＭＯＤＥ）を介してＣＰＣ２０２に通知する。通知に応じて、ＣＰＣ２０２は、ＰＣＭコンテキストに与えられた位置で見つけられた「ソフトコンテキスト」をフェッチする。ＦＯＭに送信されるものの観点から、ＰＣＭコンテキストがコンテキストテーブル２２０の他のアクティブなエントリの後ろにある間に、ＦＯＭは、一般に、コンテキストテーブル２２０のＰＣＭコンテキストの存在についての情報を有さない。ＣＭ２０４がソフトコンテキストを実行し始めるＦＯＭのための準備ができるまで、コンテキストテーブル２２０のＰＣＭコンテキストエントリは、ＦＯＭに「アクティブ」ビットを０として送信する。

ＦＯＭがソフトコンテキストを読み取り始めるとき、ソフトコンテキストが格納されるコンテキストキャッシュ２２４によって動作がＦＯＭ２０８に送信されるとき、ＣＱＣ２２６は動作をスヌープする。動作がＤＭＡコンテキスト（例えば、プリフェッチデータ、セット読み取りデータバッファ、又はコンテキストポインタの解放）を含んでいるとき、ＣＱＣ２２６は、コンテキストテーブル２２０の現在未使用のストレージを選出し、トラッキングのためのコンテキストテーブルにポインタを配置する。それらのＤＭＡコンテキストが完了するとき、ＦＯＭ２０８はコンテキストマネージャ２０４に通知し、その後、コンテキストマネージャ２０４は通常の方法でコンテキストを解放する。

スヌープしている間に、ＣＱＣ２２６は、「ネクストソフトコンテキストのフェッチ」動作を捜す。ＣＱＣ２２６がそれを見つけるとき、ＣＱＣ２２６はＣＰＣ２０２に信号（例えば、ＣＭ＿ＣＱＣ＿ＰＣＭ＿ＮＥＸＴ＿ＣＯＮＴＥＸＴ）をアサートし、ＣＰＣ２０２はネクストソフトコンテキストをフェッチする。ＦＯＭ２０８がソフトコンテキスト実行が完了したことをＣＭ２０４に通知するとき、ＦＯＭ２０８はＦＯＭ／ＣＭコマンドインタフェースでＣＭ２０４に通知する。その後、ＣＱＣ２２６は、ＣＰＣに信号（例えば、ＣＭ＿ＣＰＣ＿ＰＲＯＣ＿ＣＮＴＬ＿ＭＯＤＥ）をデアサートし、スタンダード動作は継続する。一例では、ＣＭ２０４がプロセッサ制御モードに入っており、現在ソフトコンテキストを受信するための準備ができていること示すためのレベルとして信号ＣＭ＿ＣＰＣ＿ＰＲＯＣ＿ＣＮＴＬ＿ＭＯＤＥがアサートされる。

ＣＱＣ２２６の別の重要な機能は、タイムアウト状況をモニタすることにある。一例では、ＣＱＣ２２６は、同一のコンテキストテーブルエントリがコンテキストテーブル２２０のトップ（例えばエントリ０で）に属するシステムクロック（ＳＹＳ＿ＣＬＫ）サイクルの数を数えるように構成されたカウンタを含む。カウント値がプログラマブルな「タイムアウト」カウンタの値に到達する場合、コンテキストテーブル２２０のトップのエントリはタイムアウトを有すると見なされる。エントリがタイムアウトを有すると見なされるとき、エントリは、コンテキストテーブル２２０から除去され、コンテキストポインタは、消費コンテキストインタフェースのコンテキスト処理コーディネータ（ＣＰＣ）２０２にリターンされる。

コンテキストのためのリターン状態は２つの起こり得る「タイムアウト」状態の１つである。第１のケースでは、タイムアウトは、可能性としてフラッシュレーンの別のダイが使用中で、Ｒ／Ｂラインを押し下げている状況である。この場合には、状態は、タイムアウトが別のダイのタイムアウトであることを示す。第２のケースでは、コンテキストのためのダイはカルプリットであると認識される。ここで、異なる状態はダイがカルプリットであることを示してリターンされる。

コンテキストテーブル２２０は、本質的にエントリの記憶媒体である。コンテキストテーブルの深度は、パラメータ化することができる。例えば、レーンごとに１６ダイをサポートすることができるチップの場合には、１６のエントリが実現される。１つを超える動作が１つのダイごとに管理されるならば、深度を増加させることは有利である。コンテキストテーブル２２０は、最小の機能を有する。大部分のより複雑な処理は、コンテキストテーブル２２０でＣＱＣ２２６によって実行される。しかしながら、コンテキストテーブル２２０は、複数の読み取りインタフェース、及び読み取りインタフェースのそれぞれのための多重化ロジックで実現される。一例では、コンテキストテーブル２２０は、ＦＯＭ２０８に対するインタフェース、及び読み取りアクセシビリティのためのコンテキスト状態マシン（ＣＳＭ）２２２に対するインタフェースによって実現される。コンテキストテーブル２２０は、ＣＱＣ２２６に対する読み取りインタフェースも有する。コンテキストテーブル２２０は、プロセッサによってもアクセスされる。

コンテキストテーブル２２０は、同様にテーブルの圧縮フェーズのために用いられる「シフト」性能を有する。それに加えて、ＣＱＣ２２６はシンプルな書き込みインタフェースを用いてコンテキストテーブル２２０をアップデートする。一例では、コンテキストテーブル２２０は、フリップフロップで実現される。コンテキストテーブル２２０がフリップフロップで実現されるとき、読み取りアクセスのために必要なアービトレーションはない。コンテキストテーブル２２０が約１０００を超えるフリップフロップのサイズに増加する場合、コンテキストテーブル２２０はレジスタファイル又はＳＲＡＭで実現されるが、追加の管理及びアクセスのアービトレーションも実現される。

コンテキストキャッシュ２２４は、コンテキストテーブル２２０に類似する別のコンテキストデータストレージエレメントである。コンテキストキャッシュ２２４は、一般に、エントリのパラメータ化することができる数を含む。一例では、エントリの数は８である。しかしながら、エントリの他の数は、特定の実施の形態のその設計基準を満たすために実現される。例えば、完全なパイプライン動作のために事実上必要とされるよりエントリの数は１つ又は２つ以上に設定される。数は、一般に、プロセッサ制御モードの完全な「ソフトコンテキスト」のための十分なスペースを許可するために十分に大きくされる。先に述べたように、完全なコンテキストは１５の３２ビットダブルワードを備える。完全なメディアコンテキストのサブセットは「フラッシュコンテキスト」と指称される。フラッシュコンテキストは、一般に、完全なメディアコンテキストの第１の４つのダブルワード（又はｄｗｏｒｄｓ）である。フラッシュコンテキストの４つのｄｗｏｒｄｓは、一般に、ファームウェアによって指定された完全な動作を実行するためにＦＬＣによって用いられる全ての情報を含む。スタンダード動作（例えば、ＦＬＣがプロセッサ制御モードにないとき）の間に、フラッシュコンテキストの第１の２つのｄｗｏｒｄｓのみがコンテキストキャッシュ２２４に格納される。フラッシュコンテキストの残りは、一般に、コンテキストテーブル２２０に格納される。

コンテキストキャッシュ２２４は、一般に、エントリのそれぞれの状態を保持する。一例では、状態は、エントリがＦＲＥＥ又はＵＳＥＤか否かを示すビットを備える。一例では、そのような８ビットは、コンテキストキャッシュ２２４で実現される。フラッシュコンテキストがコンテキストキャッシュ２２４で位置に書き込まれるとき、位置の状態はＵＳＥＤになる。ＣＱＣ２２６がその位置をクリアすることを許可する状態変更についての情報を取得するとき、位置の状態はＦＲＥＥにリターンする。スタンダード動作の間に、コンテキストキャッシュ２２４は、コンテキストキャッシュ２２４が状態ビットに基づいてフリーエントリのためのスペースを有することをＣＱＣ２２６に通知する。フリーロケーションがあるならば、ＣＱＣ２２６は自由にＣＰＣ２０２からコンテキストを要求することができる。ＣＰＣ２０２が新規のフラッシュコンテキストをフェッチしたとき、ＣＰＣ２０２はデータの３２ビットダブルワードのバーストとしてコンテキストキャッシュ２２４にフラッシュコンテキストを送信する。データが有効なとき、信号（例えば、ＣＰＣ＿ＣＭ＿ＥＮＱ＿ＣＴＸ＿ＶＡＬＩＤ）がアサートされる。コンテキストキャッシュ２２４は、フリーロケーションにデータを書き込む。コンテキストキャッシュ２２４は、ＣＰＣ２０２が単に１つのフラッシュコンテキストを書き込むだろうと予期する。

コンテキストテーブル２２０のトップのエントリがＰＲＯＣＥＳＳＯＲ＿ＣＯＮＴＲＯＬ＿ＭＯＤＥ動作として示されるときに入るプロセッサ制御モードでは、コンテキストキャッシュ２２４は完全に自由である。プロセッサ制御モードでは、コンテキストキャッシュ２２４は、ＣＰＣ２０２からソフトコンテキストを受信することを予期する。コンテキストキャッシュ２２４は、ソフトコンテキストが１５のｄｗｏｒｄｓを含むことも予期する。本質的に、コンテキストキャッシュ２２４は、ＣＰＣ２０２によって送信された全てのデータを受け取って、スレーブとして行動する。コンテキストキャッシュ２２４にデータの適正量を書き込むことはＣＰＣ２０２の責務である。コンテキストキャッシュ２２４は、ＦＯＭ２０８によってアクセス可能であり、フラッシュユニットで実コマンドを実行するとき、完全なフラッシュコンテキスト情報を用いる。ＦＯＭ２０８は、３２ビットダブルワードにアドレスを提供し、コンテキストキャッシュ２２４は、以下のクロックサイクルで要求されたダブルワードによって応答する。プロセッサ制御モードの間に、コンテキストキャッシュ２２４からの読み取られた応答は、動作の内容に基づいたアクションを実行するコンテキスト待ち行列コントローラ（ＣＱＣ）２２６によってスヌープされる。コンテキストキャッシュ２２４は、コンテキストテーブル２２０であるときも、プロセッサインタフェースによってアクセス可能である。

ＦＯＭ２０８は、コンテキストテーブル２２０からエントリを読み取り、動作を実行する。ＦＯＭ２０８は、動作を実行した後にコンテキスト状態マシン（ＣＳＭ）２２２をアップデートする。ＣＳＭ２２２は、コンテキストテーブル２２０の特定のエントリに状態を格納する。その後、ＦＯＭ２０８は、実行するための次のエントリ等を続行する。コンテキストの終わりに到達した後に、ＦＯＭ２０８はロールし、実行の次の部分をチェックするためにエントリをもう一度実行する。コンテキストテーブル２２０で多重エントリを実行する処理は、一般に、フラッシュインタフェースでコマンドのパイプライン実行を提供する。フラッシュインタフェースでコマンドのパイプライン実行は、一般に、フラッシュインタフェースの有効利用を提供する。部分によって多重エントリ部分を実行しコンテキストテーブル２２０に状態を再格納することによって、ＦＯＭ２０８は、従来のテクニックよりもフラッシュインタフェースのより多くの有効利用を提供する。

図９を参照すると、ＦＯＭ２０８が複数のエントリを一つ一つ実行し、コンテキストテーブル２２０に状態をレストアする処理３００の一例を図示する流れ図が示される。一例では、処理（又は方法）３００は、ステップ（又は状態）３０２、ステップ（又は状態）３０４、ステップ（又は状態）３０６、ステップ（又は状態）３０８、ステップ（又は状態）３１０、ステップ（又は状態）３１２及びステップ（又は状態）３１４を備える。ステップ３０２では、ＦＯＭ２０８は、コンテキストテーブル２２０のエントリの設定数（例えば、Ｎ）があるか否かをチェックする。エントリＮの設定数は設定可能である（例えば、レジスタ等の値）。一例では、数Ｎは、４として設定される。別の例では、数Ｎは、１０として設定される。Ｎが１０の値に設定される例では、コンテキストテーブル２２０に１０のエントリがあるまで、処理３００は状態３０２を継続する。コンテキストテーブル２２０に１０のエントリがあるとき、処理３００はステップ３０４に進む。ステップ３０４では、ＦＯＭ２０８は、コンテキストテーブル２２０のエントリ１を読み取り、コマンドの一部を実行する。その後、処理３００はステップ３０６に移行する。ステップ３０６では、ＦＯＭ２０８は、ＣＳＭ２２２にこの情報をアップデートし、処理３００は、ステップ３０８に移行する。ステップ３０８では、ＣＳＭ２２２は、コンテキストテーブル２２０のエントリ１にこの情報をアップデートし、処理３００は、ステップ３１０に移行する。ステップ３１０では、ＦＯＭ２０８は、コンテキストテーブル２２０の次のエントリ（例えば、エントリ２）を読み取り、コマンドの一部を実行する。その後、処理３００はステップ３１２に移行する。ステップ３１２では、処理は、コンテキストテーブル２２０のエントリ１０に到達するまで、ステップ３０６から３１０を繰り返す。１０のエントリのそれぞれの部分が実行されたとき、処理３００はステップ３１４に移行する。ステップ３１４では、処理３００は、１０のエントリが全て完了したか否かをチェックする。エントリが完了し続ける場合、処理３００は、ステップ３０４にリターンし、ＦＯＭ２０８はロールバックし、再びエントリのそれぞれをチェックし、エントリの全ての設定数が完了するまで、コマンドの全ての残存部分を実行する。

ＣＳＭ２２２は、一般に、エントリの現在状態に基づいてコンテキストテーブル２２０のコンテキストのそれぞれの実行状態、及びＦＯＭ２０８によって実行されている動作又はデータパス動作の状態のいずれかを決定するように構成される。修正フェーズでは、ＣＳＭ２２２は、ＦＯＭ２０８がコマンドを適用するか、結果をリターンするごとにＣＱＣ２２６によって呼び出される。ＦＯＭコマンド通知インタフェース及びＦＯＭコンテキストテーブル読み取りインタフェースの内容は、一般に、次の状態を決定するためにＣＳＭ２２２のために必要とされる全ての情報を提供する。

解放フェーズでは、ＣＱＣ２２６がコンテキストテーブル２２０をスキャンし、コンテキストテーブルエントリがアクション（例えば、ＴＲＡＮＳＦＥＲ＿ＤＡＴＡ状態又はＰＲＥＦＥＴＣＨ＿ＤＡＴＡ状態）を待っている状態であるコンテキストテーブルエントリにエンカウントするとき、ＣＳＭ２２２はＣＱＣ２２６によって呼び出される。ＴＲＡＮＳＦＥＲ＿ＤＡＴＡ状態又はＰＲＥＦＥＴＣＨ＿ＤＡＴＡ状態にエンカウントするとき、ＣＱＣ２２６はデータ転送の状態に関するデータパスからの情報（例えば、ＤＭ、ＤＤＭ、又はＤＴＰのいずれか）を待つ。どちらにしても、ＣＳＭ２２２は、一般に、懸案のコンテキストテーブルエントリのための次の状態を決定するために呼び出される。ＣＳＭ２２２は、コンテキストテーブルエントリが完了状態（例えば、ＣＯＭＰＬＥＴＥＤ又はＣＯＭＰＬＥＴＥＤ ＷＩＴＨ ＥＲＲＯＲ）に移行するときに、ダイ管理モジュール２０６に通知するための役割も担う。

図１０を参照すると、コンテキスト状態マシン（ＣＳＭ）４００の実施の形態の一例を図示する図が示される。一例では、ＣＳＭ４００は図８のＣＳＭ２２２を実現するために用いられる。一例では、ＣＳＭ４００は、状態４０２、状態４０４、状態４０６、状態４０８、状態４１０、状態４１２、状態４１４、状態４１６、状態４１８、状態４２０、及び状態４２２を備える。状態４０２は、コンテキスト待機状態を備える。状態４０４は、読み取り適用状態を備える。状態４０６は、読み取り完了状態を備える。状態４０８は、データ転送状態を備える。状態４１０は、データ転送完了状態を備える。状態４１２は、プリフェッチデータ状態を備える。状態４１４は、プログラムフラッシュ状態を備える。状態４１６は、コピーバックプログラム状態を備える。状態４１８は、準備のための待機状態を備える。状態４２０は、完了状態を備える。状態４２２は、エラー完了状態を備える。追加フェーズが完了したら、コンテキストマネージャ（ＣＭ）２０４が適切な合計の時間（例えば、全ての未解決のデータ転送の完了、又は最小の「フラッシュ動作期間」が経過するまで）待機したならば、コンテキストテーブル２２０はフラッシュレーンに適用するための選択コマンド及びデータ転送のためにフラッシュ動作マネージャ（ＦＯＭ）２０８によって用いられるための準備ができる。それらのコマンドが適用されるとき、ＦＯＭ２０８はＣＭ２０４に通知し、ＣＭ２０４は影響を受けたエントリを適切に修正する。コマンドがフラッシュに対して連続的に実行されるので、コンテキスト状態へのアップデートが連続的に発生する；従って、別々のコンカレントなハードウェア状態マシンエンティティはコンテキストテーブルエントリのために必要ではない。そのエントリは、ＣＳＭ４００の単一のインスタンスを共有する。状態情報のみを格納する必要があり、状態遷移は現在状態情報及びコマンド／状態情報を用いて決定される。

図１１を参照すると、図８のフラッシュ動作マネージャ（ＦＯＭ）コンテキストテーブルアクセスインタフェースのための読み取りタイミングの一例を図示する刻時図が示される。同様のタイミングは、フラッシュ動作マネージャ（ＦＯＭ）のためのコンテキストキャッシュインタフェースで実現される。

図１２を参照すると、図３及び５のダイ管理モジュールの実施の形態の一例を図示する図が示される。ダイ管理モジュール（ＤＭＭ）２０６は、一般に、フラッシュレーンコントローラ（ＦＬＣ）の動作のために用いられるダイに基づく情報を保持する役割を担う。一例では、ＤＭＭ２０６は、ブロック（又は回路）２３０、ブロック（又は回路）２３２、及びブロック（又は回路）２３４を備える。ブロック２３０は、ダイ状態マシン（ＤＩＥ ＦＳＭ）を実現する。ブロック２３２は、ダイサービスアービタを実現する。ブロック２３４は、ダイ管理テーブルを実現する。ＤＭＭ２０６は、一般に、ダイ管理テーブル２３４のダイごとに情報を管理し、コンテキストテーブル２２０への待ち行列に入れるためのアクセスのためにダイの間でアービトレートし、ダイ状態マシン２３０を用いてダイ状態をアップデートし、マルチダイ動作を実行／モニタリングするように構成される。ＤＭＭ２０６は、一般に、限定されるものではないが、ＲＥＡＤ、ＣＯＰＹＢＡＣＫ ＲＥＡＤ／ＣＯＰＹＢＡＣＫ ＷＲＩＴＥ、ＢＬＯＣＫ ＥＲＡＳＥ、及びＰＡＧＥ ＰＲＯＧＲＡＭを含むフラッシュコマンドのための役割を担う。ＤＭＭ２０６は、限定されるものではないが、ＲＥＡＤ ＩＤ、ＲＥＡＤ ＰＡＲＡＭＥＴＥＲ ＰＡＧＥ、ＧＥＴ ＦＥＡＴＵＲＥＳ、ＳＥＴ ＦＥＡＴＵＲＥＳ、ＳＹＮＣＨＲＯＮＯＵＳ ＲＥＳＥＴ、及びＲＥＳＥＴを含むターゲットレベルコマンドのための役割を担う。

一例では、ダイ管理モジュール（ＤＭＭ）２０６は、コンテキスト処理コーディネータ（ＣＰＣ）２０２のためのインタフェース（例えば、ＣＰＣ ＩＮＴＦ）、コンテキストマネージャ（ＣＭ）２０４のためのインタフェース（例えば、ＣＭ ＩＮＴＦ）、及びプロセッサインタフェース（例えば、ＵＰ ＩＮＴＦ）を有する。ＣＰＣ及びＣＭインタフェースは、限定されるものではないが、（ｉ）ＣＰＣがコンテキストポインタを要求し、（ｉｉ）ＤＭＭ ＤＳＡがアービトレーションを完了したことを示し、（ｉｉｉ）コンテキストポインタが有効か否かを示し、（ｉｖ）ウイニングダイのコンテキストポインタを示し、（ｖ）ウイニングダイの数を示し、（ｖｉ）ウイニングダイのネクストポインタ及びコマンド種別のためにダイ管理テーブル２３４をアップデートし、及び（ｖｉｉ）ダイ管理テーブルをアップデートし、解放するべきための対応するダイの状態を設定するためにダイ管理モジュール２０６をもたらすための信号を含む。プロセッサインタフェースは、限定されるものではないが、（ｉ）レジスタライトストローブ（例えば、コンテキストネクストポインタ、コンテキストエンドポインタ、コンテキストフェッチイネーブル等のための）、（ｉｉ）プロセッサデータバス、（ｉｉｉ）コンテキストネクストポインタレジスタ値、（ｉｖ）コンテキストエンドポインタレジスタ値、（ｖ）コンテキストフェッチイネーブルレジスタ値、（ｖｉ）ダイ状態、及び（ｖｉ）マルチダイ動作を制御するための信号を含む。

ダイ管理テーブル２３４は、一般に、コンテキストリンクリストポインタを含むダイごとに情報、状態ビット、及びそれらのターゲットを共有する他のダイの選択によって「ヘルドオフ」されたダイによって生じたクレジットを格納する。ダイのそれぞれは、一例では、コンテキストネクストポインタ、コンテキストエンドポインタ、コンテキストフェッチイネーブル、クレジットカウント、及び状態ベクトルを含むフィールドを有するダイ管理テーブル２３４にエントリを有する。コンテキストネクストポインタは、一般に、実行されるコンテキストのためのリンクリストのネクストコンテキストポインタである。コンテキストネクストポインタは、最初にプロセッサによって設定され、その後、コンテキストがフェッチされるとき、ハードウェアによってアップデートされる。コンテキストエンドポインタは、一般に、ダイのためのコンテキスト待ち行列のリンクリストの最後のポインタである。コンテキストエンドポインタは、一般に、プロセッサによって設定される。コンテキストフェッチイネーブルフィールドは、一般に、フェッチの自動化及びハードウェアによるコンテキストの実行を有効にするためにプロセッサによって用いられる。クレジットカウントフィールドは、一般に、ダイが選択されることを禁じる読み取りシリーズ又は他のいくらかのコマンドでターゲットの別のダイが待ち行列に入れられる「ロックアウト」状況のために、ダイによるクレジットの数を表わす値を含む。状態ベクトルフィールドは、一般に、コントローラの観点からダイの状態を保持する。即ち、状態ベクトルフィールドは、必ずしもダイのＲＤＹ／ＡＲＤＹ状態ではなく、むしろダイサービスアービタ２３２のアービトレーション及びコンテキストマネージャ２０４のコンテキスト状態マシン２２２によって必要とされる現在の動作に関する追加情報を含む状態ベクトルである。

コンテキストネクストポインタ及びコンテキストエンドポインタは、一般に、ＦＬＣによって実行されるコンテキストのリンクリストをセットアップするためにプロセッサによって用いられる。コンテキストがフェッチされた後、コンテキストネクストポインタはハードウェアによってアップデートされる。ネクストポインタ及びエンドポインタが等しいとき、待ち行列はハードウェアによってダイのために空いていると見なされる。プロセッサは、単にコンテキストエンドポインタを修正することによってダイのためのリンクリストを追加する。

状態ベクトルのフィールドは、ターゲットビジー、コマンド種別、及びダイビジーを含む。ターゲットビジーフィールドは、一般に、コマンドを待ち行列に入れることができないターゲットを共有する他のダイを意味するマルチダイコマンドの動作をサスペンドするプログレス（又は待ち行列）においてダイのそれぞれが動作を有することを示す。ＲＥＡＤ及びＣＯＰＹＢＡＣＫコマンドは、このカテゴリーに属する。全てのターゲットレベルコマンドは、一般に、ビットセットを生じさせる。コマンド種別フィールドは、一般に、最後の動作タイプがフラッシュに適用されたことを示す。一例では、許容値は、ＮＯＮＥ、ＲＥＡＤ、ＰＲＯＧＲＡＭ、ＥＲＡＳＥ、ＣＯＰＹＢＡＣＫ、及びＯＴＨＥＲを含む。値ＯＴＨＥＲは、一般に、ターゲットレベル動作を参照する。コンテキストがフェッチされるとき、一般に、コマンド種別フィールドはアップデートされる。一例では、ダイビジーフィールドは、第１の状態（例えば、ロジック「０」）又は第２の状態（例えば、ロジック「１」）を有するセマフォビットとして実現される。ダイビジーフィールドは、一般に、ダイが現在どの処理ステージに関わっているかを示す。一例では、ダイビジーフィールドは以下の通り定義された値で実現される：
０：ＦＲＥＥ−動作は完了し、ダイは完全に自由である（例えば、ＲＥＡＤコマンドはＤＯＮＥになることができるが、データが転送された後まで、ダイはＦＲＥＥではない）。
１：ＢＵＳＹ。

コンテキスト処理フローの追加フェーズの間に、ダイサービスアービタ（ＤＳＡ）２３２は、実行のためのリンクリストからコンテキストを選択するダイを選択するために呼び出される。一例では、ＤＳＡ２３２は、２つのレベルのアービトレーションストラテジを用いる。アービトレーションの第１のレベルは、ダイ管理テーブル２３４のクレジットカウントフィールドに基づく。例えば、最も高いクレジットを有するダイはアービトレーションを取得する。最初に、クレジットカウントは全てのダイのために０に設定される。その後、ダイがラウンドロビンステージの間に取得する場合、クレジットカウントはハードウェアによってインクリメントされるが、マルチダイ動作制限のために禁止される。アービトレーションの第２のレベルは、どのダイを次にサーブするか判断するためにラウンドロビンアプローチを用いる。ＤＳＡ２３２は、第１のダイから始めて、ターゲットを順番に探し、その後、第２のダイを用いて、ターゲットを再利用する。選択されたダイがリンクリストのコンテキストを有する（例えば、コンテキストネクストポインタがコンテキストエンドポインタと等しくなく、コンテキストフェッチイネーブルが１に設定される）場合、コンテキストポインタは、コンテキスト処理コントローラ（ＣＰＣ）２０２に送信される。

コンテキストマネージャ２０４に類似し、ダイ管理モジュール２０６は、前述したダイのそれぞれのために状態を管理するためのダイ状態マシン（ＤＩＥ ＦＳＭ）２３０を含む。一般に、ダイ状態マシン２３０の１つのインスタンスがある。所定の時点で１つのダイだけが常に状態変更を受けているので、ダイ状態マシン２３０インスタンスは、一般に、全てのダイによって共有される。ダイ状態マシン２３０は、コンテキストマネージャ（ＣＭ）２０４からのダイ状態信号をモニタし、それに従ってダイ管理テーブル２３４をアップデートする。

ダイが動作を受け取るための準備をする時間はあるが、ターゲットを共有する別のダイはマルチダイ動作を許可しない動作で忙しい。ちなみに、ダイは動作によって「クレジット」され、「ロックアウト」状態が別のダイによって除去されるとすぐに、そのダイはプライオリティを受信する。ターゲットは、一般に、１つのチップイネーブル信号（例えばＣＥ＃）によって制御される。ターゲットは、一般に、１つ以上のロジカルユニット（ＬＵＮ、ダイ）に編成される。例えば、１つのダイが読み取りコマンドの処理中であるとき、コマンドは、同一のチップイネーブルを共有する第２のダイに送られる。この制限は、第１のダイのＲＥＡＤＹ／ＢＵＳＹ状態が不定であるという事実から生じる。１つが第２のダイにＲＥＡＤ ＰＡＧＥコマンドを実行する直前に第１のダイの状態を読み取り、状態がＢＵＳＹだったとしても、ＲＥＡＤ ＰＡＧＥコマンドが第２のダイに適用された時点でＲＥＡＤＹになる。これが問題である理由は、ダイがＢＵＳＹであるとき、ＣＥが有効になるときにコマンド／アドレスバスに「レスニング」がアクティブでないということである。しかしながら、ダイがＲＥＡＤＹであるとき、「レスニング」を開始する。ダイがレスニングするとき、コマンドが懸案のダイのために予定されなくても、ダイはコマンドのアドレスを格納する。その後、そのアドレスはアクティブなプレーンを選択するために用いられる。従って、データがダイのページレジスタから究極的に転送されるとき、不注意に間違ったプレーンのページレジスタからデータが転送される。そのような問題がないことを保証するために、１つのダイがＲＥＡＤ ＰＡＧＥ（又はＣＯＰＹＢＡＣＫ ＰＡＧＥ）トランザクション中であるとき、マルチダイアクセスは許可されない。

以下のターゲットレベルコマンドは、一般に、ｔａｒｇｅｔ＿ｂｕｓｙビット、ＲＥＡＤ ＩＤ、ＲＥＡＤ ＰＡＲＡＭＥＴＥＲ ＰＡＧＥ、ＧＥＴ ＦＥＡＴＵＲＥＳ、ＳＥＴ ＦＥＡＴＵＲＥＳ、ＳＹＮＣＨＲＯＮＯＵＳ ＲＥＳＥＴ、及びＲＥＳＥＴを設定する。一般に、ターゲットが使用中のとき、他のコマンドはターゲットに発行されない。ＯＮＦＩ２．０インタフェースが実現されるとき、この規則の例外がある。ＯＮＦＩ２．０によれば、フラッシュコマンドＲＥＳＥＴ及びＳＹＮＣＨＲＯＮＯＵＳ ＲＥＳＥＴは、他のＬＵＮの使用中に、及びアクセスされたＬＵＮの使用中に認められる。ＯＮＦＩ２．０インタフェースが実現されるとき、本発明の実施の形態によって実現されたフラッシュメディアコントローラは、ターゲットが使用中でも、ＲＥＳＥＴ又はＳＹＮＣＨＲＯＮＯＵＳ ＲＥＳＥＴが発行されることを許可するようにプログラムされる。一例では、ＤＳＡ２３２は、２つ以上のダイがターゲットレジスタ当たりのダイの数の値の検査によってターゲットを共有するとき、認識するように構成される。別の一例では、レジスタのマルチダイイネーブルビットは、フラッシュコマンドがサポートされたＤＭＭのそれぞれのために実現される。

一例では、ダイ管理モジュールの動作は以下の通り進行する。ファームウェアは、コンテキストが実行されるダイのためのダイ管理テーブル（ＤＭＴ）２３４に「コンテキストネクストポインタ」レジスタ及び「コンテキストエンドポインタ」レジスタをロードする。ファームウェアは、ダイ管理テーブル２３４に対するフルアクセスを有し、ファームウェアは、最初に全てのダイのためのテーブルを構成するための役割を担う。ファームウェアは、ダイのためのＤＭＴ２３４の「コンテキストフェッチイネーブル」ビットを設定することによってそのダイに関して動作が開始することを許可する。ダイサービスアービタ（ＤＳＡ）２３２がサーブするためにダイを選択しており、異なるネクストポインタ、エンドポインタ、及び「コンテキストフェッチイネーブル」ビットセットを有するダイを参照するとき、ダイサービスアービタ（ＤＳＡ）２３２は、ＦＬＣのコンテキスト処理コントローラ（ＣＰＣ）２０２にコンテキストポインタを有するフェッチ要求を送信する。ＦＬＣのＣＰＣ２０２は、コンテキストフェッチアービタ（ＣＦＡ）１６０にフェッチ要求とポインタを送信する。コンテキスト訂正ポート（ＣＲＰ）１６６は、コンテキストを検索し、ＣＦＡ１６０にＦＬＣによって必要とされるコンテキストの部分を転送し、ＣＦＡ１６０はＣＰＣ２０２にその部分を転送する。ＣＰＣ２０２はダイ管理モジュール（ＤＭＭ）２０６に通知し、ダイ管理モジュール（ＤＭＭ）２０６はダイ管理テーブル（ＤＭＴ）２３４におけるダイの状態をアップデートする。ＤＭＴ２３４の「コンテキストネクストポインタ」フィールドは、フェッチされたコンテキストに基づいてアップデートされる。同時に、ダイ状態マシン（ＤＳＡ）２３０は、ダイ動作状態のためにコンテキストマネージャ２０４をモニタリングし、それに従ってＤＭＴ２３４をアップデートする。

本発明の実施の形態によるフラッシュメディアコントローラ（ＦＭＣ）の主要なサブモジュールは、フラッシュレーンコントローラ（ＦＬＣ）である。フラッシュレーンコントローラは、本質的にスタンドアロンのフラッシュレーンコントローラである。ＦＬＣの複数のインスタンス化はＦＭＣによって管理される。単一のフラッシュレーンには、複数のフラッシュターゲットがあり、フラッシュターゲットのそれぞれの内部には、複数の論理装置番号（ＬＵＮ）がある。ＬＵＮのそれぞれは、フラッシュトランザクションを独立して実行することができる。フラッシュレーンコントローラは、ダイ管理モジュール（ＤＭＭ）及びコンテキストマネージャ（ＣＭ）の支援によりフラッシュトランザクションをパイプラインするように構成される。パイプライン動作の性質により、ＤＭＭ及びＣＭによって処理されるパイプラインフラッシュコマンドを追跡し発行する必要がある。本発明の１つの実施の形態では、一般に、フラッシュメディアコントローラアーキテクチャのダイ管理テーブル及びコンテキストマネージャハードウェアによって用いられる方法は、フラッシュインタフェースの最大の利用化を達成するのを支援する。

図１〜１２によって説明される機能は、従来のメインプロセッサ、デジタルコンピュータ、マイクロプロセッサ、マイクロコントローラ、ＲＩＳＣ（縮小命令型コンピュータ）プロセッサ、ＣＩＳＣ（複雑命令セットコンピュータ）プロセッサ、ＳＩＭＤ（単一命令多重データ）プロセッサ、信号プロセッサ、中央演算処理装置（ＣＰＵ）、算術論理演算装置（ＡＬＵ）、ビデオデジタル信号プロセッサ（ＶＤＳＰ）、及び／又は関連する技術分野における当業者に明らかであろうように本明細書の教示に従ってプログラムされた同様の計算機の１つ以上を用いて実現される。適切なソフトウェア、ファームウェア、符号化、ルーチン、命令、オペコード、マイクロコード、及び／又はプログラムモジュールもまた関連する技術分野における当業者に明らかであろうように本明細書の教示に基づいて熟練したプログラマによって容易に準備される。ソフトウェアは、一般に、機械実装のプロセッサの１つ以上によって１つの媒体又は複数の媒体から実行される。

本発明は、更にＡＳＩＣ（特定用途向け集積回路）、プラットホームＡＳＩＣ、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）、ＰＬＤ（プログラマブルロジックデバイス）、ＣＰＬＤ（コンプレックスプログラマブルロジックデバイス）、シーゲート、ＲＦＩＣ（高周波集積回路）、ＡＳＳＰ（特定用途専用標準品）、１つ以上のモノリシック集積回路、１つ以上のチップ又はダイに配置されたフリップチップモジュール及び／又はマルチチップモジュールによって、又はここで説明されるように従来の構成回路の適切なネットワークを相互に接続することによって実現され、それらの修正は、技術分野における当業者に容易に明らかである。

本発明は、また本発明による１つ以上の処理又は方法を行うように機械をプログラムするために用いられる命令を含むコンピュータ製品である記憶媒体又は媒体及び／又は送信媒体又は媒体を含む。コンピュータ製品に包含される命令の機械による実行は、回路素子を取り巻く動作に加えて、入力データを記憶媒体で１つ以上のファイル、及び／又はオーディオ及び／又はビジュアルな描写のようなフィジカルオブジェクト又は実体の典型である１つ以上の出力信号に変換する。記憶媒体は、限定されるものではないが、フロッピー（登録商標）ディスク、ハードドライブ、磁気ディスク、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、及び光磁気ディスクを含む如何なるタイプのディスク、及びＲＯＭ（リードオンリメモリ）、ＲＡＭ（ランダムアクセスメモリ）、ＥＰＲＯＭ（電気的プログラム可能リードオンリメモリ）、ＥＥＰＲＯＭ（電気的消去可能リードオンリメモリ）、ＵＶＰＲＯＭ（紫外線消去可能リードオンリメモリ）、フラッシュメモリ、磁気カード、光カードのような回路、及び／又は電子命令の格納のために適切な如何なるタイプの媒体を含む。

本発明のエレメントは、１つ以上のデバイス、ユニット、コンポーネント、システム、機械及び／又は装置の一部又は全てを構成する。デバイスは、限定されるものではないが、サーバ、ワークステーション、記憶アレイコントローラ、記憶システム、パーソナルコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、パームコンピュータ、携帯情報端末、携帯電子デバイス、バッテリ駆動デバイス、セットトップボックス、エンコーダ、デコーダ、トランスコーダ、コンプレッサ、デコンプレッサ、プリプロセッサ、ポストプロセッサ、トランスミッタ、レシーバ、トランシーバ、サイファ回路、携帯電話、デジタルカメラ、ポジショニング及び／又はナビゲーションシステム、医療機器、ヘッドアップ表示装置、ワイヤレスデバイス、オーディオ録音、記憶及び／又は再生装置、ビデオ録画、記憶及び／又は再生装置、ゲームプラットホーム、周辺装置及び／又はマルチチップモジュールを含む。関連する技術分野における当業者は、特定用途の基準を満たす他のタイプのデバイスで、本発明のエレメントが実現されることを理解するであろう。

本発明は、特にその好適な実施の形態に関して表わされ説明されたが、本発明の範囲から逸脱することなく、形式と細部の様々な変更なし得るであろうことが当業者によって理解されるであろう。

Claims (15)

1. フラッシュレーンコントローラ（ＦＬＣ）の動作のために用いられるダイに基づく情報を保持するように構成された第１の回路と、
   フラッシュレーンコントローラ（ＦＬＣ）によってアクティブに処理されているコンテキストを管理するように構成された第２の回路と、
   前記第２の回路によって管理される複数の前記コンテキストのパイプライン実行を実行するように構成された第３の回路と、
   を備える装置。
2. 前記第１の回路は、ダイ管理モジュールを備えることを特徴とする請求項１に記載の装置。
3. 前記ダイ管理モジュールは、
   ダイ管理テーブルと、
   ダイ動作状態のために前記装置のコンテキストマネージャをモニタリングし、前記ダイ管理テーブルをアップデートするように構成されたダイ状態マシンと、
   実行のためにリンクリストからコンテキストを選択するダイを選択するように構成されたダイサービスアービタと、
   を備えることを特徴とする請求項２に記載の装置。
4. 前記第２の回路は、コンテキストマネージャを備えることを特徴とする請求項１に記載の装置。
5. 前記コンテキストマネージャは、
   現在実行されているコンテキストの優先待ち行列を格納するコンテキストテーブルと、
   前記コンテキストテーブルから完了したコンテキストを除去し、ギャップを削減するために前記コンテキストテーブルを圧縮するように構成されたコンテキスト待ち行列コントローラと、
   前記コンテキストテーブルのコンテキストのそれぞれの実行状態を決定するように構成されたコンテキスト状態マシンと、
   前記コンテキストテーブルにフラッシュコンテキストのそれぞれの部分を格納するように構成されたコンテキストキャッシュと、
   を備えることを特徴とする請求項１に記載の装置。
6. 前記コンテキスト状態マシンは、コンテキストエントリの現在状態に基づいて前記コンテキストテーブルの前記コンテキストエントリのそれぞれの実行状態、及びフラッシュ動作マネージャによって実行されている動作又はデータパス動作の状態のいずれかを決定することを特徴とする請求項５に記載の装置。
7. 前記第２の回路は、主としてフラッシュトランザクションに関連するコンテキストマネジメントに関することを特徴とする請求項１に記載の装置。
8. 前記第３の回路は、フラッシュ動作マネージャ（ＦＯＭ）を備えることを特徴とする請求項１に記載の装置。
9. 前記第２の回路は、フラッシュレーンのフラッシュダイにコマンド及びデータ転送の前記パイプライン実行を実行するために前記フラッシュ動作マネージャ（ＦＯＭ）によって利用される情報を保持することを特徴とする請求項８に記載の装置。
10. 複数のフラッシュデバイスを有するトランザクションでフラッシュレーンコントローラ（ＦＬＣ）によって利用されるダイに基づく情報を保持するステップと、
    前記フラッシュレーンコントローラ（ＦＬＣ）によってアクティブに処理されているコンテキストを管理するステップと、
    複数の前記コンテキストのパイプライン実行を実行するステップと、
    を備えるフラッシュインタフェースを利用する方法。
11. ダイ動作状態のためにコンテキストマネージャをモニタリングし、ダイ管理テーブルをアップデートするように構成されたダイ状態マシンを用いて、ダイ管理テーブルを保持するステップと、
    実行のためにリンクリストからコンテキストを選択する前記複数のフラッシュデバイスからダイを選択するステップと、
    を更に備えることを特徴とする請求項１０に記載の方法。
12. 現在実行されているコンテキストの優先待ち行列を格納するコンテキストテーブルを保持するステップと、
    前記コンテキストテーブルから完了したコンテキストを除去し、ギャップを削減するためにコンテキストテーブルを圧縮するステップと、
    コンテキスト状態マシンを用いて前記コンテキストテーブルのコンテキストのそれぞれの実行状態を決定するステップと、
    コンテキストキャッシュの前記コンテキストテーブルにフラッシュコンテキストのそれぞれの部分を格納するステップと、
    を更に備えることを特徴とする請求項１０に記載の方法。
13. コンテキストエントリの現在状態に基づいて前記コンテキストテーブルの前記コンテキストエントリのそれぞれの実行状態、及びフラッシュ動作マネージャによって実行されている動作又はデータパス動作の状態のいずれかを決定することを特徴とする請求項１２に記載の方法。
14. 前記コンテキストは、フラッシュトランザクションに関連することを特徴とする請求項１０に記載の方法。
15. １つ以上のフラッシュレーンの前記複数のフラッシュデバイスにコマンド及びデータ転送のパイプライン実行を実行するためにフラッシュ動作マネージャ（ＦＯＭ）によって利用される情報を保持するステップを更に備えることを特徴とする請求項１０に記載の方法。

Images