CN114611453A - 一种复合制导微系统电路 - Google Patents
一种复合制导微系统电路 Download PDFInfo
- Publication number
- CN114611453A CN114611453A CN202210299578.6A CN202210299578A CN114611453A CN 114611453 A CN114611453 A CN 114611453A CN 202210299578 A CN202210299578 A CN 202210299578A CN 114611453 A CN114611453 A CN 114611453A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- die
- bare chip
- microsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 85
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010931 gold Substances 0.000 claims abstract description 11
- 229910052737 gold Inorganic materials 0.000 claims abstract description 11
- 239000002344 surface layer Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明公开一种复合制导微系统电路，属于半导体封装领域，包括具有六层电路布线结构，分别为SURFACE层、L2层、L3层、L4层、L5层和BASE层；所述SURFACE层上装配有裸芯和阻容，所述L2层为地平面，所述L3层和所述L4层为信号层，所述L5层为电源层，所述BASE层为芯片植球层；所述裸芯通过键合金丝引出至基板上，实现电气互连；所述裸芯、所述阻容及所述键合金丝通过塑封料密封起来，使其不受外界影响。本发明通过将这些复杂且必需的芯片集成在一片芯片内部，提高了芯片的集成度，降低了外围电路的设计难度，从而降低PCB板设计尺寸，降低载荷体积和重量，具有非常强的实用性。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种复合制导微系统电路。
背景技术
在过去的半个世纪，集成电路产业的发展一直遵循着摩尔定律所预测的节奏，即集成电路上可容纳的元器件数量约每隔18～24个月便会增加一倍，性能也将提升一倍。然而近年来，摩尔定律的发展已经趋缓，单位面积上可集成的元器件数量越来越接近物理极限，作为半导体产业里程碑的片上系统(SoC)在技术节点进入深亚纳米后也面临着设计难度上升，研发成本高昂等挑战，也就是在这样的背景下，微系统应运而生，成为了后摩尔时代延续摩尔定律的重要解决途径。
当前系统级封装技术已成为国内外学术界，产业界共同关注和研究的热点，特别在航空航天，军事电子等对重量，体积，功耗要求较高的领域，系统级封装技术成为实现载荷轻量化，小型化，低功耗的重要解决途径。
系统级封装技术涉及微系统多物理场耦合仿真，电磁兼容，微纳工艺，可靠性表征及评价等诸多新技术，新材料，新工艺等问题。传统的复合制导电路设计复杂，包含了诸多复杂且独立封装的芯片，芯片间通过PCB互连，系统集成度较低，DDR3等芯片走线有严格的等长要求，扇出会占用较大面积，导致单板整体尺寸较大，制约了新型弹载系统载荷轻量化，小型化设计需求。
发明内容
本发明的目的在于提供一种复合制导微系统电路，以解决传统的复合制导控制电路中的各种芯片都是独立封装后通过PCB板互连、导致PCB板设计难度大的问题。
为解决上述技术问题，本发明提供了一种复合制导微系统电路，包括：
具有六层电路布线结构，分别为SURFACE层、L2层、L3层、L4层、L5层和BASE层；所述SURFACE层上装配有裸芯和阻容，所述L2层为地平面，所述L3层和所述L4层为信号层，所述L5层为电源层，所述BASE层为芯片植球层；
所述裸芯通过键合金丝引出至基板上，实现电气互连；
所述裸芯、所述阻容及所述键合金丝通过塑封料密封起来，使其不受外界影响。
可选的，所述裸芯采用引线键合工艺、所述阻容采用表面贴装工艺装配在所述SURFACE层。
可选的，所述裸芯包括1颗FPGA裸芯、1颗导航基带裸芯、2颗DDR3裸芯和1颗Flash裸芯；所述阻容包括电容和电阻。
可选的，所述Flash裸芯作为FPGA裸芯的配置芯片，连接至FPGA裸芯的PS侧，2颗DDR3裸芯分别为16bit，连接至FPGA裸芯的PS侧，使得DDR3位数变为32位；DDR3的地址、控制信号通过电阻连接在VTT电源上；复位信号，ZQ信号通过电阻连接至地上，差分时钟之间通过电阻并联；所述电容用于VTT电源去耦，所述导航基带裸芯连接至FPGA裸芯的PL侧。
可选的，通过球栅阵列将所述BASE层的引脚扇出。
可选的，所述焊球的材料为Sn63Pb37。
在本发明提供的复合制导微系统电路，与传统技术相比，本发明具有如下显著优点：
传统的复合制导控制电路包含的各种芯片都是独立封装后通过PCB板互连，由于DDR3等器件扇出走线时具有非常严格的等长要求，导致PCB板的设计难度大，会增加PCB的尺寸和层数，同时对设计人员的技术能力要求也较高，通过将这些复杂且必需的芯片集成在一片芯片内部，提高了芯片的集成度，降低了外围电路的设计难度，从而降低PCB板设计尺寸，降低载荷体积和重量，具有非常强的实用性。
附图说明
图1为本发明提供的复合制导微系统电路的六层基板结构示意图；
图2为本发明提供的复合制导微系统电路内部视图；
图3为本发明提供的复合制导微系统电路仰视图；
图4为本发明提供的复合制导微系统电路正视图；
图5为本发明提供的复合制导微系统电路前视图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种复合制导微系统电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供的一种复合制导微系统电路，包括基板，裸芯，阻容，塑封料，键合金丝。所述基板共有五层BT树脂介质结构和六层电路布线结构；如图1所示，五层BT树脂介质结构分别是BT树脂介质第1层Ⅰ，BT树脂介质第2层Ⅱ，BT树脂介质第3层Ⅲ，BT树脂介质第4层Ⅳ，BT树脂介质第5层Ⅴ；六层电路布线结构具体为金属材质的电路布线，分别是由上至下依次的SURFACE层①、L2层②、L3层③、L4层④、L5层⑤、BASE层⑥。SURFACE层①附着于BT树脂介质第1层Ⅰ的顶面，BASE层⑥附着于BT树脂介质第5层Ⅴ的底面，L2层②、L3层③、L4层④、L5层⑤分别附着于五层BT树脂介质结构之间的夹面。裸芯与阻容装配在基板SURFACE层①，L2层②为地平面，L3层③、L4层④为信号层，L5层⑤为电源层，BASE层⑥为芯片植球层。
请参阅图2～图5，本发明提供的复合制导微系统电路有11部分构成，包括塑封料1，BT树脂基板2，焊球3，导航基带裸芯4，第一DDR3裸芯5，键合金丝6，FPGA裸芯7，Flash裸芯8，电阻9，电容10，第二DDR3裸芯11。其中所述第一DDR3裸芯5属于存储电路的数据低16位部分，所述第二DDR3裸芯11属于存储电路的数据高16位部分。
如图2所示，本发明的复合制导微系统电路，裸芯(包括导航基带裸芯4、第一DDR3裸芯5、FPGA裸芯7、Flash裸芯8和第二DDR3裸芯11)均采用引线键合工艺(Wire Bonding，WB)，阻容(包括电阻9和电容10)采用表面贴装工艺(Surface Mounted Technology，SMT)装配在所述SURFACE层①。所述Flash裸芯作为FPGA裸芯的配置芯片，连接至FPGA裸芯的PS侧(Processing System，处理器侧)，2颗DDR3裸芯分别为16bit，连接至FPGA裸芯的PS侧，使得DDR3位数变为32位；DDR3的地址、控制信号通过电阻连接在VTT电源上；复位信号，ZQ信号通过电阻连接至地上，差分时钟之间通过电阻并联；所述电容用于VTT电源去耦，所述导航基带裸芯连接至FPGA裸芯的PL侧(Programmable Logic，可编程逻辑侧)。
如图3所示，本发明的复合制导微系统电路，通过球栅阵列将BASE层的引脚扇出，所述焊球3的材料为Sn63Pb37，采用等距排列的方式。进一步的，通过平铺的方式和引线键合工艺将1颗FPGA裸芯，1颗导航基带裸芯，2颗DDR3裸芯，1颗Flash裸芯装配在基板的SURFACE层①。
另外，通过表面贴装工艺将电阻9，电容10装配在基板SURFACE层①。如图4所示，本发明的复合制导微系统电路，通过熔融的塑封料1将裸芯、阻容及键合金丝密封起来，使其不受外界影响而失效。
本发明中裸芯采用引线键合工艺，阻容采用表面贴装工艺装配在BT树脂基板上，该封装电路将原来FPGA的最小系统电路，包括Flash部分的配置电路，DDR3部分的存储电路，导航基带芯片部分的接口电路全部封装在SiP内部，通过六层BT树脂基板实现信号走线及SiP引脚的重新分配，DDR3，Flash，导航基带芯片大部分引脚都封装在SiP内部，只需将FPGA和导航基带芯片剩余引脚以及各裸芯工作所需的电源、地引脚扇出到SiP外，大大的提高了SiP芯片的集成度，使用者只需给SiP芯片提供工作所需的电源和时钟，无需进行复杂的DDR3等电路设计工作，大大的降低了PCB板的尺寸和层数。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (6)
1.一种复合制导微系统电路，其特征在于，包括：
具有六层电路布线结构，分别为SURFACE层、L2层、L3层、L4层、L5层和BASE层；所述SURFACE层上装配有裸芯和阻容，所述L2层为地平面，所述L3层和所述L4层为信号层，所述L5层为电源层，所述BASE层为芯片植球层；
所述裸芯通过键合金丝引出至基板上，实现电气互连；
所述裸芯、所述阻容及所述键合金丝通过塑封料密封起来，使其不受外界影响。
2.如权利要求1所述的复合制导微系统电路，其特征在于，所述裸芯采用引线键合工艺、所述阻容采用表面贴装工艺装配在所述SURFACE层。
3.如权利要求1所述的复合制导微系统电路，其特征在于，所述裸芯包括1颗FPGA裸芯、1颗导航基带裸芯、2颗DDR3裸芯和1颗Flash裸芯；所述阻容包括电容和电阻。
4.如权利要求3所述的复合制导微系统电路，其特征在于，所述Flash裸芯作为FPGA裸芯的配置芯片，连接至FPGA裸芯的PS侧，2颗DDR3裸芯分别为16bit，连接至FPGA裸芯的PS侧，使得DDR3位数变为32位；DDR3的地址、控制信号通过电阻连接在VTT电源上；复位信号，ZQ信号通过电阻连接至地上，差分时钟之间通过电阻并联；所述电容用于VTT电源去耦，所述导航基带裸芯连接至FPGA裸芯的PL侧。
5.如权利要求3所述的复合制导微系统电路，其特征在于，通过球栅阵列将所述BASE层的引脚扇出。
6.如权利要求5所述的复合制导微系统电路，其特征在于，所述焊球的材料为Sn63Pb37。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210299578.6A CN114611453A (zh) | 2022-03-25 | 2022-03-25 | 一种复合制导微系统电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210299578.6A CN114611453A (zh) | 2022-03-25 | 2022-03-25 | 一种复合制导微系统电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114611453A true CN114611453A (zh) | 2022-06-10 |
Family
ID=81867912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210299578.6A Pending CN114611453A (zh) | 2022-03-25 | 2022-03-25 | 一种复合制导微系统电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114611453A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997008748A1 (en) * | 1995-08-22 | 1997-03-06 | Hitachi, Ltd. | Chip-size package, method of manufacturing same, and second level packaging |
| JP2009048154A (ja) * | 2007-08-20 | 2009-03-05 | Renei Kagi Kofun Yugenkoshi | クロック及びデータの両方を伝送する高伝送速度インターフェース |
| CN103092781A (zh) * | 2011-07-14 | 2013-05-08 | Lsi公司 | 闪存接口的有效利用 |
| CN109860137A (zh) * | 2018-12-12 | 2019-06-07 | 中国电子科技集团公司第五十五研究所 | 小型化高密度fpga系统级3d封装电路 |
| CN112151525A (zh) * | 2019-06-28 | 2020-12-29 | 西部数据技术公司 | 半导体裸芯及半导体封装体 |
| CN112817905A (zh) * | 2021-02-05 | 2021-05-18 | 中国电子科技集团公司第五十八研究所 | 互联裸芯、互联微组件、互联微系统及其通信方法 |
| CN113590510A (zh) * | 2021-07-30 | 2021-11-02 | 中国人民解放军国防科技大学 | 一种基于SiP的导航制导与控制芯片 |
-
2022
- 2022-03-25 CN CN202210299578.6A patent/CN114611453A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997008748A1 (en) * | 1995-08-22 | 1997-03-06 | Hitachi, Ltd. | Chip-size package, method of manufacturing same, and second level packaging |
| JP2009048154A (ja) * | 2007-08-20 | 2009-03-05 | Renei Kagi Kofun Yugenkoshi | クロック及びデータの両方を伝送する高伝送速度インターフェース |
| CN103092781A (zh) * | 2011-07-14 | 2013-05-08 | Lsi公司 | 闪存接口的有效利用 |
| CN109860137A (zh) * | 2018-12-12 | 2019-06-07 | 中国电子科技集团公司第五十五研究所 | 小型化高密度fpga系统级3d封装电路 |
| CN112151525A (zh) * | 2019-06-28 | 2020-12-29 | 西部数据技术公司 | 半导体裸芯及半导体封装体 |
| CN112817905A (zh) * | 2021-02-05 | 2021-05-18 | 中国电子科技集团公司第五十八研究所 | 互联裸芯、互联微组件、互联微系统及其通信方法 |
| CN113590510A (zh) * | 2021-07-30 | 2021-11-02 | 中国人民解放军国防科技大学 | 一种基于SiP的导航制导与控制芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 程昌南 等: "《ARM Linux 入门与实践 基于 TI AM335x 处理器》", 《北京航空航天大学出版社》, pages: 130 - 170 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495334B2 (en) | Stacking system and method | |
| US6576992B1 (en) | Chip scale stacking system and method | |
| US9349708B2 (en) | Chip stacked package structure and electronic device | |
| US6890798B2 (en) | Stacked chip packaging | |
| CN103370785B (zh) | 具有中心触点的增强堆叠微电子组件 | |
| US20170017594A1 (en) | Stacked Semiconductor Device Assembly in Computer System | |
| US8039318B1 (en) | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices | |
| US9728495B2 (en) | Reconfigurable PoP | |
| US20030020171A1 (en) | Semiconductor package | |
| US20080067662A1 (en) | Modularized Die Stacking System and Method | |
| CN104937716B (zh) | 高性能层叠封装体 | |
| US9293444B2 (en) | Co-support for XFD packaging | |
| Fontanelli | System-in-package technology: Opportunities and challenges | |
| US20050006747A1 (en) | Chip mounting substrate, first level assembly, and second level assembly | |
| US6627978B2 (en) | Chip package enabling increased input/output density | |
| CN114611453A (zh) | 一种复合制导微系统电路 | |
| CN216719090U (zh) | 基于双SiP系统的异构、多缓存高性能数字信号处理器 | |
| WO2022068467A1 (zh) | 封装结构、装置、板卡及布局集成电路的方法 | |
| Liu et al. | Plastic ball grid array (PBGA) overview | |
| CN102820267A (zh) | 插销式半导体封装堆栈结构 | |
| TWI770879B (zh) | 電子系統、晶粒組件及元件晶粒 | |
| US20230197705A1 (en) | Interconnection structures for high-bandwidth data transfer | |
| CN113675173A (zh) | 半导体封装件 | |
| Cognetti | The impact of semiconductor packaging technologies on system integration an overview | |
| CN100416825C (zh) | 多晶片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |