CN103370785B - 具有中心触点的增强堆叠微电子组件 - Google Patents

具有中心触点的增强堆叠微电子组件 Download PDF

Info

Publication number
CN103370785B
CN103370785B CN201180067766.6A CN201180067766A CN103370785B CN 103370785 B CN103370785 B CN 103370785B CN 201180067766 A CN201180067766 A CN 201180067766A CN 103370785 B CN103370785 B CN 103370785B
Authority
CN
China
Prior art keywords
microelectronic
lead
wire
dielectric
hole
Prior art date
Application number
CN201180067766.6A
Other languages
English (en)
Other versions
CN103370785A (zh
Inventor
贝尔加桑·哈巴
韦勒·佐尼
理查德·德威特·克里斯普
Original Assignee
泰塞拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20100129890A priority Critical patent/KR101118711B1/ko
Priority to KR10-2010-0129890 priority
Application filed by 泰塞拉公司 filed Critical 泰塞拉公司
Priority to PCT/US2011/031391 priority patent/WO2012082177A1/en
Publication of CN103370785A publication Critical patent/CN103370785A/zh
Application granted granted Critical
Publication of CN103370785B publication Critical patent/CN103370785B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6611Wire connections
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136Covering only the central area of the surface to be connected, i.e. central arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • H01L2224/48096Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49174Stacked arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4945Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Abstract

一种微电子组件10,包括:具有第一表面32和第二表面34和在第一表面32与第二表面34间延伸且在第一孔33与第二孔39间限定第一表面32中心区域的第一孔33和第二孔39的介电元件30;第一微电子元件12和第二微电子元件14;和从暴露在第一微电子元件12和第二微电子元件14的各自前表面16和22的触点20和26延伸至暴露在中心区域的中心端子36的引线50和70。第一微电子元件12的前表面16可面对介电元件30第二表面34。第二微电子元件14的前表面22可面对第一微电子元件12后表面18。第二微电子元件14的触点26可突出于第一微电子元件29边缘外。引线的至少第一引线518和第二条引线519可将中心端子558的第一中心端子553与第一微电子元件501和第二微电子元件502的每个电互连。

Description

具有中心触点的増强堆叠微电子组件

[0001]相关申请的交叉引用

[0002] 本申请要求2010年12月17日提交的韩国专利申请N0.10-2010-0129890的权益,其公开内容通过引用并入本文。

技术领域

[0003]本发明涉及堆叠微电子组件与制造这种组件的方法,以及用于这种组件的部件。

背景技术

[0004]半导体芯片通常设为单独的预封装单元。标准芯片具有带有大的前面的扁平矩形体,该前面具有连接到芯片的内部电路的触点。每个单独的芯片典型地安装在封装中,封装再安装在电路板例如印制电路板上,封装将芯片的触点连接到电路板的导体。在很多常规的设计中,芯片封装在电路板中占用的面积比芯片本身的面积大很多。如参考具有前面的扁平芯片的本公开中所使用的,“芯片的面积”应被理解为指的是所述前面的面积。在“倒装芯片”设计中,芯片的前面面对封装衬底的面,即,通过焊球或其他连接元件将芯片载体与芯片上的触点直接键合到芯片载体的触点。通过覆盖芯片的前面的端子又可以将芯片载体键合到电路板。“倒装芯片”设计提供相对紧凑的布置;每个芯片占用的电路板的面积等于或稍大于芯片的前面的面积,例如在通常指定的美国专利N0.5,148,265、5,148,266和5,679,977中的某些实施例中所公开的,其公开内容通过引用并入本文。

[0005]某些创新的安装技术提供的紧密度接近或等于常规倒装芯片键合的紧密度。可以在等于或稍大于芯片本身的面积的、电路板的面积中容置单个芯片的封装通常被称为“芯片级封装”。

[0006]除了最小化被微电子组件占用的电路板的平面面积,还需要生产一种垂直于电路板平面的整体高度或尺寸较小的芯片封装。这种薄的微电子封装允许将其中安装有封装的电路板紧挨着相邻结构放置,由此使得产品的整体尺寸包含电路板。已经提出用于在单个封装或模块中提供多个芯片的多种提议。在常规的“多芯片模块”中,芯片并排地安装在单个封装衬底上,然后可以将该封装衬底安装至电路板。这种方法只是提供芯片所占用的电路板的总面积的有限减小。总面积仍然大于模块中各个芯片的整体表面积。

[0007]还已经提出将多个芯片封装在“堆叠”布置(即多个芯片放置成一个在另一个之上的布置)中。在堆叠布置中,可以将多个芯片安装在比芯片的总面积小的电路板的面积中。例如,在上述的美国专利N0.5,679,977、5,148,265以及5,347,159的某些实施例中公布了一些堆叠芯片布置,其公开内容通过引用并入本文。也通过引用并入本文的美国专利N0.4,941,033公开一种布置,其中芯片一个在另一个之上地堆叠,且通过与芯片相关联的所谓的“布线膜”上的导体彼此互连。

[0008]除了现有技术的这些努力,将需要在用于具有基本位于芯片的中心区域的触点的芯片的多芯片封装的情况下的进一步改进。某些半导体芯片,例如一些存储芯片,通常具有基本沿芯片的中心轴设置的一行或两行触点。

发明内容

[0009]根据本发明的方面,微电子组件可以包括介电元件、第一微电子元件、第二微电子元件以及从所述第一微电子元件和所述第二微电子元件的触点延伸至所述介电元件的端子的引线。所述介电元件可以具有第一表面、第二表面以及第一孔和第二孔,所述第一孔和第二孔在所述第一表面和第二表面之间延伸并限定在所述第一孔和第二孔之间的第一表面的中心区域,所述介电元件进一步具有在其上的导电元件,所述导电元件包括暴露在所述中心区域处的中心端子。所述第一微电子元件可以具有后表面以及面对所述介电元件的第二表面的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点。所述第二微电子元件可以具有面对所述第一微电子元件的后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的边缘之外的多个触点。所述引线可以从所述第一微电子元件和所述第二微电子元件的所述触点延伸至所述端子,所述引线中的至少第一引线和第二引线将所述中心端子中的第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个电互连。所述第一引线和第二引线可以用于在所述第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个之间承载至少一个信号或参考电位。

[0010]在示例性实施例中,所述第一引线和第二引线可以用于在所述第一中心端子与所述第一微电子元件和第二微电子元件之间承载共享定时信号。在一个实施例中,所述第一引线和第二引线可以用于承载至少时钟信号。在特定的实施例中,所述微电子组件可以进一步包括第三引线和第四引线,所述第三引线和所述第四引线将所述中心端子中的第二中心端子与所述第一微电子元件和第二微电子元件中的每一个电互连。所述第一引线和第二引线可以用于承载第一差分时钟信号。所述第三引线和第四引线用于在所述第二中心端子与所述第一微电子元件和第二微电子元件之间承载第二差分时钟信号。所述第一差分时钟信号和第二差分时钟信号可以共同地传输差分时钟。

[0011]在特定实施例中,所述第一引线和第二引线可以用于在所述第一中心端子与第一微电子元件和第二微电子元件中的每一个之间承载数据信号。在一个实施例中,第一微电子元件和第二微电子元件中的每一个可以具有用于通过包括第一引线和第二引线的一组引线将被所述第一微电子元件和第二微电子元件共享的多个数据信号输入或输出至所述多个中心端子中的一组共享端子的触点,所述共享端子包括所述第一中心端子。在示例性实施例中,所述第一微电子元件和第二微电子元件中的每一个可以包括存储器存储元件,所述第一引线和第二引线可以用于承载地址信号,所述地址信号用于对所述第一微电子元件和第二微电子元件中的每一个中的存储器寻址。

[0012]在一个实施例中,所述介电元件的所述第一表面可以具有所述第一孔和所述第一边缘之间的第一周边边缘和第一周边区域。所述微电子组件可以进一步包括第三引线,所述第三引线从暴露在所述第一周边区域处的第一端子延伸至所述第一微电子元件的至少一个触点。所述第三引线可以用于在所述至少一个第一端子与所述第一微电子元件之间承载第一数据信号。在特定的实施例中,所述介电元件的第一表面可以具有在所述第二孔与所述第二边缘之间的第二周边边缘和第二周边区域。所述微电子组件可以进一步包括第四引线,所述第四引线从暴露在所述第二周边区域处的第二端子延伸至所述第一微电子元件的至少一个触点。所述第三引线可以用于在所述第二端子和所述第二微电子元件之间承载第二数据信号。在特定的实施例中,所述第一微电子元件可以具有用于输入或输出所述第一数据信号而不用于输入或输出所述第二数据信号的触点。所述第二微电子元件可以具有用于输入或输出所述第二数据信号而不用于输入或输出所述第一数据信号的触点。

[0013]根据本发明的另一方面,微电子组件可以包括介电元件、第一微电子元件、第二微电子元件、第一信号引线以及第一参考引线。所述介电元件可以具有相对地面对的第一表面和第二表面以及在所述第一表面和第二表面之间延伸的至少一个第一孔,所述介电元件进一步具有在其上的导电元件,所述导电元件包括暴露在所述第一表面处的多个端子。第一微电子元件可以具有后表面以及面对所述介电元件的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点。所述第二微电子元件可以包括后表面以及面对所述第一微电子元件的后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的边缘之外的多个触点。所述第一信号引线可以延伸穿过所述至少一个孔至所述介电元件上的导电元件,并且可以电连接在所述第一微电子元件的第一触点与所述介电元件的第一端子之间。第一参考引线可以连接到所述介电元件上的至少一个导电元件,第一参考引线的一部分与所述第一信号引线的主体部分基本平行且与所述第一信号引线的主体部分间隔开基本一致的距离,以便所述第一信号引线可以实现所需的阻抗。所述第一参考引线可以用于连接到参考电位,并且可以电连接到所述第一微电子元件的至少一个触点。

[0014]在特定实施例中,所述第一参考引线可以延伸跨过所述介电元件的第一孔。在示例性实施例中,所述微电子组件可以进一步包括第二孔以及第二信号引线,所述第二孔延伸穿过所述介电元件,所述第二信号引线延伸穿过所述第二孔至所述介电元件上的导电元件以及电连接在所述第二微电子元件的触点与所述介电元件上的端子之间。在一个实施例中,所述微电子元件可以进一步包括第二参考引线,所述第二参考引线电连接到所述介电元件上的导电元件,第二参考引线的至少一部分与所述第二信号引线间隔开基本一致的距离,以便所述第二信号引线可以实现所需的阻抗。在特定实施例中,所述第一参考引线可以延伸跨过所述介电元件的第一孔和第二孔。在示例性实施例中,所述第一参考引线的第一部分可以在距所述第一信号引线基本一致的距离处延伸,所述第一参考引线的第二部分可以在距所述第二信号引线基本一致的距离处延伸。

[0015]根据本发明的再另一方面,微电子组件可以包括介电元件、第一微电子元件、第二微电子元件以及第一键合线和第二键合线。所述介电元件可以具有相对地面对的第一表面和第二表面以及在所述第一表面和第二表面之间延伸的至少一个孔,所述介电元件进一步具有在其上的包括多个触点与多个端子的导电元件,所述触点和端子暴露在所述介电元件的第一表面处。所述第一微电子元件可以具有后表面和面对所述介电元件的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点。所述第二微电子元件可以具有后表面和面对所述第一微电子元件的后表面的前表面,所述第二微电子元件具有暴露在所述前表面处且突出于所述第一微电子元件的边缘之外的多个触点。第一键合线和第二键合线可以延伸穿过所述至少一个孔至所述介电元件上的导电元件,所述第一键合线和所述第二键合线具有电连接到所述第一微电子元件的第一触点的第一端部以及电连接到所述介电元件的第一端子的第二端部,并且提供电并联导电路径。

[0016]在示例性实施例中,所述第一键合线可以结合到所述导电元件的第一个,以及可以结合到所述第二键合线的端部,以便所述第一键合线不接触至少一个所述第一触点或所述第一导电元件。在一个实施例中,所述微电子组件可以进一步包括第三导电键合线和第四导电键合线,所述第三导电键合线和所述第四导电键合线延伸穿过所述至少一个孔至所述介电元件上的导电元件。所述第三键合线和所述第四键合线可以电连接在所述第二微电子元件的第一触点和所述介电元件的第二端子之间,且可以提供电并联导电路径。在特定实施例中,所述微电子组件可以进一步包括安装在所述介电元件上的至少一个无源部件。

[0017]根据本发明的又另一方面,微电子组件可以包括介电元件、第一微电子元件、第二微电子元件、第一引线和第二引线。所述介电元件可以具有相对地面对的第一表面和第二表面以及在所述第一表面和所述第二表面之间延伸的孔,所述介电元件进一步具有在其上的导电元件。所述第一微电子元件可以具有后表面以及面对所述介电元件的前表面,所述第一微电子元件具有第一边缘以及暴露在其前表面处且远离所述第一边缘的多个触点。所述第二微电子元件可以具有后表面以及面对所述第一微电子元件的后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的第一边缘之外的多个触点,所述介电元件中的所述孔围绕所述第一微电子元件和第二微电子元件的所述触点。所述第一引线可以从所述第一微电子元件的触点延伸穿过所述孔至至少一些所述导电元件。所述第二引线可以从所述第二微电子元件的触点延伸穿过所述孔至至少一些所述导电元件。

[0018]根据本发明的另一方面,微电子组件可以包括介电元件、第一微电子元件和第二微电子元件。所述介电元件具有相对地面对的第一表面和第二表面以及在所述第一表面和所述第二表面之间延伸的孔。所述第一微电子元件可以具有后表面、面对所述介电元件的前表面以及第一边缘,所述第一微电子元件具有暴露在其前表面处且远离所述第一边缘的多个触点以及沿所述前表面从所述触点延伸至暴露在所述前表面处且与所述第一边缘相邻的再分布焊盘的再分布导体。所述第二微电子元件可以具有后表面和前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的第一边缘之外的多个触点。所述第一微电子元件的再分布焊盘与所述第二微电子元件的触点可以与所述介电元件中的所述孔对齐。

[0019]在一个实施例中,所述介电元件可以具有在其上的导电元件,所述导电元件包括暴露在所述介电元件的第一表面处的端子。所述微电子组件可以进一步包括:第一引线,所述第一引线从所述第一微电子元件的所述再分布焊盘延伸穿过所述孔至所述介电元件上的一些导电元件;以及第二引线,所述第二引线从所述第二微电子元件的触点延伸穿过所述孔至所述介电元件上的一些导电元件。

[0020]本发明的进一步方面提供包括与其他电子装置结合的根据本发明上述方面的微电子结构、根据本发明上述方面的复合芯片、或者两者的系统。例如,所述系统可以设置在单个壳体中,所述壳体可以是便携式壳体。根据本发明的这个方面的优选实施例的系统可以比可比较的常规系统更紧凑。

[0021]本发明的进一步方面提供可以包括根据本发明上述方面的多个微电子组件的模块。每个模块可以具有用于将信号传送到所述微电子组件中的每一个以及传送来自所述微电子组件中的每一个的信号的共用电接口。

[0022]本发明的进一步方面提供包括根据本发明上述方面的至少一个微电子组件以及至少一个第三微电子元件的布置,所述第三微电子元件与所述至少一个微电子组件垂直地堆叠并与所述至少一个微电子组件电互连。所述第三微电子元件可以具有与所述至少一个微电子组件的功能不同的功能。

附图说明

[0023]图1是根据本发明实施例的堆叠微电子组件的示意性截面正视图;

[0024]图2是图1中的堆叠组件的仰视图;

[0025]图3是示出此处的实施例中的微电子组件中的键合元件之间的连接的不完整的局部剖视图;

[0026]图4是进一步示出此处的实施例中的微电子组件中的键合元件之间的连接的不完整的局部剖视图;

[0027]图5是示出此处的实施例中的微电子组件的变型中的键合元件之间的连接的不完整的局部剖视图;

[0028]图6是特别地示出其中包括带键合的环形连接的微电子组件的不完整的局部透视图;

[0029]图7是根据本发明另一实施例的堆叠微电子组件的示意性截面正视图;

[0030]图8是根据本发明再另一实施例的堆叠微电子组件的示意性截面正视图;

[0031]图9是根据本发明的进一步实施例的堆叠微电子组件的示意性截面正视图;

[0032]图10是根据本发明另一实施例的堆叠微电子组件的示意性截面正视图;

[0033]图11是根据本发明的进一步实施例的堆叠微电子布置的示意性剖视图;

[0034]图12是根据本发明的进一步实施例的堆叠微电子布置的示意性剖视图;

[0035]图13是根据本发明再另一实施例的堆叠微电子组件的示意性仰视图;

[0036]图14是根据本发明另一实施例的堆叠微电子组件的示意性仰视图;

[0037]图15是具有可选的迹线布线布置的图13的一部分的示意性放大视图;以及

[0038]图16是根据本发明一个实施例的模块的示意图;以及

[0039]图17是根据本发明一个实施例的系统的示意图。

具体实施方式

[0040]参考图1,根据本发明实施例的堆叠微电子组件10包括第一微电子元件12和第二微电子兀件14。在一些实施例中,第一微电子兀件12和第二微电子兀件14可以是半导体芯片、晶片等。例如,第一微电子元件12和第二微电子元件14的一个或两个可以包括存储器存储元件。如此处使用的,“存储器存储元件”指的是布置成阵列的多个存储单元,且与电路一起用于存储数据以及从其中检索数据,例如用于在电接口上传送数据。

[0041]第一微电子元件12具有前表面16、远离前表面16的后表面18、以及在前表面与后表面之间延伸的第一边缘27和第二边缘29。第一微电子元件12的前表面16包括第一端区域15和第二端区域17以及位于第一端区域15和第二端区域17之间的中心区域13。第一端区域15在中心区域13和第一边缘27之间延伸,第二端区域17在中心区域13和第二边缘29之间延伸。电触点20暴露在第一微电子元件12的前表面16处。如本发明中所使用的,导电元件“暴露在”结构的表面处的表述表不该导电元件可用于与沿垂直于该表面的方向从该结构外向表面移动的理论点接触。因此,暴露在结构的表面处的端子或其他导电元件可从这样的表面突出;可与这样的表面平齐;或者可相对于这样的表面凹入并通过结构中的孔或凹入部暴露。第一微电子元件12的触点20暴露在中心区域13中的前表面16处。例如,触点20可以布置成与第一表面16的中心相邻的一列或平行的两列。

[0042]第二微电子元件14具有前表面22、远离前表面22的后表面24、以及在前表面和后表面之间延伸的第一边缘35和第二边缘37。第二微电子元件14的前表面22包括第一端区域21和第二端区域23以及位于第一端区域21和第二端区域23之间的中心区域19。第一端区域21在中心区域19与第一边缘35之间延伸,第二端区域23在中心区域19与第二边缘37之间延伸。电触点26暴露在第二微电子元件14的前表面22处。第二微电子元件14的触点26暴露在中心区域19中的前表面22处。例如,触点26可以布置成与第一表面22的中心相邻的一列或平行的两列。

[0043] 如图1所示,第一微电子元件12和第二微电子元件14相对于彼此堆叠。在一些实施例中,第二微电子元件14的前表面22与第一微电子元件12的后表面18面对彼此。第二微电子元件14的第二端区域23的至少一部分覆盖第一微电子元件12的第二端区域17的至少一部分。第二微电子元件14的中心区域19的至少一部分突出于第一微电子元件12的第二边缘29之外。因此,第二微电子元件14的触点26定位在第一微电子元件12的第二边缘29之外的位置。

[0044] 微电子组件10进一步包括介电元件30,介电元件30具有相对地面对的第一表面32和第二表面34。虽然图1只示出一个介电元件30,但是微电子组件10可以包括多于一个介电元件。一个或多个导电元件或端子36暴露在介电元件30的第一表面32处。至少一些端子36可以是相对于第一微电子元件12和/或第二微电子元件14可移动的。

[0045]介电元件30可以进一步包括一个或多个孔。在图1示出的实施例中,介电元件30包括与第一微电子元件12的中心区域13基本对齐的第一孔33和与第二微电子元件14的中心区域19基本对齐的第二孔39,由此提供通向触点20和26的通路。

[0046] 如图1所示,介电元件30可以延伸于第一微电子元件12的第一边缘27和第二微电子元件14的第二边缘35之外。介电元件30的第二表面34可以与第一微电子元件12的第一表面16并置。介电元件30可以部分地或全部地由任何适当的介电材料制成。例如,介电元件30可以包括柔性材料层,例如聚酰亚胺层、BT树脂层或通常用于制作带式自动键合(“TAB”)带的其他介电材料层。可选地,介电元件30可以包括相对坚硬的板状材料,例如纤维增强环氧的厚层,例如FR-4板或FR-5板。不论使用何种材料,介电元件30可以包括单个或多个介电材料层。

[0047] 介电元件30还可以包括在第一表面32上暴露的导电元件40和导电迹线42。导电迹线42将导电元件40电联接到端子36。

[0048]间隔层31,例如粘合剂层,可以定位在第二微电子元件14的第一端区域21与介电元件30的一部分之间。如果间隔层31包括粘合剂,该粘合剂将第二微电子元件14连接到介电元件30。另一间隔层60可以定位在第二微电子元件14的第二端区域23与第一微电子元件12的第二端区域17之间。这个间隔层60可以包括用于将第一微电子元件12和第二微电子元件14粘合在一起的粘合剂。在这种情况下,间隔层60可以部分地或全部地由管芯附接粘合剂制成,并且可以包括低弹性模量材料,例如硅酮弹性体。然而,如果两个微电子元件12和14是由相同的材料形成的常规的半导体芯片,间隔层60也可以全部地或部分地由高弹性模量粘合剂或焊料的薄层构成,因为微电子元件响应于温度变化将一致地膨胀或收缩。不管使用什么材料,间隔层31和60中的每一个可以包括单个层或多个层。

[0049] 如图1和图2所示,电连接件或引线70将第一微电子元件12的触点20电连接到一些导电元件40。电连接件70可以包括多个线键合72、74。线键合72、74延伸穿过第一孔33,且彼此基本平行地定向。线键合72和74中的每一个将触点20电联接到介电元件的对应元件40。根据该实施例的多线键合结构通过为在连接的触点之间流动的电流提供额外的路径,可以基本减小线键合连接的电感。这样的多线键合结构可以在触点20和介电元件的对应元件40之间提供电并联的导电路径。如此处所使用的,“引线”是在两个导电元件之间延伸的部分的或整个的电连接,例如从第一微电子元件12的一个触点20延伸穿过导电元件40中的一个至端子36中的一个的包括线键合72、74和迹线42的引线。

[0050]其他电连接或引线50将第二微电子元件14的触点26电联接到一些元件40。电连接件50可以包括多个线键合52、54ο线键合52、54延伸穿过第二孔39,且彼此基本平行地定向。线键合52和54中的每一个将触点26电联接到介电元件30的对应元件40。根据本实施例的多线键合结构通过为在连接的触点之间流动的电流提供额外的路径,可以基本减小线键合连接的电感。

[0051 ]如图3所示,在电连接70中,第一键合线52可以具有与芯片触点20合金化结合的端部52A以及与导电元件40合金化结合的另一端部(未示出)。例如,键合线可以包括使用超声能、热或两者可以将其焊接到触点以与触点形成合金化接合部或键合的金属,例如金。相反地,第二键合线54可以具有合金化键合到第一键合线52的端部52A的一个端部54A以及合金化键合到第一键合线52的端部的相对端部(未示出)。

[0052]第二键合线54无需接触与第一键合线52合金化键合的导电元件140。代替地,在特定实施例中,第二键合线54的端部54A可以这样的方式合金化键合到第一键合线52的端部52A:第二键合线不接触在第二键合线的至少一个端部处的触点,以及可以不接触在任一端部处的触点。

[0053]每个键合线52、56的端部52A、54A可以包括在线键合工艺中形成的球。线键合工具典型地通过将金线的尖端从线轴推进到工具的尖端而操作。在处理的一个示例中,当工具在用于在第一触点(例如,芯片触点20)处形成第一线键合的位置时,工具可以对线施加超声能、热或二者直到线的尖端熔化并形成球。然后加热的球与触点的表面合金化键合。然后,当线键合工具的尖端从第一触点移开时,球仍然与触点键合,而这个触点与第二触点之间的键合线的长度放松(paid out)。然后,线键合工具可以将线的第二端部附接到第二触点,从而在这个端部与第二触点形成合金化接合部。

[0054]然后可以以稍微不同的方式重复上述工艺以形成第二键合线。在这种情况下,线键合工具可以移动到某个位置,然后可以用于加热线的尖端以形成球,然后球将第二键合线的端部54A合金化结合到第一键合线的端部52A。然后,线键合工具可以将第二键合线的另一端部附接到第一键合线的第二端部,从而在这个端部与至少第一键合线形成合金化接合部。

[0055]导电元件40中的一些可以承载信号,S卩,随时间变化并典型地传递信息的电压或电流。例如,信号的例子是,但不限于:随时间变化并代表状态、变化、量度、时钟或定时输入或控制或反馈输入的电压或电流。其他的导电元件40可以提供与地或电源电压的连接。与地或电源电压的连接典型地提供在对电路的操作重要的频率上随时间至少相当稳定的电压。当连接是与地或电源电压的连接时,各个触点对之间的双线或多线键合连接可以是特别有利的。在一个示例中,双线连接72、74和52、54可以将各个微电子元件12、14连接到介电元件30上的地端子。类似地,双线键合连接72A、74和52A、54A可以将各个微电子元件连接到介电元件上的电源端子(用于通过电路板与电源进一步互连,未示出)。增加这些与地或电源端子的连接中的线键合的数量可以减小地与电源电路中的电感,这可以帮助减少系统中的噪音。

[0056]根据该实施例的多键合线结构和方法的另一个可能的益处是,当用于将键合线附接到触点(例如芯片或衬底上的键合焊盘)的面积有限时,减小电感。一些芯片具有特别尚的触点密度和细小间距。这种芯片上的键合焊盘具有非常有限的面积。第二键合线具有附接到第一键合线的端部的端部但本身不接触触点的结构可以实现双键合线结构或多键合线结构而不需要增加键合焊盘的大小。因此,即使在形成与以细小间距布置的触点或具有小面积的触点的线键合连接时,仍然可以实现关于图3描述的多键合线结构。

[0057]而且,具有高密度的一些微电子元件还具有高输入和输出速率,S卩,将信号传输到芯片上或从芯片传输出信号的高频率。在足够高的频率,可以大幅地增加连接的电感。根据该实施例的多键合线结构通过为在连接的触点之间流动的电流提供额外的路径,可以大幅地减小用于地、电源或信号传输的线键合连接的电感。

[0058]图4示出第一键合线51和第二键合线53之间的在其端部处的连接。如图4所示,在键合线的第一端部处,球51A和53A可以合金化结合在一起,但是以这样的方式合金化结合在一起:第二线53的球不接触触点20。在第二触点40处的键合线的第二端部51B、53B处,可以在线之间形成电连接而不在第二端部51B、53B处形成球。在这种情况下,触点20、40中的一个可以是暴露在芯片的表面处的芯片触点,触点20、40中的另一个可以是暴露在衬底的表面处的衬底触点。如图4进一步所示,第二线键合的第二端部53B在51B处与第一键合线结合而第二键合线不接触触点40。

[0059]图5示出上述实施例(图4)的变型,其中第一键合线55具有与第一触点20结合的球端55A。第二键合线57的线端57B合金化结合到第一触点20上方的第一键合线的球端55A。另夕卜,第二键合线57的球端57A在第二触点40处合金化结合到第一键合线55的线端55B。

[0060]在上述实施例的另一变型中,可以形成多个键合线并将该多个键合线结合到已经在其端部处结合到触点的存在的键合线,从而形成触点之间的三个或更多个并联路径。在这个实施例中,第三键合线可以布置成使得第三键合线与第一键合线或第二键合线(例如,线51、53(图4)或线55、57(图5))之间的接合部不接触与第一键合线的端部结合的触点。如果需要,可以使用以这种方式与其他键合线合金化结合的甚至更大数量的键合线,以便为在一对触点之间流动的电流提供并联的电路径。

[0061]图6示出其中使用键合带41代替键合线的电连接,其中键合带41具有合金化结合到触点中的一个(例如,触点20 )的第一端部43。键合线41具有合金化结合到另一触点40的中间部分45,以及具有与键合带的第一端部43结合的第二端部47。键合带的第一端部43和第二端部47之间的结合可以为使得第二端部47不接触与第一端部结合的触点20。可选地,在一种变型(未示出)中,第二端部47可以接触或直接结合到与第一端部43结合的相同的触点20。触点中的一个(例如,触点20、40中的一个)可以是衬底触点,触点20、40中的另一个可以是芯片触点。可选地,触点20、40都可以是在衬底的表面处暴露的衬底触点,或者触点20、40都可以是在芯片的表面处暴露的芯片触点。

[0062] 微电子组件10(图1)还可以包括第一密封剂80与第二密封剂82。第一密封剂80覆盖电连接件70和介电元件30的第一孔33。第二密封剂82覆盖电连接件70和介电元件30的第二孔 39。

[0063] 微电子组件10可以进一步包括多个结合单元,例如焊球81。焊球81附接到端子36,并因此与元件40、引线50和70以及触点20和26中的至少一些电互连。

[0064]图7示出上述实施例的变型。在这个变型中,电连接件170包括将第一微电子元件112的触点120电连接到对应的导电元件140的第一线键合172以及将介电元件130的两个导电元件140电互连的第二线键合174。第二线键合174延伸跨过介电元件130的第一孔133。第二线键合174可以定位在与第一线键合172的长度的主体部分间隔开一致的距离处。线键合172、174中的一个可以连接到微电子元件的触点以及用于将信号承载到芯片上或承载来自芯片的信号或者两者的衬底。线键合172、174中的另一个可以连接到微电子元件的触点以及用于连接到参考电位(例如地或电源或其他参考电位)的衬底。在一个实施例中,长度的主体部分可以为至少一毫米长度或者为这种线键合172的总长度的25%。类似地,电连接件150可以包括将第二微电子元件114的触点126电连接到对应的导电元件140的第一线键合152以及将介电元件130的两个导电元件140互连的第二线键合154。第二线键合154可以延伸跨过介电元件130的第二孔139。第二线键合154可以定位在与第一线键合152的一部分(即,至少一毫米长度或更长,或单独的线键合152的总长度的至少25%)间隔开一致的距离处。根据这个实施例的多键合线结构可以帮助实现被线键合172、152承载的信号的所需的控制阻抗。因此,例如,在一个示例中,可以使用标准直径(例如25微米)的线形成线键合172、174,以及线键合172的主体部分与线键合174平行地间隔开30微米至70微米的距离以实现大约50欧姆的特性阻抗。在特定实施例中,线键合172、174可以在包括相对于衬底垂直的至少一个部件的方向上间隔开。也就是说,在线键合172、174的这些基本平行部分之间的分离至少部分地在垂直于微电子元件112的前表面的垂直方向158上,以便线键合172、174中的任一个与微电子112的前表面的高度大于线键合172、174中的另一个与微电子112的前表面的高度。设在与微电子元件114相邻的孔139处的线键合152、154可以以与线键合172、174类似的方式布置。

[0065]图8示出图7中示出的实施例的变型。在这个变型中,介电元件230包括与第一微电子元件212的触点220和第二微电子元件214的触点226都基本对齐的单个孔233,以便连接到触点220、226或两个微电子元件212、214的线键合252、254延伸穿过相同的孔233。例如,这个变型包括第一线键合252,第一线键合252将第一微电子元件212的触点220连接到孔233的第一边缘235之外的介电元件230的导电元件240。第二线键合254还可以将第二微电子元件214的触点226连接到孔233的第一边缘235之外的导电元件240。尽管未示出,其他线键合可以将第一微电子元件和第二微电子元件的各个触点220和触点226与设置在孔的第二边缘237之外的介电元件的触点260电连接。密封剂280覆盖并保护电连接250和整个孔233。

[0066]图9示出图8中示出的实施例的变型。在这个变型中,介电元件330具有与第一微电子元件312的触点320基本对齐的第一孔333以及与第二微电子元件314的触点326基本对齐的第二孔339。密封剂380覆盖介电元件330的第一孔333和第二孔339。参考线键合352可以将邻近第一孔333的导电元件340与邻近第二孔339的另一导电元件340电连接在一起。导电元件340中的一个或多个可以进一步适于通过组件310的一个或多个端子336与参考电位(例如,地或电源输入)互连。参考线键合352可以延伸跨过第一孔333和第二孔339。在图9所示的示例中,电连接350可以进一步包括第一信号线键合354和第二信号线键合356。第一信号线键合354延伸穿过第一孔333并将第一微电子元件312的触点320电连接到邻近第一孔333的另一导电元件340。第二信号线键合356延伸穿过第二孔339并将第二微电子元件314的触点326电连接到邻近第二孔339的介电元件330的另一导电元件340。参考线键合可以与上述的各个线键合354、356的至少主体部分间隔开,以便允许实现所需的特性阻抗。密封剂380覆盖并保护参考键合线352、第一信号线键合354、第二线键合256以及第一孔333和第二孔339。

[0067] 一个或多个参考线键合352可以帮助维持介电元件的第一端部分362和第二端部分364之间稳定的地或电源电压。在其变型中,一个或多个参考线键合368可以电连接在介电元件330的中心部分366和第二部分364上的各个触点。

[0068]图10是图1描述的实施例的变型。在这个变型中,介电元件430包括与第二微电子元件414的触点426和第一微电子元件412的边缘429基本对齐的单个孔433。第一微电子元件412包括再分布层443,再分布层443将中心区域中的各个触点420与邻近边缘429定位的导电元件448 (例如,再分布焊盘)连接。

[0069] 例如,可以在第一微电子兀件412的前表面416上形成多个导电迹线或再分布导体442,例如通过电镀到表面416上、刻蚀键合到或层压到表面416的金属层、或者电镀和刻蚀步骤的组合。这种再分布导体442可以沿前表面416从触点420延伸到暴露在邻近边缘429的前表面处的各个再分布焊盘或导电元件448。这种再分布焊盘或导电元件448可以与孔433对齐。

[0070] 如图10所示,第一线键合452将邻近第一微电子元件412的边缘429的元件448与介电元件430的导电元件440连接。第一线键合452延伸穿过孔433。第二线键合454将第二微电子元件414的触点426与导电元件440连接。第二线键合454延伸穿过介电元件430的孔433。第二微电子元件414的一个或多个触点426可以与介电元件430中的孔433对齐。

[0071] 图11示出包括至少两个堆叠的且电互连的微电子组件900的布置1000。微电子组件900可以是上述组件的任一个。例如,结合单元981 (例如焊球)可以暴露在至少一个微电子组件的表面处,用于将该布置电连接到电路板。两个微电子组件900通过任何适当的电连接件彼此电连接。例如,组件可以通过结合到各个微电子元件的介电元件930A、930B上的焊盘(未示出)的焊柱990电互连。在图11所示的特定实施例中,导电接线柱992和焊件994可以用于将两个微电子组件900A和900B电互连。接线柱992可以从第一组件或从第二组件朝另一个延伸,或者设在两个组件上的接线柱可以朝彼此延伸,在一些情况下,接线柱可以是连接两个组件的相同的垂直柱的一部分。

[0072]图12示出了包括第三微电子元件940的布置1010,第三微电子元件940与具有第一微电子元件912和第二微电子元件914的至少一个微电子组件900B垂直堆叠且电互连。微电子组件900B可以是上述组件的任一个。布置1010与图11所示的布置1000类似,除了微电子组件900B与微电子元件940堆叠之外。例如,结合单元941 (例如,焊球)可以暴露在第三微电子元件940的表面处,用于将所述第三微电子元件电连接到介电元件930A。第三微电子元件940可以通过任何适当的电连接件(例如,焊柱900和/或导电接线柱992和焊件994)与微电子组件900B电连接。

[0073] 第三微电子元件940可以具有与至少一个微电子组件900B的功能不同的功能。例如,第一微电子元件912和第二微电子元件914中的一个或两个可以各自包括存储器存储元件,第三微电子元件940可以具有逻辑功能。例如,第三微电子元件可以包括作为其中的初级或主要功能元件的逻辑功能单元。在特定示例中,逻辑功能元件可以是处理器,该处理器可以是通用处理器或专用处理器。例如,除了别的之外,处理器还可以包括可以不同地称为微处理器、中央处理单元、协处理器或专用处理器(例如,图形处理器)的处理器。在一个示例中,当第三微电子元件940包括处理器时,第三微电子元件可被布置为与微电子组件900B中的一个或多个微电子元件中的至少一个存储器存储元件相结合地操作。以这种方式,处理器可以通过在存储器与微电子组件900B中的存储器存储元件之间传送的信号,将数据存储到存储器存储元件。例如,可以通过沿介电元件930A延伸至与其连接的焊柱990或接线柱992的上述电连接(包括焊料凸块941和导电元件如引线(未示出)),将信号从微电子元件940中的处理器传送到组件900B中的存储器存储元件。可以沿微电子组件900B的引线,将信号从焊柱990或接线柱992传送到第一微电子兀件912或第二微电子兀件914的至少一个。

[0074]现在参考图13,根据本发明实施例的堆叠微电子组件500包括第一半字宽微电子元件501和第二半字宽微电子元件502。第一微电子元件501和第二微电子元件502可以布置成与如上所述的图1、7或11中任一个所示的堆叠结构类似的堆叠结构,由此,第二微电子元件的至少一部分覆盖第一微电子元件,且两个微电子元件都覆盖介电元件503。

[0075]介电元件503包括与第一微电子元件501的前表面的触点支承区域基本对齐的第一孔511,由此提供到暴露在该处的电触点521的通路。介电元件503进一步包括与第二微电子元件502的前表面的触点支承区域基本对齐的第二孔512,由此提供到暴露在该处的电触点522的通路。触点支承区域可以设置在每个微电子元件的中心区域中,如上所述(图1)。孔511、512可以填充有密封剂,如上参考图1-7所述。

[0076] 介电元件503可以具有暴露在其表面504处的导电元件531和533a,导电元件531和533a可以例如通过引线部分(例如,线键合505、引线键合、或其他器件)电联接到第一微电子元件501的电触点521。介电元件503可以进一步包括暴露在表面504处的导电元件532和533b,导电元件532和533b可以例如通过引线部分(例如,线键合505、引线键合、或其他器件)电联接到第二微电子元件502的电触点522。以上面关于图1-11中描述的实施例描述的结构的任一个,引线部分505可以将电触点521电联接到导电元件531和533a,以及可以将电触点522电联接到导电元件532和533b。

[0077] 介电元件503可以进一步具有暴露在其表面504处且覆盖第一微电子元件501的导电端子541、561和571。这些端子可以电联接到第一微电子兀件501的电触点521。这些端子541、561和571可以布置在各个端子组546、566和576中。例如,通过组546中的端子541,可以在第一微电子元件501与电路板702或其他部件(图17)之间传输数据输入/输出信号。通过组566中的端子561,可以形成与一个或多个电源电压、参考电压或其他参考电位(例如,地)的电连接。在特定示例中,第一参考电位端子561可以电连接到例如电路板702或其他部件(图17)上的第一参考电位信号,第二参考电位端子561可以电连接到电路板或其他部件上的单独的第二参考电位信号。通过组576中的端子571,可以在第一微电子兀件501和外部装置之间传输地址信号。组546、566或576中的每一个中的端子541、561和571可以仅电联接到第一微电子元件501而不电联接到第二微电子元件502,可选地这种端子的一个或多个可以连接到两个微电子组件。

[0078] 介电元件503可以进一步具有暴露在其表面504处且覆盖第二微电子元件502的导电端子542、562和572。这些端子可以电联接到第二微电子元件502的电触点522。端子542、562和572可以布置在各个端子组547、567和577中。例如,通过组547中的端子542,可以在第二微电子元件502与电路板702或其他部件(图17)之间传输数据输入/输出信号。通过组567中的端子562可以形成与一个或多个电源电压、参考电压或其他参考电位(例如,地)的电连接。通过组577中的端子572可以在第二微电子元件502和外部装置之间传输地址信号。组547、567或577中的每一个中的端子542、562和572可以仅电联接到第二微电子元件502而不电联接到第一微电子元件501,可选地这种端子的一个或多个可以连接到两个微电子组件。

[0079]介电元件503可以具有暴露在其表面504处且覆盖第一微电子元件和第二微电子元件的至少部分的导电元件或端子553、563和573,尽管第一微电子元件可以设置在介电元件和第二微电子元件之间。端子553、563和573中的每一个可以电联接到第一微电子元件502的电触点521和第二微电子元件的电触点522。端子553、563与573可以布置在各个端子组558、568和578中。例如,通过组558中的特定端子553,可以在外部装置和微电子元件502、502之间传输共享时钟信号、共享数据选通信号或其他共享信号。通过组568中的端子563,可以形成与一个或多个电源电压、参考电压或其他参考电位(例如,地)的共享电连接。通过组578中的端子573,可以在第一微电子元件和第二微电子元件与外部装置之间传输共享地址信号。组558、568或578中的每一个中的端子553、563和573可以电连接到第一微电子元件501和第二微电子兀件504中的任一个或两者。

[0080] 尽管在图13中示出端子组546、547、558、566、567、568、576、577和578中的每一个包括四个各自相邻的端子541、542、553、561、562、563、571、572和573,但是在其他实施例中,每个端子组可以包括布置成任何几何结构的任何数量的端子,包括任何特定组的端子不需要彼此相邻。而且,两个或更多个组中的端子可以彼此重叠或散布。例如,组566中的端子561散布在组546中的端子541中。

[0081 ] 在优选实施例中,位于第一孔511和第二孔512之间的端子553、563和573是电联接到两个微电子元件501和502的共享端子。但是,根据堆叠微电子组件500的所需特征,端子553、563和573中的一个或多个可以仅电联接到单个微电子元件501或502。类似地,在优选实施例中,位于第一孔511的左边的端子541、561和571仅电联接到第一微电子元件501,位于第二孔512的右边的端子542、562和572仅电联接到第二微电子元件502。但是,当进一步连接到电路板或其他部件时,如图17中进一步描述的组件或系统中,端子561、562、571和573中的一个或多个可以电联接到两个微电子组件501和502,例如通过电路板702或其他部件(图17)中的电连接。

[0082]介电元件503可以进一步具有在其表面504下方的或设置在第二表面34(图1)上的或暴露在第二表面34处的地平面或电源平面509。这个平面509可以位于地址信号端子571、572和573中的一个或多个的下方。这个平面509可以减少穿过端子571、572和573的信号中的噪音,和/或可以允许堆叠微电子组件500满足一个或多个适用标准,例如JEDEC标准。尽管图13所示的平面509是延伸跨过整个介电元件503的单个元件,但是,在其他实施例中,平面509可以是分离的地平面段或电源平面段。例如,平面509可以包括位于端子组576、577和578中的每一个的下方的分离的平面段,平面段之间的缺口在孔511和512的位置处。尽管示出的堆叠微电子组件500具有地平面或电源平面509,这样的地平面或电源平面是任选的,并且在特定实施例中,可以从堆叠微电子组件中省略。

[0083]第一微电子元件501或第二微电子元件502覆盖第一微电子元件或第二微电子元件中的另一个的至少一个部分的堆叠微电子组件500的一个可能的益处是,提供将在介电元件503的表面504处的特定端子(例如,端子541)电连接到暴露在特定微电子元件(例如,第一微电子元件501)的前表面处的特定电触点(例如,电触点521)的相对短的迹线506。相邻迹线(例如,迹线506和507)之间的寄生电容可以是相当大的,特别是在具有高触点密度和细小间距的微电子组件中。在微电子组件(例如,迹线相对短的堆叠微电子组件500)中,可以减小寄生电容,特别是在相邻迹线(例如,迹线506和507)之间的寄生电容。

[0084]第一微电子元件501或第二微电子元件502覆盖第一微电子元件或第二微电子元件中的另一个的至少一个部分的微电子组件500的另一个可能的益处是提供例如相似长度的迹线506和508,迹线506和508将在介电元件503的表面504处的数据输入/输出信号端子(例如,各个端子541和542)与又电连接到各个第一微电子元件和第二微电子元件的前表面处的各个电触点521、522的电触点531、532电连接。在微电子组件(例如,可以包括半字宽微电子元件501和502的堆叠电子组件500)中,具有相对类似长度的迹线506和508可以允许针对在每个微电子元件与各自的端子541和542之间的数据输入/输出信号的传播延迟相对接近地匹配。此外,可以提供相似长度的迹线516和517,迹线516和517例如将相邻的数据输入/输出信号端子542与又电连接到各个电触点522的各个电触点532电连接。

[0085]第一微电子元件501或第二微电子元件502覆盖第一微电子元件或第二微电子元件中的另一个的至少一个部分的微电子组件500的再另一个可能的益处是,提供将共享时钟信号端子553和/或共享数据选通信号端子553电连接到又与各个微电子元件电连接的触点533a、533b的相似长度的迹线518、519。数据选通信号端子553或时钟信号端子553或两者可以具有到各个微电子元件501和502基本相同的加载和电路径长度,并且到每个微电子元件的路径长度可以是相对短的。

[0086]现在参考图14,根据本发明实施例的堆叠微电子组件600包括第一全字宽微电子元件601和第二全字宽微电子元件602。微电子元件600与图13所示的堆叠微电子组件500类似,除了不是具有每个电连接到单独的数据输入/输出信号端子的半字宽微电子元件,微电子组件600可以具有每个可以连接到相同的共享数据输入/输出信号端子的全字宽微电子元件。

[0087] 第二微电子元件602的至少一部分覆盖第一微电子元件601,且两个微电子元件都覆盖介电元件603。介电元件603可以具有暴露在其表面604处且覆盖第一微电子元件601的导电端子651、661和671。这些端子可以电联接到第一微电子兀件601的电触点621。端子651、661和671可以布置在各个端子组656、666和676中。例如,通过组656中的特定端子651,可以在外部装置和第一微电子元件601之间传输时钟信号、数据选通信号或其他信号。通过组666中的端子661可以形成与一个或多个电源电压、参考电压或其他参考电位(例如,地)的电连接。通过组676中的端子671,可以在第一微电子元件601和外部装置之间传输地址信号。

[0088] 介电元件603可以进一步具有暴露在其表面604处且覆盖第二微电子元件602的导电元件或端子652、662和672。这些端子可以电联接到第二微电子元件602的电触点622。端子652、662和672可以布置在各个端子组657、667和677中。例如,通过组657中的特定端子652,可以在外部装置和第二微电子元件602之间传输时钟信号、数据选通信号或其他信号。通过组667中的端子662可以形成与一个或多个电源电压、参考电压或其他参考电位(例如,地)的电连接。通过组677中的端子672可以在在第二微电子元件602和外部装置之间传输地址信号。

[0089]介电元件603可以具有暴露在其表面604处且覆盖第一微电子元件和第二微电子兀件的至少部分的导电兀件或端子643、653、663和673,尽管第一微电子兀件可以设置在介电元件和第二微电子元件之间。端子643、653、663和673中的一些或全部可以电联接到第一微电子元件601的电触点621以及第二微电子元件602的电触点622。端子643、653、663和673可以布置在各个端子组648、658、668和678中。例如,通过组648中的端子643可以在微电子元件601、602与电路板702或其他部件(图17)之间传输共享数据输入/输出信号。通过组658中的特定端子653可以在外部装置和微电子元件601、602之间传输共享时钟信号、共享数据选通信号或其他共享信号。通过组668中的端子663可以形成与一个或多个电源电压、参考电压或其他参考电位(例如,地)之间的共享电连接。通过组678中的端子673可以在第一微电子元件和第二微电子元件与外部装置之间传输共享地址信号。

[0090] 现在参考图15,堆叠微电子组件500’与图13中所示的堆叠微电子组件500类似,除了可选的迹线布线布置被示为将第一微电子元件501的电触点521电联接到布置在端子组546中的导电端子541a和541b。图15是在图13中通过附图标记14示出的位置处的图13的部分的放大视图。在图13中,将介电元件503的表面504处的端子541电联接到各个电触点521的迹线506和507被示为具有不等的长度。图15示出将端子541a和541b电联接到各个电触点521且具有相等长度的可选的引线。

[0091]介电层503’可以是两个金属层的衬底,由此迹线可以在沿介电层503’的表面504和沿第二层(例如,图1所示的第二表面34)基本平行的两个平面中布线。这个第二层或表面可以位于端子541a和541b的下方,以便迹线506’和507’可以在端子541a的下方延伸而不直接接触端子541a。

[0092]迹线506’和507’可以通过不同的引线布线替换方案电联接到各个电触点521。在特定实施例中,联接到各个线键合505的导电元件531可以通过可以位于导电元件531下方的导电通路电连接到第二表面上的迹线506 ’和507 ’。在一个示例中,迹线506 ’和507 ’可以通过在表面504和第二层(未示出)之间延伸的单独的导电通路电联接到导电元件531。在另一个实施例中,导电元件531可以暴露在第二层(例如,第二表面34)处,线键合505可以直接在导电元件531和各个电触点521之间延伸。

[0093] 如图15所示,迹线506’可以通过在表面504和第二层之间延伸的导电通路536再通过在导电通路536和端子541之间延伸的迹线506’ ’电联接到端子541a。迹线507’可以通过在表面504和第二层之间延伸的导电通路537再通过在导电通路537和端子541b之间延伸的迹线507’ ’电联接到端子54lb。通过在端子54Ia和54Ib之间的半路上形成导电通路536和537,端子541a、541b和各个电触点521之间的总引线长度可以是相同的,由此迹线506’和507’可以具有相等的长度且迹线506’’和507’’可以具有相等的长度。

[0094] 图16示出包括至少两个微电子组件710的模块700,两个微电子组件710—起布置在具有电接口720的一个单元中,电接口720用于将信号传输到微电子组件710中的每一个或传输来自微电子组件710中的每一个的信号。电接口可以包括用于被其中的每个微电子元件共用的信号或参考电位(例如,电源和地)的传输的一个或多个触点。微电子组件710可以是上述组件的任一个。在特定示例中,模块700可以是具有大小适于插入系统的其他连接器的对应槽中的一个或多个部分的双列直插式存储模块(“DMM”)或单列直插式存储模块(“SIMM”),例如可以设在母板上。在这种DIMM或SIMM中,电接口可以具有适合于与这种槽连接器中的多个对应弹簧触点配合的触点730。这种弹簧触点可以设置在每个槽的单个侧面或多个侧面上以与对应的模块触点配合。各种其他模块和互连布置是可能的,其中模块可以具有非堆叠或堆叠(例如,图11、图12)微电子组件,或者具有用于将信号传输到模块或传输来自模块的信号的并行电接口或者串行电接口或者并行和串行电接口的组合。本发明考虑模块700和另一系统接口之间的任何种类的电互连布置。

[0095]在上述的任一个或所有微电子组件中,一个或多个第一微电子元件或第二微电子元件的后表面可以在完成制作后至少部分地暴露在微电子组件的外表面处。因此,在上面关于图1描述的组件中,第一微电子元件12或第二微电子组件14的后表面18、24的一个或两者可以部分地或全部地暴露在完成的组件中。后表面可以部分地或完全地暴露,尽管包胶模或其他包装或封装结构可以接触微电子元件或邻近微电子元件设置。

[0096]在上述的任一个实施例中,微电子组件可以包括由金属、石墨或任何其他适当的导热材料制成的散热器。在一个实施例中,散热器包括邻近第一微电子元件设置的金属层。该金属层可以暴露在第一微电子元件的后表面上。可选地,散热器包括覆盖第一微电子元件至少后表面的包胶模或密封剂。

[0097]上述微电子组件可以用于构建各种电子系统,如图17所示。例如,根据本发明进一步实施例的系统800包括与其他电子部件808和810相结合的上述微电子组件806。在示出的示例中,部件808是半导体芯片,而部件810是显示屏,但也可以使用任何其他部件。当然,尽管为了清楚的说明在图17中只示出了两个额外的部件,系统可以包括任意数量的这种部件。微电子组件806可以是上述组件的任一个。在进一步的变型中,可以使用任意数量的这种微电子组件。

[0098] 微电子组件806和部件808、810安装在共用壳体801(以虚线示意性地示出)中且在必要时彼此电互连以形成所需的电路。在示出的示例性系统中,系统包括电路板802,例如柔性印刷电路板,以及电路板包括将部件彼此互连的许多个导体804,图17只示出一个导体。然而,这仅是示例性的,可以使用用于制作电连接的任何适当的结构。

[0099]壳体801作为一种在例如移动电话或个人数字助理中可用的类型的便携式壳体被示出,屏810暴露在壳体的表面处。在结构806包括感光元件(例如,成像芯片)的情况下,还可以设置用于将光导向到该结构的透镜811或其他光学装置。此外,图17所示的简化的系统仅仅是示例性的;可以使用上述的结构形成其他系统,包括通常被认为是固定结构的系统,例如台式电脑,路由器等。

[0100]尽管此处已经参考特定具体实施例描述了本发明,应该理解的是这些实施例仅仅是对本发明的原理和应用的说明。因此,应理解的是,在不脱离通过所附权利要求限定的本发明的精神和范围的情况下,可以对上述说明性实施例进行各种修改以及可以设计其他布置。

[0101]应理解的是,此处阐述的各个从属权利要求与特征可以以与原始权利要求呈现的方式不同的方式组合。还应当理解的是,结合各个实施例描述的特征可与所述实施例的其他特征共享。

[0102] 工业适用性

[0103]本发明具有广泛的工业适用性,包括但不限于微电子组件以及制造微电子组件的方法。

Claims (26)

1.一种微电子组件,包括: 介电元件,所述介电元件具有第一表面、第二表面以及第一孔和第二孔,所述第一孔和所述第二孔在所述第一表面和所述第二表面之间延伸,并限定在所述第一孔和所述第二孔之间的所述第一表面的中心区域,所述介电元件进一步具有在其上的导电元件,所述导电元件包括暴露在所述中心区域处的中心端子; 第一微电子元件,所述第一微电子元件具有后表面和面对所述介电元件的所述第二表面的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点; 第二微电子元件,所述第二微电子元件具有面对所述第一微电子元件的所述后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的边缘之外的多个触点;以及 引线,所述引线从所述第一微电子元件和所述第二微电子元件的所述触点延伸至所述端子,所述引线中的至少第一引线和第二引线将所述中心端子中的第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个电互连,其中所述第一引线和所述第二引线用于在所述第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个之间承载至少一个信号或参考电位, 其中,所述介电元件的所述第一表面具有第一周边边缘和所述第一孔与所述第一周边边缘之间的第一周边区域,所述微电子组件进一步包括第三引线,所述第三引线从暴露在所述第一周边区域处的第一端子延伸至所述第一微电子元件的至少一个所述端子,所述第三引线用于在所述至少一个第一端子与所述第一微电子元件之间承载第一数据信号。
2.根据权利要求1所述的微电子组件,其中所述第一引线和所述第二引线用于承载在所述第一中心端子与所述第一微电子元件和所述第二微电子元件之间的共享定时信号。
3.根据权利要求2所述的微电子组件,其中所述第一引线和所述第二引线用于承载至少时钟信号。
4.根据权利要求1所述的微电子组件,其中所述第一引线和所述第二引线用于在所述第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个之间承载数据信号。
5.根据权利要求1所述微电子组件,其中所述第一微电子元件和所述第二微电子元件中的每一个包括存储器存储元件,所述第一引线和所述第二引线用于承载地址信号,所述地址信号用于对所述第一微电子元件和所述第二微电子元件中的每一个中的所述存储器寻址。
6.根据权利要求1所述的微电子组件,其中所述介电元件的所述第一表面具有第二周边边缘和所述第二孔与所述第二周边边缘之间的第二周边区域,所述微电子组件进一步包括第四引线,所述第四引线从暴露在所述第二周边区域处的第二端子延伸至所述第一微电子组件的至少一个所述端子,所述第三引线用于在所述第二端子与所述第二微电子元件之间承载第二数据信号。
7.根据权利要求6所述的微电子组件,其中所述第一微电子元件具有用于输入或输出所述第一数据信号而不用于输入或输出所述第二数据信号的触点,所述第二微电子元件具有用于输入或输出所述第二数据信号而不用于输入或输出所述第一数据信号的触点。
8.—种微电子组件,包括: 介电元件,所述介电元件具有第一表面、第二表面以及第一孔和第二孔,所述第一孔和所述第二孔在所述第一表面和所述第二表面之间延伸,并限定在所述第一孔和所述第二孔之间的所述第一表面的中心区域,所述介电元件进一步具有在其上的导电元件,所述导电元件包括暴露在所述中心区域处的中心端子; 第一微电子元件,所述第一微电子元件具有后表面和面对所述介电元件的所述第二表面的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点; 第二微电子元件,所述第二微电子元件具有面对所述第一微电子元件的所述后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的边缘之外的多个触点;以及 引线,所述引线从所述第一微电子元件和所述第二微电子元件的所述触点延伸至所述端子,所述引线中的至少第一引线和第二引线将所述中心端子中的第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个电互连,其中所述第一引线和所述第二引线用于在所述第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个之间承载至少一个信号或参考电位, 其中,所述第一引线和所述第二引线用于承载在所述第一中心端子与所述第一微电子元件和所述第二微电子元件之间的共享定时信号, 其中,所述第一引线和所述第二引线用于承载至少时钟信号, 其中,所述微电子组件进一步包括第三引线和第四引线,所述第三引线和所述第四引线将所述中心端子中的第二中心端子与所述第一微电子元件和所述第二微电子元件中的每一个电互连,其中所述第一引线和所述第二引线用于承载第一差分时钟信号,所述第三引线和所述第四引线用于在所述第二中心端子与所述第一微电子元件和所述第二微电子元件之间承载第二差分时钟信号,其中所述第一差分时钟信号和第二差分时钟信号共同地传输差分时钟。
9.一种微电子组件,包括: 介电元件,所述介电元件具有第一表面、第二表面以及第一孔和第二孔,所述第一孔和所述第二孔在所述第一表面和所述第二表面之间延伸,并限定在所述第一孔和所述第二孔之间的所述第一表面的中心区域,所述介电元件进一步具有在其上的导电元件,所述导电元件包括暴露在所述中心区域处的中心端子; 第一微电子元件,所述第一微电子元件具有后表面和面对所述介电元件的所述第二表面的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点; 第二微电子元件,所述第二微电子元件具有面对所述第一微电子元件的所述后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的边缘之外的多个触点;以及 引线,所述引线从所述第一微电子元件和所述第二微电子元件的所述触点延伸至所述端子,所述引线中的至少第一引线和第二引线将所述中心端子中的第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个电互连,其中所述第一引线和所述第二引线用于在所述第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个之间承载至少一个信号或参考电位, 其中,所述第一引线和所述第二引线用于在所述第一中心端子与所述第一微电子元件和所述第二微电子元件中的每一个之间承载数据信号, 其中,所述第一微电子元件和所述第二微电子元件中的每一个具有用于通过包括所述第一引线和所述第二引线的一组引线将被第一微电子元件和第二微电子元件共享的多个数据信号输入或输出至所述多个中心端子中的一组共享端子的触点,所述共享端子包括所述第一中心端子。
10.一种微电子组件,包括: 介电元件,所述介电元件具有相对地面对的第一表面和第二表面以及在所述第一表面和所述第二表面之间延伸的至少一个第一孔,所述介电元件进一步具有在其上的导电元件,所述导电元件包括暴露在所述第一表面处的多个端子; 第一微电子元件,所述第一微电子元件具有后表面以及面对所述介电元件的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点; 第二微电子元件,所述第二微电子元件包括后表面以及面对所述第一微电子元件的所述后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的边缘之外的多个触点; 第一信号引线,所述第一信号引线延伸穿过所述至少一个孔至所述介电元件上的导电元件,并且电连接在所述第一微电子元件的第一触点与所述介电元件的第一端子之间;以及 第一参考引线,所述第一参考引线连接到所述介电元件上的至少一个导电元件,所述第一参考引线的一部分与所述第一信号引线的主体部分平行且与所述第一信号引线的主体部分间隔开一致的距离,以便所述第一信号引线实现所需的阻抗,所述第一参考引线用于连接到参考电位以及电连接到所述第一微电子元件的至少一个触点。
11.根据权利要求10所述的微电子组件,其中所述第一参考引线延伸跨过所述介电元件的所述第一孔。
12.根据权利要求11所述的微电子组件,进一步包括: 第二孔,所述第二孔延伸穿过所述介电元件;以及 第二信号引线,所述第二信号引线穿过所述第二孔至所述介电元件上的导电元件,且电连接在所述第二微电子组件的触点与所述介电元件上的端子之间。
13.根据权利要求12所述的微电子组件,进一步包括第二参考引线,所述第二参考引线电连接到所述介电元件上的导电元件,所述第二参考引线的至少一部分与所述第二信号引线间隔开一致的距离,以便所述第二信号引线实现所需的阻抗。
14.根据权利要求12所述的微电子组件,其中所述第一参考引线延伸跨过所述介电元件的所述第一孔和所述第二孔。
15.根据权利要求14所述的微电子组件,其中所述第一参考引线的第一部分在距所述第一信号引线一致的距离处延伸,所述第一参考引线的第二部分在距所述第二信号引线一致的距离处延伸。
16.一种微电子组件,包括: 介电元件,所述介电元件具有相对地面对的第一表面和第二表面以及在所述第一表面和所述第二表面之间延伸的至少一个孔,所述介电元件进一步具有在其上的导电元件,所述导电元件包括多个触点和多个端子,所述触点和端子暴露在所述介电元件的所述第一表面处; 第一微电子元件,所述第一微电子元件具有后表面和面对所述介电元件的前表面,所述第一微电子元件具有暴露在其前表面处的多个触点; 第二微电子元件,所述第二微电子元件具有后表面和面对所述第一微电子元件的所述后表面的前表面,所述第二微电子元件具有暴露在所述前表面处且突出于所述第一微电子组件边缘之外的多个触点;以及 第一键合线和第二键合线,所述第一键合线和所述第二键合线延伸穿过所述至少一个孔至所述介电元件上的导电元件,所述第一键合线和所述第二键合线具有电连接到所述第一微电子元件的第一触点的第一端部以及电连接到所述介电元件的第一端子的第二端部,且提供电并联导电路径。
17.根据权利要求16所述的微电子组件,其中所述第一键合线结合到所述导电元件的第一个以及结合到所述第二键合线的端部,以便所述第一键合线不接触至少一个所述第一触点或所述导电元件的第一个。
18.根据权利要求16所述的微电子组件,进一步包括第三导电键合线和第四导电键合线,所述第三导电键合线和所述第四导电键合线延伸穿过所述至少一个孔至所述介电元件上的所述导电元件,所述第三导电键合线和所述第四导电键合线电连接在所述第二微电子元件的第一触点和所述介电元件的第二端子之间,且提供电并联导电路径。
19.根据权利要求16所述的微电子组件,进一步包括安装在所述介电元件上的至少一个无源部件。
20.一种微电子组件,包括: 介电元件,所述介电元件具有相对地面对的第一表面和第二表面以及在所述第一表面和所述第二表面之间延伸的孔,所述介电元件进一步具有在其上的导电元件; 第一微电子元件,所述第一微电子元件具有后表面和面对所述介电元件的前表面,所述第一微电子元件具有第一边缘和暴露在所述第一微电子元件的所述前表面处且远离所述第一边缘的多个触点; 第二微电子元件,所述第二微电子元件具有后表面和面对所述第一微电子元件的所述后表面的前表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子元件的所述第一边缘之外的多个触点,所述介电元件中的所述孔围绕所述第一微电子元件和所述第二微电子元件的所述触点; 第一引线,所述第一引线从所述第一微电子元件的触点延伸穿过所述孔到达至少一些所述导电元件;以及 第二引线,所述第二引线从所述第二微电子元件的触点延伸穿过所述孔到达至少一些所述导电元件。
21.—种微电子组件,包括: 介电元件,所述介电元件具有相对地面对的第一表面和第二表面以及在所述第一表面和所述第二表面之间延伸的孔; 第一微电子元件,所述第一微电子元件具有后表面、面对所述介电元件的前表面以及第一边缘,所述第一微电子元件具有暴露在其前表面处且远离所述第一边缘的多个触点以及沿所述前表面从所述触点延伸至暴露在所述前表面处且与所述第一边缘相邻的再分布焊盘的再分布导体;以及 第二微电子元件,所述第二微电子元件具有前表面和后表面,所述第二微电子元件具有暴露在其前表面处且突出于所述第一微电子表面的所述第一边缘之外的多个触点, 所述第一微电子元件的所述再分布焊盘和所述第二微电子元件的所述触点与所述介电元件中的所述孔对齐。
22.根据权利要求21所述的微电子组件,其中所述介电元件具有在其上的导电元件,所述导电元件包括暴露在所述介电元件的第一表面处的端子,所述组件进一步包括:第一引线,所述第一引线从所述第一微电子元件的所述再分布焊盘延伸穿过所述孔至所述介电元件上的一些所述导电元件;以及第二引线,所述第二引线从所述第二微电子元件的所述触点延伸穿过所述孔至所述介电元件上的一些所述导电元件。
23.—种微电子系统,包括根据权利要求1、8、9、10、16、20或21中任一项所述的微电子组件以及电连接到所述微电子组件的一个或多个其他导电部件。
24.—种根据权利要求23所述的微电子系统,进一步包括壳体,所述微电子组件和所述其他电子部件安装到所述壳体。
25.—种微电子模块,包括多个根据权利要求1、8、9、10、16、20或21中任一项所述的微电子组件,所述微电子模块具有将信号传送至所述微电子组件中的每一个以及传送来自所述微电子组件中的每一个的信号的共用电接口。
26.—种微电子布置,包括根据权利要求1、8、9、10、16、20或21中任一项所述的至少一个微电子组件以及至少一个第三微电子元件,所述第三微电子元件与所述至少一个微电子组件垂直地堆叠且与所述至少一个微电子组件电互连,所述第三微电子元件具有与所述至少一个微电子组件的功能不同的功能。
CN201180067766.6A 2010-12-17 2011-04-06 具有中心触点的增强堆叠微电子组件 CN103370785B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20100129890A KR101118711B1 (ko) 2010-12-17 2010-12-17 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR10-2010-0129890 2010-12-17
PCT/US2011/031391 WO2012082177A1 (en) 2010-12-17 2011-04-06 Enhanced stacked microelectronic assemblies with central contacts

Publications (2)

Publication Number Publication Date
CN103370785A CN103370785A (zh) 2013-10-23
CN103370785B true CN103370785B (zh) 2016-11-23

Family

ID=44168899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180067766.6A CN103370785B (zh) 2010-12-17 2011-04-06 具有中心触点的增强堆叠微电子组件

Country Status (8)

Country Link
US (2) US8787032B2 (zh)
EP (1) EP2652783A1 (zh)
JP (1) JP2013546197A (zh)
KR (1) KR101118711B1 (zh)
CN (1) CN103370785B (zh)
BR (1) BR112013015111A2 (zh)
TW (1) TWI479630B (zh)
WO (1) WO2012082177A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8338963B2 (en) * 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8569884B2 (en) 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US8896126B2 (en) * 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
JP2014528652A (ja) 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
JP5887415B2 (ja) * 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
JP5979565B2 (ja) * 2012-04-11 2016-08-24 パナソニックIpマネジメント株式会社 半導体装置
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体(沈阳)有限公司 高信赖性键合方法
TWI567844B (zh) * 2013-01-18 2017-01-21 聯華電子股份有限公司 電子元件的佈局結構及其測試方法
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US10418330B2 (en) 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー, インク. 半導体装置
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9543277B1 (en) * 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN108037816A (zh) * 2017-12-21 2018-05-15 曙光信息产业(北京)有限公司 通流器件和浸没式液冷服务器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957463A (zh) * 2004-05-20 2007-05-02 德克萨斯仪器股份有限公司 引线接合互连的双倍密度方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174255A (en) 1988-12-27 1990-07-05 Mitsubishi Electric Corp Semiconductor integrated circuit
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
AU5924196A (en) 1995-05-26 1996-12-11 Rambus Inc. Chip socket assembly and chip file assembly for semiconducto r chips
US7525813B2 (en) 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
SE519108C2 (sv) 1999-05-06 2003-01-14 Sandvik Ab Belagt skärverktyg för bearbetning av grått gjutjärn
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6414396B1 (en) * 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
SG95637A1 (en) 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US6385049B1 (en) 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
TW557556B (en) * 2002-09-10 2003-10-11 Siliconware Prec Ind Co Ltd Window-type multi-chip semiconductor package
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US7061121B2 (en) * 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7095104B2 (en) 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP2005251957A (ja) 2004-03-04 2005-09-15 Hitachi High-Tech De Technology Co Ltd 半導体装置
KR101070913B1 (ko) 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7402911B2 (en) * 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
KR100690247B1 (ko) * 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
KR101479461B1 (ko) 2008-10-14 2015-01-06 삼성전자주식회사 적층 패키지 및 이의 제조 방법
KR101601847B1 (ko) * 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957463A (zh) * 2004-05-20 2007-05-02 德克萨斯仪器股份有限公司 引线接合互连的双倍密度方法

Also Published As

Publication number Publication date
KR101118711B1 (ko) 2012-03-12
JP2013546197A (ja) 2013-12-26
TWI479630B (zh) 2015-04-01
TW201241984A (en) 2012-10-16
US8787032B2 (en) 2014-07-22
US9461015B2 (en) 2016-10-04
US20140239513A1 (en) 2014-08-28
BR112013015111A2 (pt) 2016-09-20
WO2012082177A1 (en) 2012-06-21
US20120155049A1 (en) 2012-06-21
EP2652783A1 (en) 2013-10-23
CN103370785A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US9530458B2 (en) Stub minimization using duplicate sets of signal terminals
US9508629B2 (en) Memory module in a package
US9406649B2 (en) Stacked multi-chip integrated circuit package
US10134663B2 (en) Semiconductor device
US9679838B2 (en) Stub minimization for assemblies without wirebonds to package substrate
US9136255B2 (en) Methods of fabricating package stack structure and method of mounting package stack structure on system board
US9515053B2 (en) Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US10692842B2 (en) Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US10032752B2 (en) Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US8436457B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US9853016B2 (en) Systems and methods for high-speed, low-profile memory packages and pinout designs
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US9423824B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8345441B1 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8441111B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8319351B2 (en) Planar multi semiconductor chip package
JP5681445B2 (ja) 半導体パッケージ及びデータ送受信システム
KR101601847B1 (ko) 반도체 패키지
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
ES2499392T3 (es) Método para apilar circuitos integrados conectados en serie y dispositivo multichip fabricado a partir del mismo
CN100470793C (zh) 半导体器件和制造半导体器件的方法
CN100536119C (zh) 半导体器件及其制造方法
JP2015503850A (ja) スタック可能超小型電子パッケージ構造
US9466587B2 (en) Multiple die in a face down package
US4956694A (en) Integrated circuit chip stacking

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model