CN113590510A - 一种基于SiP的导航制导与控制芯片 - Google Patents

一种基于SiP的导航制导与控制芯片 Download PDF

Info

Publication number
CN113590510A
CN113590510A CN202110874174.0A CN202110874174A CN113590510A CN 113590510 A CN113590510 A CN 113590510A CN 202110874174 A CN202110874174 A CN 202110874174A CN 113590510 A CN113590510 A CN 113590510A
Authority
CN
China
Prior art keywords
core
chip
bare chip
psoc
sip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110874174.0A
Other languages
English (en)
Inventor
唐康华
吴美平
郭妍
方孟智
耿兴寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202110874174.0A priority Critical patent/CN113590510A/zh
Publication of CN113590510A publication Critical patent/CN113590510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

一种基于SiP的导航制导与控制芯片，为GNC芯片，包括：PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、配置芯片模块、DDR3裸芯和F l ash裸芯，所述PSOC多核信息处理器裸芯包含四核信息处系统PS和可编程逻辑PL，采用FPGA+ARM架构；所述DDR3裸芯包括两片DDR3电路通过微组件的方式实现，连接到PSOC多核信息处理器裸芯的PS部分，所述GNSS卫星基带裸芯通过RDL方式实现，连接到PSOC多核信息处理器裸芯的PL部分；所述配置芯片模块通过RDL将WB形式的裸片转换成FC形式，直接与PSOC模块的PS部分连接；由两片DDR3电路通过微组件的方式实现，连接到PSOC多核信息处理器裸芯的PS部分。本发明具有小型化、高集成度、低功耗、高性能等优点。

Description

一种基于SiP的导航制导与控制芯片
技术领域
本发明主要涉及到导航芯片技术领域，特指一种基于SiP(System inPackage，系统级封装)的导航制导与控制芯片。
背景技术
随着微系统技术及新型微系统器件的发展，大量小型化、低成本、高性能的GNC(Guidance Navigation and Control，导航制导与控制)产品正越来越多地应用于小型无人飞行器、微纳卫星、小型化制导系统等领域。这些微小型的系统平台对GNC组件的大小、尺寸、功耗等指标都提出了严格要求，也大大牵引了GNC系统的小型化研究。
在现有技术中，从业者不断投入大量的人力和物力研究与GNC微系统相关的各种关键性技术，积极寻求在GNC组件小型化、高集成度、低功耗、高性能、智能化技术等方面获得突破。
但是，现有的GNC微系统技术方面均较为初级，目前装备上主要还是基于通用CPU/MCU以及集成度较低的接口器件构成单板系统，然后由若干个功能独立的单板系统进一步组成GNC系统，信息融合度差，这就造成GNC系统成本较高、功耗高、体积大。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种小型化、高集成度、低功耗、高性能的基于SiP的导航制导与控制芯片。
为解决上述技术问题，本发明采用以下技术方案：
一种基于SiP的导航制导与控制芯片，为GNC芯片，包括：PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、配置芯片模块、DDR3裸芯和Flash裸芯，所述PSOC多核信息处理器裸芯包含四核信息处系统PS和可编程逻辑PL，采用FPGA+ARM架构；所述DDR3裸芯包括两片DDR3电路通过微组件的方式实现，连接到PSOC多核信息处理器裸芯的PS部分，所述GNSS卫星基带裸芯通过RDL方式实现，连接到PSOC多核信息处理器裸芯的PL部分；所述配置芯片模块通过RDL将WB形式的裸片转换成FC形式，直接与PSOC模块的PS部分连接；由两片DDR3电路通过微组件的方式实现，连接到PSOC多核信息处理器裸芯的PS部分。
作为本发明的进一步改进：所述GNC芯片具备1路PAL制式模拟视频输入、解码、存储、编码和输出的功能；视频的解码和存储采用2组SRAM切换的模式，FPGA控制解码芯片把一帧图像解码并存储在一组存储器SRAM 1后切换，把下一帧图像解码并存储在另一组存储器SRAM 2，同时CPU可以把上一帧图像读入内存并进行处理；具备1路数字视频输入、存储、输出的功能，视频输入输出采用CameraLink格式，显示采用HDMI口。
作为本发明的进一步改进：，所述PSOC多核信息处理器裸芯采用FMQL系列可编程裸芯片。
作为本发明的进一步改进：所述可编程逻辑PL中，采用开放式的硬件架构，采用专用逻辑设计相应的标准IP核：图像信息处理IP核、1553B协议处理IP核、串口协议处理IP核、CAN总线协议处理IP核、SPI协议处理IP核、网口协议处理IP核、数据链协议处理IP核、AD/DA协议处理IP核，构建微小型GNC芯片各种对外标准接口。
作为本发明的进一步改进：所述四核信息处系统PS其中一个核用来处理成像的目标识别，一个核用来处理成像的目标跟踪、一个核用来处理传递对准与嵌入式深组合导航，一个核用来处理制导与控制。
作为本发明的进一步改进：所述GNSS卫星基带裸芯支持北斗RDSS，北斗RNSS，GPS，GLONASS四个系统，为包含BD2-B1/B3，BD2-RDSS L/S，GPS-L1，GLONASS-L1五个频点导航信号的导航基带芯片；所述GNSS卫星基带裸芯内置FLASH存储器，用来实现多系统联合定位及短报文通信功能。
作为本发明的进一步改进：所述GNSS卫星基带裸芯支持组合导航信息、卫星星历信息和时间信息输入以实现嵌入式深组合导航功能，采用惯性导航加速度信息和加速度信息辅助GNSS接收机基带环路，同时GNSS接收机基带支持辅助和增强信息输入。
作为本发明的进一步改进：所述Flash裸芯采用串行SPI Flash，用于整机系统中的程序存储介质。
与现有技术相比，本发明的优点就在于：
1、本发明的基于SiP的导航制导与控制芯片，具有小型化、高集成度、低功耗、高性能、智能化等优点，并且自主可控，可广泛应用于制导系统、无人飞行器、机器人和地面车辆等领域。
2、本发明的基于SiP的导航制导与控制芯片，采用SiP(System in Package，系统级封装)技术对GNSS卫星基带裸芯、可编程片上系统(PSOC)多核信息处理器裸芯、DDR3裸芯和Flash裸芯等进行高度集成，构建低成本、一体化、小型化的微小型导航制导与控制(GNC)芯片，综合性能优良。
附图说明
图1是本发明的拓扑结构原理示意图。
图2是本发明在具体应用实例中FPGA连接示意图。
图3是本发明在具体应用实例中芯片结构布局的俯视示意图。
图4是本发明在具体应用实例中芯片结构布局的仰视示意图。
图5是本发明在具体应用实例中芯片结构布局的主视示意图。
图6是图5中I处的放大结构示意图。
图7是本发明芯片在应用时的开放式软件架构示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1所示，本发明的基于SiP的导航制导与控制芯片，为一种GNC芯片(GuidanceNavigation and Control，导航制导与控制)，其包括：PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、DDR3裸芯和Flash裸芯，所述PSOC多核信息处理器裸芯，其包含四核信息处系统(PS四核高性能处理器的处理系统)和可编程逻辑(PL)，采用FPGA+ARM方案，具有丰富的逻辑资源和高性能处理能力。
参见图2-图6，本发明的GNC芯片采用SiP技术对GNSS卫星基带裸芯、PSOC多核信息处理器裸芯、DDR3裸芯和Flash裸芯等进行高度集成，构建低成本、一体化、小型化的微小型导航制导与控制(GNC)芯片。其中DDR3裸芯由两片DDR3电路通过微组件的方式实现，连接到PSOC的PS部分，GNSS卫星基带裸芯通过RDL方式实现，连接到PSOC的PL部分。配置芯片模块通过RDL将WB形式的裸片转换成FC形式，直接与PSOC模块的PS部分连接。
在具体应用实例中，本发明的GNC芯片具备1路PAL制式模拟视频输入、解码、存储、编码和输出的功能。视频的解码和存储采用2组SRAM切换的模式，即FPGA控制解码芯片把一帧图像解码并存储在一组存储器(SRAM 1)后切换，把下一帧图像解码并存储在另一组存储器(SRAM 2)，同时CPU可以把上一帧图像读入内存并进行处理；具备1路数字视频输入、存储、输出的功能，视频输入输出采用CameraLink格式，显示采用HDMI口。
在具体应用实例中，所述PSOC多核信息处理器裸芯可以根据实际需要采用国产FMQL系列可编程裸芯片，如基于TSMC 28nm工艺的可编程裸芯片。
在具体应用实例中，在可编程逻辑(PL)中，采用了开放式的硬件架构技术，采用专用逻辑设计相应的标准IP核：图像信息处理IP核、1553B协议处理IP核、串口协议处理IP核、CAN总线协议处理IP核、SPI协议处理IP核、网口协议处理IP核、数据链协议处理IP核、AD/DA协议处理IP核等，构建微小型GNC芯片各种对外标准接口(如1553B、串口、CAN总线、SPI、网口、数据链、多路I/O接口等)，可根据用户的需求进行灵活配置以适应不同IMU、导引头、舵机等。
在具体应用实例中，所述四核信息处系统(PS)中其中一个核用来处理成像的目标识别，一个核用来处理成像的目标跟踪、一个核用来处理传递对准与嵌入式深组合导航，一个核用来处理制导与控制。微小型GNC芯片具有二次开发功能，通过通讯控制器提供的开发接口，用于总体单位进行相应模块设计开发与实现。对于特定武器平台，可根据不同接口的标准、速度、类型等特征进行定制。
在具体应用实例中，所述GNSS卫星基带裸芯为可以支持北斗RDSS，北斗RNSS，GPS，GLONASS四个系统，包含BD2-B1/B3，BD2-RDSS L/S，GPS-L1，GLONASS-L1五个频点导航信号的导航基带芯片。所述GNSS卫星基带裸芯内置FLASH存储器，可实现多系统联合定位及短报文通信功能，支持军码直捕，具备抗窄带干扰能力，支持高动态应用。
在具体应用实例中，所述GNSS卫星基带裸芯支持组合导航信息(包括组合导航提供的位置、速度、加速度等信息)、卫星星历信息和时间信息输入以实现嵌入式深组合导航功能，采用惯性导航加速度信息和加速度信息辅助GNSS接收机基带环路，提高接收机的在高动态下的捕获性能，提高接收机在动态场景或干扰环境下动态性能和抗干扰能力，同时GNSS接收机基带支持其他类型辅助和增强信息输入。
在具体应用实例中，所述Flash裸芯采用的是一款串行SPI Flash，可用于整机系统中的程序存储介质，也可以作为小容量数据的存储介质。
在具体应用实例中，所述DDR3裸芯采用两个DDR3，电源电压为1.5V，最高时钟频率为800MHz，存储器容量为128Mb×16，兼容JEDEC DDR3 SDRAM标准。
参见图7所示，在具体应用实例中，本发明基于SiP的GNC芯片采用开放式嵌入式软件平台架构，根据不同应用方式，按标准操作系统组装不同的应用软件模块。软件架构包含传递对准、卫星导航、惯性导航、多传感器组合导航、智能感知信息处理、制导与控制、舵机控制等嵌入式算法库。在接口设计上，提供常用接口的设计。在任务调度上，采用实时操作系统，提供工况信息状态查询任务。在应用层上，实现传感器信息解析和预处理，导航、制导与控制等的模块集成。用户可以进行二次开发。
综上所述，本发明的GNC芯片主要功能：
(1)导航功能：具备接收GNSS信号、MIMU信息和主惯导信息，完成卫星导航、惯性导航、传递对准、嵌入式深组合导航功能。
(2)实时视频数据采集、存储功能：输入摄像机模拟视频信号，并视频解码，A/D转换为数字图像并切换存储；直接采集于存储数字视频信号。
(3)为目标识别、跟踪功能及制导信息解算功能提供相应的硬件支撑。
(4)图像输出功能：能够将处理后的图像输出给外部的显示或存储设备。
(5)通信功能：能够与图像探测器、载机、MIMU、上位机、弹上设备等进行通信。
(6)外部存储功能：通过扩展外部存储器来实现图像的存储和程序的固化。
(7)为制导控制预留相应的硬件资源。
(8)上电自检功能。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (8)

1.一种基于SiP的导航制导与控制芯片，其特征在于，为GNC芯片，包括：PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、配置芯片模块、DDR3裸芯和Flash裸芯，所述PSOC多核信息处理器裸芯包含四核信息处系统PS和可编程逻辑PL，采用FPGA+ARM架构；所述DDR3裸芯包括两片DDR3电路通过微组件的方式实现，连接到PSOC多核信息处理器裸芯的PS部分，所述GNSS卫星基带裸芯通过RDL方式实现，连接到PSOC多核信息处理器裸芯的PL部分；所述配置芯片模块通过RDL将WB形式的裸片转换成FC形式，直接与PSOC模块的PS部分连接；由两片DDR3电路通过微组件的方式实现，连接到PSOC多核信息处理器裸芯的PS部分。
2.根据权利要求1所述的基于SiP的导航制导与控制芯片，其特征在于，所述GNC芯片具备1路PAL制式模拟视频输入、解码、存储、编码和输出的功能；视频的解码和存储采用2组SRAM切换的模式，FPGA控制解码芯片把一帧图像解码并存储在一组存储器SRAM 1后切换，把下一帧图像解码并存储在另一组存储器SRAM 2，同时CPU可以把上一帧图像读入内存并进行处理；具备1路数字视频输入、存储、输出的功能，视频输入输出采用CameraLink格式，显示采用HDMI口。
3.根据权利要求1所述的基于SiP的导航制导与控制芯片，其特征在于，所述PSOC多核信息处理器裸芯采用FMQL系列可编程裸芯片。
4.根据权利要求1所述的基于SiP的导航制导与控制芯片，其特征在于，所述可编程逻辑PL中，采用开放式的硬件架构，采用专用逻辑设计相应的标准IP核：图像信息处理IP核、1553B协议处理IP核、串口协议处理IP核、CAN总线协议处理IP核、SPI协议处理IP核、网口协议处理IP核、数据链协议处理IP核、AD/DA协议处理IP核，构建微小型GNC芯片各种对外标准接口。
5.根据权利要求1-4中任意一项所述的基于SiP的导航制导与控制芯片，其特征在于，所述四核信息处系统PS中一个核用来处理成像的目标识别，一个核用来处理成像的目标跟踪、一个核用来处理传递对准与嵌入式深组合导航，一个核用来处理制导与控制。
6.根据权利要求1-4中任意一项所述的基于SiP的导航制导与控制芯片，其特征在于，所述GNSS卫星基带裸芯支持北斗RDSS，北斗RNSS，GPS，GLONASS四个系统，为包含BD2-B1/B3，BD2-RDSS L/S，GPS-L1，GLONASS-L1五个频点导航信号的导航基带芯片；所述GNSS卫星基带裸芯内置FLASH存储器，用来实现多系统联合定位及短报文通信功能。
7.根据权利要求1-4中任意一项所述的基于SiP的导航制导与控制芯片，其特征在于，所述GNSS卫星基带裸芯支持组合导航信息、卫星星历信息和时间信息输入以实现嵌入式深组合导航功能，采用惯性导航加速度信息和加速度信息辅助GNSS接收机基带环路，同时GNSS接收机基带支持辅助和增强信息输入。
8.根据权利要求1-4中任意一项所述的基于SiP的导航制导与控制芯片，其特征在于，所述Flash裸芯采用串行SPIFlash，用于整机系统中的程序存储介质。
CN202110874174.0A 2021-07-30 2021-07-30 一种基于SiP的导航制导与控制芯片 Pending CN113590510A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110874174.0A CN113590510A (zh) 2021-07-30 2021-07-30 一种基于SiP的导航制导与控制芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110874174.0A CN113590510A (zh) 2021-07-30 2021-07-30 一种基于SiP的导航制导与控制芯片

Publications (1)

Publication Number Publication Date
CN113590510A true CN113590510A (zh) 2021-11-02

Family

ID=78252984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110874174.0A Pending CN113590510A (zh) 2021-07-30 2021-07-30 一种基于SiP的导航制导与控制芯片

Country Status (1)

Country Link
CN (1) CN113590510A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114153166A (zh) * 2021-11-17 2022-03-08 湖北航天技术研究院总体设计所 一种基于模块化应用的集成飞行器系统
CN114611453A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种复合制导微系统电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080243383A1 (en) * 2006-12-12 2008-10-02 Ching-Fang Lin Integrated collision avoidance enhanced GN&C system for air vehicle
CN103872035A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种卫星导航三维芯片及其制造方法
CN105450251A (zh) * 2015-12-07 2016-03-30 中国电子科技集团公司第十研究所 小型化双收双发通用终端系统级封装方法
CN205385545U (zh) * 2016-02-01 2016-07-13 信阳师范学院 一种基于fpga的实时图像信息处理器
CN108052018A (zh) * 2017-12-13 2018-05-18 中国兵器装备集团自动化研究所 一种制导与控制组件轻量化处理方法及制导与控制组件
CN109211224A (zh) * 2018-11-07 2019-01-15 中国电子科技集团公司第五十八研究所 一种高集成度导航信号处理sip装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080243383A1 (en) * 2006-12-12 2008-10-02 Ching-Fang Lin Integrated collision avoidance enhanced GN&C system for air vehicle
CN103872035A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种卫星导航三维芯片及其制造方法
CN105450251A (zh) * 2015-12-07 2016-03-30 中国电子科技集团公司第十研究所 小型化双收双发通用终端系统级封装方法
CN205385545U (zh) * 2016-02-01 2016-07-13 信阳师范学院 一种基于fpga的实时图像信息处理器
CN108052018A (zh) * 2017-12-13 2018-05-18 中国兵器装备集团自动化研究所 一种制导与控制组件轻量化处理方法及制导与控制组件
CN109211224A (zh) * 2018-11-07 2019-01-15 中国电子科技集团公司第五十八研究所 一种高集成度导航信号处理sip装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
中国电子学会生产技术学分会丛书编委会: "《微电子封装技术》", vol. 2003, 30 April 2003, 中国科学技术大学出版社, pages: 290 - 291 *
符艳军: "《无人机系统研究与应用丛书 无人机景象匹配技术》", vol. 2021, 31 May 2021, 西北工业大学出版社, pages: 15 - 16 *
黄虎;李华;孔勇;范国臣;张耀磊;: "基于SiP技术的空间飞行器综合电子系统", 电子与封装, no. 09, 20 September 2016 (2016-09-20), pages 8 - 11 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114153166A (zh) * 2021-11-17 2022-03-08 湖北航天技术研究院总体设计所 一种基于模块化应用的集成飞行器系统
CN114153166B (zh) * 2021-11-17 2023-08-11 湖北航天技术研究院总体设计所 一种基于模块化应用的集成飞行器系统
CN114611453A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种复合制导微系统电路

Similar Documents

Publication Publication Date Title
CN113590510A (zh) 一种基于SiP的导航制导与控制芯片
US10431258B2 (en) Apparatus and methods for embedding metadata into video stream
US20190287208A1 (en) Game engine and artificial intelligence engine on a chip
CN109388595A (zh) 高带宽存储器系统以及逻辑管芯
US20180150718A1 (en) Vision-based navigation system
US9959208B2 (en) Parallel caching architecture and methods for block-based data processing
US20220392359A1 (en) Adaptive object detection
Goldberg et al. Stereo and IMU assisted visual odometry on an OMAP3530 for small robots
US10678844B2 (en) Storage of metadata and images
CN112584092B (zh) 数据采集装置及数据采集系统
US20210389764A1 (en) Relative image capture device orientation calibration
CN108100308A (zh) 一种可重构单板皮卫星系统
CN113890977A (zh) 机载视频处理装置及具有其的无人机
US11308324B2 (en) Object detecting system for detecting object by using hierarchical pyramid and object detecting method thereof
EP3329380B1 (en) Systems and methods for interfacing a sensor and a processor
CN201935687U (zh) 小型化的工程作业数字地图勘测系统
Vinoj et al. Design of a Dual Processor Based Single Board GNSS Receiver Embedded Navigation Computer for Low Cost Launch Vehicles
CN202041999U (zh) 行车记录装置
Sun et al. Design and implementation of a high-speed lidar data reading system based on FPGA
CN210258861U (zh) 一种基于arm与fpga的航拍无人机
CN111209246A (zh) 一种基于多芯片封装技术的微型可编程片上计算机
Yan et al. Design and Experiment of SINS/GPS Integrated Navigation System.
Chauhan et al. Hardware design of an efficient high speed multi channel data acquisition using DDR
Ren et al. A Component Based Hybrid Embedded Framework for Mobile Robot
CN214149340U (zh) 一种存储单元控制电路和车载组合导航装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination