CN101379453B

CN101379453B - 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置

Info

Publication number: CN101379453B
Application number: CN2007800047129A
Authority: CN
Inventors: E·戈尔巴托夫; S·阿比新卡尔; A·汉罗德
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2006-03-07
Filing date: 2007-02-26
Publication date: 2011-05-25
Anticipated expiration: 2027-02-26
Also published as: GB2450448B; US7861068B2; GB2450448A; DE112007000446B4; US20080235364A1; CN101379453A; WO2007103051A3; DE112007000446T5; GB0818343D0; WO2007103051A2

Abstract

一些实施例涉及确定与工作负载相关联的处理器性能特征，确定与工作负载相关联的工作负载特征，以及基于性能特征和工作负载特征确定工作负载的处理器性能状态。还公开和要求保护了其他实施例。

Description

使用动态工作负载特征来控制CPU频率和电压调节的方法和装置

技术领域

本发明涉及电源管理。更具体地，本发明的一些实施例涉及使用动态工作负载特征来控制CPU频率和电压调节的方法和装置。

背景技术

中央处理器(CPU)在操作期间可能消耗大量功率。一些传统系统允许CPU在一个或多个可选择的性能状态下操作。举例来说，可以选择性地控制CPU在第一频率和第一电压(即第一性能状态)下或者更高的频率和更高的电压(即第二性能状态)下操作。因此，相比在第二性能状态，CPU在第一性能状态可以消耗较少的功率。

CPU性能状态通常仅仅基于CPU的利用率百分数来确定。如果利用率百分数低于阈值电平，可以控制CPU在低性能状态下操作，如果利用率百分数高于阈值电平，可以控制CPU在更高性能状态下操作。能够提供更有效率的操作的系统是令人期望的。

附图说明

本发明的各种特性将通过附图中示出的优选实施例的描述而变得显而易见，其中附图中相似的参考号通常表示相同的部分。附图并不一定用于度量，相反其重点是在于对本发明的原理进行说明。

图1是根据本发明的一些实施例，电子设备利用电源管理的框图。

图2是根据本发明的一些实施例的电子系统的框图。

图3是根据本发明的一些实施例的图。

图4是根据本发明的一些实施例的另一电子系统的框图。

图5是根据本发明的一些实施例，功率对应于时间的比较图。

图6是根据本发明的一些实施例，执行时间的比较图。

图7是根据本发明的一些实施例，受存储器限制百分数对应于时间的图。

图8是根据本发明的一些实施例，功率对应于时间的比较图。

图9是根据本发明的一些实施例，另一电子系统的框图。

图10是根据本发明的一些实施例的流程图。

图11是根据本发明的一些实施例的另一流程图。

图12是根据本发明的一些实施例的另一流程图。

具体实施方式

在下列描述中，出于说明而非限制的目的，为了提供对本发明各个方面全面的理解而阐述了特定的细节，比如特定的结构、体系结构、接口、技术等等。然而，本发明的各个方面可以在背离这些特定细节的其他例子中实现，这对于受益于本公开的熟悉该项技术的本领域人员来说是明显的。在某些实例中，为了不使本发明的描述由于不必要的细节而变得难于理解，省略了众所周知的设备、电路以及方法的描述。

本申请涉及于2005年6月25日提交的美国专利申请号11/169,975，题为“Processor Power Management”(处理器电源管理)，该申请的全部内容通过引用并入本说明。

图1是根据一些实施例的设备10的框图。设备10包括性能状态控制模块12和处理器14。在一些实施例中，性能状态控制模块12确定与处理器14所执行的工作负载相关联的处理器14的性能特征，并且基于该性能特征确定该工作负载的处理器的性能状态。

性能状态控制模块12可以包括任何硬件和/或软件的结合。根据一些实施例，性能状态控制模块12包括由处理器14执行来提供本文所述功能的操作系统级别的软件。性能状态控制模块12可以通过在处理器14执行工作负载之前、期间和/或之后查询一个或多个操作系统和处理器性能计数器，来确定上述的性能特征。

性能特征可以包括指示关于工作负载的处理器14的效率、可能从硬件或软件获取的任何信息。性能特征可以包括但不限于二级高速缓存缺失率、输入/输出队列深度、引退(retired)指令的数量、输入/输出吞吐量和延迟，以及存储器存取速率。本文所述的工作负载可以包括操作系统级别的线程、设备驱动程序、任务、应用程序、多线程应用程序的线程，和/或任何其性能特征可以被确定的其他可执行的进程。

处理器14可以包括任何数量的处理单元。在一些实施例中。处理器14包括微处理器集成电路(IC)。处理器14可以支持多个可控制的操作的电源和性能状态。根据一些实施例，处理器14支持高级配置与电源接口(ACPI)规范版本2.0b(2002年10月)，其定义了若干电源和性能状态。

在一些实施例中，性能状态控制模块12可以在存储有处理器可执行的程序代码的存储器中实现。举例来说，处理器14可以与存储器通信并且可以与所存储的程序代码一起操作，来确定与工作负载相关联的处理器性能特征，确定与工作负载相关联的工作负载特征，以及基于性能特征和工作负载特征确定该工作负载的处理器性能状态。处理器可以进一步与所存储的程序代码一起操作，在处理器性能状态下执行工作负载。

在一些实施例中，为了确定工作负载特征，处理器可以进一步与所存储的程序代码一起操作，识别工作负载中的芯片外(off-die)阶段。芯片外阶段的非限制性实例包括存储器存取、监听活动、处理器间通信以及引起阻塞的输入/输出操作。

在一些实施例中，为了确定工作负载特征，处理器可以进一步与所存储的程序代码一起操作，根据该工作负载的指令级并行性的量，来确定该工作负载是受存储器限制的。举例来说，处理器可以进一步与所存储的程序代码一起操作，根据该工作负载的指令级并行性的量以及活动的输入/输出队列项的数量，来确定该工作负载是受存储器限制的。举例来说，对于较低的指令级并行性的量而具有较少的活动队列项，工作负载可能被确定为是受存储器限制的。

在一些实施例中，为了确定工作负载特征，处理器可以进一步与所存储的程序代码一起操作，读取性能计数器并基于该性能计数器确定停顿周期的数量。在一些实施例中，处理器可以进一步与所存储的程序代码一起操作，确定输入/输出队列事件的数量，确定引退指令的数量，和/或根据输入/输出队列事件的数量和引退指令的数量来确定该工作负载是受存储器限制的。

在一些实施例中，在传统处理器中可用的P-状态和C-状态可以提供有效机制来降低CPU功耗。举例来说，当处理器空闲时，C-状态可以允许逐步关闭CPU时钟和逻辑。P-状态可以向操作系统提供不同的电压/频率数量水平，并且可以用于随需要按比例调节处理器性能。通过监视处理器的利用率以及在需求变化时调整它的性能水平，操作系统可以控制频率/电压的调节。虽然这些机制可能在低利用率时降低CPU功率是有效的，而在需求高的时候，这些机制几乎不能提供任何好处。另外，基于利用率的策略不能解释硬件如何有效率地执行工作负载，这意味着对一些工作负载可能导致多余的功率消耗和低性能效率。

有利的是，本发明的一些实施例可以基于微体系结构的性能效率为管理CPU功率提供方法和/或装置。当CPU存取存储器而停顿时，在较高频率或性能状态下执行工作负载几乎不能提供任何性能的益处，而会导致高的功耗以及低的性能效率。本发明的一些实施例可以提供用于识别工作负载执行中的受存储器限制的阶段的方法，以及基于处理器性能效率执行P-状态管理的CPU电源管理策略。

参照图2，系统20可以利用扩充了性能监视器的OS电源管理策略，该性能监视器监视工作负载的执行并识别工作负载何时受存储器限制。除处理器利用率之外，该策略可以使用性能监视器所提供的工作负载特征，来确定有效的性能状态(例如最有效的性能状态)，该状态在将性能维持在指定的界限之内的同时降低处理器功率或将其最小化。

本发明的一些实施例包括识别工作负载的芯片外阶段。举例来说，工作负载执行可以分成两个阶段，即芯片内(on-die)和芯片外。在芯片内阶段，工作负载是会受CPU限制的，主要使用芯片内的资源，并且它的性能可以由CPU时钟驱动。在芯片外阶段，工作负载可以具有大量的存储器存取(即受存储器限制)或其他芯片外的事务(比如监听活动)，并且CPU由于工作负载中缺乏ILP(指令级并行性)而可能停顿。在芯片外阶段，工作负载性能可能通常由芯片外的时钟驱动。在任何给定的应用程序中，可以观测到一系列芯片内和芯片外阶段。举例来说，图2中性能监视器的目标可以是准确地识别每一阶段何时开始及结束，以及将该信息提供给电源管理策略例程。

本发明的一些实施例可以使用CPU性能事件来进行工作负载阶段的识别。性能计数器的支持可能随不同的处理器体系结构而不同。举例来说，一些处理器可以提供性能事件，其能够用于确定停顿周期的数量及导致瓶颈的功能单元。这些事件可以被用于确定处理器何时以及停顿了多久以等待芯片外的活动(例如存储器存取)。相比之下，其他的处理器体系结构可能不支持这些事件。在这种情形下，直接确定由存储器存取引起的停顿周期的数量可能是不可能的。然而，根据本发明的一些实施例，可以使用其他的性能事件来识别芯片外阶段。

举例来说，本发明的一些实施例可以使用引退指令(IR)和输入/输出队列(IOQ)事件来识别何时工作负载处于芯片外或受存储器限制阶段。通常，IOQ计数器可以是体系结构特定的计数器的实例，IR计数器可以是更为普遍可用的计数器。当一定数量的存储器存取未决时，IOQ事件可以在每个周期被计数。使用受存储器限制的工作负载举例来说，通过记录IOQ事件的数量，可以确定工作负载受存储器限制的程度。不同的工作负载在不同的存储器存取模式下可能变为受存储器限制。举例来说，具有有限ILP的工作负载随着一个或两个未决的存储器请求而变为受存储器限制，而具有较大量ILP的工作负载仅在三个或更多未决的存储器请求处于IOQ中时才变为受存储器限制。

参照图3，活动的IOQ项数量和ILP的量对应于时间的示例性图，其示出具有较少ILP的工作负载可能由于较低数量的活动IOQ项而被认为是受存储器限制的。举例来说，具有中等数量ILP的工作负载的阶段可能由于三个活动的IOQ项而被认为是受存储器限制的。该工作负载的另一具有相对较少ILP的阶段可能由于两个活动的IOQ项而被认为是受存储器限制的。该工作负载的另一具有相对较多ILP的阶段可能由于四个活动的IOQ项而被认为是受存储器限制的。

例如，可以使用猜测抽样算法来确定IOQ驻留的数量水平，其指示工作负载的特定阶段何时是受存储器限制的。从未决的存储器存取的数量被设为1开始，可以以可动态调整的抽样间隔来监视IOQ驻留和指令引退事件。IOQ驻留、抽样间隔的大小和引退指令计数可以被传递至策略管理器(例如以上所描述)来确定工作负载是否具有受存储器限制的工作负载特征。如果对IOQ驻留设置的选择是正确的，其可以继续用于工作负载存储器行为状况的指示符。另一方面，如果策略管理器确定IOQ驻留的设置太低或者太高，其可以在下一个抽样间隔进行调整。如图3所示，IOQ驻留指示符可以被定期地修改以适应变化的工作负载行为状况，并识别工作负载的每个阶段何时可能是受存储器限制的。

本发明的一些实施例可以利用性能驱动基于需求进行切换(PD-DBS)的电源管理策略(例如在软件中实现)。举例来说，PD-DBS策略管理器可以负责选择满足工作负载性能要求并且降低或使处理器功耗最小化的频率数量水平。工作负载性能要求可以以相对于以最大操作频率执行一定数量的指令所花时间的性能降低的形式来表示，该时间定义为T₀(P₀是与最大频率/电压设置相对应的性能状态)。在给定的工作负载的阶段，在较低的处理器频率f_i下的性能损失可以被定义为分别在P₀和P_i状态下的执行时间比：

PerfLoss = \frac{T_{i}}{T_{0}} - 1

在工作负载的阶段执行一指令序列所花的时间可以分为处理器在引退指令时的周期以及当处理器等待存储器或其它芯片外活动而停顿时的周期。注意后一时间并非处理器频率的函数，因而其完全独立于处理器频率。上述等式可以重写为以下形式：

PerfLoss = \frac{T_{i}^{on - die} + T_{i}^{off - die}}{T_{0}^{on - die} + T_{0}^{off - die}} - 1

由于

T_{0}^{off - die} = T_{i}^{off - die}

以及

T_{i}^{on - die} = \frac{f_{0}}{f_{i}} T_{0}^{on - die}

，上述等式变成：

PerfLoss = \frac{T_{0}^{on - die} \frac{f_{0}}{f_{i}} + T_{0}^{off - die}}{T_{0}^{on - die} + T_{0}^{off - die}} - 1 = \frac{\frac{f_{0}}{f_{i}} - 1}{1 + \frac{T_{0}^{off - die}}{T_{0}^{on - die}}}

该等式表达了工作负载性能的降低与它在芯片外行为状况之间的关系。举例来说，随着工作负载越变得受存储器限制，T_i ^off-die开始占优势于T_i ^on-die，使在较低频率下执行的性能损失得以减少。另一方面，如果工作负载执行未导致存储器停顿并且T_i ^off-die是小的，上述等式可以简化为

，其示出性能损失与CPU频率完全成比例变化。

给定某一数量水平的性能损失，可以对上述等式重新整理，来确定对于给定的工作负载阶段的目标频率，该目标频率使能耗最小化并且将性能的降低维持在指定的性能界限内：

f_{t \arg et} = \frac{f_{0}}{PerfLoss (1 + \frac{T_{0}^{off - die}}{T_{0}^{on - die}}) + 1}

举例来说，假设工作负载的一个阶段90％的时间是受存储器限制的，并且性能损失被设置在3％数量水平之内。那么上述等式变成：

f_{t \arg et} = \frac{f_{0}}{0.03 (1 + 9) + 1} = \frac{f_{0}}{1.3}

如果f₀是3.6GHz，f_target将为2.77GHz，表明在这个或更高的频率执行工作负载的这个阶段将会维持其性能在指定的PerfLoss阈值之内。

PD-DBS电源管理策略使用这个等式来确定增加处理器功率效率并且维持可接受的性能水平。参照前面部分的讨论，PD-DBS使用受存储器限制指示符来确定T_i ^on-die和T_i ^off-die。其然后使用上面的等式来计算由处理器提供的将保持工作负载执行处于指定的性能界限的最低频率，并且启动P-状态转换至目标频率。

注意，现存的基于利用率的策略未提供确定电源管理策略对工作负载性能的影响的机制。在另一方面，PD-DBS不但确保功率最有效的执行，还为系统设计者或最终用户提供指定愿意接受何种最大程度性能水平的降低以获得功率更有效的操作的能力。

对于未提供直接的方法来识别由存储器存取或其他芯片外活动引起的处理器停顿的体系结构，前面描述了选择适当的芯片外或受存储器限制指示符。在这些体系结构中，芯片外阶段的识别可以被当作一个假设，且该假设的有效性可以通过定期地监视引退指令的数量来验证。引退的指令因此使得能够确定由P-状态转换引起的实际性能的降低。

举例来说，在选择以上示出的等式中的目标频率并将处理器转换至新的P-状态后，引退的指令的数量可以被监视并与最高的P-状态下的工作负载性能相比较。如果观察到的性能降低不同于由上面等式计算出的性能降低，CPU可以被转换至最高的性能状态，并且芯片外阶段指示符阈值可以被更新(例如图3中的受存储器限制指示符)。正如在前面部分所描述，这个迭代过程可以一直继续，直到找到与工作负载的芯片外行为状况(例如存储器行为状况)相对应的阈值设置为止。

进一步注意，引退的指令可以被用作工作负载阶段行为状况变化的很好的指示符。引退的指令索引在给定的工作负载阶段保持不变，但是当执行从一个阶段转换至另一个阶段时变动显著。因此，本发明一些用于监视引退的指令并对受存储器限制指示符进行校准的实施例不但处于工作负载阶段之内效果良好，而且更重要地还可以用于探测阶段的变化。鉴于工作负载执行特征的动态性质，探测及追踪阶段变化的能力允许PD-DBS策略调整它的芯片外指示符并且在工作负载执行期间无缝地跨越不同阶段来有效地监视工作负载行为状况。

本发明一些利用了性能驱动基于需求进行切换的实施例可以提供一个或多个下列好处：1)显著改善性能效率以及受芯片外限制的工作负载的功率节省；2)节省功率在高的和低的利用率时都可以实现；3)可以将工作负载的性能降低限制在指定阈值内的性能驱动的策略。

图4示出本发明的一些实施例的一般的体系结构。OS电源管理策略可以使用处理器利用率、工作负载特征和性能度量来选择更有效或最有效的性能状态(例如可以用电压/频率数量水平V/F表示的P-状态)。该策略也可以使用闭环反馈回路来测量芯片外的活动与内核性能，以便定期地改进P-状态的决定。

根据本发明的一些实施例，图5示出在具有电源管理策略(实线)和无电源管理策略(虚线)的系统上运行服务器工作负载的实例处理器功耗。从图5可见，实线显示对比基线情形的功率节省。

根据本发明的一些实施例，图6示出芯片外的活动可以如何用于节省功率的实例。图的顶部表示P-状态的驻留仅仅由CPU利用率驱动(P0)的DBS策略。图的中间部分表示DBS Off策略以及CPU处于低功率/性能状态(P2)。图的底部部分表示PD-DBS策略：芯片内阶段P0，芯片外阶段P2。虚线示出被执行的工作负载的相对执行时间。由于芯片外的操作可以不与处理器频率成比例，在芯片外阶段执行的工作负载可以在较低的性能状态下运行，而不显著影响总体系统性能。该图也示出，简单地将处理器性能设置为最低性能状态将会影响系统的性能，原因是芯片内阶段是在较低的频率下被执行。

图7示出被清晰定义的芯片外执行阶段的工作负载存储器行为状况的实例。图8示出，通过使用本发明的一些实施例，在这些芯片外阶段期间处理器功率是如何节省的，其中实线示出处于芯片外阶段期间的较低功率的时期。

图9根据一些实施例说明系统90的框图。系统90包括微处理器91，其可以包含奔腾

基于RISC的或其他类型的处理器。微处理器91可以直接与系统存储器92通信，系统存储器92可以包括任何类型的存储器，包括但不限于单数据率随机存取存储器和双数据率随机存取存储器。程序代码可以由微处理器91从存储器92执行，以执行本文所述的方法。微处理器91可以与芯片组93以及通过芯片组93与其他芯片外的功能单元通信，例如存储器94、图形控制器95以及网络接口控制器(NIC)96。

前述的程序代码可以从计算机可读的介质读取，比如软盘、CD-ROM、DVD-ROM、Zip^TM磁盘、磁带，或者对处理步骤进行了编码的、其后以压缩的、未编译的和/或加密的格式存储在存储器94中的信号。在替代的实施例中，为实现本文所述步骤，可以采用硬连线电路以代替或与程序代码组合来使用。因此，实施例不限于任何特定的硬件和软件的组合。

尽管ACPI性能状态在本文中用作实例，实施例可以与任何类型可选择的处理器性能状态相关联。此外，尽管描述了特定的部件来执行进行特定的功能，本文所述的任何功能可以通过软件应用程序、硬件设备、OS、驱动程序和/或BIOS执行。

参照图10，本发明的一些实施例可以涉及确定与工作负载相关联的处理器性能特征(例如在方框100)，确定与该工作负载相关联的工作负载特征(例如在方框101)，以及基于性能特征和工作负载特征确定该工作负载的处理器性能状态(例如在方框102)。举例来说，确定工作负载特征可以包括识别工作负载中的芯片外阶段(例如在方框103)。举例来说，芯片外阶段可以包括存储器存取、监听活动、处理器间通信以及引起阻塞的输入/输出操作中的一项(例如在方框104)。

参照图11，本发明的一些实施例可以涉及确定与工作负载相关联的处理器性能特征(例如在方框110)，确定与该工作负载相关联的工作负载特征(例如在方框111)，以及基于性能特征和工作负载特征确定该工作负载的处理器性能状态(例如在方框112)。举例来说，确定工作负载特征可以包括根据该工作负载的指令级并行性的量来确定该工作负载是受存储器限制的(例如在方框113)。举例来说，确定工作负载特征可以包括根据该工作负载的指令级并行性的量以及该工作负载的活动的输入/输出队列项的数量来确定该工作负载是受存储器限制的(例如在方框114)。对于较低的指令级并行性的量而具有较少的活动队列项，工作负载可能被确定为是受存储器限制的(例如在方框115)。

在一些实施例中，确定工作负载特征可以包括读取性能计数器(例如在方框116)以及基于性能计数器确定停顿周期的数量(例如在方框117)。在一些实施例中，确定工作负载特征可以包括，确定输入/输出队列事件的数量(例如在方框118)，确定引退指令的数量(例如在方框119)，和/或根据输入/输出队列事件的数量和引退指令的数量来确定该工作负载是受存储器限制的(例如在方框120)。一些实施例可以进一步涉及指示处理器在该处理器性能状态下执行工作负载(例如在方框121)。

参照图12，本发明的一些实施例可以涉及：进入PD-DBS电源管理策略，确定工作负载的引退指令的数量和输入/输出队列事件的数量(例如在方框122)，至少部分地基于引退指令的数量和输入/输出队列事件的数量来确定性能特征是否处于所期望的性能范围之内(例如在方框123)，如果该性能特征处于期望的性能范围内，确定工作负载在芯片内的时间量和在芯片外的时间量(例如在方框124)，基于在芯片内的时间量和在芯片外的时间量确定是否出现了阶段转变(例如在方框125)，以及如果出现了阶段转变，为处理器确定新的目标频率来让其执行工作负载(例如在方框126)。

举例来说，确定工作负载的引退指令的数量和输入/输出队列事件的数量(例如在方框122)可以包括读取和储存IOQ计数器和/或引退的指令计数器。举例来说，至少部分地基于引退指令的数量和输入/输出队列事件的数量来确定性能特征是否处于所期望的性能范围之内(例如在方框123)可以包括将当前的IR计数与先前的IR计数加上或减去阈值数量(其可能是最大性能的一个百分数)相比较。

一些实施例可以进一步涉及将处理器的操作频率设置为新的目标频率(例如在方框127)。举例来说，新的目标频率可以根据所期望的可接受的性能下降量来确定。一些实施例可以进一步涉及，如果该性能特征未处于期望的性能范围之内，则将处理器的操作频率设回为先前的频率来执行工作负载(例如在方框128)。

如果在方框125未出现阶段转变，当前的频率可以不发生改变(例如在方框129)。在经过方框127、128和129中的每一个之后，例程可以退出电源管理策略。

熟悉该领域的技术人员将会理解图10～12的流程图可以在任何数量的硬件、软件和/或固件的排列中实现。举例来说，该流程图可以完全通过专用的硬件电路来实现。替代性地，该流程图可以完全通过运行在通用处理器上的软件来实现。替代性地，该流程图可以被选择性地在专用硬件和运行在通用处理器上的软件之间进行划分。

本发明上述的和其他的方面单独地以及组合式地来完成。本发明不应当被解释为要求两个或多个这些方面，除非特定的权利要求明确地这样要求。另外，虽然本发明与目前被认为是优选的实例一起来描述，将会理解本发明并不受限制于所公开的实例，相反地，本发明期望是涵盖包括在本发明实质与范围内的各种修改及等同的安排。

Claims

1.一种用于处理器电源管理的方法，包括：

确定工作负载的引退指令的数量和输入/输出队列事件的数量；

至少部分地基于所述引退指令的数量和所述输入/输出队列事件的数量来确定性能特征是否处于所期望的性能范围之内；

如果所述性能特征处于所述期望的性能范围内，确定所述工作负载在芯片内的时间量和在芯片外的时间量；

基于在芯片内的时间量和在芯片外的时间量确定是否出现了阶段转变；以及

如果出现了所述阶段转变，为处理器确定新的目标频率来让其执行工作负载。

2.根据权利要求1所述的方法，还包括：

将所述处理器的操作频率设置为所述新的目标频率。

3.根据权利要求2所述的方法，其中所述新的目标频率根据所期望的可接受的性能下降量来确定。

4.根据权利要求1所述的方法，还包括：

如果所述性能特征未处于所期望的性能范围之内，则将所述处理器的操作频率设回为先前的频率来执行工作负载。