JP2003271447A - 電子機器のコントローラ、クロックスキュー調整方法 - Google Patents
電子機器のコントローラ、クロックスキュー調整方法Info
- Publication number
- JP2003271447A JP2003271447A JP2002067119A JP2002067119A JP2003271447A JP 2003271447 A JP2003271447 A JP 2003271447A JP 2002067119 A JP2002067119 A JP 2002067119A JP 2002067119 A JP2002067119 A JP 2002067119A JP 2003271447 A JP2003271447 A JP 2003271447A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- clock
- controller
- ram module
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 電子機器のコントローラにおいて、ＲＡＭモ
ジュールに供給されるクロックのスキューを容易に調整
できるようにする。 【解決手段】 ＣＰＵ３０は、装着されているＲＡＭモ
ジュール６０のＳＰＤ情報を読み取り、それぞれのＲＡ
Ｍモジュール６０のメモリ容量を取得する。ＲＯＭ５０
には、メモリ容量に対応したクロック調整値に関する情
報が記録されており、ＣＰＵは３０は、この情報に基づ
いて位相調整器を制御する。この結果、ＲＡＭモジュー
ル６０には、スキュー調整されたクロックが入力され
る。
ジュールに供給されるクロックのスキューを容易に調整
できるようにする。 【解決手段】 ＣＰＵ３０は、装着されているＲＡＭモ
ジュール６０のＳＰＤ情報を読み取り、それぞれのＲＡ
Ｍモジュール６０のメモリ容量を取得する。ＲＯＭ５０
には、メモリ容量に対応したクロック調整値に関する情
報が記録されており、ＣＰＵは３０は、この情報に基づ
いて位相調整器を制御する。この結果、ＲＡＭモジュー
ル６０には、スキュー調整されたクロックが入力され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器のコント
ローラに係り、特に、ＲＡＭモジュールの負荷に対応し
て、クロックスキューを調整する技術に関する。
ローラに係り、特に、ＲＡＭモジュールの負荷に対応し
て、クロックスキューを調整する技術に関する。
【０００２】
【従来の技術】電子機器に内蔵され、電子機器の制御を
行なうコントローラ（メインボード）に搭載されたＣＰ
Ｕ、ＲＡＭ、メモリコントローラ等のチップは、発振器
により発生されるクロックに同期してそれぞれの処理を
行なうようになっている。
行なうコントローラ（メインボード）に搭載されたＣＰ
Ｕ、ＲＡＭ、メモリコントローラ等のチップは、発振器
により発生されるクロックに同期してそれぞれの処理を
行なうようになっている。
【０００３】図５は、従来のコントローラのクロック周
辺の構成の一例を説明するためのブロック図である。本
例において、コントローラは２つのＲＡＭソケットを備
えており、ＲＡＭモジュール１６０ａとＲＡＭモジュー
ル１６０ｂとが装着されているものとする。
辺の構成の一例を説明するためのブロック図である。本
例において、コントローラは２つのＲＡＭソケットを備
えており、ＲＡＭモジュール１６０ａとＲＡＭモジュー
ル１６０ｂとが装着されているものとする。
【０００４】本図に示すように、発振器１１０が発生す
るクロックは、クロックドライバ１２０ａ〜１２０ｄを
介して、ＣＰＵ１３０、メモリコントローラ１４０、Ｒ
ＡＭモジュール１６０ａ、ＲＡＭモジュール１６０ｂに
供給される。そして、ＣＰＵ１３０、メモリコントロー
ラ１４０、ＲＡＭモジュール１６０ａ、ＲＡＭモジュー
ル１６０ｂは、このクロックに同期して動作し、各信号
の受け渡しを行なうようになっている。
るクロックは、クロックドライバ１２０ａ〜１２０ｄを
介して、ＣＰＵ１３０、メモリコントローラ１４０、Ｒ
ＡＭモジュール１６０ａ、ＲＡＭモジュール１６０ｂに
供給される。そして、ＣＰＵ１３０、メモリコントロー
ラ１４０、ＲＡＭモジュール１６０ａ、ＲＡＭモジュー
ル１６０ｂは、このクロックに同期して動作し、各信号
の受け渡しを行なうようになっている。
【０００５】このような、同期式設計においては、クロ
ックの伝搬遅延時間の差、各チップの負荷容量の差、配
線容量などの理由により発生するタイミングずれ、いわ
ゆるクロックスキューが発生する。図４（ａ）は、クロ
ックスキューにより各チップに供給されるクロックのタ
イミングがずれていることを表す図である。本図では、
ＲＡＭモジュール１６０ａに供給されるＣＬＫ３が特に
遅れている。このクロックスキューが大きくなると、チ
ップ間の信号の受け渡しに悪影響を与えるため、各クロ
ック線の配線長等を調整して各チップへのクロックの到
達時間をそろえるようにしている。
ックの伝搬遅延時間の差、各チップの負荷容量の差、配
線容量などの理由により発生するタイミングずれ、いわ
ゆるクロックスキューが発生する。図４（ａ）は、クロ
ックスキューにより各チップに供給されるクロックのタ
イミングがずれていることを表す図である。本図では、
ＲＡＭモジュール１６０ａに供給されるＣＬＫ３が特に
遅れている。このクロックスキューが大きくなると、チ
ップ間の信号の受け渡しに悪影響を与えるため、各クロ
ック線の配線長等を調整して各チップへのクロックの到
達時間をそろえるようにしている。
【０００６】
【発明が解決しようとする課題】これらのチップのう
ち、ＣＰＵとメモリコントローラは、あらかじめその仕
様が定められており、出荷後も変更されることはないた
め、各クロック線の配線長の変更等によるスキュー調整
が容易である。
ち、ＣＰＵとメモリコントローラは、あらかじめその仕
様が定められており、出荷後も変更されることはないた
め、各クロック線の配線長の変更等によるスキュー調整
が容易である。
【０００７】しかし、複数のメモリチップにより構成さ
れるＲＡＭモジュールは、どのようなＲＡＭモジュール
が実装されるか開発時には未確定の場合が多く、また、
出荷後も異なるメモリ容量のＲＡＭモジュールに差し替
えられる場合も多い。一般に、ＲＡＭモジュールの負荷
容量は、メモリ容量（何個のメモリチップにより構成さ
れるか）に応じて変化するため、開発時において負荷容
量によるクロックスキューを見積もることができず、各
クロック線の配線長の変更等によるＲＡＭモジュールの
スキュー調整は困難である。
れるＲＡＭモジュールは、どのようなＲＡＭモジュール
が実装されるか開発時には未確定の場合が多く、また、
出荷後も異なるメモリ容量のＲＡＭモジュールに差し替
えられる場合も多い。一般に、ＲＡＭモジュールの負荷
容量は、メモリ容量（何個のメモリチップにより構成さ
れるか）に応じて変化するため、開発時において負荷容
量によるクロックスキューを見積もることができず、各
クロック線の配線長の変更等によるＲＡＭモジュールの
スキュー調整は困難である。
【０００８】本発明は、電子機器のコントローラにおい
て、ＲＡＭモジュールについてのクロックスキューを容
易に調整できるようにすることを目的とする。
て、ＲＡＭモジュールについてのクロックスキューを容
易に調整できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の態様によれば、電子機器の制御を行
なうコントローラであって、クロックを発生する発振器
と、クロックの供給対象であるＣＰＵと、クロックの供
給対象であるＲＡＭモジュールを装着するためのＲＡＭ
ソケットと、コントローラを制御するための情報が記録
されたＲＯＭと、前記ＲＡＭソケットに装着されたＲＡ
Ｍモジュールに供給するクロックのタイミングを調整す
る調整器とを備え、前記ＣＰＵは、前記ＲＡＭソケット
に装着されたＲＡＭモジュールから当該ＲＡＭモジュー
ルに関する情報を取得し、取得したＲＡＭモジュールに
関する情報と、前記ＲＯＭに記録された情報とから定め
られる前記ＲＡＭモジュールに供給するクロックの調整
量に基づいて、前記調整器を制御して、前記ＲＡＭモジ
ュールに供給するクロックのタイミングを調整すること
を特徴とするコントローラが提供される。
め、本発明の第１の態様によれば、電子機器の制御を行
なうコントローラであって、クロックを発生する発振器
と、クロックの供給対象であるＣＰＵと、クロックの供
給対象であるＲＡＭモジュールを装着するためのＲＡＭ
ソケットと、コントローラを制御するための情報が記録
されたＲＯＭと、前記ＲＡＭソケットに装着されたＲＡ
Ｍモジュールに供給するクロックのタイミングを調整す
る調整器とを備え、前記ＣＰＵは、前記ＲＡＭソケット
に装着されたＲＡＭモジュールから当該ＲＡＭモジュー
ルに関する情報を取得し、取得したＲＡＭモジュールに
関する情報と、前記ＲＯＭに記録された情報とから定め
られる前記ＲＡＭモジュールに供給するクロックの調整
量に基づいて、前記調整器を制御して、前記ＲＡＭモジ
ュールに供給するクロックのタイミングを調整すること
を特徴とするコントローラが提供される。
【００１０】これにより、装着されるＲＡＭモジュール
が変更されても、ＲＡＭモジュールについてのクロック
スキューを容易に調整することができるようになる。
が変更されても、ＲＡＭモジュールについてのクロック
スキューを容易に調整することができるようになる。
【００１１】ここで、前記ＲＡＭに関する情報には、Ｒ
ＡＭのメモリ容量が含まれ、前記ＲＯＭに記録された情
報には、ＲＡＭのメモリ容量と、調整すべきクロックの
調整量とを対応付けた情報が含まれるようにすることが
できる。
ＡＭのメモリ容量が含まれ、前記ＲＯＭに記録された情
報には、ＲＡＭのメモリ容量と、調整すべきクロックの
調整量とを対応付けた情報が含まれるようにすることが
できる。
【００１２】また、前記クロックの調整量は位相あるは
遅延時間により表すことができる。
遅延時間により表すことができる。
【００１３】なお、前記ＲＡＭソケットを複数備えてい
る場合には、前記ＲＡＭモジュールに供給するクロック
のタイミング調整は、複数のＲＡＭソケットに装着され
たそれぞれのＲＡＭモジュールについて行なうようにす
ることができる。
る場合には、前記ＲＡＭモジュールに供給するクロック
のタイミング調整は、複数のＲＡＭソケットに装着され
たそれぞれのＲＡＭモジュールについて行なうようにす
ることができる。
【００１４】上記課題を解決するため、本発明の第２の
態様によれば、クロックに同期して動作する複数のチッ
プのそれぞれの負荷容量の差によって発生するクロック
スキューを調整する方法であって、スキューを調整すべ
きチップの負荷容量に対応する情報を取得するステップ
と、取得した負荷容量に対応する情報に基づいて、その
チップに供給するクロックの位相を調整するステップと
を備えることを特徴とするクロックスキュー調整方法が
提供される。
態様によれば、クロックに同期して動作する複数のチッ
プのそれぞれの負荷容量の差によって発生するクロック
スキューを調整する方法であって、スキューを調整すべ
きチップの負荷容量に対応する情報を取得するステップ
と、取得した負荷容量に対応する情報に基づいて、その
チップに供給するクロックの位相を調整するステップと
を備えることを特徴とするクロックスキュー調整方法が
提供される。
【００１５】ここで、スキューを調整すべきチップは、
ＲＡＭモジュールとすることができる。
ＲＡＭモジュールとすることができる。
【００１６】このとき、前記ＲＡＭモジュールが複数あ
る場合には、ＲＡＭモジュール毎に前記スキューを調整
することができる。
る場合には、ＲＡＭモジュール毎に前記スキューを調整
することができる。
【００１７】
【発明の実施の形態】本発明の実施形態について、図面
を参照して説明する。図１は、本発明を適用したコント
ローラのクロック周辺の構成を説明するためのブロック
図である。
を参照して説明する。図１は、本発明を適用したコント
ローラのクロック周辺の構成を説明するためのブロック
図である。
【００１８】本実施形態において、コントローラは、発
振器１０を備えており、所定の周波数、例えば１００Ｍ
Ｈｚのクロックが生成されている。コントローラ上に
は、このクロックの供給対象として、ＣＰＵ３０と、メ
モリコントローラ４０と、２つのＲＡＭソケットに装着
されたＲＡＭモジュール６０ａとＲＡＭモジュール６０
ｂとが設けられている。ただし、クロックの供給対象は
これらに限られず、また、ＲＡＭソケットおよびＲＡＭ
モジュールの個数は２個に限られない。
振器１０を備えており、所定の周波数、例えば１００Ｍ
Ｈｚのクロックが生成されている。コントローラ上に
は、このクロックの供給対象として、ＣＰＵ３０と、メ
モリコントローラ４０と、２つのＲＡＭソケットに装着
されたＲＡＭモジュール６０ａとＲＡＭモジュール６０
ｂとが設けられている。ただし、クロックの供給対象は
これらに限られず、また、ＲＡＭソケットおよびＲＡＭ
モジュールの個数は２個に限られない。
【００１９】メモリコントローラ４０とＲＡＭモジュー
ル６０ａ、６０ｂとのデータのやり取りは、メモリデー
タバスを介して行なわれる。
ル６０ａ、６０ｂとのデータのやり取りは、メモリデー
タバスを介して行なわれる。
【００２０】ＣＰＵ３０には、ＣＰＵ３０、メモリコン
トローラ４０等とは非同期に動作するＲＯＭ５０が接続
されている。ＲＯＭ５０には、コントローラの動作を制
御するためのプログラム等の他、コントローラに装着さ
れたＲＡＭモジュール６０の種類に応じてＲＡＭモジュ
ール６０に供給するクロックの位相を調整するための情
報が記録されている。この情報については後述する。
トローラ４０等とは非同期に動作するＲＯＭ５０が接続
されている。ＲＯＭ５０には、コントローラの動作を制
御するためのプログラム等の他、コントローラに装着さ
れたＲＡＭモジュール６０の種類に応じてＲＡＭモジュ
ール６０に供給するクロックの位相を調整するための情
報が記録されている。この情報については後述する。
【００２１】本実施形態において、ＣＰＵ３０、メモリ
コントローラ４０には、クロックが、クロックドライバ
２０ａ、２０ｂを介して供給される。また、ＲＡＭモジ
ュール６０ａ、ＲＡＭモジュール６０ｂには、位相調整
器７０ｃ、７０ｄによって位相が調整されたクロック
が、クロックドライバ２０ｃ、２０ｄを介して供給され
る。
コントローラ４０には、クロックが、クロックドライバ
２０ａ、２０ｂを介して供給される。また、ＲＡＭモジ
ュール６０ａ、ＲＡＭモジュール６０ｂには、位相調整
器７０ｃ、７０ｄによって位相が調整されたクロック
が、クロックドライバ２０ｃ、２０ｄを介して供給され
る。
【００２２】位相調整器７０ｃ、７０ｄは、入力される
発振器１０からのクロックの位相を任意に変化させて出
力する装置である。位相調整器としては、例えば、ＰＬ
Ｌ方式、オクターブ・バンド方式、周波数変換方式等を
用いたものが代表的である。本発明はいずれの方式も用
いることができる。
発振器１０からのクロックの位相を任意に変化させて出
力する装置である。位相調整器としては、例えば、ＰＬ
Ｌ方式、オクターブ・バンド方式、周波数変換方式等を
用いたものが代表的である。本発明はいずれの方式も用
いることができる。
【００２３】位相調整器７０ｃ、７０ｄは、ＣＰＵ３０
から送られる制御信号により、調整する位相がそれぞれ
独立に設定される。
から送られる制御信号により、調整する位相がそれぞれ
独立に設定される。
【００２４】図２は、ＲＡＭモジュール６０の構成の一
例を説明するための図である。本発明において、ＲＡＭ
モジュール６０は、一般的なＲＡＭモジュール、例え
ば、ＳＤＲＡＭチップを複数搭載したＤＩＭＭとするこ
とができる。
例を説明するための図である。本発明において、ＲＡＭ
モジュール６０は、一般的なＲＡＭモジュール、例え
ば、ＳＤＲＡＭチップを複数搭載したＤＩＭＭとするこ
とができる。
【００２５】ＲＡＭモジュール６０は、メモリデータバ
ス（ＭＤ）、クロック信号線（ＣＬＫ）および制御信号
線に接続される複数のＳＤＲＡＭ６１ａ〜６１ｄに加
え、ＲＡＭモジュール６０の仕様に関する情報を記憶し
ているＳＰＤ６２（Serial Presence Detect）と呼ばれ
るメモリチップを備えている。
ス（ＭＤ）、クロック信号線（ＣＬＫ）および制御信号
線に接続される複数のＳＤＲＡＭ６１ａ〜６１ｄに加
え、ＲＡＭモジュール６０の仕様に関する情報を記憶し
ているＳＰＤ６２（Serial Presence Detect）と呼ばれ
るメモリチップを備えている。
【００２６】ＳＰＤが記憶する内容は、例えば、メモリ
モジュールタイプ識別情報、メモリ容量、バンク構成、
搭載しているメモリの動作クロック、動作タイミング、
パリティビットの有無等とすることができる。
モジュールタイプ識別情報、メモリ容量、バンク構成、
搭載しているメモリの動作クロック、動作タイミング、
パリティビットの有無等とすることができる。
【００２７】ＣＰＵ３０は、ＲＡＭソケットに装着され
たＲＡＭモジュールのＳＰＤから情報を取得すること
で、装着されたＲＡＭモジュールのメモリ容量等を判別
することができるようになっている。
たＲＡＭモジュールのＳＰＤから情報を取得すること
で、装着されたＲＡＭモジュールのメモリ容量等を判別
することができるようになっている。
【００２８】次に、ＲＯＭ５０に記録されている、ＲＡ
Ｍモジュール６０に供給するクロックの位相を調整する
ための情報について説明する。
Ｍモジュール６０に供給するクロックの位相を調整する
ための情報について説明する。
【００２９】ＲＡＭモジュール６０に入力されるクロッ
クの遅延量は、ＲＡＭモジュールの負荷容量に応じて変
化する。このため、クロックの位相を調整するための情
報は、例えば、ＲＡＭソケットに装着されたＲＡＭモジ
ュール６０の負荷容量と位相の調整値とを対応付けた情
報とすることができる。また、一般に、負荷容量はＲＡ
Ｍモジュールのメモリ容量に対応するため、メモリ容量
と位相の調整値を対応付けた情報としてもよい。本実施
形態では、ＳＰＤによりメモリ容量が容易に取得できる
ため、メモリ容量と位相の調整値とを対応付けた情報が
ＲＯＭ５０に記録されているものとする。この場合、例
えば、ＲＡＭモジュール６０がαＭＢの容量の場合に
は、調整値として位相をβ°遅らせるというような内容
とすることができる。
クの遅延量は、ＲＡＭモジュールの負荷容量に応じて変
化する。このため、クロックの位相を調整するための情
報は、例えば、ＲＡＭソケットに装着されたＲＡＭモジ
ュール６０の負荷容量と位相の調整値とを対応付けた情
報とすることができる。また、一般に、負荷容量はＲＡ
Ｍモジュールのメモリ容量に対応するため、メモリ容量
と位相の調整値を対応付けた情報としてもよい。本実施
形態では、ＳＰＤによりメモリ容量が容易に取得できる
ため、メモリ容量と位相の調整値とを対応付けた情報が
ＲＯＭ５０に記録されているものとする。この場合、例
えば、ＲＡＭモジュール６０がαＭＢの容量の場合に
は、調整値として位相をβ°遅らせるというような内容
とすることができる。
【００３０】また、クロックの調整値は、位相に限られ
ず、例えば、γ秒遅らせるというように時間で設定する
ようにしてもよい。この場合には、位相調整器７０はク
ロックが入力されてから出力されるまでの遅延時間を変
更できるようにし、ＲＯＭ５０に記録する情報は、例え
ば、メモリ容量とクロックの遅延時間とを対応付けた情
報とする。
ず、例えば、γ秒遅らせるというように時間で設定する
ようにしてもよい。この場合には、位相調整器７０はク
ロックが入力されてから出力されるまでの遅延時間を変
更できるようにし、ＲＯＭ５０に記録する情報は、例え
ば、メモリ容量とクロックの遅延時間とを対応付けた情
報とする。
【００３１】なお、位相の調整値または遅延時間は、あ
らかじめ、実験等により求めておき、ＲＯＭ５０に記録
するようにする。
らかじめ、実験等により求めておき、ＲＯＭ５０に記録
するようにする。
【００３２】次に、本実施形態におけるコントローラの
動作処理について図３のフロー図を参照して説明する。
動作処理について図３のフロー図を参照して説明する。
【００３３】コントローラの起動時等に、ＣＰＵ３０は
メモリコントローラ４０を介して、ＳＰＤ用バスを使用
して、ＲＡＭソケットに装着されたＲＡＭモジュール６
０ａ、６０ｂのＳＰＤ６２ａ、６２ｂにアクセスし、そ
れぞれのＳＰＤ情報を取得する（Ｓ１０１）。
メモリコントローラ４０を介して、ＳＰＤ用バスを使用
して、ＲＡＭソケットに装着されたＲＡＭモジュール６
０ａ、６０ｂのＳＰＤ６２ａ、６２ｂにアクセスし、そ
れぞれのＳＰＤ情報を取得する（Ｓ１０１）。
【００３４】取得したＳＰＤ情報に含まれるＲＡＭモジ
ュール６０ａ、６０ｂのメモリ容量に対応するそれぞれ
の調整値をＲＯＭ５０から取得する。そして、この調整
値になるように位相調整器を制御するための信号を位相
調整器７０ｃ、７０ｄにそれぞれ送る（Ｓ１０２）。
ュール６０ａ、６０ｂのメモリ容量に対応するそれぞれ
の調整値をＲＯＭ５０から取得する。そして、この調整
値になるように位相調整器を制御するための信号を位相
調整器７０ｃ、７０ｄにそれぞれ送る（Ｓ１０２）。
【００３５】位相調整器７０ｃ、７０ｄにより位相が調
整されたクロックがＲＡＭモジュール６０ａ、６０ｂに
供給される（Ｓ１０３）。
整されたクロックがＲＡＭモジュール６０ａ、６０ｂに
供給される（Ｓ１０３）。
【００３６】これにより、ＣＰＵ３０に供給されるＣＬ
Ｋ１、メモリコントローラ４０に供給されるＣＬＫ２、
ＲＡＭモジュール６０ａに供給されるＣＬＫ３、ＲＡＭ
モジュール６０ｂに供給されるＣＬＫが揃うことにな
る。
Ｋ１、メモリコントローラ４０に供給されるＣＬＫ２、
ＲＡＭモジュール６０ａに供給されるＣＬＫ３、ＲＡＭ
モジュール６０ｂに供給されるＣＬＫが揃うことにな
る。
【００３７】図４（ｂ）は、このときの各チップに供給
されるクロックを示す図であり、図４（ａ）で遅れてい
たＲＡＭモジュール６０ａに供給されるＣＬＫ３が調整
されて、各ＣＬＫが揃った状態となっている。
されるクロックを示す図であり、図４（ａ）で遅れてい
たＲＡＭモジュール６０ａに供給されるＣＬＫ３が調整
されて、各ＣＬＫが揃った状態となっている。
【００３８】このように、ＲＡＭモジュール６０のメモ
リ容量に応じて、位相調整器によりクロックのタイミン
グを調整することができるため、
リ容量に応じて、位相調整器によりクロックのタイミン
グを調整することができるため、
【００３９】
【発明の効果】上述のように、本発明によれば、電子機
器のコントローラにおいて、ＲＡＭモジュールについて
のクロックスキューを容易に調整することができる。
器のコントローラにおいて、ＲＡＭモジュールについて
のクロックスキューを容易に調整することができる。
【図１】は、本発明を適用したコントローラのクロック
周辺の構成を説明するためのブロック図である。
周辺の構成を説明するためのブロック図である。
【図２】は、ＲＡＭモジュール６０の構成の一例を説明
するための図である。
するための図である。
【図３】は、本実施形態におけるコントローラの動作処
理について説明するためのフロー図である。
理について説明するためのフロー図である。
【図４】は、各チップに供給されるクロックを示す図で
あり、図４（ａ）は、ＲＡＭモジュールの負荷容量によ
りクロックがずれていることを表し、図４（ｂ）は、本
発明によりＲＡＭモジュールに供給されるクロックが調
整されたことを表している。
あり、図４（ａ）は、ＲＡＭモジュールの負荷容量によ
りクロックがずれていることを表し、図４（ｂ）は、本
発明によりＲＡＭモジュールに供給されるクロックが調
整されたことを表している。
【図５】は、従来のコントローラのクロック周辺の構成
の一例を説明するためのブロック図である。
の一例を説明するためのブロック図である。
１０…発振器
２０…クロックドライバ
３０…ＣＰＵ
４０…メモリコントローラ
５０…ＲＯＭ
６０…ＲＡＭモジュール
７０…位相調整器
１１０…発振器
１２０…クロックドライバ
１３０…ＣＰＵ
１４０…メモリコントローラ
１５０…ＲＯＭ
１６０…ＲＡＭモジュール
Claims (8)
- 【請求項１】電子機器の制御を行なうコントローラであ
って、 クロックを発生する発振器と、 クロックの供給対象であるＣＰＵと、クロックの供給対
象であるＲＡＭモジュールを装着するためのＲＡＭソケ
ットと、 コントローラを制御するための情報が記録されたＲＯＭ
と、 前記ＲＡＭソケットに装着されたＲＡＭモジュールに供
給するクロックのタイミングを調整する調整器とを備
え、 前記ＣＰＵは、前記ＲＡＭソケットに装着されたＲＡＭ
モジュールから当該ＲＡＭモジュールに関する情報を取
得し、 取得したＲＡＭモジュールに関する情報と、前記ＲＯＭ
に記録された情報とから定められる前記ＲＡＭモジュー
ルに供給するクロックの調整量に基づいて、前記調整器
を制御して、前記ＲＡＭモジュールに供給するクロック
のタイミングを調整することを特徴とするコントロー
ラ。 - 【請求項２】請求項１に記載のコントローラにおいて、 前記ＲＡＭに関する情報には、ＲＡＭモジュールのメモ
リ容量が含まれ、 前記ＲＯＭに記録された情報には、ＲＡＭモジュールの
メモリ容量と、調整すべきクロックの調整量とを対応付
けた情報が含まれることを特徴とするコントローラ。 - 【請求項３】請求項１または２に記載のコントローラに
おいて、 前記クロックの調整量は位相により表されることを特徴
とするコントローラ。 - 【請求項４】請求項１または２に記載のコントローラに
おいて、 前記クロックの調整量は遅延時間により表されることを
特徴とするコントローラ。 - 【請求項５】請求項１〜４にいずれか一項に記載のコン
トローラにおいて、 前記ＲＡＭソケットを複数備え、 前記ＲＡＭモジュールに供給するクロックのタイミング
調整は、複数のＲＡＭソケットに装着されたそれぞれの
ＲＡＭモジュールについて行なうことを特徴とするコン
トローラ。 - 【請求項６】クロックに同期して動作する複数のチップ
のそれぞれの負荷容量の差によって発生するクロックス
キューを調整する方法であって、 スキューを調整すべきチップの負荷容量に対応する情報
を取得するステップと、 取得した負荷容量に対応する情報に基づいて、そのチッ
プに供給するクロックの位相を調整するステップとを備
えることを特徴とするクロックスキュー調整方法。 - 【請求項７】請求項６に記載のクロックスキュー調整方
法において、 前記スキューを調整すべきチップは、ＲＡＭモジュール
であることを特徴とするクロックスキュー調整方法。 - 【請求項８】請求項７に記載のクロックスキュー調整方
法において、 前記ＲＡＭモジュールが複数ある場合には、 ＲＡＭモジュール毎に前記スキューを調整することを特
徴とするクロックスキュー調整方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067119A JP2003271447A (ja) | 2002-03-12 | 2002-03-12 | 電子機器のコントローラ、クロックスキュー調整方法 |
| US10/382,468 US20030226055A1 (en) | 2002-03-12 | 2003-03-06 | Controller of electronic equipment and clock skew adjusting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067119A JP2003271447A (ja) | 2002-03-12 | 2002-03-12 | 電子機器のコントローラ、クロックスキュー調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271447A true JP2003271447A (ja) | 2003-09-26 |
Family
ID=29198605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067119A Withdrawn JP2003271447A (ja) | 2002-03-12 | 2002-03-12 | 電子機器のコントローラ、クロックスキュー調整方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030226055A1 (ja) |
| JP (1) | JP2003271447A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7206239B2 (en) | 2005-03-28 | 2007-04-17 | Fujitsu Limited | Semiconductor device and skew adjusting method |
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP2009020478A (ja) * | 2007-07-11 | 2009-01-29 | United Memories Inc | 低スキュークロック分布ツリー |
| JP2009290345A (ja) * | 2008-05-27 | 2009-12-10 | Sony Corp | 固体撮像素子、データ転送回路及びカメラシステム |
| US8020015B2 (en) | 2004-12-21 | 2011-09-13 | Packet Digital | Method and apparatus for on-demand power management |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339837B2 (en) * | 2004-05-18 | 2008-03-04 | Infineon Technologies Ag | Configurable embedded processor |
| US20060221936A1 (en) * | 2005-03-31 | 2006-10-05 | Rauchwerk Michael D | Timing recovery for modem transmission on IP networks |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577236A (en) * | 1994-12-30 | 1996-11-19 | International Business Machines Corporation | Memory controller for reading data from synchronous RAM |
| US5918072A (en) * | 1995-09-18 | 1999-06-29 | Opti Inc. | System for controlling variable length PCI burst data using a dummy final data phase and adjusting the burst length during transaction |
| JP3320321B2 (ja) * | 1995-10-20 | 2002-09-03 | キヤノン株式会社 | 無線通信システム、無線制御装置、無線通信装置及びそれらの制御方法 |
| US6275555B1 (en) * | 1999-12-30 | 2001-08-14 | Intel Corporation | Digital delay locked loop for adaptive de-skew clock generation |
| US6639956B1 (en) * | 1999-12-31 | 2003-10-28 | Intel Corporation | Data resynchronization circuit |
| DE10127424B4 (de) * | 2001-06-06 | 2004-09-02 | Infineon Technologies Ag | Elektronische Schaltung mit asynchroner Taktung von Peripherieeinheiten |
| US6915443B2 (en) * | 2001-07-13 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | System and method for adaptively adjusting clock skew in a variably loaded memory bus |
-
2002
- 2002-03-12 JP JP2002067119A patent/JP2003271447A/ja not_active Withdrawn
-
2003
- 2003-03-06 US US10/382,468 patent/US20030226055A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| US8020015B2 (en) | 2004-12-21 | 2011-09-13 | Packet Digital | Method and apparatus for on-demand power management |
| US8095818B2 (en) | 2004-12-21 | 2012-01-10 | Packet Digital | Method and apparatus for on-demand power management |
| US7206239B2 (en) | 2005-03-28 | 2007-04-17 | Fujitsu Limited | Semiconductor device and skew adjusting method |
| JP2009020478A (ja) * | 2007-07-11 | 2009-01-29 | United Memories Inc | 低スキュークロック分布ツリー |
| JP2009290345A (ja) * | 2008-05-27 | 2009-12-10 | Sony Corp | 固体撮像素子、データ転送回路及びカメラシステム |
| US8405749B2 (en) | 2008-05-27 | 2013-03-26 | Sony Corporation | Solid-state imaging device, data transfer circuit, and camera system for compensating for circuit variations during image readout |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030226055A1 (en) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3929116B2 (ja) | メモリサブシステム | |
| JP4700636B2 (ja) | 半導体メモリ装置を装着したメモリモジュールを有するシステム | |
| EP2065894B1 (en) | Variable delay circuit, memory control circuit, delay amount setting apparatus, delay amount setting method and delay amount setting program | |
| KR20030033070A (ko) | 버퍼가 장착된 메모리 시스템에서 신뢰성있는 전송을제공하기 위한 시스템 및 방법 | |
| JP2006189916A (ja) | タイミング調整方法及び装置 | |
| TWI251837B (en) | Method and related apparatus for adjusting timing of memory signals | |
| JP2006275616A (ja) | 半導体装置及びスキュー調整方法 | |
| KR100560644B1 (ko) | 클럭 동기회로를 구비하는 집적회로장치 | |
| JP2001351380A (ja) | 半導体装置、半導体装置を含むモジュール、及びモジュールを含むシステム | |
| JP2003271447A (ja) | 電子機器のコントローラ、クロックスキュー調整方法 | |
| JP3861650B2 (ja) | インターフェース回路 | |
| KR100631952B1 (ko) | Ｄｌｌ 회로의 출력신호 구동장치 | |
| JP2000187612A (ja) | データフェッチタイミング切り替え回路 | |
| JP2000163154A (ja) | クロック信号位相遅延補償方法 | |
| JP2004005964A (ja) | 同期式半導体装置及びデータ出力時間調節方法 | |
| KR20180065743A (ko) | 반도체 장치 | |
| JP2002328744A (ja) | 半導体集積回路装置 | |
| KR100579629B1 (ko) | Ｄｄｒ메모리의 데이터 스트로브 신호 제어 장치 | |
| JP2001160000A (ja) | メモリ制御集積回路、メモリカード、メモリ装置、情報処理装置、クロック設定方法、記録媒体 | |
| JP2002041356A (ja) | 半導体装置 | |
| JP2003273728A (ja) | 半導体装置 | |
| JP2007193658A (ja) | 半導体装置 | |
| JP2007233453A (ja) | メモリモジュール | |
| JP2954191B1 (ja) | 入出力制御装置および入出力制御方法、並びに記録媒体 | |
| JP2000194594A (ja) | メモリ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060412 |