JP4700636B2 - 半導体メモリ装置を装着したメモリモジュールを有するシステム - Google Patents

半導体メモリ装置を装着したメモリモジュールを有するシステム Download PDF

Info

Publication number
JP4700636B2
JP4700636B2 JP2007047258A JP2007047258A JP4700636B2 JP 4700636 B2 JP4700636 B2 JP 4700636B2 JP 2007047258 A JP2007047258 A JP 2007047258A JP 2007047258 A JP2007047258 A JP 2007047258A JP 4700636 B2 JP4700636 B2 JP 4700636B2
Authority
JP
Japan
Prior art keywords
clock signal
signal
memory module
address
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007047258A
Other languages
English (en)
Other versions
JP2007200542A (ja
Inventor
東 陽 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0079186A external-priority patent/KR100396885B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007200542A publication Critical patent/JP2007200542A/ja
Application granted granted Critical
Publication of JP4700636B2 publication Critical patent/JP4700636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Description

本発明は半導体メモリ装置及びこれを含むメモリモジュールを有するシステムに係り、特にシステムのクロック周波数が高まっても低い周波数の内部クロック信号を作ってアドレス信号及びコマンド信号の動作周波数として使用し、相異なる周波数を有するクロック信号を受信する半導体メモリ装置及びこれを含むメモリモジュールを有するシステムに関する。
最近のコンピュータシステムは、高性能マイクロコントローラ(以下"CPU"と称する)の開発によって大容量のデータを高速で処理することが要求される。このような要求は、CPUの命令構造及び機能構造によってプロセッサのワード長さをより大きくし、クロック周波数を増加させ、またデータバス幅を大きくするなどCPUの特性によるものである。特に、クロック周波数の増加はCPUとデータとを相互交換するメモリの容量を大きくし、データ伝送速度を速くするように誘導する。したがって、メモリは高周波のシステムクロック信号に合せて動作する。
図１は、メモリコントローラ１１０とメモリモジュール１２０とを具備する一般的なシステムボード１００を示す図面である。メモリコントローラ１１０はクロックバスライン、アドレスバスライン、コマンドバスライン、及びデータバスラインを通じてクロック信号CLK、アドレス信号ADDR、コマンド信号CMD及びデータDATAをメモリモジュール１２０に伝送する。メモリモジュール１２０は、一例として８個のメモリチップ１０１、１０２、…、１０８を内蔵し、各メモリチップ１０１、１０２、…、１０８はクロックバスライン、アドレスバスライン、コマンドバスライン及びデータバスラインと連結される。
システムの高機能化、高性能化によって、クロックバスラインにのせられるクロック信号CLKの周波数が高まる。高周波数のクロック信号CLKはメモリチップ１０１、１０２、…、１０８に提供されてメモリチップ１０１、１０２、…、１０８の動作を制御する。メモリチップ１０１、１０２、…、１０８が、例えばSDRAMの場合に、クロック信号CLKのエッジに合せてコマンド信号CMD、アドレス信号ADDR、そしてデータDATAを受信または入出力する。
ところが、図１で分かるように、メモリチップ１０１、１０２、…、１０８から入出力されるデータDATAは各メモリチップ１０１、１０２、…、１０８に連結された独立的なデータラインを通じてデータバスラインと連結される。それで、それぞれのデータラインの負荷はこれと連結される一つのメモリチップになる。これに反してアドレスバス及びコマンドバスはメモリチップ１０１、１０２、…、１０８に直列に共有されて連結されるために、アドレス信号ADDR及びコマンド信号CMDは８つのメモリチップ１０１、１０２、…、１０８に該当する負荷を有する。
それで、クロック信号CLKの高周波化によってデータラインにのせられるデータDATAは該当負荷が小さいためにクロック信号CLKによって高周波動作が可能であるが、アドレス信号ADDR及びコマンド信号CMDは該当負荷が大きいためにクロック信号CLKによる高周波動作に限界がある。
図２は、システムボードに装着された従来のメモリモジュール１２０を示す図面である。システムボードにはマイクロプロセッサ(図示せず)またはメモリコントローラ(図示せず)と連結される多数のバスラインが配置されるが、代表的にクロックバスラインCLK、アドレスバスラインADDR及びコマンドバスラインCMDが配置される。メモリモジュール１２０は多数のメモリチップ１０１、１０２、…、１０６、位相同期回路(Phase Locked Loop: 以下"PLL"と称する)１０７及びレジスタ１０８を含む。
PLL１０７は、クロックバスラインにのせられるクロック信号CLKを受信して多数の内部クロック信号ICLK０、ICLK１、ICLK２…、ICLK６を発生させる。内部クロック信号ICLK０、ICLK１、ICLK２、…、ICLK６はスキューなしに同じスルーレートとデューティを有する理想的な信号である。そして内部クロック信号ICLK０、ICLK１、ICLK２、…、ICLK６はクロック信号CLKと位相が同期するために、クロック信号CLKの周波数を有する。内部クロック信号ICLK０はレジスタ１０８に提供され、内部クロック信号ICLK１、ICLK２、…、ICLK６はメモリチップ１０１、１０２、…、１０６に提供される。図２で、一つのクロック信号が一つのメモリチップに連結されているが、実際の応用で一つのクロック信号が対応するメモリチップの数は可変的でありうる。レジスタ１０８は内部クロック信号ICLK０に応答してアドレス信号ADDR及びコマンド信号CMDを受信した後、それらを各メモリチップ１０１、１０２、…、１０６に伝送する。
ところが、メモリモジュール１２０は、一つのクロック信号CLKだけを受信してこれを多数の内部クロック信号ICLK０、ICLK１、ICLK２、…ICLK６に作るために、高性能システムの場合、クロック信号CLKの周波数が高まれば、これにより内部クロック信号ICLK０、ICLK１、ICLK２、…、ICLK６の周波数も高まる。内部クロック信号ICLK１、ICLK２、…、ICLK６を受信してこれにより動作するメモリチップ１０１、１０２、…、１０６はそれ自体高周波動作に適したデバイスで構成できるためにその動作に問題はないが、レジスタ１０８の場合は、内部クロック信号ICLK０の周波数、すなわち、高周波数によってアドレス信号ADDR及びコマンド信号CMDを受信し、これを高周波数に合せてメモリチップに伝達できるかどうかは疑わしい。
したがって、クロック信号CLKの周波数が高まってもアドレス信号ADDR及びコマンド信号CMDの動作周波数を任意に低めて使用でき、レジスタ１０８の動作に適したクロック信号を受信できるメモリ装置及びメモリモジュールが要求される。
本発明の目的は、クロック信号の周波数が高まってもアドレス信号及びコマンド信号の動作周波数を調節できる半導体メモリ装置を提供することにある。
本発明の他の目的は、クロック信号の周波数が高まってもレジスタの動作に適した低い周波数のクロック信号を受信できるメモリモジュールを有するシステムを提供することにある。
本発明のシステムは、第１クロック信号、前記第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号、コマンド信号及びデータを発生させるメモリコントローラと、第１クロック信号、第２クロック信号、アドレス信号、コマンド信号及びデータが各々のせられるバスラインを通じてメモリコントローラと連結される多数の半導体メモリ装置を装着したメモリモジュールとを含むシステムにおいて、半導体メモリ装置は、第１クロック信号に連結され、これに応答してアドレス信号を受信するアドレスバッファと、第１クロック信号に連結され、これに応答してコマンド信号を受信するコマンドバッファと、第２クロック信号に連結され、これに応答してデータを入出力するデータバッファとを具備することを特徴とする。
また、メモリコントローラの代りにマイクロプロセッサを具備することを特徴とする。
また、データバッファは、データストローブ信号のエッジごとにデータを入出力することを特徴とする。
本発明のシステムは、第１クロック信号、この第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインと連結され、多数のメモリチップが装着されるメモリモジュールを有するシステムにおいて、メモリチップの各々は、第１クロック信号に連結され、これに応答してアドレス信号を受信するアドレスバッファと、第１クロック信号に連結され、これに応答してコマンド信号を受信するコマンドバッファと、第２クロック信号に連結され、これに応答してデータを入出力するデータバッファとを具備することを特徴とする。
また、第１クロック信号、第２クロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
本発明のシステムは、第１クロック信号、第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、メモリモジュールは、第１クロック信号に連結され、これに応答してアドレス信号及びコマンド信号を受信し、その出力をメモリモジュールの一方向に提供するレジスタと、第２クロック信号に連結され、これに応答してレジスタから出力されるアドレス信号及びコマンド信号を受信する多数のメモリチップとを具備することを特徴とする。
また、第１クロック信号、第２クロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
本発明のシステムは、第１クロック信号、この第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、メモリモジュールは、第１クロック信号に連結され、これに応答してアドレス信号及びコマンド信号を受信し、その出力をメモリモジュールの中央で両方向に提供するレジスタと、第２クロック信号に連結され、これに応答してレジスタから出力されるアドレス信号及びコマンド信号を受信する多数のメモリチップとを具備することを特徴とする。
また、第１クロック信号、第２クロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
本発明のシステムは、システムクロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、前記システムは、システムクロック信号を受信して第１クロック信号及び第１クロック信号の周波数より高い周波数の第２クロック信号を発生させる位相同期回路を具備し、メモリモジュールは第１クロック信号に連結され、これに応答してアドレス信号及びコマンド信号を受信し、その出力をメモリモジュールの一方向に提供するレジスタと、第２クロック信号に連結され、これに応答してレジスタから出力されるアドレス信号及びコマンド信号を受信する多数のメモリチップとを具備することを特徴とする。
また、システムクロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
本発明のシステムは、システムクロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、前記システムは、システムクロック信号を受信して第１クロック信号及び第１クロック信号の周波数より高い周波数の第２クロック信号を発生させる位相同期回路を具備し、メモリモジュールは、第１クロック信号に連結され、これに応答してアドレス信号及びコマンド信号を受信し、その出力をメモリモジュールの中央で両方向に提供するレジスタと、第２クロック信号に連結され、これに応答してレジスタから出力されたアドレス信号及びコマンド信号を受信する多数のメモリチップとを具備することを特徴とする。
また、システムクロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
本発明のシステムは、第１クロック信号、この第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、メモリモジュールは、第１クロック信号に連結され、これに応答してアドレス信号及びコマンド信号を受信し、その出力をメモリモジュールの一方向に提供するレジスタと、第２クロック信号に連結され、これと位相同期する多数の内部クロック信号を発生させる位相同期回路と、内部クロック信号に各々連結され、これに応答してレジスタから出力されるアドレス信号及びコマンド信号を受信する多数のメモリチップとを具備することを特徴とする。
また、第１クロック信号、第２クロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
本発明のシステムは、第１クロック信号、この第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、メモリモジュールは、第１クロック信号に連結され、これに応答してアドレス信号及びコマンド信号を受信してその出力をメモリモジュールの中央で両方向に提供するレジスタと、第２クロック信号に連結され、これと位相同期する多数の内部クロック信号を発生させる位相同期回路と、内部クロック信号に各々連結され、これに応答してレジスタから出力されるアドレス信号及びコマンド信号を受信する多数のメモリチップとを具備することを特徴とする。
また、第１クロック信号、第２クロック信号、アドレス信号及びコマンド信号は、システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする。
また、メモリモジュールは、第１クロック信号及び第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする。
以上のように本発明の半導体メモリ装置によれば、システムのクロック周波数が高まってもこれを受信した後、低い周波数の内部クロック信号を作ってアドレス信号及びコマンド信号の動作周波数として使用し、システムクロック周波数によってデータを入出力する。それで、高周波システムにおいて、アドレス信号及びコマンド信号の高周波動作限界を乗り越えつつ高周波システムの性能に合せてデータを入出力できる。
また、本発明のメモリモジュールは、低周波動作のレジスタのために使われる第１クロック信号と高周波動作のメモリチップのために使われる第２クロック信号とを受信する。それで、メモリモジュールが装着されるシステムのクロック周波数が高まっても、メモリモジュール内の動作周波数領域が相異なるレジスタとメモリチップとは該当周波数のクロック信号に選択的に連結されるために安定して動作する。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。ただし、下記の実施例形態は例示的なものに過ぎず、本技術分野の通常の知識を有する者であればこれより多様な変形及び均等な他の実施形態が可能であるという点を理解するであろう。したがって、本発明の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。また、下記の各図面において、同一参照符号は同一部分を示す。
図３は、本発明の第１実施形態に係る半導体メモリ装置を示す図面である。これを参照すれば、半導体メモリ装置１０１は図１のメモリモジュール１２０内に含まれるメモリチップのうち一つのメモリチップであり、クロックバッファ３１０、アドレスバッファ３２０、コマンドバッファ３３０、データバッファ３４０及び制御部３５０を含む。クロックバッファ３１０は、クロックバスにのせられるクロック信号CLK("外部クロック信号"と称する)を受信して内部クロック信号CLK１、CLK２を発生させる。この時、クロックバッファ３１０は制御部３５０の出力の制御信号CTRLに応答して第１内部クロック信号CLK１と第２内部クロック信号CLK２の周波数を決定する。制御部３５０はモードレジスタセット(MDS: MODE REGISTER SET)で構成され、半導体メモリ装置１０１のパワーアップ時に制御信号CTRLが設定される。制御信号CTRLはパワーアップ時以外にパワーダウンモードの解除時にも設定される場合もある。
第１内部クロック信号CLK１の周波数と第２内部クロック信号CLK２の周波数とは制御信号CTRLによって多様に構成されるが、本発明では第１内部クロック信号CLK１の周波数が第２内部クロック信号CLK２の周波数より低い場合について説明する。ここで、第２内部クロック信号CLK２の周波数は外部クロック信号CLKの周波数とほとんど同一である。
外部クロック信号CLKの周波数を、例えば４００MHzとする。すると第２内部クロック信号CLK２は４００MHzの周波数を有する。第１内部クロック信号CLK１はその半分に該当する２００MHzの周波数を有するように生じたり、そうでなければそれより低い１００MHzの周波数を有するように生じる。これは従来の技術で説明したように、図１でアドレス信号ADDR及びコマンド信号CMDが有する負荷によるこれら信号の高周波動作の限界を乗り越えるために外部クロック信号CLKの周波数を低めて内部クロック信号のうち一つとして使用するための方案である。
したがって、アドレスバッファ３２０は、第１内部クロック信号CLK１に応答してアドレス信号を受信し、コマンドバッファ３３０も第１内部クロック信号CLK１に応答してコマンド信号CMDを受信する。
データバッファ３４０は第２内部クロック信号CLK２に応答してデータDATAを入出力する。前述したように、第２内部クロック信号CLK２は外部クロック信号CLKの周波数と同じであるので４００MHzの周波数を有する。これはシステムボードに装着されるメモリコントローラやマイクロプロセッサの動作周波数でもある外部クロック信号CLKに合せて半導体メモリ装置１０１がデータDATAを入出力するということを意味する。
したがって、半導体メモリ装置１０１は高周波数の外部クロック信号CLKを受信して生じたこれより低い周波数の第１内部クロック信号CLK１によってアドレス信号ADDR及びコマンド信号CMDを処理し、外部クロック信号CLKの周波数と同じ第２内部クロック信号CLK２によってデータDATAを入出力するために、システムの性能面で要求される高周波動作によく適合する。
一方、高周波データをラッチするためにデータバッファ３４０にはデータストローブ信号STROBEが連結される場合がある。データバッファ３４０はデータストローブ信号STROBEのエッジに応答してデータを入出力するが、半導体メモリ装置がSDR(Single Data Rate)DRAMの場合、ストローブ信号STROBEの上昇エッジごとにまたは下降エッジごとにデータを入出力し、DDR DRAMの場合にはデータストローブ信号STROBEの上昇エッジと下降エッジごとにデータを入出力する。
図４は、本発明の第２実施形態に係る半導体メモリ装置を含むシステムボードを示す。システムボード４００はメモリコントローラ４１０と多数のメモリチップ４０１、４０２、…、４０８を含むメモリモジュール４２０とより構成される。メモリコントローラ４１０は第１クロック信号CLK１、第２クロック信号CLK２、アドレス信号ADDR、コマンド信号CMD及びデータ信号DATAを発生させ、各信号をクロックバス、アドレスバス、コマンドバス及びデータバスに伝送する。メモリモジュール４２０内のメモリチップ４０１、４０２、…、４０８はクロックバス、アドレスバス、コマンドバス及びデータバスと連結され、第１クロック信号CLK１、第２クロック信号CLK２、アドレス信号ADDR、コマンド信号CMD及びデータ信号DATAを受信する。
図５は、図４のメモリモジュール４２０内の一つのメモリチップ４０１を例として示す図面である。メモリチップ４０１はアドレスバッファ５２０、コマンドバッファ５３０及びデータバッファ５４０を含む。アドレスバッファ５２０は第１クロック信号CLK１とアドレス信号ADDRとに連結され、コマンドバッファ５３０は第１クロック信号CLK１とコマンド信号CMDとに連結される。データバッファ５４０は第２クロック信号CLK２とデータ信号DATAとに連結される。
第１実施形態及び第２実施形態のメモリチップの動作は図６のタイミング図に示されている。第１実施形態の外部クロック信号CLKの周波数に比べて第１内部クロック信号CLK１の周波数はその半分に該当する。第２実施形態の第２クロック信号CLK２は第１実施形態の外部クロック信号CLKとほとんど同じ周波数を有する。アドレス信号ADDR及びコマンド信号CMDは第１内部クロック信号CLK１の上昇エッジに対してセットアップ-ホールド時間マージンを有する。半導体メモリ装置がSDR DRAMの場合、データターミナルDQを通じるデータは外部クロック信号CLKと同じ周波数を有する第２内部クロック信号CLK２の上昇エッジごとに入力または出力される。また、半導体メモリ装置がDDR DRAMの場合にはデータターミナルDQを通じて出力されるデータは第２内部クロック信号CLK２の上昇エッジと下降エッジごとに出力される。
一方、第１実施形態及び第２実施形態のメモリチップに含まれるデータバッファがデータストローブ信号STROBEに連結される場合には、データストローブ信号STROBEのエッジに応答してデータを入出力する。すなわち、図６に示したデータストローブ信号STROBEの上昇エッジと下降エッジごとにデータを出力するが、これはDDR DRAMの場合である。
図７は、本発明の第３実施形態に係るメモリモジュール７００を示す図面である。メモリモジュール７００は多数のメモリチップ７０１、７０２、…、７０６とレジスタ７１０とを含む。レジスタ７１０はシステムボード上の第１クロック信号CLK１、アドレス信号ADDR及びコマンド信号CMDとに連結される。レジスタ７１０は第１クロック信号CLK１に応答して受信されるアドレス信号ADDR及びコマンド信号CMDをメモリチップ７０１、７０２、…、７０６に伝送する。レジスタ７１０から出力されるアドレス信号ADDR及びコマンド信号CMDはメモリモジュール７００の一方向から各メモリチップ７０１、７０２、…、７０６に提供される。メモリチップ７０１、７０２、…、７０６はシステムボード上の第２クロック信号CLK２とレジスタ７１０から出力されるアドレス信号ADDR及びコマンド信号CMDとに連結される。
一方、メモリモジュール７００内のレジスタ７１０なしに第１クロック信号CLK１とアドレス信号ADDR、そしてコマンド信号CMDは直接メモリチップ７０１、７０２、…、７０６に提供されうる。この時、第１クロック信号CLK１はアドレス信号ADDRとコマンド信号CMDとを各々受信するアドレスバッファとコマンドバッファとを駆動する。そして、第２クロック信号CLK２はデータバッファを駆動する。すなわち、低い周波数の第１クロック信号CLK１はアドレス信号ADDRとコマンド信号CMDとの動作周波数として使用され、高い周波数の第２クロック信号CLK２はデータを入出力するのに使用される。
第１クロック信号CLK１、第２クロック信号CLK２、アドレス信号ADDR及びコマンド信号CMDはメモリコントローラ(図示せず)やマイクロプロセッサ(図示せず)によって提供され、システムボードを走るバスラインを通じてデバイス、特にメモリモジュール７００と連結される。
図８は本発明の第４実施形態であり、レジスタ７１０から出力されるアドレス信号ADDRライン及びコマンド信号CMDラインがメモリモジュール７００'の中央から各メモリチップ７０１、７０２、…、７０６と連結される構造を示す。これは図７のメモリモジュール７００内のメモリチップ７０１とメモリチップ７０６とに連結されるアドレス信号ADDR及びコマンド信号CMDのライン負荷が相異なってスキューが生じる問題点を減らす一つの方法になる。
第１クロック信号CLK１と第２クロック信号CLK２はメモリコントローラやマイクロプロセッサにより直接提供されるが、システムボード上のシステムクロック信号CLKを受信する位相同期回路PLLにより発生させることもでき、これは本発明の第５実施形態として図９に示されている。また、本発明の第６実施形態の図１０は、図９のレジスタ９１０から出力されるアドレス信号ADDRライン及びコマンド信号CMDラインがメモリモジュール９００'の中央から各メモリチップ９０１、９０２、…、９０６と連結される構造を示す。
図７ないし図１０の動作はほとんど同じであるが、代表として図７を例として説明する。第１クロック信号CLK１の周波数は第２クロック信号CLK２の周波数に比べて低い。低い周波数の第１クロック信号CLK１はレジスタ７１０の動作クロック信号として使われ、高い周波数の第２クロック信号CLK２はメモリチップ７０１、７０２、…、７０６の動作クロック信号として使われる。これはメモリチップ７０１、７０２、…、７０６の動作速度に比べて相対的にその動作速度が遅いレジスタ７１０の性能に合わせたためである。メモリチップ７０１、７０２、…、７０６は高速動作のSDRAMより構成され、より具体的にはDDR DRAMまたはSDR DRAMなどである。
したがって、メモリモジュール７００は、従来のメモリモジュールが一つのクロック信号を受信してこれをメモリモジュール全体に配分させていたこととは違って、二つのクロック信号CLK１、CLK２を受信してこれを動作周波数が異なるデバイス、すなわち、レジスタ７１０とメモリチップ７０１、７０２、…、７０６とに各々連結させる。それで、メモリモジュール７００は２個のクロック信号CLK１、CLK２を受信するのに使われるモジュールピンを各々具備する。本実施形態では２個のクロック信号、すなわち、第１クロック信号CLK１と第２クロック信号CLK２とを例として説明しているが、２つ以上の相異なる周波数を有するクロック信号を受信してこれらを該当周波数別に動作するデバイス群に各々連結させうることはもちろんである。
したがって、図７ないし図１０のメモリモジュール７００、７００'、９００、９００'は、メモリモジュール内の動作周波数領域が相異なるレジスタとメモリチップとが該当周波数のクロック信号に選択的に連結されるために、特に動作周波数が低いレジスタは安定して動作する。
図１１は、本発明の第７実施形態に係るメモリモジュール１１００を示す図面である。メモリモジュール１１００は図７のメモリモジュール７００とほとんど同一である。ただし、図７のメモリモジュール７００では、第２クロック信号CLK２を受信してこれをメモリチップ７０１、７０２、…、７０６に直接連結させるのに対して、本実施形態のメモリモジュール１１００は第２クロック信号CLK２を受信してこれを位相同期回路１１２０に連結させるという点で差がある。説明の重複を避けるために同じ構成要素のレジスタ１１１０とメモリチップ１１０１、１１０２、…、１１０６についての説明は省略される。
位相同期回路PLL １１２０は第２クロック信号CLK２を受信して多数の内部クロック信号ICLK１、ICLK２、…、ICLK６を発生させ、それぞれの内部クロック信号ICLK１、ICLK２、…、ICLK６をメモリチップ１１０１、１１０２、…、１１０６に連結させる。内部クロック信号ICLK１、ICLK２、…、ICLK６はスキューなしに同じスルーレートとデューティを有して理想的であり、第２クロック信号CLK２と位相が同期するために第２クロック信号CLK２の周波数を有する。したがって、内部クロック信号ICLK１、ICLK２、…、ICLK６も高い周波数を有する。
一方、本発明の第８実施形態の図１２は、レジスタ１１１０から出力されるアドレス信号ADDRライン及びコマンド信号CMDラインがメモリモジュール１１００'の中央から各メモリチップ１１０１、１１０２、…、１１０６と連結される構造を示す。これは図８で説明したように、図１１のメモリモジュール１１００内のメモリチップ１１０１とメモリチップ１１０６とに連結されるアドレス信号ADDR及びコマンド信号CMDのライン負荷が相異なってスキューが生じる問題点を減らす一つの方法になる。
したがって、図１１及び図１２のメモリモジュールは図７ないし図１０のメモリモジュール７００、７００'、９００、９００'と同じく、メモリモジュールが装着されるシステムのクロック周波数が高まってもメモリモジュール内の動作周波数領域が相異なるレジスタとメモリチップとは該当周波数のクロック信号に選択的に連結されるために安定して動作する。
メモリコントローラとメモリモジュールとを具備する一般的なシステムボードを示す図である。 図１のシステムボードに装着されたメモリモジュールを示す図である。 本発明の第１実施形態に係る半導体メモリ装置を示す図である。 本発明の第２実施形態に係る半導体メモリ装置を含むシステムボードを示す図である。 図４の半導体メモリ装置を示す図である。 図３及び図５の半導体メモリ装置の動作タイミングを示す図である。 本発明の第３実施形態に係るメモリモジュールを含むシステムを示す図である。 本発明の第４実施形態に係るメモリモジュールを含むシステムを示す図である。 本発明の第５実施形態に係るメモリモジュールを含むシステムを示す図である。 本発明の第６実施形態に係るメモリモジュールを含むシステムを示す図である。 本発明の第７実施形態に係るメモリモジュールを含むシステムを示す図である。 本発明の第８実施形態に係るメモリモジュールを含むシステムを示す図である。
符号の説明
１０１ 半導体メモリ装置
３１０ クロックバッファ
３２０ アドレスバッファ
３３０ コマンドバッファ
３４０ データバッファ
３５０ 制御部

Claims (18)

  1. 第１クロック信号、前記第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、前記メモリモジュールは、
    前記第１クロック信号に連結され、これに応答して前記アドレス信号及び前記コマンド信号を受信し、その出力を前記メモリモジュールの一方向に提供するレジスタと、
    前記第２クロック信号に連結され、これに応答して前記レジスタから出力される前記アドレス信号及び前記コマンド信号を受信する多数のメモリチップとを具備することを特徴とするシステム。
  2. 前記第１クロック信号、前記第２クロック信号、前記アドレス信号及び前記コマンド信号は、
    前記システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする請求項１に記載のシステム。
  3. 前記メモリモジュールは、
    前記第１クロック信号及び前記第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする請求項１に記載のシステム。
  4. 第１クロック信号、前記第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、前記メモリモジュールは、
    前記第１クロック信号に連結され、これに応答して前記アドレス信号及び前記コマンド信号を受信し、その出力を前記メモリモジュールの中央で両方向に提供するレジスタと、
    前記第２クロック信号に連結され、これに応答して前記レジスタから出力される前記アドレス信号及び前記コマンド信号を受信する多数のメモリチップとを具備することを特徴とするシステム。
  5. 前記第１クロック信号、前記第２クロック信号、前記アドレス信号及び前記コマンド信号は、
    前記システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする請求項４に記載のシステム。
  6. 前記メモリモジュールは、
    前記第１クロック信号及び前記第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする請求項４に記載のシステム。
  7. システムクロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、
    前記システムは、
    前記システムクロック信号を受信して第１クロック信号及び前記第１クロック信号の周波数より高い周波数の第２クロック信号を発生させる位相同期回路を具備し、
    前記メモリモジュールは前記第１クロック信号に連結され、これに応答して前記アドレス信号及び前記コマンド信号を受信し、その出力を前記メモリモジュールの一方向に提供するレジスタと、
    前記第２クロック信号に連結され、これに応答して前記レジスタから出力される前記アドレス信号及び前記コマンド信号を受信する多数のメモリチップとを具備することを特徴とするシステム。
  8. 前記システムクロック信号、前記アドレス信号及び前記コマンド信号は、
    前記システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする請求項７に記載のシステム。
  9. 前記メモリモジュールは、
    前記第１クロック信号及び前記第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする請求項７に記載のシステム。
  10. システムクロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、
    前記システムは、
    前記システムクロック信号を受信して第１クロック信号及び前記第１クロック信号の周波数より高い周波数の第２クロック信号を発生させる位相同期回路を具備し、
    前記メモリモジュールは、
    前記第１クロック信号に連結され、これに応答して前記アドレス信号及び前記コマンド信号を受信し、その出力を前記メモリモジュールの中央で両方向に提供するレジスタと、
    前記第２クロック信号に連結され、これに応答して前記レジスタから出力された前記アドレス信号及び前記コマンド信号を受信する多数のメモリチップとを具備することを特徴とするシステム。
  11. 前記システムクロック信号、前記アドレス信号及び前記コマンド信号は、
    前記システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする請求項１０に記載のシステム。
  12. 前記メモリモジュールは、
    前記第１クロック信号及び前記第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする請求項１０に記載のシステム。
  13. 第１クロック信号、前記第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、前記メモリモジュールは、
    前記第１クロック信号に連結され、これに応答して前記アドレス信号及び前記コマンド信号を受信し、その出力を前記メモリモジュールの一方向に提供するレジスタと、
    前記第２クロック信号に連結され、これと位相同期する多数の内部クロック信号を発生させる位相同期回路と、
    前記内部クロック信号に各々連結され、これに応答して前記レジスタから出力される前記アドレス信号及び前記コマンド信号を受信する多数のメモリチップとを具備することを特徴とするシステム。
  14. 前記第１クロック信号、前記第２クロック信号、前記アドレス信号及び前記コマンド信号は、
    前記システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする請求項１３に記載のシステム。
  15. 前記メモリモジュールは、
    前記第１クロック信号及び前記第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする請求項１３に記載のシステム。
  16. 第１クロック信号、前記第１クロック信号の周波数より高い周波数の第２クロック信号、アドレス信号及びコマンド信号のバスラインが配置され、これらバスラインと連結されるメモリモジュールを有するシステムにおいて、前記メモリモジュールは、
    前記第１クロック信号に連結され、これに応答して前記アドレス信号及び前記コマンド信号を受信してその出力を前記メモリモジュールの中央で両方向に提供するレジスタと、
    前記第２クロック信号に連結され、これと位相同期する多数の内部クロック信号を発生させる位相同期回路と、
    前記内部クロック信号に各々連結され、これに応答して前記レジスタから出力される前記アドレス信号及び前記コマンド信号を受信する多数のメモリチップとを具備することを特徴とするシステム。
  17. 前記第１クロック信号、前記第２クロック信号、前記アドレス信号及び前記コマンド信号は、
    前記システム内に装着されるメモリコントローラまたはマイクロプロセッサから提供されることを特徴とする請求項１６に記載のシステム。
  18. 前記メモリモジュールは、
    前記第１クロック信号及び前記第２クロック信号を受信する２つ以上のモジュールピンを具備することを特徴とする請求項１６に記載のシステム。
JP2007047258A 2000-09-05 2007-02-27 半導体メモリ装置を装着したメモリモジュールを有するシステム Expired - Fee Related JP4700636B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20000052377 2000-09-05
KR2000P-79186 2000-12-20
KR10-2000-0079186A KR100396885B1 (ko) 2000-09-05 2000-12-20 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈
KR2000P-52377 2000-12-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001267266A Division JP3960583B2 (ja) 2000-09-05 2001-09-04 半導体メモリ装置及びこれを含むメモリモジュールを有するシステム

Publications (2)

Publication Number Publication Date
JP2007200542A JP2007200542A (ja) 2007-08-09
JP4700636B2 true JP4700636B2 (ja) 2011-06-15

Family

ID=26638371

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001267266A Expired - Fee Related JP3960583B2 (ja) 2000-09-05 2001-09-04 半導体メモリ装置及びこれを含むメモリモジュールを有するシステム
JP2007047258A Expired - Fee Related JP4700636B2 (ja) 2000-09-05 2007-02-27 半導体メモリ装置を装着したメモリモジュールを有するシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001267266A Expired - Fee Related JP3960583B2 (ja) 2000-09-05 2001-09-04 半導体メモリ装置及びこれを含むメモリモジュールを有するシステム

Country Status (6)

Country Link
US (1) US6496445B2 (ja)
JP (2) JP3960583B2 (ja)
CN (1) CN1343987B (ja)
DE (1) DE10144247B4 (ja)
GB (1) GB2370667B (ja)
TW (1) TW530207B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
US6771515B2 (en) * 2001-07-23 2004-08-03 Intel Corporation Systems having modules with on die terminations
US6674648B2 (en) * 2001-07-23 2004-01-06 Intel Corporation Termination cards and systems therefore
US6717823B2 (en) * 2001-07-23 2004-04-06 Intel Corporation Systems having modules with buffer chips
US6711027B2 (en) * 2001-07-23 2004-03-23 Intel Corporation Modules having paths of different impedances
US6674649B2 (en) * 2001-07-23 2004-01-06 Intel Corporation Systems having modules sharing on module terminations
US6918078B2 (en) * 2001-07-23 2005-07-12 Intel Corporation Systems with modules sharing terminations
US6631083B2 (en) * 2001-07-23 2003-10-07 Intel Corporation Systems with modules and clocking therefore
US6724082B2 (en) * 2001-07-23 2004-04-20 Intel Corporation Systems having modules with selectable on die terminations
JP4812976B2 (ja) * 2001-07-30 2011-11-09 エルピーダメモリ株式会社 レジスタ、メモリモジュール及びメモリシステム
US6944738B2 (en) * 2002-04-16 2005-09-13 Sun Microsystems, Inc. Scalable design for DDR SDRAM buses
JP3838939B2 (ja) 2002-05-22 2006-10-25 エルピーダメモリ株式会社 メモリシステムとモジュール及びレジスタ
US6650594B1 (en) * 2002-07-12 2003-11-18 Samsung Electronics Co., Ltd. Device and method for selecting power down exit
US6930953B2 (en) * 2002-09-16 2005-08-16 Texas Instruments Incorporated Self-timed strobe generator and method for use with multi-strobe random access memories to increase memory bandwidth
KR100513372B1 (ko) * 2003-05-24 2005-09-06 주식회사 하이닉스반도체 명령 및 어드레스 버스에 사용되는 클럭 신호의 주파수와데이터 버스에 대해 사용되는 클럭 신호의 주파수를다르게 설정하는 서브 시스템
KR100546362B1 (ko) * 2003-08-12 2006-01-26 삼성전자주식회사 메모리 클럭 신호의 주파수를 선택적으로 가변시키는메모리 컨트롤러 및 이를 이용한 메모리의 데이터 독출동작 제어방법
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
KR100551475B1 (ko) * 2004-08-31 2006-02-14 삼성전자주식회사 비주기 클록옵션을 가지는 메모리 모듈과 모듈용 메모리칩 및 허브 칩
US7188208B2 (en) * 2004-09-07 2007-03-06 Intel Corporation Side-by-side inverted memory address and command buses
KR100568546B1 (ko) 2004-10-19 2006-04-07 삼성전자주식회사 메모리 시스템, 반도체 메모리 장치, 및 이 시스템과장치의 출력 데이터 스트로우브 신호 발생 방법
KR100562655B1 (ko) * 2005-02-28 2006-03-20 주식회사 하이닉스반도체 반도체 기억 소자의 동작 제한 필터 및 그 방법
US7339840B2 (en) * 2005-05-13 2008-03-04 Infineon Technologies Ag Memory system and method of accessing memory chips of a memory system
KR100812600B1 (ko) * 2005-09-29 2008-03-13 주식회사 하이닉스반도체 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자
TWI446356B (zh) 2005-09-30 2014-07-21 Mosaid Technologies Inc 具有輸出控制之記憶體及其系統
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7747833B2 (en) 2005-09-30 2010-06-29 Mosaid Technologies Incorporated Independent link and bank selection
US7949863B2 (en) * 2006-03-30 2011-05-24 Silicon Image, Inc. Inter-port communication in a multi-port memory device
KR100974222B1 (ko) 2008-11-13 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치
US20100169698A1 (en) * 2008-12-25 2010-07-01 Kabushiki Kaisha Toshiba Recording medium control element, recording medium control circuit board, and recording medium control device
CN101923524B (zh) * 2010-08-04 2012-08-22 苏州国芯科技有限公司 一种基于clb总线的存储器接口方法
KR20130000241A (ko) * 2011-06-22 2013-01-02 에스케이하이닉스 주식회사 칩 선택 회로 및 이를 포함하는 반도체 장치
KR102190962B1 (ko) 2013-12-30 2020-12-14 삼성전자주식회사 코맨드 처리 회로 및 이를 포함하는 메모리 장치
CN103714012B (zh) * 2013-12-30 2016-08-17 龙芯中科技术有限公司 数据处理方法和装置
KR102420152B1 (ko) 2015-11-18 2022-07-13 삼성전자주식회사 메모리 시스템에서의 다중 통신 장치
KR102641515B1 (ko) * 2016-09-19 2024-02-28 삼성전자주식회사 메모리 장치 및 그것의 클록 분배 방법
US10437514B2 (en) * 2017-10-02 2019-10-08 Micron Technology, Inc. Apparatuses and methods including memory commands for semiconductor memories
US10915474B2 (en) 2017-11-29 2021-02-09 Micron Technology, Inc. Apparatuses and methods including memory commands for semiconductor memories
US11132307B2 (en) 2018-05-25 2021-09-28 Rambus Inc. Low latency memory access

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507032A (ja) * 2000-08-21 2004-03-04 マイクロン　テクノロジー　インコーポレイテッド 高速メモリーバス上の同期データ書込み

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1243138A (en) * 1984-03-09 1988-10-11 Masahiro Kodama High speed memory access circuit of crt display unit
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
JP2742220B2 (ja) * 1994-09-09 1998-04-22 松下電器産業株式会社 半導体記憶装置
JP3986578B2 (ja) * 1996-01-17 2007-10-03 三菱電機株式会社 同期型半導体記憶装置
JPH1011966A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp 同期型半導体記憶装置および同期型メモリモジュール
DE69629598T2 (de) * 1996-09-26 2004-06-24 Mitsubishi Denki K.K. Synchron-halbleiterspeichervorrichtung
US5933379A (en) * 1996-11-18 1999-08-03 Samsung Electronics, Co., Ltd. Method and circuit for testing a semiconductor memory device operating at high frequency
JPH10334659A (ja) 1997-05-29 1998-12-18 Mitsubishi Electric Corp 同期型半導体記憶装置
US5978284A (en) * 1997-08-22 1999-11-02 Micron Technology, Inc. Synchronous memory with programmable read latency
KR100252048B1 (ko) * 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
KR100265610B1 (ko) * 1997-12-31 2000-10-02 김영환 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
JPH11213666A (ja) * 1998-01-30 1999-08-06 Mitsubishi Electric Corp 出力回路および同期型半導体記憶装置
US6400637B1 (en) * 1998-04-21 2002-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JP4043151B2 (ja) 1998-08-26 2008-02-06 富士通株式会社 高速ランダムアクセス可能なメモリデバイス
KR100301046B1 (ko) * 1998-09-01 2001-09-06 윤종용 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507032A (ja) * 2000-08-21 2004-03-04 マイクロン　テクノロジー　インコーポレイテッド 高速メモリーバス上の同期データ書込み

Also Published As

Publication number Publication date
GB2370667B (en) 2003-02-12
JP3960583B2 (ja) 2007-08-15
DE10144247B4 (de) 2013-11-14
TW530207B (en) 2003-05-01
CN1343987B (zh) 2010-05-05
CN1343987A (zh) 2002-04-10
JP2007200542A (ja) 2007-08-09
GB0120457D0 (en) 2001-10-17
US6496445B2 (en) 2002-12-17
GB2370667A (en) 2002-07-03
JP2002133867A (ja) 2002-05-10
US20020039324A1 (en) 2002-04-04
DE10144247A1 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
JP4700636B2 (ja) 半導体メモリ装置を装着したメモリモジュールを有するシステム
US7605631B2 (en) Delay line synchronizer apparatus and method
US6611905B1 (en) Memory interface with programable clock to output time based on wide range of receiver loads
US6446158B1 (en) Memory system using FET switches to select memory banks
US7158443B2 (en) Delay-lock loop and method adapting itself to operate over a wide frequency range
CN111066084B (zh) 用于提供活动及非活动时钟信号的设备及方法
JP4561782B2 (ja) 半導体メモリ装置、半導体メモリ装置の動作方法
KR100626375B1 (ko) 고주파로 동작하는 반도체 메모리 장치 및 모듈
US20040133758A1 (en) Memory controller, interface device and method using a mode selection signal to support different types of memories
JP2000187522A (ja) Ｄｄｒタイミングのためのデ―タクロック待ち時間補償回路及び方法
KR20050104235A (ko) 메모리 장치용 입력 회로
KR100883140B1 (ko) 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
JP4561783B2 (ja) 半導体メモリ装置、半導体メモリ装置の動作方法
US20090097329A1 (en) Semiconductor storage device and high-speed address-latching method
KR100560644B1 (ko) 클럭 동기회로를 구비하는 집적회로장치
KR100396885B1 (ko) 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈
JP2005353168A (ja) メモリインターフェース回路及びメモリインターフェース方法
US7791963B2 (en) Semiconductor memory device and operation method thereof
KR100360409B1 (ko) 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법
US7366827B2 (en) Method and apparatus for selectively transmitting command signal and address signal
JP4305616B2 (ja) 制御及びアドレスクロック非分配型メモリシステム
JP3173728B2 (ja) 半導体装置
JP2008305349A (ja) メモリコントローラ
KR100304749B1 (ko) 반도체기억장치
JP2008251060A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110304

LAPS Cancellation because of no payment of annual fees