JP4305616B2 - 制御及びアドレスクロック非分配型メモリシステム - Google Patents
制御及びアドレスクロック非分配型メモリシステム Download PDFInfo
- Publication number
- JP4305616B2 JP4305616B2 JP2002338261A JP2002338261A JP4305616B2 JP 4305616 B2 JP4305616 B2 JP 4305616B2 JP 2002338261 A JP2002338261 A JP 2002338261A JP 2002338261 A JP2002338261 A JP 2002338261A JP 4305616 B2 JP4305616 B2 JP 4305616B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- memory system
- clock signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のメモリ装置を備えるメモリシステムに関し、より詳しくは制御及びアドレス（コマンド／アドレス）信号をサンプリングするためのクロック（コマンド／アドレス クロック：ＣＡＣＬＫ）信号を分配する伝送ラインを用いないメモリシステムに関する。
【０００２】
【従来の技術】
従来のメモリ装置のクロック制御装置は、ＤＩＭＭ（dual in line memory module：デュアルインラインメモリモジュール）の場合、制御及びアドレス入力信号をバッファリングするためのレジスタチップと、タイミング信号を発生するためのＰＬＬ（Phase Locked Loop：位相同期ループ）チップとで構成されている。さらに、複数個のＰＬＬ出力クロックを発生させる場合には、これらのエッジタイミングを制御するための補償キャパシタ（Ｃcomp）を用いている。
【０００３】
図３は、従来の制御及びアドレスクロック信号分配型メモリシステムの構成例を示すブロック図である。ＰＬＬ回路２０は、伝送ラインから送信される信号の遅延を考慮し、補償キャパシタＣcompを利用することにより、制御装置１０から受信した制御及びアドレスクロック信号ＣＡＣＬＫのエッジコントロールを行う。その後、エッジコントロールされた制御及びアドレス信号ＣＡＣＬＫと制御装置１０から送信される制御及びアドレス信号ＣＡＣＬＫの位相が互いに一致するように調節し、複数のメモリ装置６１、６２、６３、６４のそれぞれに別々のクロックｃｌｋ０、ｃｌｋ１、ｃｌｋ２、ｃｌｋ３を送信する。このとき、制御装置１０から出力される複数の制御及びアドレス入力信号ＣＡｉｎは、レジスタ３０でバッファリングされた後、アドレスクロック信号ＣＡＣＬＫを分配するための伝送ラインとは別の伝送ラインを介して、複数のメモリ装置６１、６２、６３、６４のそれぞれに出力される。
【０００４】
上記の従来のメモリ装置には次のような問題点がある。第一に、半導体装置の設計レイアウトが複雑なことである。その理由は、複数のメモリ装置それぞれに、独立して制御及びアドレスクロック信号を伝送する必要があるため、制御及びアドレス信号とは別に、複数のメモリ装置の数に相当する制御及びアドレスクロック信号の伝送ラインを必要とするからである。
【０００５】
第二に、メモリ装置は、制御及びアドレスクロック信号と別に、書込みデータキャプチャークロック（ＷＣＬＫ）を受信するので、制御及びアドレスクロック信号と書込みデータキャプチャークロックとの間で、クロックドメインの衝突問題が発生しやすいことである。
【０００６】
第三に、各メモリ装置は、メモリ装置毎に別々のＰＬＬ回路又はＤＬＬ回路（遅延ロックループ回路）を備えていなければならないので、装置（システム全体）の製造コストが上昇するだけではなく、ジッタが増加することである。
【０００７】
第四に、レジスタとＰＬＬ回路とは、別のチップで構成しなければならないので、２つのチップのパッケージを必要とすることである。そのため、半導体装置の製造工程が複雑になり、かつ製造コストが上昇することになる。
【０００８】
第五に、多数の補償キャパシタが用いられるので、補償キャパシタ間の性能の偏差により、システム全体のタイミングマージンが低下することである。
【０００９】
【発明が解決しようとする課題】
本発明は、前述のような問題点を解決するためなされたもので、制御及びアドレスクロック信号をメモリ装置に直接供給しないので、制御及びアドレスクロック信号（ＣＡＣＬＫ）を分配するための伝送ラインを省略することにより、半導体装置の設計レイアウトを単純化することができるとともに、制御及びアドレス信号を書込みデータキャプチャークロック、或いは前記クロック信号を整数倍に分周したクロック信号でサンプリングすることにより、クロックドメイン衝突を防ぐことができ、また、別のＰＬＬ回路又はＤＬＬ回路を必要としないので、製造コストを低下させ、ジッタの発生を改善し、多くの補償キャパシタの特性の偏差に起因するシステムのタイミングマージンの低下を防ぐことができるメモリシステムを提供することにその目的がある。
【００１０】
また、本発明は、レジスタチップとＰＬＬ又はＤＬＬチップとを単一のチップで構成することにより、製造コストを低下させることができるメモリシステムを提供することにその目的がある。
【００１１】
【課題を解決するための手段】
本発明に係るメモリシステムは、複数のメモリ装置を含むメモリシステムにおいて、前記複数のメモリ装置に書込みデータクロックである第１クロック信号を出力するとともに、制御及びアドレス入力信号と、前記第１クロック信号の整数倍に分周された制御及びアドレスクロックである第２クロック信号とを出力する制御装置、及び該制御装置から前記制御及びアドレス入力信号と前記第２クロック信号とを受信し、伝送ラインにおける伝達遅延を補正した制御及びアドレス出力信号を出力するレジスタ及び遅延回路部を含んで構成され、前記複数のメモリ装置が、前記レジスタ及び遅延回路部から前記伝送ラインを介して前記制御及びアドレス出力信号をそれぞれ受信し、前記制御装置から直接送信される前記第１クロック信号に基づいて、前記制御及びアドレス出力信号をサンプリングするものであることを特徴としている。
【００１２】
また、本発明に係るメモリシステムは、複数のメモリ装置を含むメモリシステムにおいて、前記複数のメモリ装置のそれぞれに該当する複数の制御及びアドレス入力信号と、第１クロック信号と、第１クロック信号の整数倍に分周された第２クロック信号とを出力する制御装置、及び該制御装置から前記制御及びアドレス入力信号と第２クロック信号とを受信し、出力バッファから前記メモリ装置までの伝送ラインにおける伝達遅延と、内部出力バッファから発生する伝達遅延とを補正した制御及びアドレス出力信号を出力するレジスタ及び遅延回路部を含んで構成され、前記複数のメモリ装置が、前記レジスタ及び遅延回路部から前記伝送ラインを介して前記制御及びアドレス出力信号をそれぞれ受信し、前記制御装置から直接送信される第１クロック信号に基づいて、前記制御及びアドレス出力信号をサンプリングするものであることを特徴とする。
【００１３】
【発明の実施の形態】
前述の目的及びその他の目的と、本発明の特徴及び利点は、図面と関連付けた次の詳細な説明により、より明らかになるであろう。
【００１４】
以下、図面を参照して本発明に係る実施の形態を詳しく説明する。
【００１５】
図１は、本発明の実施の形態に係る制御及びアドレスクロック非分配型メモリシステムの全体の構成を示すブロック図である。図１に示されているように、メモリシステム全体の動作を制御する制御装置１０は、レジスタ及び遅延回路部４０に制御及びアドレス入力信号ＣＡｉｎを送信する。
【００１６】
制御及びアドレス入力信号ＣＡｉｎを受信したレジスタ及び遅延回路部４０は、レジスタ及び遅延回路部４０からメモリ装置６１、６２、６３、６４に接続されている伝送ラインにおける伝達遅延と、内部出力バッファから発生する伝達遅延とを補正して、補正された制御及びアドレス出力信号ＣＡｏｕｔを出力する。
【００１７】
このときの伝送ラインの伝達遅延は、レジスタ及び遅延回路部４０における始点Ａから、それぞれの伝送ラインにある複数の特定の点Ｂまでの間の伝達遅延を含む場合もある。さらに、内部伝達遅延は、レジスタ及び遅延回路部の内部で発生する制御及びアドレス信号ＣＡｉｎの伝達遅延を含むことができる。
【００１８】
複数のメモリ装置６１、６２、６３、６４は、レジスタ及び遅延回路部４０が出力した制御及びアドレス出力信号ＣＡｏｕｔを伝送ラインを介して受信し、制御装置１０から直接送信される書込みデータクロック（以下、第１クロック信号：ＷＣＬＫと記す）に基づいて、受信した制御及びアドレス出力信号ＣＡｏｕｔをサンプリングする。
【００１９】
なお、上記伝送ラインは、レジスタ及び遅延回路部から分岐点まではグローバルラインで構成され、分岐点で分岐され該当する複数のメモリ部にそれぞれ接続されている。また、レジスタ及び遅延回路部から複数のメモリ部への伝送ラインの接続方式は、ディージーチェーン型、ハイブリッドＴ型及びバイファーケート型のうちの何れか１つであることが好ましい。
【００２０】
上記のように、本願発明に係るメモリシステムは、別の制御及びアドレスクロック信号を用いないため、従来のメモリシステムとは異なり、制御及びアドレスクロック信号用の別の伝送ラインが不要である。そのため、多くのクロックがメモリ装置に入力されることがなく、書込みデータクロックＷＣＬＫだけを利用して制御及びアドレス信号ＣＡｏｕｔをサンプリングすることになるので、クロックドメイン間における衝突現象が発生しない。
【００２１】
図２は、本発明の実施の形態に係るレジスタ及び遅延回路部４０の詳細な構造を示すブロック図である。
【００２２】
レジスタ部３０は、内部クロック（以下、第３クロック信号：ｉｎｔＣＬＫと記す）に基づいて、制御装置１０から受信した制御及びアドレス入力信号ＣＡｉｎ ｉ〜ＣＡｉｎ ｊをサンプリングする方法により、制御及びアドレス出力信号ＣＡｏｕｔ ｉ〜ＣＡｏｕｔ ｊを出力する。このとき、クロック制御回路４１は、制御装置１０から送信される制御及びアドレスクロック（以下、第２クロック信号：ＣＡＣＬＫと記す）の伝送ラインにおける伝達遅延、及び内部出力バッファで発生する伝達遅延を補正して、第３クロック信号を生成する。
【００２３】
このときの伝送ラインにおける伝達遅延は、レジスタ及び遅延回路部４０の始点Ａから、特定の地点Ｂまでの伝達遅延を含んでいる。特に、内部出力バッファ伝達遅延は、制御及びアドレス信号のレジスタ及び遅延回路部４０内における出力バッファ入力点Ｃから、出力点Ｄまでの間の伝達遅延が大部分を占めている。
【００２４】
なお、クロック制御回路４１は、図２に示したように、ＤＬＬ回路４２、伝送ラインの遅延伝達をモデリングする第１レプリカ回路４４、及び内部出力バッファの伝達遅延をモデリングする第２レプリカ回路４３で構成されている。
【００２５】
ＤＬＬ回路４２は、制御装置１０からの第２クロック信号ＣＡＣＬＫを受信し、さらに、第２レプリカ回路４３及び第１レプリカ回路４４を経たフィードバック信号ｆｂＣＬＫ ｉｎを再び受信することにより遅延を補正して、フィードバック出力信号と位相が同一な第３クロック信号ｉｎｔＣＬＫを生成する。
【００２６】
第１レプリカ回路４４は、実際のシステムでのレジスタ及び遅延回路部４０とメモリ装置６１、６２、６３、６４への伝達遅延をモデリングする回路であり、主にチップ外部で接続して、伝達遅延を調節できるように一般的な受動／能動素子との組合せによって構成することもできる。ただし、制御及びアドレス伝送ラインと縦断回路モデルを用いて構成することにより、ＰＣＢボードの工程／電源電圧／温度偏差を相殺することができるようにすることが好ましい。
【００２７】
さらに、第２レプリカ回路は、内部出力バッファの伝達遅延をモデリングする回路であり、チップ内部で出力バッファ回路モデルを用いることにより、出力バッファの工程／電源電圧／温度偏差を相殺することができるようにすることが好ましい。
【００２８】
なお、第１レプリカ回路、又は第１レプリカ回路及び第２レプリカ回路は、ＰＣＢラインモデル、能動素子及び受動素子の組合せであるか、又はこれらのうちの少なくとも１種類以上で構成されていることが好ましい。
【００２９】
【発明の効果】
前述のように、本発明に係るメモリシステムによれば、制御及びアドレスクロック信号をメモリ装置に直接供給しないので、制御及びアドレスクロック信号を分配するための伝送ラインを必要としないため、メモリ装置のレイアウトを単純化することができる。また、メモリ装置において制御及びアドレス信号を書込みデータキャプチャークロックに基づいてサンプリングすることにより、クロックドメインにおける衝突を防ぐことができる。さらに、別のＰＬＬ回路またはＤＬＬ回路を必要としないので、製造コストが低下するとともに、ジッタを改善し、多くの補償キャパシタ間の偏差に起因するシステムのタイミングマージンの低下を防ぐことができる。本発明に係るメモリシステムは、上記のように優れたメモリシステムを提供することができるという著しい効果を有している。
【００３０】
さらに、本発明に係るメモリシステムによれば、レジスタチップとＰＬＬチップとを単一のチップで構成することができるので、製造コストをさらに低くすることができる。
【００３１】
本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るメモリシステムの構成を示すブロック図である。
【図２】本発明の実施の形態に係るレジスタ及び遅延回路部の詳細な構成を示すブロック図である。
【図３】従来の制御及びアドレスクロック分配型メモリシステムの構成を示すブロック図である。
【符号の説明】
１０ 制御装置
２０ ＰＬＬ回路
３０ レジスタ
４０ レジスタ及び遅延回路部
４１ クロック制御回路
４２ ＤＬＬ回路
４４ 第１レプリカ回路
４３ 第２レプリカ回路
【発明の属する技術分野】
本発明は、複数のメモリ装置を備えるメモリシステムに関し、より詳しくは制御及びアドレス（コマンド／アドレス）信号をサンプリングするためのクロック（コマンド／アドレス クロック：ＣＡＣＬＫ）信号を分配する伝送ラインを用いないメモリシステムに関する。
【０００２】
【従来の技術】
従来のメモリ装置のクロック制御装置は、ＤＩＭＭ（dual in line memory module：デュアルインラインメモリモジュール）の場合、制御及びアドレス入力信号をバッファリングするためのレジスタチップと、タイミング信号を発生するためのＰＬＬ（Phase Locked Loop：位相同期ループ）チップとで構成されている。さらに、複数個のＰＬＬ出力クロックを発生させる場合には、これらのエッジタイミングを制御するための補償キャパシタ（Ｃcomp）を用いている。
【０００３】
図３は、従来の制御及びアドレスクロック信号分配型メモリシステムの構成例を示すブロック図である。ＰＬＬ回路２０は、伝送ラインから送信される信号の遅延を考慮し、補償キャパシタＣcompを利用することにより、制御装置１０から受信した制御及びアドレスクロック信号ＣＡＣＬＫのエッジコントロールを行う。その後、エッジコントロールされた制御及びアドレス信号ＣＡＣＬＫと制御装置１０から送信される制御及びアドレス信号ＣＡＣＬＫの位相が互いに一致するように調節し、複数のメモリ装置６１、６２、６３、６４のそれぞれに別々のクロックｃｌｋ０、ｃｌｋ１、ｃｌｋ２、ｃｌｋ３を送信する。このとき、制御装置１０から出力される複数の制御及びアドレス入力信号ＣＡｉｎは、レジスタ３０でバッファリングされた後、アドレスクロック信号ＣＡＣＬＫを分配するための伝送ラインとは別の伝送ラインを介して、複数のメモリ装置６１、６２、６３、６４のそれぞれに出力される。
【０００４】
上記の従来のメモリ装置には次のような問題点がある。第一に、半導体装置の設計レイアウトが複雑なことである。その理由は、複数のメモリ装置それぞれに、独立して制御及びアドレスクロック信号を伝送する必要があるため、制御及びアドレス信号とは別に、複数のメモリ装置の数に相当する制御及びアドレスクロック信号の伝送ラインを必要とするからである。
【０００５】
第二に、メモリ装置は、制御及びアドレスクロック信号と別に、書込みデータキャプチャークロック（ＷＣＬＫ）を受信するので、制御及びアドレスクロック信号と書込みデータキャプチャークロックとの間で、クロックドメインの衝突問題が発生しやすいことである。
【０００６】
第三に、各メモリ装置は、メモリ装置毎に別々のＰＬＬ回路又はＤＬＬ回路（遅延ロックループ回路）を備えていなければならないので、装置（システム全体）の製造コストが上昇するだけではなく、ジッタが増加することである。
【０００７】
第四に、レジスタとＰＬＬ回路とは、別のチップで構成しなければならないので、２つのチップのパッケージを必要とすることである。そのため、半導体装置の製造工程が複雑になり、かつ製造コストが上昇することになる。
【０００８】
第五に、多数の補償キャパシタが用いられるので、補償キャパシタ間の性能の偏差により、システム全体のタイミングマージンが低下することである。
【０００９】
【発明が解決しようとする課題】
本発明は、前述のような問題点を解決するためなされたもので、制御及びアドレスクロック信号をメモリ装置に直接供給しないので、制御及びアドレスクロック信号（ＣＡＣＬＫ）を分配するための伝送ラインを省略することにより、半導体装置の設計レイアウトを単純化することができるとともに、制御及びアドレス信号を書込みデータキャプチャークロック、或いは前記クロック信号を整数倍に分周したクロック信号でサンプリングすることにより、クロックドメイン衝突を防ぐことができ、また、別のＰＬＬ回路又はＤＬＬ回路を必要としないので、製造コストを低下させ、ジッタの発生を改善し、多くの補償キャパシタの特性の偏差に起因するシステムのタイミングマージンの低下を防ぐことができるメモリシステムを提供することにその目的がある。
【００１０】
また、本発明は、レジスタチップとＰＬＬ又はＤＬＬチップとを単一のチップで構成することにより、製造コストを低下させることができるメモリシステムを提供することにその目的がある。
【００１１】
【課題を解決するための手段】
本発明に係るメモリシステムは、複数のメモリ装置を含むメモリシステムにおいて、前記複数のメモリ装置に書込みデータクロックである第１クロック信号を出力するとともに、制御及びアドレス入力信号と、前記第１クロック信号の整数倍に分周された制御及びアドレスクロックである第２クロック信号とを出力する制御装置、及び該制御装置から前記制御及びアドレス入力信号と前記第２クロック信号とを受信し、伝送ラインにおける伝達遅延を補正した制御及びアドレス出力信号を出力するレジスタ及び遅延回路部を含んで構成され、前記複数のメモリ装置が、前記レジスタ及び遅延回路部から前記伝送ラインを介して前記制御及びアドレス出力信号をそれぞれ受信し、前記制御装置から直接送信される前記第１クロック信号に基づいて、前記制御及びアドレス出力信号をサンプリングするものであることを特徴としている。
【００１２】
また、本発明に係るメモリシステムは、複数のメモリ装置を含むメモリシステムにおいて、前記複数のメモリ装置のそれぞれに該当する複数の制御及びアドレス入力信号と、第１クロック信号と、第１クロック信号の整数倍に分周された第２クロック信号とを出力する制御装置、及び該制御装置から前記制御及びアドレス入力信号と第２クロック信号とを受信し、出力バッファから前記メモリ装置までの伝送ラインにおける伝達遅延と、内部出力バッファから発生する伝達遅延とを補正した制御及びアドレス出力信号を出力するレジスタ及び遅延回路部を含んで構成され、前記複数のメモリ装置が、前記レジスタ及び遅延回路部から前記伝送ラインを介して前記制御及びアドレス出力信号をそれぞれ受信し、前記制御装置から直接送信される第１クロック信号に基づいて、前記制御及びアドレス出力信号をサンプリングするものであることを特徴とする。
【００１３】
【発明の実施の形態】
前述の目的及びその他の目的と、本発明の特徴及び利点は、図面と関連付けた次の詳細な説明により、より明らかになるであろう。
【００１４】
以下、図面を参照して本発明に係る実施の形態を詳しく説明する。
【００１５】
図１は、本発明の実施の形態に係る制御及びアドレスクロック非分配型メモリシステムの全体の構成を示すブロック図である。図１に示されているように、メモリシステム全体の動作を制御する制御装置１０は、レジスタ及び遅延回路部４０に制御及びアドレス入力信号ＣＡｉｎを送信する。
【００１６】
制御及びアドレス入力信号ＣＡｉｎを受信したレジスタ及び遅延回路部４０は、レジスタ及び遅延回路部４０からメモリ装置６１、６２、６３、６４に接続されている伝送ラインにおける伝達遅延と、内部出力バッファから発生する伝達遅延とを補正して、補正された制御及びアドレス出力信号ＣＡｏｕｔを出力する。
【００１７】
このときの伝送ラインの伝達遅延は、レジスタ及び遅延回路部４０における始点Ａから、それぞれの伝送ラインにある複数の特定の点Ｂまでの間の伝達遅延を含む場合もある。さらに、内部伝達遅延は、レジスタ及び遅延回路部の内部で発生する制御及びアドレス信号ＣＡｉｎの伝達遅延を含むことができる。
【００１８】
複数のメモリ装置６１、６２、６３、６４は、レジスタ及び遅延回路部４０が出力した制御及びアドレス出力信号ＣＡｏｕｔを伝送ラインを介して受信し、制御装置１０から直接送信される書込みデータクロック（以下、第１クロック信号：ＷＣＬＫと記す）に基づいて、受信した制御及びアドレス出力信号ＣＡｏｕｔをサンプリングする。
【００１９】
なお、上記伝送ラインは、レジスタ及び遅延回路部から分岐点まではグローバルラインで構成され、分岐点で分岐され該当する複数のメモリ部にそれぞれ接続されている。また、レジスタ及び遅延回路部から複数のメモリ部への伝送ラインの接続方式は、ディージーチェーン型、ハイブリッドＴ型及びバイファーケート型のうちの何れか１つであることが好ましい。
【００２０】
上記のように、本願発明に係るメモリシステムは、別の制御及びアドレスクロック信号を用いないため、従来のメモリシステムとは異なり、制御及びアドレスクロック信号用の別の伝送ラインが不要である。そのため、多くのクロックがメモリ装置に入力されることがなく、書込みデータクロックＷＣＬＫだけを利用して制御及びアドレス信号ＣＡｏｕｔをサンプリングすることになるので、クロックドメイン間における衝突現象が発生しない。
【００２１】
図２は、本発明の実施の形態に係るレジスタ及び遅延回路部４０の詳細な構造を示すブロック図である。
【００２２】
レジスタ部３０は、内部クロック（以下、第３クロック信号：ｉｎｔＣＬＫと記す）に基づいて、制御装置１０から受信した制御及びアドレス入力信号ＣＡｉｎ ｉ〜ＣＡｉｎ ｊをサンプリングする方法により、制御及びアドレス出力信号ＣＡｏｕｔ ｉ〜ＣＡｏｕｔ ｊを出力する。このとき、クロック制御回路４１は、制御装置１０から送信される制御及びアドレスクロック（以下、第２クロック信号：ＣＡＣＬＫと記す）の伝送ラインにおける伝達遅延、及び内部出力バッファで発生する伝達遅延を補正して、第３クロック信号を生成する。
【００２３】
このときの伝送ラインにおける伝達遅延は、レジスタ及び遅延回路部４０の始点Ａから、特定の地点Ｂまでの伝達遅延を含んでいる。特に、内部出力バッファ伝達遅延は、制御及びアドレス信号のレジスタ及び遅延回路部４０内における出力バッファ入力点Ｃから、出力点Ｄまでの間の伝達遅延が大部分を占めている。
【００２４】
なお、クロック制御回路４１は、図２に示したように、ＤＬＬ回路４２、伝送ラインの遅延伝達をモデリングする第１レプリカ回路４４、及び内部出力バッファの伝達遅延をモデリングする第２レプリカ回路４３で構成されている。
【００２５】
ＤＬＬ回路４２は、制御装置１０からの第２クロック信号ＣＡＣＬＫを受信し、さらに、第２レプリカ回路４３及び第１レプリカ回路４４を経たフィードバック信号ｆｂＣＬＫ ｉｎを再び受信することにより遅延を補正して、フィードバック出力信号と位相が同一な第３クロック信号ｉｎｔＣＬＫを生成する。
【００２６】
第１レプリカ回路４４は、実際のシステムでのレジスタ及び遅延回路部４０とメモリ装置６１、６２、６３、６４への伝達遅延をモデリングする回路であり、主にチップ外部で接続して、伝達遅延を調節できるように一般的な受動／能動素子との組合せによって構成することもできる。ただし、制御及びアドレス伝送ラインと縦断回路モデルを用いて構成することにより、ＰＣＢボードの工程／電源電圧／温度偏差を相殺することができるようにすることが好ましい。
【００２７】
さらに、第２レプリカ回路は、内部出力バッファの伝達遅延をモデリングする回路であり、チップ内部で出力バッファ回路モデルを用いることにより、出力バッファの工程／電源電圧／温度偏差を相殺することができるようにすることが好ましい。
【００２８】
なお、第１レプリカ回路、又は第１レプリカ回路及び第２レプリカ回路は、ＰＣＢラインモデル、能動素子及び受動素子の組合せであるか、又はこれらのうちの少なくとも１種類以上で構成されていることが好ましい。
【００２９】
【発明の効果】
前述のように、本発明に係るメモリシステムによれば、制御及びアドレスクロック信号をメモリ装置に直接供給しないので、制御及びアドレスクロック信号を分配するための伝送ラインを必要としないため、メモリ装置のレイアウトを単純化することができる。また、メモリ装置において制御及びアドレス信号を書込みデータキャプチャークロックに基づいてサンプリングすることにより、クロックドメインにおける衝突を防ぐことができる。さらに、別のＰＬＬ回路またはＤＬＬ回路を必要としないので、製造コストが低下するとともに、ジッタを改善し、多くの補償キャパシタ間の偏差に起因するシステムのタイミングマージンの低下を防ぐことができる。本発明に係るメモリシステムは、上記のように優れたメモリシステムを提供することができるという著しい効果を有している。
【００３０】
さらに、本発明に係るメモリシステムによれば、レジスタチップとＰＬＬチップとを単一のチップで構成することができるので、製造コストをさらに低くすることができる。
【００３１】
本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るメモリシステムの構成を示すブロック図である。
【図２】本発明の実施の形態に係るレジスタ及び遅延回路部の詳細な構成を示すブロック図である。
【図３】従来の制御及びアドレスクロック分配型メモリシステムの構成を示すブロック図である。
【符号の説明】
１０ 制御装置
２０ ＰＬＬ回路
３０ レジスタ
４０ レジスタ及び遅延回路部
４１ クロック制御回路
４２ ＤＬＬ回路
４４ 第１レプリカ回路
４３ 第２レプリカ回路
Claims (19)
- 複数のメモリ装置を含むメモリシステムにおいて、
前記複数のメモリ装置に書込みデータクロックである第１クロック信号を出力するとともに、制御及びアドレス入力信号と、前記第１クロック信号の整数倍に分周された制御及びアドレスクロックである第２クロック信号とを出力する制御装置、及び
該制御装置から前記制御及びアドレス入力信号と前記第２クロック信号とを受信し、伝送ラインにおける伝達遅延を補正した制御及びアドレス出力信号を出力するレジスタ及び遅延回路部を含んで構成され、
前記複数のメモリ装置が、前記レジスタ及び遅延回路部から前記伝送ラインを介して前記制御及びアドレス出力信号をそれぞれ受信し、前記制御装置から直接送信される前記第１クロック信号に基づいて、前記制御及びアドレス出力信号をサンプリングするものであることを特徴とするメモリシステム。 - 前記レジスタ及び遅延回路部が、前記制御装置から受信した前記第２クロック信号の前記伝送ラインにおける伝達遅延、及び内部出力バッファで発生する伝達遅延を補正した第３クロック信号を出力するクロック制御回路、及び
前記制御装置の前記制御及びアドレス入力信号をバッファリングし、前記第３クロック信号に基づいてサンプリングすることにより、前記制御及びアドレス出力信号を出力するレジスタ部を含むことを特徴とする請求項１に記載のメモリシステム。 - 前記クロック制御回路と前記レジスタ部とが、単一のチップで構成されていることを特徴とする請求項２に記載のメモリシステム。
- 前記クロック制御回路が、ＤＬＬ回路、及び前記伝送ラインの伝達遅延をモデリングする第１レプリカ回路を含んで構成され、
前記ＤＬＬ回路が、前記第２クロック信号と、前記第１レプリカ回路を経てフィードバックされる信号とが同一の位相になるように調節し、前記第３クロック信号を出力するものであることを特徴とする請求項２又は３に記載のメモリシステム。 - 前記第１レプリカ回路が、ＰＣＢラインモデル、能動素子及び受動素子の組合せであるか、又はこれらのうちの少なくとも１種類以上で構成されていることを特徴とする請求項４に記載のメモリシステム。
- 前記内部出力バッファで発生する伝達遅延が、前記レジスタ部における伝達遅延であることを特徴とする請求項２に記載のメモリシステム。
- 前記クロック制御回路と前記レジスタ部とが、単一のチップで構成されていることを特徴とする請求項６に記載のメモリシステム。
- 前記クロック制御回路が、ＤＬＬ回路、前記伝送ラインにおける伝達遅延をモデリングする第１レプリカ回路、及び前記レジスタ部における伝達遅延をモデリングする第２レプリカ回路を含んで構成され、
前記ＤＬＬ回路が、前記第２クロック信号と、前記第１レプリカ回路及び前記第２レプリカ回路を経てフィードバックされる信号とが同一の位相になるように調節することにより、前記第３クロック信号を出力するものであることを特徴とする請求項６又は７に記載のメモリシステム。 - 前記第１レプリカ回路及び前記第２レプリカ回路が、ＰＣＢラインモデル、受動素子及び能動素子の組合せであるか、又はこれらのうちの少なくとも１種類以上で構成されていることを特徴とする請求項８に記載のメモリシステム。
- 前記伝送ラインが、前記レジスタ及び遅延回路部から分岐点まではグローバルラインで構成され、前記分岐点で分岐され該当する複数のメモリ部にそれぞれ接続されていることを特徴とする請求項１に記載のメモリシステム。
- 前記レジスタ及び遅延回路部から前記複数のメモリ部への伝送ラインの接続方式が、ディージーチェーン型、ハイブリッドＴ型及びバイファーケート型のうちの何れか１つであることを特徴とする請求項１０に記載のメモリシステム。
- 前記レジスタ及び遅延回路部が、前記制御装置から受信した第２クロック信号の前記グローバル伝送ラインにおける伝達遅延、及び内部出力バッファで発生する伝達遅延が補正された第３クロック信号を出力するクロック制御回路、及び
前記制御装置の前記制御及びアドレス入力信号をバッファリングし、前記第３クロック信号に基づいてサンプリングし、前記制御及びアドレス出力信号を出力するレジスタ部を含むものであることを特徴とする請求項１０に記載のメモリシステム。 - 前記クロック制御回路と前記レジスタ部とが、単一のチップで構成されていることを特徴とする請求項１２に記載のメモリシステム。
- 前記クロック制御回路が、ＤＬＬ回路、及び前記グローバル伝送ラインにおける伝達遅延をモデリングする第１レプリカ回路を含んで構成され、
前記ＤＬＬ回路が、前記第２クロック信号と、前記第１レプリカ回路を経てフィードバックされる第３クロック信号とが同一の位相になるように調節し、前記第３クロック信号を出力するものであることを特徴とする請求項１２又は１３に記載のメモリシステム。 - 前記第１レプリカ回路が、ＰＣＢラインモデル、能動素子及び受動素子の組合せであるか、又はこれらのうちの少なくとも１種類以上で構成されていることを特徴とする請求項１４に記載のメモリシステム。
- 前記クロック制御回路が、前記制御装置から前記第２クロック信号を受信して、前記グローバル伝送ラインにおける伝達遅延及び前記レジスタ部における伝達遅延を補正し、前記第３クロック信号を出力するものであることを特徴とする請求項１２に記載のメモリシステム。
- 前記クロック制御回路と前記レジスタ部とが、単一のチップで構成されていることを特徴とする請求項１６に記載のメモリシステム。
- 前記クロック制御回路が、前記ＤＬＬ回路、前記グローバル伝送ラインにおける伝達遅延をモデリングする第１レプリカ回路、及び前記レジスタ部での伝達遅延をモデリングする第２レプリカ回路を含んで構成され、
前記ＤＬＬ回路が、第２クロック信号と、前記第１レプリカ回路及び前記第２レプリカ回路を経てフィードバックされる信号が同一の位相になるように調節し、前記グローバル伝送ラインにおける伝達遅延と前記レジスタ部における伝達遅延とが補正された第３クロック信号を出力するものであることを特徴とする請求項１６又は１７に記載のメモリシステム。 - 前記第１レプリカ回路及び前記第２レプリカ回路が、ＰＣＢラインモデル、能動素子及び受動素子の組合せであるか、又はこれらのうちの少なくとも１種類以上で構成されていることを特徴とする請求項１８に記載のメモリシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010072777 | 2001-11-21 | ||
| KR2001-072777 | 2001-11-21 | ||
| KR1020020063256A KR100546097B1 (ko) | 2001-11-21 | 2002-10-16 | 제어 및 어드레스 클럭 비분배형 메모리 시스템 |
| KR2002-063256 | 2002-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003167778A JP2003167778A (ja) | 2003-06-13 |
| JP4305616B2 true JP4305616B2 (ja) | 2009-07-29 |
Family
ID=26639470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002338261A Expired - Fee Related JP4305616B2 (ja) | 2001-11-21 | 2002-11-21 | 制御及びアドレスクロック非分配型メモリシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7107476B2 (ja) |
| JP (1) | JP4305616B2 (ja) |
| DE (1) | DE10253696B4 (ja) |
| TW (1) | TWI238934B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6807613B1 (en) * | 2000-08-21 | 2004-10-19 | Mircon Technology, Inc. | Synchronized write data on a high speed memory bus |
| JP4741226B2 (ja) * | 2003-12-25 | 2011-08-03 | 株式会社日立製作所 | 半導体メモリモジュール、およびメモリシステム |
| JP4249769B2 (ja) * | 2006-08-31 | 2009-04-08 | エルピーダメモリ株式会社 | Ｄｌｌ回路及びこれを備える半導体装置 |
| US8504789B2 (en) * | 2009-06-29 | 2013-08-06 | Mosaid Technologies Incorporated | Bridging device having a frequency configurable clock domain |
| KR102384347B1 (ko) | 2015-05-26 | 2022-04-07 | 삼성전자주식회사 | 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법 |
| DE102016109387A1 (de) | 2015-05-26 | 2016-12-01 | Samsung Electronics Co., Ltd. | Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems |
| US10068634B2 (en) | 2016-03-16 | 2018-09-04 | International Business Machines Corporation | Simultaneous write and read calibration of an interface within a circuit |
| US10090065B1 (en) | 2017-03-14 | 2018-10-02 | International Business Machines Corporation | Simultaneous write, read, and command-address-control calibration of an interface within a circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920916A (en) * | 1973-09-27 | 1975-11-18 | Stromberg Carlson Corp | Digital switching network |
| US5825710A (en) * | 1997-02-26 | 1998-10-20 | Powerchip Semiconductor Corp. | Synchronous semiconductor memory device |
| US6191632B1 (en) * | 1998-07-24 | 2001-02-20 | Matsushita Electric Industrial Co., Ltd. | Clock generation circuit and semiconductor integrated circuit |
| US6424034B1 (en) * | 1998-08-31 | 2002-07-23 | Micron Technology, Inc. | High performance packaging for microprocessors and DRAM chips which minimizes timing skews |
| US6029250A (en) * | 1998-09-09 | 2000-02-22 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same |
| US6266750B1 (en) * | 1999-01-15 | 2001-07-24 | Advanced Memory International, Inc. | Variable length pipeline with parallel functional units |
| JP3906016B2 (ja) * | 1999-08-17 | 2007-04-18 | 株式会社東芝 | 同期回路 |
| US6877079B2 (en) * | 2001-03-06 | 2005-04-05 | Samsung Electronics Co., Ltd. | Memory system having point-to-point bus configuration |
| US6882082B2 (en) * | 2001-03-13 | 2005-04-19 | Micron Technology, Inc. | Memory repeater |
-
2002
- 2002-11-14 US US10/293,473 patent/US7107476B2/en not_active Expired - Fee Related
- 2002-11-18 DE DE10253696A patent/DE10253696B4/de not_active Expired - Fee Related
- 2002-11-21 TW TW091133946A patent/TWI238934B/zh not_active IP Right Cessation
- 2002-11-21 JP JP2002338261A patent/JP4305616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI238934B (en) | 2005-09-01 |
| DE10253696B4 (de) | 2012-08-02 |
| JP2003167778A (ja) | 2003-06-13 |
| US20030097534A1 (en) | 2003-05-22 |
| TW200406669A (en) | 2004-05-01 |
| US7107476B2 (en) | 2006-09-12 |
| DE10253696A1 (de) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960583B2 (ja) | 半導体メモリ装置及びこれを含むメモリモジュールを有するシステム | |
| US7865756B2 (en) | Methods and apparatus for clock signal synchronization in a configuration of series-connected semiconductor devices | |
| JP3929116B2 (ja) | メモリサブシステム | |
| US20080285375A1 (en) | Semiconductor device, module including the semiconductor device, and system including the module | |
| KR20030033070A (ko) | 버퍼가 장착된 메모리 시스템에서 신뢰성있는 전송을제공하기 위한 시스템 및 방법 | |
| USRE46754E1 (en) | Integrated circuit for clock generation for memory devices | |
| JPH10254579A (ja) | クロック信号分配方法 | |
| US7323789B2 (en) | Multiple chip package and IC chips | |
| US11996164B2 (en) | Low power memory control with on-demand bandwidth boost | |
| JP4305616B2 (ja) | 制御及びアドレスクロック非分配型メモリシステム | |
| KR100560644B1 (ko) | 클럭 동기회로를 구비하는 집적회로장치 | |
| KR20040094181A (ko) | 커맨드 신호와 어드레스 신호의 고속 전송이 가능한메모리 시스템 | |
| JP2002318638A (ja) | 情報処理システム及び半導体集積回路装置 | |
| KR100546097B1 (ko) | 제어 및 어드레스 클럭 비분배형 메모리 시스템 | |
| US7319635B2 (en) | Memory system with registered memory module and control method | |
| JP4952177B2 (ja) | 記憶装置 | |
| KR100408397B1 (ko) | 데이터 지연시간을 외부에서 조절할 수 있는 반도체메모리장치 및 이를 구비하는 메모리모듈 | |
| JP2004070800A (ja) | メモリシステム及びメモリモジュール | |
| JP3742044B2 (ja) | メモリシステム及びメモリモジュール | |
| JP3853209B2 (ja) | セットアップタイムエラーを回避したメモリコントローラ | |
| KR100847759B1 (ko) | 레지스터 칩 | |
| JP4741632B2 (ja) | 半導体集積回路装置 | |
| JP2007336028A (ja) | 可変遅延制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080924 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081119 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |