KR102420152B1 - 메모리 시스템에서의 다중 통신 장치 - Google Patents

메모리 시스템에서의 다중 통신 장치 Download PDF

Info

Publication number
KR102420152B1
KR102420152B1 KR1020150161945A KR20150161945A KR102420152B1 KR 102420152 B1 KR102420152 B1 KR 102420152B1 KR 1020150161945 A KR1020150161945 A KR 1020150161945A KR 20150161945 A KR20150161945 A KR 20150161945A KR 102420152 B1 KR102420152 B1 KR 102420152B1
Authority
KR
South Korea
Prior art keywords
memory
signal
filter
host
memory module
Prior art date
Application number
KR1020150161945A
Other languages
English (en)
Other versions
KR20170058502A (ko
Inventor
박종민
고태경
김도한
문성업
원교연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150161945A priority Critical patent/KR102420152B1/ko
Priority to US15/298,335 priority patent/US9934830B2/en
Publication of KR20170058502A publication Critical patent/KR20170058502A/ko
Application granted granted Critical
Publication of KR102420152B1 publication Critical patent/KR102420152B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 메모리 모듈은 메모리 장치, 필터를 포함할 수 있다. 메모리 장치는 기준 주파수의 클록으로 동작할 수 있다. 필터는 호스트로부터 다중화된 신호를 수신하고, 수신된 다중화된 신호로부터 기준 주파수 대역의 신호를 필터링하여 메모리 장치에 전달할 수 있다.

Description

메모리 시스템에서의 다중 통신 장치 {Multi-communication Device in Memory System}
본 발명은 반도체 장치 관한 것으로, 보다 상세하게는 메모리 모듈에 관한 것이다.
컴퓨터 프로세서와 메모리의 동작 속도가 증가함에 따라, 데이터 버스의 전송 속도도 또한 증가한다. 전송 속도의 증가는 메모리 컨트롤러와 메모리 소자가 데이터 버스에 접속되는 접속점에서의 신호 잡음 또한 증가시킨다. 또한, 기존의 반도체 메모리 장치에서는 둘 이상의 명령어가 동시에 전송될 수 없다. 따라서 방대한 양의 데이터를 처리하는 메모리 장치의 경우, 데이터 처리 속도가 증가하게 된다.
더불어, 데이터 버스와 관련하여 커패시턴스 및 인덕턴스 등의 전기적 특성이 점점 중요한 문제가 되고 있다. 따라서, 종래의 버스 배치는 고속에서 신호 왜곡, 잡음, 지연 및 기타의 원하지 않는 불요 신호(spurious signal) 현상을 유도할 수 있다. 결과적으로 메모리 장치의 동작 주파수를 증가시킨다 할지라도 전송 속도의 신뢰성이 보장될 수 없다.
그러므로 신호 왜곡, 잡음 및 기타 문제점들을 감소시키거나 제거할 수 있는 기술이 필요하다. 더불어 신뢰할만한 고속(예를 들어 1GHz 이상) 동작을 가능하게 하는 메모리 버스 구조 및 통신 방법이 요구된다. 본 발명에서는 반도체 장치에 있어, 이러한 문제를 해결할 수 있는 다중 통신이 가능한 메모리 모듈이 제공될 것이다.
본 발명의 목적은 다중 통신할 수 있는 메모리 모듈을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 모듈은 메모리 장치, 필터를 포함할 수 있다. 메모리 장치는 기준 주파수의 클록으로 동작할 수 있다. 필터는 호스트로부터 다중화된 신호를 수신하고, 수신된 다중화된 신호로부터 기준 주파수 대역의 신호를 필터링하여 메모리 장치에 전달할 수 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 모듈은 제 1 메모리 장치, 제 2 메모리 장치, 제 1 필터, 제 2 필터를 포함할 수 있다. 제 1 메모리 장치는 제 1 기준 주파수의 클록으로 동작할 수 있다. 제 2 메모리 장치는 제 1 기준 주파수와 다른 제 2 기준 주파수의 클록으로 동작할 수 있다. 제 1 필터는 호스트로부터 다중화된 신호를 수신하고, 수신된 다중화된 신호로부터 제 1 기준 주파수 대역의 신호를 필터링하여 제 1 메모리 장치에 전달할 수 있다. 제 2 필터는 호스트로부터 다중화된 신호를 수신하고, 수신된 다중화된 신호로부터 제 2 기준 주파수 대역의 신호를 필터링하여 제 2 메모리 장치에 전달할 수 있다.
이상과 같은 본 발명의 실시 예에 따르면, 호스트는 동작 주파수가 다른 복수 개의 메모리 모듈과 동시에 통신할 수 있다. 따라서 호스트와 복수 개의 메모리 모듈 간의 통신 시, 복수 개의 메모리 모듈의 채널 선점으로 인해 발생되는 밴드위스의 감소가 줄어들 수 있다.
또한, 복수 개의 메모리 모듈은 통신 시에 채널을 공유할 수 있다. 그러므로 메모리 모듈 간의 버스 선점 모델을 만들 필요가 없어 데이터 처리 장치의 구조가 간단해 질 수 있다.
본 발명의 실시 예들은 제한적인 방법으로서가 아니라 예로서 도시되었으며, 첨부 도면에서 유사한 참조 번호는 유사한 요소를 참조한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 장치를 개략적으로 보여주는 블록도이다.
도 2 내지 도 6은 도 1에 도시된 메모리 모듈을 예시적으로 보여주는 블록도이다.
도 7 및 도 8은 도 1에 도시된 호스트와 메모리 모듈들 사이에 정보를 제공하는 방법을 설명하기 위한 다이어그램이다.
도 9 내지 도 15는 본 발명의 실시 예에 따른 메모리 모듈들을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 불휘발성 메모리 또는 휘발성 메모리를 사용하는 메모리 모듈이 본 발명의 특징 및 기능을 설명하기 위한 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
본 발명에서는 호스트와 메모리 모듈 혹은 메모리 모듈 간의 고속 신호 전송을 위하여 주파수 분할 다중화(Frequency Division Multiplexing: FDM) 방식을 이용한다. 주파수 분할 다중화를 이용한 통신에서, 데이터는 서로 다른 주파수 대역의 채널로 분할된다. 분할된 데이터는 해당 주파수 대역의 전송파로 변환되어 전송된다. 주파수 분할 다중화 방식을 통해 호스트는 동시에 복수 개의 메모리 모듈과 통신이 가능하다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 장치를 개략적으로 보여주는 블록도이다. 도 1을 참조하면, 데이터 처리 장치(100)는 호스트(110), 제 1 메모리 모듈(120), 제 2 메모리 모듈(130) 및 데이터 버스(140)를 포함할 수 있다.
호스트(110)는 변조기(Modulator, 111), 다중화기(Multiplexer, 112), 필터(Filter, 113) 및 복조기(Demodulator, 114)를 포함할 수 있다. 호스트(110)는 데이터 버스(140)를 통해 제 1 및 제 2 메모리 모듈(120, 130)과 연결될 수 있다.
변조기(111)는 다중화기(112)와 연결된다. 변조기(111)는 제 1 및 제 2 메모리 모듈(120, 130)로 제공되는 정보를 각 제 1 및 제 2 메모리 모듈(120, 130)의 동작 주파수 대역의 신호로 변조한다. 변조된 신호는 다중화기(112)에 제공된다.
다중화기(112)는 데이터 버스(140)와 연결된다. 다중화기(112)는 개별적으로 독립된 신호를 결합하여 하나의 채널에 제공한다. 다중화기(112)는 변조기(111)로부터 제공된 신호를 다중화하여 데이터 버스(140)에 제공한다.
필터(113)는 데이터 버스(140)와 연결된다. 필터(113)는 제 1 및 제 2 메모리 모듈(120, 130)로부터 제공되는 신호 중 각 제 1 및 제 2 메모리 모듈(120, 130)의 해당 동작 주파수 대역의 신호를 통과시킨다. 즉, 필터(113)는 제공되는 신호들을 역 다중화한다. 실시 예로, 필터(113)는 저 대역 통과 필터(Low pass filter), 대역 통과 필터(Band pass filter), 고 대역 통과(High pass filter), 대역 차단 필터(Band reject filter) 중 적어도 하나일 수 있다.
복조기(114)는 필터(113)와 연결된다. 복조기(114)는 제공된 정보가 포함된 변조된 신호로부터 원래의 신호를 추출한다. 즉, 복조기(114)는 변조기(111)의 반대 동작을 한다. 복조기(114)는 제 1 및 제 2 메모리 모듈(120, 130)로부터 제공되는 신호를 호스트(110)가 처리할 수 있는 대역폭의 신호로 복조한다.
제 1 메모리 모듈(120)은 데이터 버스(140)를 통해 호스트(110) 및 제 2 메모리 모듈(130)과 연결된다. 제 1 메모리 모듈(120)은 필터(121) 및 메모리 장치(122)를 포함할 수 있다.
필터(121)는 데이터 버스(140) 및 메모리 장치(122)와 연결될 수 있다. 필터(121)는 호스트(110)로부터 제공되는 신호 중 해당 제 1 메모리 모듈(120)의 동작 주파수 대역의 신호를 통과시킨다. 실시 예로, 필터(121)는 저 대역 통과 필터(Low pass filter), 대역 통과 필터(Band pass filter), 고 대역 통과(High pass filter), 대역 차단 필터(Band reject filter) 중 적어도 하나일 수 있다. 실시 예로, 필터는 메모리 장치(122) 내에 내장될 수 있다. 실시 예로, 필터(121)는 메모리 장치(122) 외부에 개별 칩의 형태로 구현될 수 있다. 실시 예로, 필터(121)는 메모리 장치(122) 외부에 수동 소자들에 의해 구현될 수 있다.
메모리 장치(122)는 필터(121)와 연결될 수 있다. 메모리 장치(122)는 필터(121)를 통해 제공되는 호스트(110)의 신호에 의해 제어 받는다. 메모리 장치(122)는 동적 랜덤 접근 메모리(Dynamic random access memory, DRAM) 및 정적 랜덤 접근 메모리(Static random access memory, SRAM)를 포함하는 휘발성 메모리나, 불휘발성 메모리를 포함할 수 있다.
휘발성 메모리는 DRAM(Dynamic random access memory), SRAM(Static random access memory), TRAM(Thyristor RAM), Z-RAM(Zero capacitor RAM), 또는 TTRAM(Twin transistor RAM), MRAM을 포함할 수 있다.
불휘발성 메모리는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(Flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM: RRAM), 나노튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory:NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)일 수 있다. 불휘발성 메모리의 단위 셀에는 1비트 또는 그 이상의 비트들이 저장될 수 있다.
제 1 메모리 모듈(120)의 동작은 다음과 같다. 먼저, 필터(121)는 호스트(110)로부터 신호를 제공받는다. 필터(121)는 여러 주파수 대역의 정보가 포함된 신호로부터 해당 제 1 메모리 모듈(120)의 주파수 대역의 신호를 통과시킨다. 필터(121)를 통과한 신호는 메모리 장치(122)로 제공된다. 즉, 필터(121)를 통과한 신호는 해당 제 1 메모리 모듈(120)을 타깃으로 하는 신호일 것이다. 이후 메모리 장치(122)는 필터(121)를 통과한 신호에 의해 제어된다. 호스트(110)의 신호에 동기하여, 메모리 장치(122)는 요구된 데이터를 필터(121)로 제공한다. 필터(121)를 통과한 신호는 데이터 버스(140)로 제공된다.
제 1 메모리 모듈(120)은 DIMM(Dual In-line Memory Module) 타입의 구조를 가질 수 있다. 또한, 메모리 장치(122)의 종류 및 목적에 따라 제 1 메모리 모듈(120)은 다양한 DIMM 구조를 가질 수 있다. 이하에서 자세히 설명될 것이다.
메모리 장치(122)가 휘발성 메모리인 경우, 제 1 메모리 모듈(120)은 UDIMM(Unbuffered DIMM), RDIMM(Registered DIMM), LRDIMM(Load Reduced DIMM) 중 하나의 모듈 형태를 가질 수 있다. 이하에서는 휘발성 메모리로서 디램(DRAM)을 예로 들어 설명한다. 다만, 메모리 장치(122)는 상술한 휘발성 메모리 중 적어도 하나가 될 수 있다.
도 2 내지 도 6은 도 1에 도시된 메모리 모듈을 예시적으로 보여주는 블록도이다.
도 2를 참조하면, 도 1에 도시된 제 1 메모리 모듈(120)은 UDIMM의 형태를 갖는 A형 메모리 모듈(120a)일 수 있다. A형 메모리 모듈(120a)은 필터(121) 및 메모리 장치(122)를 포함할 수 있다.
필터(121)는 데이터 버스(140) 및 메모리 장치(122)와 연결될 수 있다. 메모리 장치(122)는 필터(121)를 통해 데이터 버스(140)와 연결된다. 메모리 장치(122)는 복수 개의 디램을 포함할 수 있다.
UDIMM의 구조에서 호스트(110)가 메모리 장치(122)에 접근하는 경우, 호스트(110)는 필터(121)를 통하여 메모리 장치(122)와 데이터, 클록 및 커맨드를 직접 교환한다. A형 메모리 모듈(120a)의 동작은 상술한 제 1 메모리 모듈(120)의 동작과 같다. 따라서 동작에 대한 설명은 생략한다.
도 3을 참조하면, 도 1에 도시된 제 1 메모리 모듈(120)은 RDIMM의 형태를 갖는 B형 메모리 모듈(120b)일 수 있다. B형 메모리 모듈(120b)은 필터(121), 메모리 장치(122) 및 RCD(123, Register Clock Driver)를 포함할 수 있다.
필터(121)는 데이터 버스(140), 메모리 장치(122) 및 RCD(123)와 연결될 수 있다. 메모리 장치(122)는 RCD(123) 및 필터(121)와 연결될 수 있다. RCD(123)는 필터(121) 및 메모리 장치(122)와 연결될 수 있다. RCD(123)는 호스트(110) 출력부의 로드를 줄이기 위해 호스트(110)로부터 메모리 장치(122)로 송신되는 클록과 커맨드의 버퍼 역할을 한다.
RDIMM의 구조에서 호스트(110)가 메모리 장치(122)에 접근하는 경우, 호스트(110)는 필터(121)를 통하여 메모리 장치(122)와 데이터를 직접 교환한다. 반면, 호스트(110)는 필터(121) 및 RCD(123)를 통하여 클록과 커맨드를 메모리 장치(122)에 제공한다. B형 메모리 모듈(120b)의 동작은 상술한 제 1 메모리 모듈(120)의 동작과 같다. 따라서 동작에 대한 설명은 생략한다.
도 4를 참조하면, 도 1에 도시된 제 1 메모리 모듈(120)은 LRDIMM의 형태를 갖는 C형 메모리 모듈(120c)일 수 있다. C형 메모리 모듈(120c)은 필터(121), 메모리 장치(122) 및 버퍼(Buffer, 124)를 포함할 수 있다.
필터(121)는 데이터 버스(140) 및 버퍼(124)와 연결될 수 있다. 메모리 장치(122)는 버퍼(124) 및 호스트(110)와 연결될 수 있다. 버퍼(124)는 필터(121) 및 메모리 장치(122)와 연결될 수 있다. 버퍼(124)는 호스트(110) 출력부의 로드를 줄여주는 역할을 한다.
LRDIMM의 구조에서 호스트(110)가 메모리 장치(122)에 접근하는 경우, 호스트(110)는 필터(121) 및 버퍼(124)를 통하여 메모리 장치(122)와 데이터, 클록 및 커맨드를 간접적으로 교환한다. C형 메모리 모듈(120c)의 동작은 상술한 제 1 메모리 모듈(120)의 동작과 같다. 따라서 동작에 대한 설명은 생략한다.
이상에서 휘발성 메모리를 사용하는 제 1 메모리 모듈(120)의 구성이 설명되었다. 이하에서 불휘발성 메모리를 사용하는 제 1 메모리 모듈(120)의 구성이 설명될 것이다.
도 5를 참조하면, 도 1에 도시된 제 1 메모리 모듈(120)은 불휘발성 메모리를 포함하는 D형 메모리 모듈(120d)일 수 있다. D형 메모리 모듈(120d)은 필터(121), 메모리 장치(122), 캐쉬 메모리(125) 및 컨트롤러(126)를 포함할 수 있다.
필터(121)는 데이터 버스(140) 및 캐쉬 메모리(125)와 연결될 수 있다. 메모리 장치(122)는 캐쉬 메모리(125) 및 컨트롤러(126)와 연결될 수 있다. 메모리 장치(122)는 컨트롤러(126)의 제어에 따라, 읽기, 쓰기 및 소거 동작을 수행한다. 또한, 메모리 장치(122)는 캐쉬 메모리(125)와 정보를 교환한다. 메모리 장치(122)는 상술한 불휘발성 메모리 중 하나이다.
캐쉬 메모리(125)는 필터(121), 메모리 장치(122) 및 컨트롤러(126)와 연결될 수 있다. 캐쉬 메모리(125)는 컨트롤러(126)의 버퍼 메모리, 동작 메모리 또는 일반적인 캐쉬 메모리로 사용될 수 있다. 캐쉬 메모리(125)는 메모리 장치(122)의 읽기와 쓰기 동작시에 사용되는 정보들을 임시로 저장한다. 즉, 캐쉬 메모리(125)는 호스트(110)와 불휘발성 메모리 간의 처리 속도의 차이를 줄여준다. 캐쉬 메모리(125)는 디램을 포함할 수 있다.
컨트롤러(126)는 메모리 장치(122) 및 캐쉬 메모리(125)와 연결될 수 있다. 컨트롤러(126)는 호스트(110)의 쓰기 요청에 응답하여 정보를 기입하기 위하여 메모리 장치(122)를 제어한다. 또한, 컨트롤러(126)는 호스트(110)로부터의 읽기 명령에 응답하여 메모리 장치(122)의 독출 동작을 제어한다. 또한, 컨트롤러(126)는 캐쉬 메모리(125)의 동작을 제어한다.
D형 메모리 모듈(120d)의 동작은 다음과 같다. D형 메모리 모듈(120d)은 호스트(110)로부터 읽기, 쓰기 명령을 제공받는다. 필터(121)는 제공된 명령 중 호스트(110)의 타깃인 D형 메모리 모듈(120d)의 동작 주파수 대역의 신호를 통과시킨다. 제공된 명령은 캐쉬 메모리(125)를 통하여 컨트롤러(126)로 전달된다. 컨트롤러(126)는 제공받은 명령을 수행할 메모리 장치(122)의 주소를 지정한다. 이후 메모리 장치(122)는 지정된 주소에 제공받은 명령을 수행한다.
D형 메모리 모듈(120d)은 같은 용량의 디램과 불휘발성 메모리를 포함할 수 있다. 이 구조에서 디램은 주 기억 장치가 된다. 따라서 호스트(110)에서 접근 할 수 있는 건 디램이 된다. 즉, 호스트(110)는 불휘발성 메모리에 직접 접근 할 수 없다. 불휘발성 메모리는 DIMM의 내부에서 백업 메모리의 역할을 한다. 따라서 D형 메모리 모듈(120d)은 호스트(110)와의 관계에서 디램 DIMM과 거의 다르지 않게 된다.
도 6을 참조하면, 도 1에 도시된 제 1 메모리 모듈(120)은 불휘발성 메모리를 포함하는 E형 메모리 모듈(120e)일 수 있다. E형 메모리 모듈(120e)은 필터(121), 메모리 장치(122), 캐쉬 메모리(125) 및 컨트롤러(126)를 포함할 수 있다.
필터(121)는 데이터 버스(140), 메모리 장치(122) 및 캐쉬 메모리(125)와 연결될 수 있다. 메모리 장치(122)는 필터(121), 캐쉬 메모리(125) 및 컨트롤러(126)와 연결될 수 있다. 메모리 장치(122)는 도 5의 메모리 장치(122)와 달리 호스트(110)와 직접 정보를 교환할 수 있다. 메모리 장치(122)는 상술한 불휘발성 메모리 중 하나이다. 캐쉬 메모리(125)는 필터(121), 메모리 장치(122) 및 컨트롤러(126)와 연결될 수 있다. 컨트롤러(126)는 메모리 장치(122) 및 캐쉬 메모리(125)와 연결될 수 있다.
E형 메모리 모듈(120e)은 메모리 장치(122)가 호스트(110)와 직접 정보 교환이 가능하다는 점을 제외하고, 도 5의 D형 메모리 모듈(120d)과 동일하게 동작한다. 따라서 E형 메모리 모듈(120e)의 동작에 대한 설명은 생략한다.
E형 메모리 모듈(120e)은 불휘발성 메모리만을 탑재 한 DIMM 형태일 수 있다. 즉, E형 메모리 모듈(120e)은 불휘발성 메모리를 저장 매체로 하는 메모리 모듈일 수 있다. 따라서 호스트(110)는 불휘발성 메모리에 접근 할 수 있다. 본 구조의 E형 메모리 모듈(120e)은 디램 DIMM에서는 불가능한 큰 저장 용량을 확보할 수 있다. 다만, 본 구조의 E형 메모리 모듈(120e)은 디램 DIMM에 비해 접근 속도가 느리다.
또한, E형 메모리 모듈(120e)은 디램과 불휘발성 메모리를 포함하는 DIMM 형태일 수 있다. 본 구조의 E형 메모리 모듈(120e)은 불휘발성 메모리의 저장 용량이 디램의 저장 용량보다 훨씬 크다. 본 구조의 E형 메모리 모듈(120e)은 두 가지의 동작 모드를 가질 수 있다. 첫 번째 모드에서, 디램은 주 기억 장치가 된다. 반면에, 불휘발성 메모리는 백업 메모리가 된다. 다른 하나의 모드에서, 불휘발성 메모리는 저장 매체가 된다. 이 경우 디램은 저장용 버퍼 메모리가 된다.
이상에서 본 발명의 실시 예에 따른 휘발성 메모리 혹은 불휘발성 메모리 장치를 사용하는 제 1 메모리 모듈(120)의 구조가 설명되었다. 제 1 메모리 모듈(120)은 상술한 A형 내지 E형 메모리 모듈 중 하나의 구조를 가질 수 있다.
제 2 메모리 모듈(130)은 필터(131) 및 메모리 장치(132)를 포함할 수 있다. 제 2 메모리 모듈(130)은 데이터 버스(140)를 통하여 제 1 메모리 모듈(120) 및 호스트(110)와 연결될 수 있다.
제 2 메모리 모듈(130)은 상술한 A형 내지 E형 메모리 모듈 중 하나의 구조를 가질 수 있다. 다만, 제 2 메모리 모듈(130)은 제 1 메모리 모듈(120)과 구성 또는 동작 주파수가 달라야할 것이다. 실시 예로, 제 2 메모리 모듈(130)은 복수 개의 메모리 모듈을 포함할 수 있다. 제 2 메모리 모듈(130)은 상술한 제 1 메모리 모듈(120)과 동일하게 동작한다. 따라서 제 2 메모리(130)의 동작에 대한 설명은 생략한다.
본 발명의 데이터 처리 장치(100)는 이종의 메모리 모듈(120, 130)을 포함하는 시스템인 경우를 포함할 수 있다. 데이터 처리 장치(100)는 다음과 같이 동작한다.
도 7 및 도 8은 도 1에 도시된 호스트와 메모리 모듈들 사이에 정보를 제공하는 방법을 보여주는 순서도이다.
도 7을 참조하면, 호스트(110)는 하나의 채널을 통해 서로 다른 기준 주파수로 동작하는 제 1 및 제 2 메모리 모듈(120, 130)에 정보를 제공할 수 있다. 상술한 바와 같이 제 2 메모리 모듈(130)은 복수 개의 메모리 모듈을 포함할 수 있다.
S110 단계에서, 호스트(110)는 제 1 및 제 2 메모리 모듈(120, 130)에 제공할 정보를 준비한다. 이후 호스트(110)의 변조기(111)는 정보를 각 제 1 및 제 2 메모리 모듈(120, 130) 중 타깃 메모리 모듈의 동작 주파수로 변조한다. 호스트(110)는 변조된 신호를 다중화기(112)를 통하여 다중화시킨다.
S120 단계에서, 호스트(110)는 다중화된 신호를 데이터 버스(140)에 제공한다. 다중화된 신호는 데이터 버스(140)를 통해 각 제 1 및 제 2 메모리 모듈(120, 130)에 제공된다.
S130 단계에서, 제 1 및 제 2 메모리 모듈(120, 130)의 필터(121, 131)는 제공된 신호를 받는다. 필터(121, 131)는 제 1 및 제 2 메모리 모듈(120, 130) 각각의 동작 주파수 대역의 신호를 통과시킨다. 메모리 장치(122, 132)는 제공된 신호를 통해 호스트(110)의 제어를 받는다. 즉, 호스트(110)에서 생성된 복수 개의 정보는 각 제 1 및 제 2 메모리 모듈(120, 130)의 필터(121, 131)에 의해서 역 다중화된다. 결과적으로 타깃 메모리 모듈만이 호스트(110)에 의해 제어 받게 된다.
도 8을 참조하면, 제 1 및 제 2 메모리 모듈(120, 130)은 하나의 데이터 버스(140)를 통해 동시에 호스트(110)에 정보를 제공할 수 있다. 상술한 바와 같이 제 2 메모리 모듈(130)은 복수 개의 메모리 모듈을 포함할 수 있다.
S210 단계에서, 호스트(110)는 제 1 및 제 2 메모리 모듈(120, 130)에 필요한 정보를 요청한다. 필요한 정보에 대한 요청은 데이터 버스(140)를 통하여 제 1및 제 2 메모리 모듈(120, 130)로 전달된다.
S220 단계에서, 제 1 및 제 2 메모리 모듈(120, 130)의 메모리 장치(122, 132)는 요청받은 정보를 출력한다. 출력된 정보는 필터(121, 131)를 통해 데이터 버스(140)에 제공된다. 이후 데이터 버스(140)를 통과한 신호는 호스트(110)에 제공된다.
S230 단계에서, 호스트(110)의 필터(113)는 제 1 및 제 2 메모리 모듈(120, 130) 각각의 동작 주파수 대역의 신호를 통과시킨다. 즉, 필터(113)를 통하여 제 1 및 제 2 메모리 모듈(120, 130)로부터 제공된 신호들은 역 다중화된다. 이후 복조기(114)는 수신된 신호를 호스트(110)가 처리할 수 있는 주파수 대역의 신호로 복조한다. 호스트(110)는 복조된 신호를 제공받는다.
이상에서는 본 발명의 실시 예에 따른 데이터 처리 장치(100)의 동작이 설명되었다. 이하에서는 본 발명의 실시 예로, 공유될 수 있는 채널의 조합이 설명될 것이다.
호스트(110)와 제 1 및 제 2 메모리 모듈(120, 130) 사이의 교환되는 정보는 데이터, 클록, 커맨드, 어드레스로 구분될 수 있다. 각 정보들은 각자 지정된 채널들을 통해 교환된다. 이하에서, 호스트(110)의 쓰기(Write) 및 읽기(Read)의 동작시 호스트(110)와 제 1 및 제 2 메모리 모듈(120, 130) 간에 교환되는 신호에 대해 설명될 것이다.
쓰기(Write) 동작의 경우, 먼저 호스트(110)는 클록과 함께 액티브(Active) 커맨드 및 로우(Row) 어드레스를 제 1 및 제 2 메모리 모듈(120, 130)에 제공한다. 기준 시간 후, 호스트(110)는 클록과 함께 쓰기(Write) 커맨드 및 컬럼(Column) 어드레스 정보를 제 1 및 제 2 메모리 모듈(120, 130)에 제공한다. 다음으로 기준 시간 후에 호스트(110)는 제 1 및 제 2 메모리 모듈(120, 130)에 데이터를 제공한다. 제 1 및 제 2 메모리 모듈(120, 130)은 제공된 데이터를 정해진 주소에 쓰기 동작을 수행한다.
읽기(Read) 동작의 경우, 호스트(110)는 클록과 함께 액티브(Active) 커맨드 및 로우(Row) 어드레스 정보를 제 1 및 제 2 메모리 모듈(120, 130)에 제공한다. 기준 시간 후, 호스트(110)는 클록과 함께 읽기(Read) 커맨드 및 컬럼(Column) 어드레스를 제 1 및 제 2 메모리 모듈(120, 130)에 제공한다. 마지막으로, 기준 시간 후에 제 1 및 제 2 메모리 모듈(120, 130)은 요청받은 데이터를 호스트(110)에 제공한다.
본 발명의 실시 예에서, 상술한 데이터, 커맨드, 어드레스, 클록 채널들은 제 1 메모리 모듈(120)과 제 2 메모리 모듈(130) 간에 공유될 수 있다. 따라서, 공유되는 채널의 조합에 의해 다양한 실시 예가 제시될 수 있다.
예를 들면, 제 1 메모리 모듈(120)의 데이터 채널은 제 2 메모리 모듈(130)의 데이터, 커맨드, 어드레스, 클록 채널 중 적어도 하나와 공유될 수 있다. 제 1 메모리 모듈(120)의 커맨드 채널은 제 2 메모리 모듈(130)의 데이터, 커맨드, 어드레스, 클록 채널 중 적어도 하나와 공유될 수 있다. 제 1 메모리 모듈(120)의 어드레스 채널은 제 2 메모리 모듈(130)의 데이터, 커맨드, 어드레스, 클록 채널 중 적어도 하나와 공유될 수 있다. 제 1 메모리 모듈(120)의 클록 채널은 제 2 메모리 모듈(130)의 데이터, 커맨드, 어드레스, 클록 채널 중 적어도 하나와 공유될 수 있다.
본 발명의 실시 예에 따른 메모리 모듈은, 호스트(110)와 제 1 및 제 2 메모리 모듈(120, 130) 간에 정보를 교환하는 경우, 교환될 정보를 다른 주파수 대역의 신호로 변조 및 복조하여 통신할 수 있다. 이로써, 하나의 채널에 의해 동시에 복수 개의 정보를 교환할 수 있다.
이하에서 본 발명이 적용되는 다른 실시 예들이 설명될 것이다. 이하에서 설명되는 모든 실시 예들은 상술한 A형 내지 E형 메모리 모듈 중 하나의 구조일 수 있다. 또한, 이하에서 설명되는 모든 실시 예들은 제 2 메모리 모듈(130)에 적용될 수 있다.
도 9 내지 도 15는 본 발명의 실시 예에 따른 메모리 모듈들을 보여주는 블록도이다.
도 9를 참조하면, 제 1 메모리 모듈(220)은 복수 개의 메모리 장치(222)와 호스트(110)가 동시에 통신할 수 있는 장치를 제공할 수 있다. 제 1 메모리 모듈(220)은 복수 개의 필터(221)와 복수 개의 메모리 장치(222)를 포함할 수 있다. 복수 개의 메모리 장치(222)는 각각 다른 주파수 대역으로 동작할 수 있다. 복수 개의 필터(221)는 복수 개의 메모리 장치(222)의 동작 주파수 대역의 정보를 통과시킨다.
본 발명의 동작은 다음과 같다. 호스트(110)가 복수 개의 메모리 장치(222)에 접근하는 경우, 호스트(110)의 변조기(111)는 정보를 각 메모리 장치(222)의 동작 주파수 대역으로 변조한다. 호스트(110)는 변조된 신호를 다중화기(112)를 통하여 다중화한다. 다중화된 신호는 데이터 버스(140)를 통해 제 1 메모리 모듈(220)에 제공된다. 호스트(110)로부터 제공된 신호는 복수 개의 필터(221)를 통하여 역 다중화된다. 역 다중화된 신호는 각 각의 메모리 장치(222)로 제공된다. 결과적으로 호스트(110)는 동시에 복수 개의 메모리 장치(222)에 정보를 제공할 수 있게 된다.
복수 개의 메모리 장치(222)가 호스트(110)에 정보를 제공하는 경우, 동작은 다음과 같다. 복수 개의 메모리 장치(222)는 호스트(110)로부터 데이터 출력 명령을 받는다. 출력 명령에 동기하여, 복수 개의 메모리 장치(222)는 요청받은 정보를 필터(221)를 통해 데이터 버스(140)에 제공한다. 정보는 데이터 버스(140)를 통해 호스트(110)에 제공된다. 호스트(110)의 필터(113)는 제공 받은 신호를 각 메모리 장치(222)의 동작 주파수에 따라 역 다중화한다. 복조기(114)는 필터(113)를 통과한 신호를 호스트(110)가 처리할 수 있는 주파수 대역의 신호로 복조한다. 결과적으로 복수 개의 메모리 장치(222)는 동시에 호스트(110)에 정보를 제공할 수 있다.
본 실시 예를 통하여 호스트(110)는 복수 개의 메모리 장치(222)와 다른 주파수 대역으로 동시에 통신할 수 있다. 따라서 메모리 장치(222)의 동작 품질에 따라 메모리 인듀어런스(Endurance)의 관리가 가능해 진다.
도 10을 참조하면, 제 1 메모리 모듈(320)은 제 2 메모리 모듈(130)과 공유되는 채널을 변경할 수 있다. 제 1 메모리 모듈(320)은 필터(321), 복수 개의 메모리 장치(322), 경로 선택기(Path selector, 327)를 포함할 수 있다.
경로 선택기(327)는 신호를 전달하는 채널을 변경한다. 경로 선택기(327)는 호스트(110)로부터 제공되는 설정 정보에 의해 설정될 수 있다. 실시 예로, 경로 선택기(327)에 의한 경로의 선택은 부팅 시퀀스 동작 중에 호스트(110)로부터 제공되는 설정 정보에 의해 완료될 수 있다. 실시 예로, 경로 선택기(327)에 의한 경로의 선택은 제 1 메모리 모듈(320)의 동작 중에 호스트(110)로부터 제공되는 설정 정보에 의해 완료될 수 있다.
경로 선택기(327)를 사용하는 이유는 다음과 같다. 통신 환경은 메모리 모듈의 구성이 동일하더라도 시스템에 따라 다를 수 있다. 따라서 시스템에 적합하도록 경로 선택기(327)를 통해 공유되는 채널의 조합을 변경한다면, 데이터 처리 장치(100)는 통신의 효율성을 높일 수 있게 된다.
제 1 메모리 모듈(320)은 경로 선택기(327)에 의해 신호가 전달되는 채널이 변경될 수 있는 점을 제외하고, 도 1의 제 1 메모리 모듈(120)과 동일하게 동작한다. 따라서 제 1 메모리 모듈(320)의 동작 방법에 대한 설명은 생략한다.
도 11을 참조하면, 제 1 메모리 모듈(420)은 복수 개의 메모리 장치(422)와 호스트(110)가 동시에 통신할 수 있는 장치를 제공할 수 있다. 더불어, 제 1 메모리 모듈(420)의 메모리 장치(422)는 제 1 메모리 모듈(420) 내의 다른 메모리 장치(422) 혹은 제 2 메모리 모듈(130)과 공유되는 채널을 변경할 수 있다. 제 1 메모리 모듈(420)은 복수 개의 필터(421), 복수 개의 메모리 장치(422), 복수 개의 경로 선택기(427)를 포함할 수 있다.
경로 선택기(427)는 호스트(110)로부터 제공되는 설정 정보에 의해 설정될 수 있다. 실시 예로, 경로 선택기(427)에 의한 경로의 선택은 부팅 시퀀스 동작 중에 호스트(110)로부터 제공되는 설정 정보에 의해 완료될 수 있다. 실시 예로, 경로 선택기(427)에 의한 경로의 선택은 제 1 메모리 모듈(420)의 동작 중에 호스트(110)로부터 제공되는 설정 정보에 의해 완료될 수 있다.
제 1 메모리 모듈(420)은 경로 선택기(427)에 의해 신호가 전달되는 채널이 변경될 수 있는 점을 제외하고, 도 9의 제 1 메모리 모듈(220)과 동일하게 동작한다. 따라서 제 1 메모리 모듈(420)의 동작 방법에 대한 설명은 생략한다.
이상에서는 호스트(110)가 정보를 제 1 및 제 2 메모리 모듈(120, 220, 320, 420, 130)의 동작 주파수 대역으로 변조하여 통신하는 경우의 실시 예가 설명되었다. 이하에서는 호스트(110)가 정보를 제 1 및 제 2 메모리 모듈(120, 130)의 동작 주파수 대역이 아닌 그 이상의 고주파 대역으로 변조하여 통신하는 경우의 실시 예가 설명될 것이다.
정보를 고주파 대역으로 변조하여 제공하는 이유는 높은 주파수 대역에서는 타 신호에 의한 간섭이 적기 때문이다. 즉, 자연계에 존재하는 간섭이나 타 통신 신호 간의 간섭이 고주파에서는 적으므로 신호의 전송 시 잡음이 적게 된다.
도 12를 참조하면, 제 1 메모리 모듈(520)은 다른 주파수 대역으로 변조된 신호에 의해 호스트(110)와 통신할 수 있다. 제 1 메모리 모듈(520)은 필터(521), 복수 개의 메모리 장치(522), 복조기(528), 변조기(529)를 포함할 수 있다.
제 1 메모리 모듈(520)은 복조기(528)와 변조기(529)에 의해 신호가 고주파로 변조 또는 원 신호로 복조될 수 있는 점을 제외하고, 도 1의 제 1 메모리 모듈(120)과 동일하게 동작한다.
호스트(110)가 제 1 메모리 모듈(520)에 접근하는 경우, 동작은 다음과 같다. 호스트(110)의 변조기(111)는 정보를 제 1 메모리 모듈(520)의 동작 주파수 대역보다 높은 주파수 대역으로 변조한다. 변조된 정보가 호스트(110)로부터 제 1 메모리 모듈(520)에 제공되는 과정은 도 1과 동일하므로 생략한다. 제 1 메모리 모듈(520)은 제공된 신호를 제 1 메모리 모듈(520)의 동작 주파수 대역으로 복조한다. 이후 제 1 메모리 모듈(520)은 복조된 신호에 의해 제어 받는다.
제 1 메모리 모듈(520)이 호스트(110)에 정보를 제공하는 경우, 동작은 다음과 같다. 제 1 메모리 모듈(520)은 호스트(110)에 의해 정보를 요청받는다. 요청받은 정보는 변조기(529)에 제공된다. 제 1 메모리 모듈(520)의 변조기(529)는 동작 주파수보다 높은 주파수 대역으로 정보를 변조한다. 변조된 신호는 데이터 버스(140)를 통하여 호스트(110)로 제공된다. 호스트(110)의 필터(113)는 제공 받은 정보를 제 1 메모리 모듈의(520)의 변조 주파수에 따라 역 다중화한다. 이후 복조기(114)는 수신된 신호를 호스트(110)가 처리할 수 있는 주파수 대역의 신호로 복조한다. 호스트(110)는 복조된 신호를 제공받는다.
도 13을 참조하면, 제 1 메모리 모듈(620)은 고주파 대역으로 변조된 신호에 의해 호스트(110)와 통신할 수 있다. 더불어, 제 1 메모리 모듈(620)은 제 2 메모리 모듈(130)과 공유되는 채널을 변경할 수 있다. 제 1 메모리 모듈(620)은 필터(621), 복수 개의 메모리 장치(622), 경로 선택기(627), 복조기(628) 및 변조기(629)를 포함할 수 있다.
제 1 메모리 모듈(620)은 경로 선택기(627)에 의해 신호가 전달되는 채널을 변경할 수 있는 점을 제외하고, 도 12의 제 1 메모리 모듈(520)과 동일하게 동작한다. 따라서 제 1 메모리 모듈(620)의 동작에 대한 설명은 생략한다.
도 14를 참조하면, 제 1 메모리 모듈(720)은 복수 개의 메모리 장치(722)와 호스트(110)가 동시에 통신할 수 있는 장치를 제공할 수 있다. 더불어, 호스트(110)와 고주파 대역으로 변조된 신호에 의해 통신할 수 있다. 제 1 메모리 모듈(720)은 복수 개의 필터(721), 복수 개의 메모리 장치(722), 복수 개의 복조기(728) 및 변조기(729)를 포함할 수 있다.
제 1 메모리 모듈(720)은 복조기(728)와 변조기(729)에 의해 신호가 고주파로 복조 또는 원 신호로 변조될 수 있는 점을 제외하고, 도 9의 제 1 메모리 모듈(220)과 동일하게 동작한다. 따라서 제 1 메모리 모듈(720)의 동작에 대한 설명은 생략한다.
도 15를 참조하면, 제 1 메모리 모듈(820)은 복수 개의 메모리 장치(822)와 호스트(110)가 동시에 통신할 수 있는 장치를 제공할 수 있다. 또한, 제 1 메모리 모듈(820)은 고주파 대역으로 변조된 신호에 의해 호스트(110)와 통신할 수 있다. 더불어, 제 1 메모리 모듈(820)의 메모리 장치(822)는 제 1 메모리 모듈(820) 내의 다른 메모리 장치(822) 혹은 제 2 메모리 모듈(130)과 공유되는 채널을 변경할 수 있다.
제 1 메모리 모듈(820)은 복수 개의 필터(821), 복수 개의 메모리 장치(822), 복수 개의 경로 선택기(827), 복수 개의 복조기(828) 및 복수 개의 기(825)를 포함할 수 있다.
제 1 메모리 모듈(820)은 경로 선택기(827)에 의해 신호가 전달되는 채널을 변경할 수 있는 점을 제외하고, 도 14의 제 1 메모리 모듈(720)과 동일하게 동작한다. 따라서 제 1 메모리 모듈(820)의 동작에 대한 설명은 생략한다.
위에서 설명한 제 1 메모리 모듈(120~820)의 구성 및 동작 원리는 도 1에 도시된 제 2 메모리 모듈(130)에 적용될 수 있다. 여기에서, 도 1에 도시된 제 2 메모리 모듈(130)은 복수 개의 메모리 모듈로 구현될 수 있다. 또한, 본 발명의 실시 예에 따른 데이터 처리 장치(도 1 참조, 100)의 동작 방법은 메모리 모듈 사이의 통신 또는 메모리 장치 사이의 통신에도 적용될 수 있다.
본 발명은 여러 실시 예의 관점에서 설명되었으나, 이 기술분야의 숙련된 기술자는 본 발명이 설명된 실시 예에 제한되지 않으며, 첨부된 청구항의 진의 및 범위 내에서의 변형 및 변경과 함께 실행될 수 있다는 것을 인식할 것이다. 그러므로, 설명은 제한적이지 않고 예시적인 것으로 간주 되어야 한다.
100 : 데이터 처리 장치
110 : 호스트
111, 529, 629, 729, 829 : 변조기
112 : 다중화기
113, 121, 131, 221, 321, 421, 521, 621, 721, 821 : 필터
114, 528, 628, 728, 828 : 복조기
120, 120a, 120b, 120c, 120d, 120e, 220, 320, 420, 520, 620, 720, 820
: 제 1 메모리 모듈
122, 132, 222, 322, 422, 522, 622, 722, 822 : 메모리 장치
123 : RCD
124 : 버퍼
125 : 캐쉬 메모리
126 : 컨트롤러
327, 427, 627, 827: 경로 선택기
130 : 제 2 메모리 모듈
140 : 데이터 버스

Claims (10)

  1. 기준 주파수의 클록으로 동작하는 메모리 장치; 그리고
    호스트로부터 다중화된 신호를 수신하고, 수신된 상기 다중화된 신호로부터 상기 기준 주파수 대역의 신호를 필터링하여 상기 메모리 장치에 전달하는 필터를 포함하는 메모리 모듈.
  2. 제 1 항에 있어,
    상기 다중화된 신호는 상기 기준 주파수 대역에서 전달되는 데이터, 커맨드, 어드레스, 클록 신호 중 적어도 하나를 포함하고, 상기 데이터, 상기 커맨드, 상기 어드레스, 상기 클록 신호 각각은 구별된 신호 경로들을 통해 상기 필터로 전달되는 메모리 모듈.
  3. 제 1 항에 있어,
    상기 필터를 통과한 신호들을 복조하고, 상기 복조된 신호들을 상기 메모리 장치에 전달하는 복조 장치를 더 포함하는 메모리 모듈.
  4. 제 1 항에 있어,
    상기 호스트로부터 제공되는 설정 정보에 응답하여, 상기 다중화된 신호 중 필터링된 제 1 신호의 경로를 필터링된 제 2 신호의 경로로 변경하는 경로 선택기를 더 포함하는 메모리 모듈.
  5. 제 1 기준 주파수의 클록으로 동작하는 제 1 메모리 장치;
    상기 제 1 기준 주파수와 다른 제 2 기준 주파수의 클록으로 동작하는 제 2 메모리 장치;
    호스트로부터 다중화된 신호를 수신하고, 수신된 상기 다중화된 신호로부터 상기 제 1 기준 주파수 대역의 신호를 필터링하여 상기 제 1 메모리 장치에 전달하는 제 1 필터; 그리고
    상기 호스트로부터 상기 다중화된 신호를 수신하고, 수신된 상기 다중화된 신호로부터 상기 제 2 기준 주파수 대역의 신호를 필터링하여 상기 제 2 메모리 장치에 전달하는 제 2 필터를 포함하는 메모리 모듈.
  6. 제 5 항에 있어,
    상기 다중화된 신호는 상기 제 1 기준 주파수 대역에서 전달되는 데이터, 커맨드, 어드레스, 클록 신호 중 적어도 하나를 포함하고,
    상기 데이터, 상기 커맨드, 상기 어드레스, 상기 클록 신호 각각은 구별된 신호 경로들을 통해 상기 제 1 필터로 전달되는 메모리 모듈.
  7. 제 5 항에 있어,
    상기 제 1 필터 또는 상기 제 2 필터를 통과한 신호들을 복조하고, 상기 복조된 신호들을 상기 제 1 메모리 장치 또는 상기 제 2 메모리 장치에 전달하는 복조 장치를 더 포함하는 메모리 모듈.
  8. 제 5 항에 있어,
    상기 호스트로부터 제공되는 설정 정보에 응답하여, 상기 다중화된 신호 중 상기 제 1 필터를 통과한 제 1 신호의 경로를 상기 제 1 필터를 통과한 제 2 신호의 경로로 변경하는 제 1 경로 선택기를 더 포함하는 메모리 모듈.
  9. 제 5 항에 있어,
    상기 호스트로부터 제공되는 설정 정보에 응답하여, 상기 다중화된 신호 중 상기 제 2 필터를 통과한 제 3 신호의 경로를 상기 제 2 필터를 통과한 제 4 신호의 경로로 변경하는 제 2 경로 선택기를 더 포함하는 메모리 모듈.
  10. 제 5 항에 있어,
    상기 메모리 모듈은 듀얼 인-라인 메모리 모듈(DIMM) 형태로 상기 호스트에 연결되는 메모리 모듈.
KR1020150161945A 2015-11-18 2015-11-18 메모리 시스템에서의 다중 통신 장치 KR102420152B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150161945A KR102420152B1 (ko) 2015-11-18 2015-11-18 메모리 시스템에서의 다중 통신 장치
US15/298,335 US9934830B2 (en) 2015-11-18 2016-10-20 Multi-communication device in a memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150161945A KR102420152B1 (ko) 2015-11-18 2015-11-18 메모리 시스템에서의 다중 통신 장치

Publications (2)

Publication Number Publication Date
KR20170058502A KR20170058502A (ko) 2017-05-29
KR102420152B1 true KR102420152B1 (ko) 2022-07-13

Family

ID=58691294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150161945A KR102420152B1 (ko) 2015-11-18 2015-11-18 메모리 시스템에서의 다중 통신 장치

Country Status (2)

Country Link
US (1) US9934830B2 (ko)
KR (1) KR102420152B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071668A1 (en) * 2001-10-16 2003-04-17 Greg Starr PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370667B (en) 2000-09-05 2003-02-12 Samsung Electronics Co Ltd Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US7356568B2 (en) 2002-12-12 2008-04-08 International Business Machines Corporation Method, processing unit and data processing system for microprocessor communication in a multi-processor system
KR100513372B1 (ko) 2003-05-24 2005-09-06 주식회사 하이닉스반도체 명령 및 어드레스 버스에 사용되는 클럭 신호의 주파수와데이터 버스에 대해 사용되는 클럭 신호의 주파수를다르게 설정하는 서브 시스템
KR101069638B1 (ko) 2005-12-08 2011-10-04 주식회사 하이닉스반도체 반도체 집적 회로
US20080133817A1 (en) 2006-12-04 2008-06-05 Ulrich Brandt Memory module, memory controller, communication unit, and method of operating
US7564722B2 (en) 2007-01-22 2009-07-21 Micron Technology, Inc. Memory system and method having volatile and non-volatile memory devices at same hierarchical level
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
KR101783621B1 (ko) * 2011-09-09 2017-10-11 삼성전자주식회사 광 연결 장치, 이의 제조 방법, 및 상기 광 연결 장치를 포함하는 메모리 시스템
KR101429183B1 (ko) 2012-05-09 2014-08-12 주식회사 디에이아이오 반도체 메모리 시스템 및 이의 동작 방법
US20140101370A1 (en) 2012-10-08 2014-04-10 HGST Netherlands B.V. Apparatus and method for low power low latency high capacity storage class memory
US9606916B2 (en) 2013-09-13 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor devices including application processor connected to high-bandwidth memory and low-bandwidth memory, and channel interleaving method thereof
KR20150077785A (ko) 2013-12-30 2015-07-08 삼성전자주식회사 메모리 시스템 및 컴퓨팅 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071668A1 (en) * 2001-10-16 2003-04-17 Greg Starr PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications

Also Published As

Publication number Publication date
US20170140798A1 (en) 2017-05-18
KR20170058502A (ko) 2017-05-29
US9934830B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
US11048654B2 (en) Systems and methods for providing multiple memory channels with one set of shared address pins on the physical interface
US8856392B2 (en) Dividing a port into smaller ports
KR102658764B1 (ko) 결합된 액세스 동작을 위한 적층형 메모리 다이
US8917110B2 (en) Semiconductor package including multiple chips and memory system having the same
CN109697997B (zh) 存储器装置的帧协议
US20210064276A1 (en) Memory system including multiple memories connected in series
EP2513802A2 (en) Expandable asymmetric-channel memory system
US20150317277A1 (en) Computer architecture having selectable, parallel and serial communication channels between processors and memory
CN111261204B (zh) 存储系统
US10540303B2 (en) Module based data transfer
US10346325B2 (en) Ring bus architecture for use in a memory module
DE102021117636A1 (de) Speichervorrichtung mit direct-memory-access-engine, system mit der speichervorrichtung und verfahren zum betrieb der speichervorrichtung
US11620241B2 (en) Dynamically configuring transmission lines of a bus
CN113228176A (zh) 配置存储器的命令/地址信道
DE102021117264A1 (de) System, Vorrichtung und Verfahren zum Schreiben von Daten in einen geschützten Bereich
CN105283856A (zh) 能够在多个数据宽度下通信的存储器组件
CN112513824B (zh) 一种内存交织方法及装置
KR102420152B1 (ko) 메모리 시스템에서의 다중 통신 장치
US9804978B2 (en) Memory system facilitating high bandwidth and high capacity memory
CN103838684A (zh) 多芯片系统和半导体封装
KR102438390B1 (ko) 미세 입도의 동적 랜덤 액세스 메모리
CN108628776B (zh) 一种数据读写访问控制方法及装置
US11960735B2 (en) Memory channel controller operation based on data types
CN108268390B (zh) 存储器系统及其操作方法
CN117795467A (zh) 用于存储器装置的可配置数据保护电路系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant