KR101429183B1 - 반도체 메모리 시스템 및 이의 동작 방법 - Google Patents

반도체 메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR101429183B1
KR101429183B1 KR1020120049178A KR20120049178A KR101429183B1 KR 101429183 B1 KR101429183 B1 KR 101429183B1 KR 1020120049178 A KR1020120049178 A KR 1020120049178A KR 20120049178 A KR20120049178 A KR 20120049178A KR 101429183 B1 KR101429183 B1 KR 101429183B1
Authority
KR
South Korea
Prior art keywords
nand flash
flash memory
dram
command
memory system
Prior art date
Application number
KR1020120049178A
Other languages
English (en)
Other versions
KR20130125556A (ko
Inventor
황선모
Original Assignee
주식회사 디에이아이오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이아이오 filed Critical 주식회사 디에이아이오
Priority to KR1020120049178A priority Critical patent/KR101429183B1/ko
Priority to PCT/KR2013/003307 priority patent/WO2013168907A1/ko
Publication of KR20130125556A publication Critical patent/KR20130125556A/ko
Application granted granted Critical
Publication of KR101429183B1 publication Critical patent/KR101429183B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리 시스템은 적어도 하나 이상의 디램 장치 및 낸드 플래시 메모리 시스템을 포함한다. 디램 장치는 디램 인터페이스에 기초하여 호스트에 연결되어 동작한다. 낸드 플래시 메모리 시스템은 적어도 하나 이상의 낸드 플래시 메모리 장치를 구비하고, 디램 인터페이스에 기초하여 호스트에 연결되어 동작하되, 디램 장치에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행한다.

Description

반도체 메모리 시스템 및 이의 동작 방법{SEMICONDUCTOR MEMORY SYSTEM AND METHOD OF OPERATING THE SAME}
본 발명은 반도체 메모리 시스템에 관한 것으로, 보다 상세하게는 디램(dynamic random access memory; DRAM) 장치 및 낸드 플래시 메모리(NAND flash memory) 장치를 구비하는 반도체 메모리 시스템에 관한 것이다.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분될 수 있다. 반도체 메모리 장치의 소형화 및 대용량화 추세에 따라, 휘발성 메모리 장치 중에서는 디램 장치가 널리 사용되고 있고, 비휘발성 메모리 장치 중에서는 낸드 플래시 메모리 장치가 널리 사용되고 있다.
일반적으로, 디램 장치는 디램 장치의 고유의 특성에 따른 파워다운 동작 및 리프레시 동작을 수행해야 한다. 예를 들어, 디램 장치는 일정 시간 사용되지 않을 때 파워 소모를 최소화하기 위하여 파워다운(power-down) 모드로 진입(즉, 파워다운 동작을 수행)해야 하고, 메모리 셀의 커패시터에 저장되어 있는 데이터의 자연적인 누설에 따른 데이터 유실을 방지하기 위하여 리프레시(refresh) 모드로 진입(즉, 리프레시 동작을 수행)해야 한다.
마찬가지로, 낸드 플래시 메모리 장치는 하드 디스크와 달리 덮어쓰기 동작을 지원하지 않기 때문에, 쓰기 전 이레이즈 동작(erase before write operation)을 블록 단위로 수행해야 하고, 낸드 플래시 메모리 장치의 고유의 특성에 따른 백그라운드 동작을 수행해야 한다. 이 때, 백그라운드(background) 동작은 유효 페이지와 무효 페이지를 효율적으로 처리하기 위한 가비지 콜렉션(garbage collection) 동작(예를 들어, 병합(merge) 동작, 컴팩션(compaction) 동작 등)과 메모리 셀들의 마모도를 평준화하기 위한 웨어 레벨링(wear-leveling) 동작을 포함한다.
그러므로, 디램 장치와 낸드 플래시 메모리 장치를 모두 구비하는 종래의 반도체 메모리 시스템은 이들 각각의 고유의 특성에 따른 동작들을 각각 수행해야 하기 때문에, 사용자 또는 호스트가 상기 고유의 특성에 따른 동작들이 개별적으로 수행되는 것을 인지할 수 있고, 종래의 반도체 메모리 시스템의 전체적인 성능이 최적화 및 효율화될 수 없다는 문제점이 있다.
본 발명의 목적은 호스트와 디램 인터페이스에 기초하여 연결되어 동작하는 적어도 하나 이상의 디램 장치와 낸드 플래시 메모리 시스템을 포함하고, 상기 디램 장치에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 상기 낸드 플래시 메모리 시스템에 구비되는 적어도 하나 이상의 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행하는 반도체 메모리 시스템 및 이의 동작 방법을 제공하는 것이다. 다만, 본 발명의 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 메모리 시스템은 디램 인터페이스(DRAM interface)에 기초하여 호스트에 연결되어 동작하는 적어도 하나 이상의 디램 장치, 및 적어도 하나 이상의 낸드 플래시 메모리 장치를 구비하고, 상기 디램 인터페이스에 기초하여 상기 호스트에 연결되어 동작하되, 상기 디램 장치에 대한 리프레시(refresh) 커맨드 또는 파워다운(power-down) 커맨드가 입력되면, 상기 낸드 플래시 메모리 장치에 대한 백그라운드(background) 동작을 수행하는 낸드 플래시 메모리 시스템을 포함할 수 있다.
일 실시예에 의하면, 상기 백그라운드 동작은 웨어 레벨링(wear-leveling) 동작 및 가비지 콜렉션(garbage collection) 동작 중에서 적어도 하나 이상을 포함할 수 있다.
일 실시예에 의하면, 상기 낸드 플래시 메모리 시스템은 상기 호스트로부터 입력되는 디램 인터페이스 커맨드를 낸드 플래시 커맨드로 변환하여 상기 낸드 플래시 메모리 장치를 제어하는 스토리지 컨트롤러를 포함할 수 있다.
일 실시예에 의하면, 상기 스토리지 컨트롤러는 상기 디램 인터페이스 커맨드를 수신하고, 상기 디램 인터페이스 커맨드를 제 1 내부 신호로 변환하는 디램 인터페이스 커맨드 변환 유닛, 상기 제 1 내부 신호를 처리(processing)하여 상기 낸드 플래시 메모리 장치를 제어하기 위한 제 2 내부 신호를 생성하는 처리 유닛, 및 상기 제 2 내부 신호에 기초하여 상기 낸드 플래시 메모리 장치를 제어하는 낸드 플래시 제어 유닛을 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 메모리 시스템의 동작 방법은 호스트로부터 디램 인터페이스(DRAM interface) 커맨드를 수신하고, 상기 디램 인터페이스 커맨드가 디램 장치에 대한 리프레시(refresh) 커맨드 또는 파워다운(power-down) 커맨드인지 여부를 판단하며, 상기 디램 인터페이스 커맨드가 상기 디램 장치에 대한 상기 리프레시 커맨드 또는 상기 파워다운 커맨드이면 낸드 플래시 메모리 장치에 대한 백그라운드(background) 동작을 수행할 수 있다.
일 실시예에 의하면, 상기 백그라운드 동작은 웨어 레벨링(wear-leveling) 동작 및 가비지 콜렉션(garbage collection) 동작 중에서 적어도 하나 이상을 포함할 수 있다.
일 실시예에 의하면, 상기 낸드 플래시 메모리 장치는 낸드 플래시 메모리 시스템에 구비되고, 상기 호스트, 상기 디램 장치 및 상기 낸드 플래시 메모리 시스템은 디램 인터페이스에 기초하여 연결되어 동작할 수 있다.
일 실시예에 의하면, 상기 반도체 메모리 시스템의 동작 방법은 상기 디램 인터페이스 커맨드를 상기 낸드 플래시 메모리 장치를 제어하기 위한 낸드 인터페이스 커맨드로 변환할 수 있다.
본 발명의 실시예들에 따른 반도체 메모리 시스템 및 이의 동작 방법은 호스트와 디램 인터페이스에 기초하여 연결되어 동작하는 적어도 하나 이상의 디램 장치와 낸드 플래시 메모리 시스템을 포함하되, 상기 디램 장치에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 상기 낸드 플래시 메모리 시스템에 구비되는 적어도 하나 이상의 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행함으로써, 호스트에 구비되는 중앙 처리 장치의 동작에 영향을 주지 않고, 낸드 플래시 메모리 시스템 내부에서 백그라운드 동작이 수행되도록 할 수 있다. 나아가, 반도체 메모리 시스템에서 디램 장치에 대한 리프레시 동작 또는 파워다운 동작이 수행될 때, 낸드 플래시 메모리 장치에 대한 백그라운드 동작이 수행되므로, 반도체 메모리 시스템의 전체적인 성능이 최적화 및 효율화될 수 있다. 다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 반도체 메모리 시스템을 나타내는 블록도이다.
도 2는 도 1의 반도체 메모리 시스템이 동작하는 동작 방법을 나타내는 순서도이다.
도 3은 도 1의 반도체 메모리 시스템에 구비되는 낸드 플래시 메모리 시스템을 나타내는 블록도이다.
도 4는 도 3의 낸드 플래시 메모리 시스템의 스토리지(storage) 컨트롤러를 나타내는 블록도이다.
도 5는 도 3의 낸드 플래시 메모리 시스템이 동작하는 동작 방법을 나타내는 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 반도체 메모리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 시스템(100)은 적어도 하나 이상의 디램 장치(120) 및 낸드 플래시 메모리 시스템(140)을 포함하고, 상기 디램 장치(120)와 상기 낸드 플래시 메모리 시스템(140)은 디램 인터페이스(DRAM interface)(160)에 기초하여 호스트(200)에 연결(즉, 디램 버스(DRAM bus)를 사용하는 구조)될 수 있다. 한편, 낸드 플래시 메모리 시스템(160)은 임베디드 멀티미디어 카드(Embedded Multi-Media Card; EMMC), SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등에 상응할 수 있다.
디램 장치(120)는 디램 인터페이스(160)에 기초하여 호스트(200)에 연결되어 동작할 수 있다. 즉, 디램 장치(120)는 호스트(200)에서 출력되는 디램 인터페이스 커맨드(DRAM interface command)에 기초하여 동작할 수 있다. 디램 장치(120)는 호스트(200)로부터 디램 장치(120)에 대한 리드(read) 커맨드를 수신하여 리드 동작을 수행하고, 디램 장치(120)에 대한 라이트(write) 커맨드를 수신하여 라이트 동작을 수행할 수 있다. 한편, 디램 장치(120)는 디램 장치(120)의 고유의 특성에 따른 파워다운 동작 및 리프레시 동작을 수행해야 한다. 예를 들어, 호스트(200)로부터 디램 장치(120)에 대한 파워다운(power-down) 커맨드를 수신하면, 디램 장치(120)는 파워 소모를 최소화하기 위하여 파워다운(power-down) 동작을 수행할 수 있다. 또한, 호스트(200)로부터 디램 장치(120)에 대한 리프레시(refresh) 커맨드를 수신하면, 디램 장치(120)는 메모리 셀의 커패시터에 저장되어 있는 데이터의 자연적인 누설에 따른 데이터 유실을 방지하기 위하여 리프레시(refresh) 동작을 수행할 수 있다. 다만, 디램 장치(120)의 동작과 관련된 디램 인터페이스 커맨드들은 해당 기술 분야의 당업자에게 일반적인 것이므로, 그에 대한 구체적인 설명은 생략하기로 한다.
낸드 플래시 메모리 시스템(140)은 적어도 하나 이상의 낸드 플래시 메모리 장치를 구비하고, 디램 인터페이스(160)에 기초하여 호스트(200)에 연결되어 동작할 수 있다. 즉, 낸드 플래시 메모리 시스템(140)도 디램 장치(120)와 같이 호스트(200)에서 출력되는 디램 인터페이스 커맨드에 기초하여 동작할 수 있다. 이를 위하여, 낸드 플래시 메모리 시스템(140)은 호스트(200)로부터 입력되는 디램 인터페이스 커맨드를 낸드 플래시 커맨드로 변환하여 적어도 하나 이상의 낸드 플래시 메모리 장치를 제어하는 스토리지 컨트롤러를 포함할 수 있다. 일 실시예에서, 스토리지 컨트롤러는 디램 인터페이스 커맨드를 수신하고, 디램 인터페이스 커맨드를 제 1 내부 신호로 변환하는 디램 인터페이스 커맨드 변환 유닛, 제 1 내부 신호를 처리(processing)하여 낸드 플래시 커맨드에 상응하는 제 2 내부 신호를 생성하는 처리 유닛 및 제 2 내부 신호에 기초하여 낸드 플래시 메모리 장치를 제어하는 낸드 플래시 제어 유닛을 포함할 수 있다. 다만, 이에 대해서는 도 3 및 도 4를 참조하여 후술하기로 한다.
한편, 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치는 하드 디스크와 달리 덮어쓰기 동작을 지원하지 않기 때문에, 쓰기 전 이레이즈 동작을 블록 단위로 수행해야 하고, 낸드 플래시 메모리 장치의 고유의 특성에 따른 백그라운드(background) 동작을 수행해야 한다. 이 때, 백그라운드 동작은 웨어 레벨링(wear-leveling) 동작 및 가비지 콜렉션(garbage collection) 동작 중에서 적어도 하나 이상을 포함할 수 있다. 이와 같이, 이종의 반도체 메모리 장치(즉, 디램 장치(120)와 낸드 플래시 메모리 시스템(140))를 포함하는 반도체 메모리 시스템(100)에서는, 이들 각각 고유의 특성에 따른 동작들을 효율적으로(예를 들어, 동시에) 수행함으로써, 사용자 또는 호스트(200)가 상기 고유의 특성에 따른 동작들이 개별적으로 수행되는 것처럼 느끼지 않도록 할 필요가 있다. 예를 들어, 호스트(200)가 디램 장치(120)와 낸드 플래시 메모리 시스템(140)의 고유의 특성에 따른 동작들을 개별적으로 수행하는 경우, 호스트(200)의 중앙 처리 장치(central processing unit; CPU)의 자원이 소요될 수 있고, 이는 반도체 메모리 시스템(100)의 전체적인 성능을 저하시킬 수 있다.
이에, 낸드 플래시 메모리 시스템(140)은 디램 인터페이스(160)에 기초하여 호스트(200)에 연결되어 동작하되, 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 내부에 구비되는 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행할 수 있다. 다시 말하면, 반도체 메모리 시스템(100)은 디램 장치(120)의 고유의 특성에 따른 리프레시 동작 또는 파워다운 동작을 수행할 때, 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치의 고유의 특성에 따른 백그라운드 동작을 수행하는 것이다. 이것은 낸드 플래시 메모리 시스템(140)의 스토리지 컨트롤러가 디램 인터페이스 커맨드를 낸드 플래시 커맨드로 변환함에 있어서, 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드를 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행하기 위한 낸드 플래시 커맨드로 해석하는 방식으로 구현될 수 있다. 그 결과, 반도체 메모리 시스템(100) 내에서, 디램 장치(120)가 리프레시 동작 또는 파워다운 동작을 수행할 때, 낸드 플래시 메모리 시스템(140)은 백그라운드 동작을 수행할 수 있다.
상술한 바와 같이, 반도체 메모리 시스템(100)은 호스트(200)와 디램 인터페이스에 기초하여 연결되어 동작하는, 적어도 하나 이상의 디램 장치(120)와 낸드 플래시 메모리 시스템(140)을 포함하되, 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행하기 때문에, 호스트(200)에 구비되는 중앙 처리 장치의 동작에 영향을 주지 않고(즉, 호스트(200)에 구비되는 중앙 처리 장치가 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 위한 별도의 동작을 수행할 필요가 없음), 낸드 플래시 메모리 시스템(140) 내부에서 상기 백그라운드 동작이 수행되도록 할 수 있다. 나아가, 반도체 메모리 시스템(100)에서 디램 장치(120)에 대한 리프레시 동작 또는 파워다운 동작이 수행될 때, 낸드 플래시 메모리 시스템(140)에서는 낸드 플래시 메모리 장치에 대한 백그라운드 동작이 수행(즉, 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치에서는 리프레시 동작이 필요하지 않고, 디램 장치(120)가 파워다운 모드에 진입한 경우 호스트(200)는 낸드 플래시 메모리 시스템(140)에 액세스(access)하지 않음)되기 때문에, 반도체 메모리 시스템(100)의 전체적인 성능은 최적화 및 효율화될 수 있다.
도 2는 도 1의 반도체 메모리 시스템이 동작하는 동작 방법을 나타내는 순서도이다.
도 2를 참조하면, 반도체 메모리 시스템(100)의 동작 방법은 호스트(200)로부터 디램 인터페이스 커맨드를 수신(Step S120)하고, 디램 인터페이스 커맨드가 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드인지 여부를 판단(Step S140)할 수 있다. 이 때, 디램 인터페이스 커맨드가 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드인 경우에 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행(Step S160)할 수 있다. 그러나, 반도체 메모리 시스템(100)의 동작 방법은 디램 인터페이스 커맨드가 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드가 아닌 경우에, 낸드 플래시 메모리 시스템(140)에 구비되는 낸드 플래시 메모리 장치에 대한 백그라운드 동작을 수행하지 않고, 낸드 플래시 메모리 시스템(140)에 대한 디램 인터페이스 커맨드(즉, 리드 커맨드 또는 라이트 커맨드)에 기초하여 리드 동작 또는 라이트 동작을 수행(Step S180)할 수 있다. 상술한 바와 같이, 상기 백그라운드 동작은 웨어 레벨링 동작 및 가비지 콜렉션 동작 중에서 적어도 하나 이상을 포함할 수 있다. 다만, 상기 백그라운드 동작은 웨어 레벨링 동작 및 가비지 콜렉션 동작으로 한정되는 것이 아니라, 리드 동작 및 라이트 동작을 제외한 낸드 플래시 메모리 장치의 고유의 특성에 따른 동작들을 모두 포괄하는 것으로 이해하여야 할 것이다. 또한, 반도체 메모리 시스템(100)에서 호스트(200), 디램 장치(120) 및 낸드 플래시 메모리 시스템(140)은 디램 인터페이스에 기초하여 연결되어 동작하는 것으로서, 호스트(200), 디램 장치(120) 및 낸드 플래시 메모리 시스템(140)이 디램 버스를 사용한다. 따라서, 반도체 메모리 시스템(100)의 동작 방법은 디램 인터페이스 커맨드를 낸드 플래시 메모리 장치를 제어하기 위한 낸드 인터페이스 커맨드로 변환하는 단계를 더 포함할 수 있다.
도 3은 도 1의 반도체 메모리 시스템에 구비되는 낸드 플래시 메모리 시스템을 나타내는 블록도이고, 도 4는 도 3의 낸드 플래시 메모리 시스템의 스토리지(storage) 컨트롤러를 나타내는 블록도이다.
도 3 및 도 4를 참조하면, 낸드 플래시 메모리 시스템(140)은 스토리지 컨트롤러(141) 및 적어도 하나 이상의 낸드 플래시 메모리 장치(149_1, ..., 149_n)를 포함할 수 있고, 스토리지 컨트롤러(141)는 디램 인터페이스 커맨드 변환 유닛(142), 처리 유닛(143) 및 낸드 플래시 제어 유닛(147)을 포함할 수 있다.
스토리지 컨트롤러(141)는 일반적인 낸드 플래시 컨트롤러의 역할을 수행함으로써, 제 1 내지 제 n(단, n은 1이상의 정수) 낸드 플래시 메모리 장치들(149_1, ..., 149_n)을 제어할 수 있다. 그러나, 반도체 메모리 시스템(100)에서 호스트(200), 디램 장치(120) 및 낸드 플래시 메모리 시스템(140)이 디램 인터페이스에 기초하여 연결되어 동작하기 때문에, 스토리지 컨트롤러(141)는 호스트(200)로부터 입력되는 디램 인터페이스 커맨드를 낸드 플래시 커맨드로 변환하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)을 제어할 수 있다. 이를 위하여, 스토리지 컨트롤러(141)는 디램 인터페이스 커맨드를 수신하고, 디램 인터페이스 커맨드를 제 1 내부 신호(IC_1)로 변환하는 디램 인터페이스 커맨드 변환 유닛(142), 제 1 내부 신호(IC_1)를 처리하여 낸드 플래시 커맨드에 상응하는 제 2 내부 신호(IC_2)를 생성하는 처리 유닛(143), 및 제 2 내부 신호(IC_2)에 기초하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)을 제어하는 낸드 플래시 제어 유닛(147)을 포함할 수 있다.
구체적으로, 디램 인터페이스 커맨드 변환 유닛(142)은 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 리드 동작 또는 라이트 동작을 수행하기 위한 디램 인터페이스 커맨드를 그에 상응하는 제 1 내부 신호(IC_1)로 변환하여 처리 유닛(143)에 제공할 수 있고, 디램 장치(120)에 대한 리프레시 동작 또는 파워다운 동작을 수행하기 위한 디램 인터페이스 커맨드를 그에 상응하는 제 1 내부 신호(IC_1)로 변환하여 처리 유닛(143)에 제공할 수 있다. 이후, 처리 유닛(143)은 제 1 내부 신호(IC_1)를 처리하여, 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 리드 동작 또는 라이트 동작을 수행하기 위한 제 2 내부 신호(IC_2)를 생성하거나 또는 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작을 수행하기 위한 제 2 내부 신호(IC_2)를 생성하여, 낸드 플래시 제어 유닛(147)에 제공할 수 있다. 이를 위하여, 처리 유닛(143)은 내부 프로세서(144), 내부 컨트롤러(145), 내부 램(146) 등을 포함할 수 있다. 이후, 낸드 플래시 제어 유닛(147)은 상기 제 2 내부 신호(IC_2)에 기초하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)을 제어(즉, 리드 동작 또는 라이트 동작을 수행하거나, 또는 백그라운드 동작을 수행)할 수 있다. 다만, 스토리지 컨트롤러(141)의 구성은 예시적인 것으로서, 스토리지 컨트롤러(141)의 구성이 도 4에 도시된 구성으로 한정되는 것은 아니다.
이와 같이, 낸드 플래시 메모리 시스템(140)은 호스트(200)와 디램 인터페이스를 기초로 연결되어 동작하기 위해, 호스트(200)로부터 입력되는 디램 인터페이스 커맨드를 낸드 플래시 커맨드로 변환하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)을 제어하는 스토리지 컨트롤러(141)를 포함할 수 있고, 상기 스토리지 컨트롤러(141)는 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 낸드 플래시 메모리 시스템(140)에 구비되는 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작을 수행할 수 있다. 그 결과, 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작은 호스트(200)에 구비되는 중앙 처리 장치에 부담을 주지 않을 수 있고, 디램 장치(120)에 대한 리프레시 동작 또는 파워다운 동작이 수행될 때, 제 1 내지 제 n 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작이 수행되기 때문에, 사용자 또는 호스트(200)는 디램 장치(120)와 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)의 고유의 특성에 따른 동작들이 개별적으로 수행되는 것처럼 느끼지 않을 수 있다. 그 결과, 디램 장치(120) 및 낸드 플래시 메모리 시스템(140)을 포함하는 반도체 메모리 시스템(100)의 전체적인 성능은 최적화 및 효율화될 수 있다.
도 5는 도 3의 낸드 플래시 메모리 시스템이 동작하는 동작 방법을 나타내는 순서도이다.
도 5를 참조하면, 낸드 플래시 메모리 시스템(140)의 동작 방법은 디램 인터페이스 커맨드 변환 유닛(142)이 호스트(200)로부터 디램 인터페이스 커맨드를 수신(Step S220)하게 하고, 디램 인터페이스 커맨드 변환 유닛(142)이 디램 인터페이스 커맨드를 제 1 내부 신호(IC_1)로 변환하여 처리 유닛(143)에 출력(Step S240)하게 하며, 처리 유닛(143)이 제 1 내부 신호(IC_1)를 처리하여 제 2 내부 신호(IC_2)를 낸드 플래시 제어 유닛(147)에 출력(Step S260)하게 할 수 있다. 이후, 낸드 플래시 메모리 시스템(140)의 동작 방법은 낸드 플래시 제어 유닛(147)이 제 2 내부 신호(IC_2)에 기초하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)을 제어(Step S280)하게 할 수 있다. 이 때, 낸드 플래시 메모리 시스템(140)의 동작 방법은 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드가 입력되면, 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작을 수행할 수 있고, 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 리드 커맨드 또는 라이트 커맨드가 입력되면, 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 리드 동작 또는 라이트 동작을 수행할 수 있다.
일 실시예에서, 디램 인터페이스 커맨드 변환 유닛(142)이 호스트(200)로부터 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드를 수신하면, 디램 인터페이스 커맨드 변환 유닛(142)은 디램 장치(120)에 대한 리프레시 커맨드 또는 파워다운 커맨드를 제 1 내부 신호(IC_1)로 변환하여 처리 유닛(143)(구체적으로, 내부 컨트롤러(145))에 출력하고, 처리 유닛(143)(구체적으로, 내부 프로세서(144))은 제 1 내부 신호(IC_1)를 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작을 수행하기 위한 제 2 내부 신호(IC_2)로 변환하여 낸드 플래시 제어 유닛(147)에 출력할 수 있다. 이에, 낸드 플래시 제어 유닛(147)은 상기 제 2 내부 신호(IC_2)에 기초하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작을 수행할 수 있다.
다른 실시예에서, 디램 인터페이스 커맨드 변환 유닛(142)이 호스트(200)로부터 제 1 내지 제 n 낸드 플래시 메모리 장치(149_1, ..., 149_n)에 대한 리드 커맨드 또는 라이트 커맨드를 수신하면, 디램 인터페이스 커맨드 변환 유닛(142)은 제 1 내지 제 n 낸드 플래시 메모리 장치(149_1, ..., 149_n)에 대한 리드 커맨드 또는 라이트 커맨드를 제 1 내부 신호(IC_1)로 변환하여 처리 유닛(143)(구체적으로, 내부 컨트롤러(145))에 출력하고, 처리 유닛(143)(구체적으로, 내부 프로세서(144))은 제 1 내부 신호(IC_1)를 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 리드 동작 또는 라이트 동작을 수행하기 위한 제 2 내부 신호(IC_2)로 변환하여 낸드 플래시 제어 유닛(147)에 출력할 수 있다. 이에, 낸드 플래시 제어 유닛(147)은 상기 제 2 내부 신호(IC_2)에 기초하여 제 1 내지 제 n 낸드 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 리드 동작 또는 라이트 동작을 수행할 수 있다.
이와 같이, 낸드 플래시 메모리 시스템(140)의 동작 방법은 디램 장치(120)와 함께 호스트(200)에 디램 인터페이스로 연결(즉, 디램 버스를 사용하는 구조)되어 동작하는 낸드 플래시 메모리 시스템(140)에 대하여, 디램 장치(120)에 대한 리프레시 동작 또는 파워다운 동작이 수행될 때, 제 1 내지 제 n 플래시 메모리 장치들(149_1, ..., 149_n)에 대한 백그라운드 동작을 수행하게 할 수 있다. 그 결과, 디램 장치(120) 및 낸드 플래시 메모리 시스템(140)을 포함하는 반도체 메모리 시스템(100)의 전체적인 성능은 최적화 및 효율화될 수 있다. 이상, 본 발명의 실시예들에 따른 반도체 메모리 시스템, 반도체 메모리 시스템의 동작 방법, 낸드 플래시 메모리 시스템, 및 낸드 플래시 메모리 시스템의 동작 방법에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 반도체 메모리 시스템을 이용하는 전자 기기에 적용될 수 있다. 따라서, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 피디에이(Personal Digital Assistant; PDA), 피엠피(Portable Multimedia Player; PMP), MP3 플레이어, 네비게이션, 비디오폰 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 반도체 메모리 시스템 120: 디램 장치
140: 낸드 플래시 메모리 시스템 160: 디램 인터페이스
200: 호스트

Claims (8)

  1. 디램 인터페이스(DRAM interface)에 기초하여 호스트에 연결되어 동작하는 적어도 하나 이상의 디램 장치; 및
    적어도 하나 이상의 낸드 플래시 메모리 장치를 구비하고, 상기 디램 인터페이스에 기초하여 상기 호스트에 연결되어 동작하되, 상기 디램 장치에 대한 리프레시(refresh) 커맨드 또는 파워다운(power-down) 커맨드가 입력되면, 상기 낸드 플래시 메모리 장치에 대하여 웨어 레벨링(wear-leveling) 동작 및 가비지 콜렉션(garbage collection) 동작 중에서 적어도 하나 이상을 수행하는 낸드 플래시 메모리 시스템을 포함하는 반도체 메모리 시스템.
  2. 삭제
  3. 제 1 항에 있어서, 상기 낸드 플래시 메모리 시스템은
    상기 호스트로부터 입력되는 디램 인터페이스 커맨드를 낸드 플래시 커맨드로 변환하여 상기 낸드 플래시 메모리 장치를 제어하는 스토리지 컨트롤러를 포함하는 것을 특징으로 하는 반도체 메모리 시스템.
  4. 제 3 항에 있어서, 상기 스토리지 컨트롤러는
    상기 디램 인터페이스 커맨드를 수신하고, 상기 디램 인터페이스 커맨드를 제 1 내부 신호로 변환하는 디램 인터페이스 커맨드 변환 유닛;
    상기 제 1 내부 신호를 처리(processing)하여 상기 낸드 플래시 커맨드에 상응하는 제 2 내부 신호를 생성하는 처리 유닛; 및
    상기 제 2 내부 신호에 기초하여 상기 낸드 플래시 메모리 장치를 제어하는 낸드 플래시 제어 유닛을 포함하는 것을 특징으로 하는 반도체 메모리 시스템.
  5. 호스트로부터 디램 인터페이스(DRAM interface) 커맨드를 수신하는 단계;
    상기 디램 인터페이스 커맨드가 디램 장치에 대한 리프레시(refresh) 커맨드 또는 파워다운(power-down) 커맨드인지 여부를 판단하는 단계; 및
    상기 디램 인터페이스 커맨드가 상기 디램 장치에 대한 상기 리프레시 커맨드 또는 상기 파워다운 커맨드이면, 낸드 플래시 메모리 장치에 대하여 웨어 레벨링(wear-leveling) 동작 및 가비지 콜렉션(garbage collection) 동작 중에서 적어도 하나 이상을 수행하는 단계를 포함하는 반도체 메모리 시스템의 동작 방법.
  6. 삭제
  7. 제 5 항에 있어서, 상기 낸드 플래시 메모리 장치는 낸드 플래시 메모리 시스템에 구비되고, 상기 호스트, 상기 디램 장치 및 상기 낸드 플래시 메모리 시스템은 디램 인터페이스에 기초하여 연결되어 동작하는 것을 특징으로 하는 반도체 메모리 시스템의 동작 방법.
  8. 제 7 항에 있어서,
    상기 디램 인터페이스 커맨드를 상기 낸드 플래시 메모리 장치를 제어하기 위한 낸드 인터페이스 커맨드로 변환하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 시스템의 동작 방법.
KR1020120049178A 2012-05-09 2012-05-09 반도체 메모리 시스템 및 이의 동작 방법 KR101429183B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120049178A KR101429183B1 (ko) 2012-05-09 2012-05-09 반도체 메모리 시스템 및 이의 동작 방법
PCT/KR2013/003307 WO2013168907A1 (ko) 2012-05-09 2013-04-18 반도체 메모리 시스템 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120049178A KR101429183B1 (ko) 2012-05-09 2012-05-09 반도체 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20130125556A KR20130125556A (ko) 2013-11-19
KR101429183B1 true KR101429183B1 (ko) 2014-08-12

Family

ID=49550902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120049178A KR101429183B1 (ko) 2012-05-09 2012-05-09 반도체 메모리 시스템 및 이의 동작 방법

Country Status (2)

Country Link
KR (1) KR101429183B1 (ko)
WO (1) WO2013168907A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9934830B2 (en) 2015-11-18 2018-04-03 Samsung Electronics Co., Ltd. Multi-communication device in a memory system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210271393A1 (en) * 2020-03-02 2021-09-02 Silicon Motion, Inc. Method and apparatus for performing data access management of all flash array server

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026465A (en) * 1994-06-03 2000-02-15 Intel Corporation Flash memory including a mode register for indicating synchronous or asynchronous mode of operation
US20080294813A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050204091A1 (en) * 2004-03-11 2005-09-15 Kilbuck Kevin M. Non-volatile memory with synchronous DRAM interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026465A (en) * 1994-06-03 2000-02-15 Intel Corporation Flash memory including a mode register for indicating synchronous or asynchronous mode of operation
US20080294813A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9934830B2 (en) 2015-11-18 2018-04-03 Samsung Electronics Co., Ltd. Multi-communication device in a memory system

Also Published As

Publication number Publication date
WO2013168907A1 (ko) 2013-11-14
KR20130125556A (ko) 2013-11-19

Similar Documents

Publication Publication Date Title
US11782647B2 (en) Managing operational state data in memory module
US20240152274A1 (en) Apparatus and Method to Provide Cache Move with Non-Volatile Mass Memory System
US20240020008A1 (en) Apparatus and method to share host system ram with mass storage memory ram
KR101311116B1 (ko) 비-휘발성 메모리를 구비한 시스템에 대한 전력 예산의 동적 할당
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US9483096B2 (en) Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
US20130159608A1 (en) Bridge chipset and data storage system
KR20130031046A (ko) 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 관리 방법
KR20120066198A (ko) 휘발성 메모리를 포함하는 저장 장치의 데이터 저장 방법
US20160350025A1 (en) Data storage device
US11693466B2 (en) Application processor and system on chip
JP6276470B2 (ja) ポータブルコンピューティングデバイスの揮発性メモリのスタンバイ電力を低減するためのシステムおよび方法
JP6297208B2 (ja) システムオンチップ用のメモリを拡張するためのシステムおよび方法
KR20160128903A (ko) 메모리 채널 트래픽 감소를 위한 메모리 장치 컨트롤러와 이를 포함하는 스토리지 장치
TW201826275A (zh) 電阻式記憶裝置及其選擇性寫入電路和操作方法
US20150049552A1 (en) Data storage device
KR20200122226A (ko) 감소된 채널 트래픽을 갖는 메모리 시스템 및 이의 동작 방법
KR101429183B1 (ko) 반도체 메모리 시스템 및 이의 동작 방법
KR20230060817A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20150106144A (ko) 메모리 스왑 오퍼레이션 제어 방법 및 이를 적용하는 데이터 처리 시스템
JP2009205410A (ja) メモリコントローラおよびメモリシステム
US20230305722A1 (en) Data Storage Device With Enhanced Power Mode Management
KR20160086059A (ko) 데이터 저장 장치
KR20230038971A (ko) 스토리지 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 6