JPH08211960A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH08211960A JPH08211960A JP7014603A JP1460395A JPH08211960A JP H08211960 A JPH08211960 A JP H08211960A JP 7014603 A JP7014603 A JP 7014603A JP 1460395 A JP1460395 A JP 1460395A JP H08211960 A JPH08211960 A JP H08211960A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- power supply
- supply voltage
- cpu
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 割込み要因に応じて高速又は低速で割込み処
理を行なう電力消費の少ないマイクロコンピュータの提
供。 【構成】 割込み要因に対応したレジスタ22,23,24は該
要因が高速 (又は低速)処理を必要とする場合、“１”
(又は“０”) を格納する。CPU １が高速 (又は低速)
処理を必要とする割込み処理を実行する場合、選択部21
はCPU １の指示に基づき前記要因に対応したレジスタを
選択して“１” (又は“０”) を取り出し、デコード部
25にデコードせしめ、信号SG1 として“１” (又は
“０”) 、信号SG2 として“０” (又は“１”) を生成
して両選択回路３, ４へ与える。クロック選択回路３
は、両信号SG1,SG2 に基づき高い (又は低い) 周波数の
クロックCK 0 (又はCK2 ) を選択してCPU １へ与え、電
源電圧選択回路４は高い (又は低い) 電圧の電源電圧Ｖ
0 (又はＶ2 ) を選択してCPU １へ与えるべく構成す
る。
理を行なう電力消費の少ないマイクロコンピュータの提
供。 【構成】 割込み要因に対応したレジスタ22,23,24は該
要因が高速 (又は低速)処理を必要とする場合、“１”
(又は“０”) を格納する。CPU １が高速 (又は低速)
処理を必要とする割込み処理を実行する場合、選択部21
はCPU １の指示に基づき前記要因に対応したレジスタを
選択して“１” (又は“０”) を取り出し、デコード部
25にデコードせしめ、信号SG1 として“１” (又は
“０”) 、信号SG2 として“０” (又は“１”) を生成
して両選択回路３, ４へ与える。クロック選択回路３
は、両信号SG1,SG2 に基づき高い (又は低い) 周波数の
クロックCK 0 (又はCK2 ) を選択してCPU １へ与え、電
源電圧選択回路４は高い (又は低い) 電圧の電源電圧Ｖ
0 (又はＶ2 ) を選択してCPU １へ与えるべく構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、消費電力を低減したマ
イクロコンピュータに関する。
イクロコンピュータに関する。
【０００２】
【従来の技術】マイクロコンピュータの消費電力を低減
させるものとして、特開平4-112312号公報において、出
力電圧が可変の可変電圧電源の出力電圧値を、動作クロ
ックの周波数に応じて制御する手段を有する電気回路が
提案され、また特開平5-108193号公報において、外部か
ら供給される第１のクロックを分周して第２のクロック
を生成する分周回路と、第１及び第２のクロックのいず
れかを選択する選択回路と、外部から供給される第１の
電源電圧を降圧して第２の電源電圧を生成する電圧調整
回路と、第１及び第２の電源電圧のいずれかを選択する
選択回路とを備えたマイクロコンピュータが提案されて
いる。
させるものとして、特開平4-112312号公報において、出
力電圧が可変の可変電圧電源の出力電圧値を、動作クロ
ックの周波数に応じて制御する手段を有する電気回路が
提案され、また特開平5-108193号公報において、外部か
ら供給される第１のクロックを分周して第２のクロック
を生成する分周回路と、第１及び第２のクロックのいず
れかを選択する選択回路と、外部から供給される第１の
電源電圧を降圧して第２の電源電圧を生成する電圧調整
回路と、第１及び第２の電源電圧のいずれかを選択する
選択回路とを備えたマイクロコンピュータが提案されて
いる。
【０００３】図３は、従来のマイクロコンピュータのブ
ロック図である。図においてCK1 （又はCK2 ) は高い
(又は低い) 周波数のクロックを示し、いずれも外部か
ら供給され、クロック選択回路３へ与えられる。また、
Ｖ1 （又はＶ2 ) は高い (又は低い) 電圧の電源電圧を
示し、いずれも外部から供給され電源電圧選択回路４へ
与えられる。CPU １は高速動作を必要とする場合、CK1
及びＶ1 を要求する要求信号を制御回路２へ与える。制
御回路２は与えられた要求信号に基づき信号SG1を
“１”とし、信号SG2 を“０”として生成し、生成した
両信号SG1,SG2 をクロック選択回路３及び電源電圧選択
回路４へ与える。クロック選択回路３はSG1 として
“１”を、SG2 として“０”を与えられた場合、クロッ
クCK1 を選択してCPU １へ与える。電源電圧選択回路４
はSG1 として“１”を、SG2 として“０”を与えられた
場合、電源電圧Ｖ1 を選択してCPU １へ与える。
ロック図である。図においてCK1 （又はCK2 ) は高い
(又は低い) 周波数のクロックを示し、いずれも外部か
ら供給され、クロック選択回路３へ与えられる。また、
Ｖ1 （又はＶ2 ) は高い (又は低い) 電圧の電源電圧を
示し、いずれも外部から供給され電源電圧選択回路４へ
与えられる。CPU １は高速動作を必要とする場合、CK1
及びＶ1 を要求する要求信号を制御回路２へ与える。制
御回路２は与えられた要求信号に基づき信号SG1を
“１”とし、信号SG2 を“０”として生成し、生成した
両信号SG1,SG2 をクロック選択回路３及び電源電圧選択
回路４へ与える。クロック選択回路３はSG1 として
“１”を、SG2 として“０”を与えられた場合、クロッ
クCK1 を選択してCPU １へ与える。電源電圧選択回路４
はSG1 として“１”を、SG2 として“０”を与えられた
場合、電源電圧Ｖ1 を選択してCPU １へ与える。
【０００４】CPU １は高速動作を必要としない場合、CK
2 及びＶ2 を要求する要求信号を制御回路２へ与える。
制御回路２は与えられた要求信号に基づき、信号SG1 を
“０”とし、信号SG2 を“１”として生成し、生成した
両信号SG1,SG2 をクロック選択回路３及び電源電圧選択
回路４へ与える。クロック選択回路３はSG1 として
“０”を、SG2 として“１”を与えられた場合、クロッ
クCK2 を選択してCPU １へ与える。電源電圧選択回路４
はSG1 として“０”を、SG2 として“１”を与えられた
場合、電源電圧Ｖ2 を選択してCPU １へ与える。
2 及びＶ2 を要求する要求信号を制御回路２へ与える。
制御回路２は与えられた要求信号に基づき、信号SG1 を
“０”とし、信号SG2 を“１”として生成し、生成した
両信号SG1,SG2 をクロック選択回路３及び電源電圧選択
回路４へ与える。クロック選択回路３はSG1 として
“０”を、SG2 として“１”を与えられた場合、クロッ
クCK2 を選択してCPU １へ与える。電源電圧選択回路４
はSG1 として“０”を、SG2 として“１”を与えられた
場合、電源電圧Ｖ2 を選択してCPU １へ与える。
【０００５】従ってCPU １は高速動作を必要とする場
合、高い周波数のクロックCK1 及び高い電圧の電源電圧
Ｖ1 を与えられ、高速で動作し、高速動作を必要としな
い場合、低い周波数のクロックCK2 及び低い電圧の電源
電圧Ｖ2 を与えられ、電力消費が少ない。
合、高い周波数のクロックCK1 及び高い電圧の電源電圧
Ｖ1 を与えられ、高速で動作し、高速動作を必要としな
い場合、低い周波数のクロックCK2 及び低い電圧の電源
電圧Ｖ2 を与えられ、電力消費が少ない。
【０００６】
【発明が解決しようとする課題】このような従来のマイ
クロコンピュータにあっては、負荷の軽重に応じてCPU
１が高速又は低速で駆動することができるが、割込み要
求があった場合、その割込み要因に応じた速度で動作す
ることができない。それ故、低速動作時に高速処理を必
要とする割込み要因が発生した場合、割込み処理に要す
る時間が長くなるという問題点があった。本発明は、こ
のような問題点を解決するためになされたものであっ
て、割込み要因に応じてクロック周波数及び電源電圧を
選択することにより、割込み処理の速度が低下すること
なく消費電力が少ないマイクロコンピュータを提供する
ことを目的とする。
クロコンピュータにあっては、負荷の軽重に応じてCPU
１が高速又は低速で駆動することができるが、割込み要
求があった場合、その割込み要因に応じた速度で動作す
ることができない。それ故、低速動作時に高速処理を必
要とする割込み要因が発生した場合、割込み処理に要す
る時間が長くなるという問題点があった。本発明は、こ
のような問題点を解決するためになされたものであっ
て、割込み要因に応じてクロック周波数及び電源電圧を
選択することにより、割込み処理の速度が低下すること
なく消費電力が少ないマイクロコンピュータを提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】第１発明に係るマイクロ
コンピュータは、周波数の異なるクロックを択一的に選
択するクロック選択手段及び異なる電源電圧を択一的に
選択する電源電圧選択手段を備えたマイクロコンピュー
タにおいて、割込み要因に対応した内容を格納するレジ
スタを備え、前記内容に応じて前記クロック選択手段及
び前記電源電圧選択手段で行なう選択を制御すべくなし
てあることを特徴とする。
コンピュータは、周波数の異なるクロックを択一的に選
択するクロック選択手段及び異なる電源電圧を択一的に
選択する電源電圧選択手段を備えたマイクロコンピュー
タにおいて、割込み要因に対応した内容を格納するレジ
スタを備え、前記内容に応じて前記クロック選択手段及
び前記電源電圧選択手段で行なう選択を制御すべくなし
てあることを特徴とする。
【０００８】第２発明に係るマイクロコンピュータは、
周波数の異なるクロックを択一的に選択するクロック選
択手段及び異なる電源電圧を択一的に選択する電源電圧
選択手段を備えたマイクロコンピュータにおいて、割込
み要因に対応した選択コードを含む割込みベクトルを格
納するメモリを備え、前記選択コードに応じて前記クロ
ック選択手段及び前記電源電圧選択手段で行なう選択を
制御すべくなしてあることを特徴とする。
周波数の異なるクロックを択一的に選択するクロック選
択手段及び異なる電源電圧を択一的に選択する電源電圧
選択手段を備えたマイクロコンピュータにおいて、割込
み要因に対応した選択コードを含む割込みベクトルを格
納するメモリを備え、前記選択コードに応じて前記クロ
ック選択手段及び前記電源電圧選択手段で行なう選択を
制御すべくなしてあることを特徴とする。
【０００９】
【作用】第１発明のマイクロコンピュータは、割込み要
因に対応したレジスタの内容に基づきクロック選択手段
及び電源電圧選択手段で行なう選択を制御する故、割込
み要因が必要とする処理速度を可能とするクロック及び
電源電圧が選択され、無駄な電力を消費しない。
因に対応したレジスタの内容に基づきクロック選択手段
及び電源電圧選択手段で行なう選択を制御する故、割込
み要因が必要とする処理速度を可能とするクロック及び
電源電圧が選択され、無駄な電力を消費しない。
【００１０】第２発明のマイクロコンピュータは、割込
み要因に対応した割込みベクトルの選択コードに基づき
クロック選択手段及び電源電圧選択手段で行なう選択を
制御する故、割込み要因が必要とする処理速度を可能と
するクロック及び電源電圧が選択され、無駄な電力を消
費しない。
み要因に対応した割込みベクトルの選択コードに基づき
クロック選択手段及び電源電圧選択手段で行なう選択を
制御する故、割込み要因が必要とする処理速度を可能と
するクロック及び電源電圧が選択され、無駄な電力を消
費しない。
【００１１】
【実施例】以下本発明を、その実施例を示す図面に基づ
き具体的に説明する。図１は第１実施例に係るマイクロ
コンピュータのブロック図である。図においてCK0 （又
はCK2 ）は高い（又は低い）周波数のクロックを示し、
いずれも外部から供給され、クロック選択回路３へ与え
られる。Ｖ0 (又はＶ2 ) は高い (又は低い) 電圧の電
源電圧を示し、いずれも外部から供給され、電源電圧選
択回路４へ与えられる。CPU １は、割込み要因の種類に
応じた信号を制御回路2aの選択部21へ与える。割込み要
因の種類は３種あり、その第１及び第３は高速クロック
で処理を行なう必要があり、その第２は高速クロックで
処理を行なう必要がないものである。制御回路2aのレジ
スタ22,23,24は夫々割込み要因の種類の第１, 第２, 第
３に対応しており、その内容は夫々“１”, “０”,
“１”である。
き具体的に説明する。図１は第１実施例に係るマイクロ
コンピュータのブロック図である。図においてCK0 （又
はCK2 ）は高い（又は低い）周波数のクロックを示し、
いずれも外部から供給され、クロック選択回路３へ与え
られる。Ｖ0 (又はＶ2 ) は高い (又は低い) 電圧の電
源電圧を示し、いずれも外部から供給され、電源電圧選
択回路４へ与えられる。CPU １は、割込み要因の種類に
応じた信号を制御回路2aの選択部21へ与える。割込み要
因の種類は３種あり、その第１及び第３は高速クロック
で処理を行なう必要があり、その第２は高速クロックで
処理を行なう必要がないものである。制御回路2aのレジ
スタ22,23,24は夫々割込み要因の種類の第１, 第２, 第
３に対応しており、その内容は夫々“１”, “０”,
“１”である。
【００１２】選択部21は割込み要因の種類に応じた信号
に基づき３個のレジスタ22,23,24のうちのいずれか１つ
を選択し、選択したレジスタの内容をデコード部25へ与
える。デコード部25は“１”を与えられた場合、“１”
をデコードして信号SG1 を“１”とし、信号SG2 を
“０”として生成し、“０”を与えられた場合“０”を
デコードして信号SG1 を“０”とし、信号SG2 を“１”
として生成し、生成した両信号SG1,SG2 をクロック選択
回路３及び電源電圧選択回路４へ与える。クロック選択
回路３は信号SG1 として“１”を、信号SG2 として
“０”を与えられた場合、クロックCK0 を選択してCPU
１へ与え、信号SG1 として“０”を、信号SG2 として
“１”を与えられた場合、クロックCK2 を選択してCPU
１へ与える。電源電圧選択回路４は信号SG1 として
“１”を、信号SG2 として“０”を与えられた場合、電
源電圧Ｖ0 を選択してCPU １へ与え、信号SG1 として
“０”を、信号SG2として“１”を与えられた場合、電
源電圧Ｖ2 を選択してCPU １へ与える。
に基づき３個のレジスタ22,23,24のうちのいずれか１つ
を選択し、選択したレジスタの内容をデコード部25へ与
える。デコード部25は“１”を与えられた場合、“１”
をデコードして信号SG1 を“１”とし、信号SG2 を
“０”として生成し、“０”を与えられた場合“０”を
デコードして信号SG1 を“０”とし、信号SG2 を“１”
として生成し、生成した両信号SG1,SG2 をクロック選択
回路３及び電源電圧選択回路４へ与える。クロック選択
回路３は信号SG1 として“１”を、信号SG2 として
“０”を与えられた場合、クロックCK0 を選択してCPU
１へ与え、信号SG1 として“０”を、信号SG2 として
“１”を与えられた場合、クロックCK2 を選択してCPU
１へ与える。電源電圧選択回路４は信号SG1 として
“１”を、信号SG2 として“０”を与えられた場合、電
源電圧Ｖ0 を選択してCPU １へ与え、信号SG1 として
“０”を、信号SG2として“１”を与えられた場合、電
源電圧Ｖ2 を選択してCPU １へ与える。
【００１３】次に動作について説明する。CPU １が低速
クロックで動作中に高速クロックで処理を行なう必要の
ある割込み要因の種類の第１ (又は第３) に応じた信号
を選択部21へ与えた場合、レジスタ22 (又はレジスタ2
4) が選択され、その内容である“１”がデコード部25
でデコードされ、両信号SG1,SG2 が夫々“１”, “０”
として出力され、クロック選択回路３は高い周波数のク
ロックCK0 をCPU １へ与え、電源電圧選択回路４は高い
電圧の電源電圧Ｖ0 をCPU １へ与える。従ってCPU １は
高い周波数のクロックCK0 及び高い電圧の電源電圧Ｖ0
を与えられ高速で割込み処理を行なう。
クロックで動作中に高速クロックで処理を行なう必要の
ある割込み要因の種類の第１ (又は第３) に応じた信号
を選択部21へ与えた場合、レジスタ22 (又はレジスタ2
4) が選択され、その内容である“１”がデコード部25
でデコードされ、両信号SG1,SG2 が夫々“１”, “０”
として出力され、クロック選択回路３は高い周波数のク
ロックCK0 をCPU １へ与え、電源電圧選択回路４は高い
電圧の電源電圧Ｖ0 をCPU １へ与える。従ってCPU １は
高い周波数のクロックCK0 及び高い電圧の電源電圧Ｖ0
を与えられ高速で割込み処理を行なう。
【００１４】CPU １が低速クロックで動作中に高速クロ
ックで処理を行なう必要のない割込み要因の種類の第２
に応じた信号を選択部21へ与えた場合、レジスタ23が選
択され、その内容である“０”がデコード部25でデコー
ドされ、両信号SG1,SG2 が夫々“０”, “１”として出
力され、クロック選択回路３は低い周波数のクロックCK
2 をCPU １へ与え、電源電圧選択回路４は低い電圧の電
源電圧Ｖ2 をCPU １へ与える。従ってCPU １は低い周波
数のクロックCK2 及び低い電圧の電源電圧Ｖ2を与えら
れ低速で割込み処理を行ない電力消費は少ない。
ックで処理を行なう必要のない割込み要因の種類の第２
に応じた信号を選択部21へ与えた場合、レジスタ23が選
択され、その内容である“０”がデコード部25でデコー
ドされ、両信号SG1,SG2 が夫々“０”, “１”として出
力され、クロック選択回路３は低い周波数のクロックCK
2 をCPU １へ与え、電源電圧選択回路４は低い電圧の電
源電圧Ｖ2 をCPU １へ与える。従ってCPU １は低い周波
数のクロックCK2 及び低い電圧の電源電圧Ｖ2を与えら
れ低速で割込み処理を行ない電力消費は少ない。
【００１５】なお、本実施例においては周波数が２種類
のクロック及び電圧値が２種類の電源電圧を夫々選択し
ているが、クロック、電源電圧のいずれも２種類に限定
するものではなく、また３個のレジスタ22,23,24に設定
する値はクロック及び電源電圧の種類と割込み要因の種
類に応じて定めるとよい。
のクロック及び電圧値が２種類の電源電圧を夫々選択し
ているが、クロック、電源電圧のいずれも２種類に限定
するものではなく、また３個のレジスタ22,23,24に設定
する値はクロック及び電源電圧の種類と割込み要因の種
類に応じて定めるとよい。
【００１６】図２は第２実施例に係るマイクロコンピュ
ータのブロック図である。図において５はメモリであっ
て、メモリ５は割込みベクトルテーブル51を含み、割込
み要因に対応した割込みベクトル52,53,54が割込みベク
トルテーブル51に設定されている。割込み要因は３種類
あり、第１, 第２, 第３の割込み要因が夫々割込みベク
トル52,53,54に対応している。そして第１及び第３の割
込み要因は高速クロックで処理を行なう必要があり、第
２の割込み要因は高速クロックで処理を行なう必要がな
い。
ータのブロック図である。図において５はメモリであっ
て、メモリ５は割込みベクトルテーブル51を含み、割込
み要因に対応した割込みベクトル52,53,54が割込みベク
トルテーブル51に設定されている。割込み要因は３種類
あり、第１, 第２, 第３の割込み要因が夫々割込みベク
トル52,53,54に対応している。そして第１及び第３の割
込み要因は高速クロックで処理を行なう必要があり、第
２の割込み要因は高速クロックで処理を行なう必要がな
い。
【００１７】各割込みベクトル52,53,54はクロック及び
電源電圧を選択するための選択コードとして夫々
“１”, “０”, “１”を保持し、また夫々の割込み要
因に応じて割込み処理手順を保持する。CPU １が割込み
要因に対応した割込みベクトルをアクセスすべく、アク
セス信号をメモリ５へ与えた場合、割込みベクトルテー
ブル51は該当する割込み処理手順をCPU １へ与え、該当
する選択コードを制御回路2bへ与える。制御回路2bは選
択コードとして“１”を与えられた場合、“１”をデコ
ードして信号SG1 を“１”とし、信号SG2 を“０”とし
て生成し、選択コードとして“０”を与えられた場合、
“０”をデコードして信号SG1 を“０”とし、信号SG2
を“１”として生成し、生成した両信号SG1,SG2 をクロ
ック選択回路３及び電源電圧選択回路４へ与え、両回路
３, ４の選択動作を制御する。他の構成は図１と同様で
あるので同一部分に同一符号を付して説明を省略する。
電源電圧を選択するための選択コードとして夫々
“１”, “０”, “１”を保持し、また夫々の割込み要
因に応じて割込み処理手順を保持する。CPU １が割込み
要因に対応した割込みベクトルをアクセスすべく、アク
セス信号をメモリ５へ与えた場合、割込みベクトルテー
ブル51は該当する割込み処理手順をCPU １へ与え、該当
する選択コードを制御回路2bへ与える。制御回路2bは選
択コードとして“１”を与えられた場合、“１”をデコ
ードして信号SG1 を“１”とし、信号SG2 を“０”とし
て生成し、選択コードとして“０”を与えられた場合、
“０”をデコードして信号SG1 を“０”とし、信号SG2
を“１”として生成し、生成した両信号SG1,SG2 をクロ
ック選択回路３及び電源電圧選択回路４へ与え、両回路
３, ４の選択動作を制御する。他の構成は図１と同様で
あるので同一部分に同一符号を付して説明を省略する。
【００１８】次に動作について説明する。CPU １が低速
クロックで動作中に高速クロックで処理を行なう必要の
ある割込み要因の第１ (又は第３) に応じたアクセス信
号をメモリ５へあたえた場合、割込みベクトルテーブル
51は割込みベクトル52 (又は54) の割込み処理手順をCP
U１へ与え、同じく選択コード“１”を制御回路2bへ与
える。制御回路2bは選択コード“１”に基づき両信号SG
1,SG2 を夫々“１”, “０”として出力し、クロック選
択回路３は高い周波数のクロックCK0 をCPU １へ与え、
電源電圧選択回路４は高い電圧の電源電圧Ｖ0 をCPU １
へ与える。従ってCPU １は高い周波数のクロックCK0 及
び高い電圧の電源電圧Ｖ0 を与えられ、高速で割込み処
理を行なう。
クロックで動作中に高速クロックで処理を行なう必要の
ある割込み要因の第１ (又は第３) に応じたアクセス信
号をメモリ５へあたえた場合、割込みベクトルテーブル
51は割込みベクトル52 (又は54) の割込み処理手順をCP
U１へ与え、同じく選択コード“１”を制御回路2bへ与
える。制御回路2bは選択コード“１”に基づき両信号SG
1,SG2 を夫々“１”, “０”として出力し、クロック選
択回路３は高い周波数のクロックCK0 をCPU １へ与え、
電源電圧選択回路４は高い電圧の電源電圧Ｖ0 をCPU １
へ与える。従ってCPU １は高い周波数のクロックCK0 及
び高い電圧の電源電圧Ｖ0 を与えられ、高速で割込み処
理を行なう。
【００１９】CPU １が低速クロックで動作中に高速クロ
ックで処理を行なう必要のない割込み要因の第２に応じ
たアクセス信号をメモリ５へ与えた場合、割込みベクト
ルテープ51は割込みベクトル53の割込み処理手順をCPU
１へ与え、同じく選択コード“０”を制御回路2bへ与え
る。制御回路2bは選択コード“０”に基づき両信号SG1,
SG2 を夫々“０”, “１”として出力し、クロック選択
回路３は低い周波数のクロックCK2 をCPU １へ与え、電
源電圧選択回路４は低い電圧の電源電圧Ｖ2 をCPU １へ
与える。従ってCPU １は低い周波数のクロックCK2 及び
低い電圧の電源電圧Ｖ2 を与えられ低速で割込み処理を
行ない、消費電力は少ない。なお、本実施例において
は、周波数が２種類のクロック及び電圧値が２種類の電
源電圧を夫々選択しているが、クロック, 電源電圧のい
ずれも２種類に限定するものではなく、また３個の割込
みベクトル52,53,54が保持する選択コードの値はクロッ
ク及び電源電圧の種類と割込み要因とに応じて定めると
よい。
ックで処理を行なう必要のない割込み要因の第２に応じ
たアクセス信号をメモリ５へ与えた場合、割込みベクト
ルテープ51は割込みベクトル53の割込み処理手順をCPU
１へ与え、同じく選択コード“０”を制御回路2bへ与え
る。制御回路2bは選択コード“０”に基づき両信号SG1,
SG2 を夫々“０”, “１”として出力し、クロック選択
回路３は低い周波数のクロックCK2 をCPU １へ与え、電
源電圧選択回路４は低い電圧の電源電圧Ｖ2 をCPU １へ
与える。従ってCPU １は低い周波数のクロックCK2 及び
低い電圧の電源電圧Ｖ2 を与えられ低速で割込み処理を
行ない、消費電力は少ない。なお、本実施例において
は、周波数が２種類のクロック及び電圧値が２種類の電
源電圧を夫々選択しているが、クロック, 電源電圧のい
ずれも２種類に限定するものではなく、また３個の割込
みベクトル52,53,54が保持する選択コードの値はクロッ
ク及び電源電圧の種類と割込み要因とに応じて定めると
よい。
【００２０】
【発明の効果】以上のように第１発明のマイクロコンピ
ュータにあっては、割込み要因に応じたレジスタの内容
に応じてクロック及び電源電圧を選択すべく構成したの
で、割込み要因が高速処理を必要とする場合、CPU に供
給するクロックの周波数を高くし、また電源電圧を高く
して割込み保留時間を短くすることができ、割込み要因
が高速処理を必要としない場合、CPU に供給するクロッ
クの周波数を低くし、また電源電圧を低くして消費電力
を低減することができる。
ュータにあっては、割込み要因に応じたレジスタの内容
に応じてクロック及び電源電圧を選択すべく構成したの
で、割込み要因が高速処理を必要とする場合、CPU に供
給するクロックの周波数を高くし、また電源電圧を高く
して割込み保留時間を短くすることができ、割込み要因
が高速処理を必要としない場合、CPU に供給するクロッ
クの周波数を低くし、また電源電圧を低くして消費電力
を低減することができる。
【００２１】第２発明のマイクロコンピュータにあって
は、割込みベクトルに含まれる選択コードに応じてクロ
ック及び電源電圧を選択すべく構成したので、割込み要
因が高速処理を必要とする場合、CPU に供給するクロッ
クの周波数を高くし、また電源電圧を高くして割込み保
留時間を短くすることができ、割込み要因が高速処理を
必要としない場合、CPU に供給するクロックの周波数を
低くし、また電源電圧を低くして消費電力を低減するこ
とができる。
は、割込みベクトルに含まれる選択コードに応じてクロ
ック及び電源電圧を選択すべく構成したので、割込み要
因が高速処理を必要とする場合、CPU に供給するクロッ
クの周波数を高くし、また電源電圧を高くして割込み保
留時間を短くすることができ、割込み要因が高速処理を
必要としない場合、CPU に供給するクロックの周波数を
低くし、また電源電圧を低くして消費電力を低減するこ
とができる。
【図１】 第１実施例に係るマイクロコンピュータのブ
ロック図である。
ロック図である。
【図２】 第２実施例に係るマイクロコンピュータのブ
ロック図である。
ロック図である。
【図３】 従来のマイクロコンピュータのブロック図で
ある。
ある。
１ CPU 、２，2a, 2b 制御回路、３ クロック選択回
路、４ 電源電圧選択回路、５ メモリ、21 選択部、
22, 23, 24 レジスタ、25 デコード部、51 割込みベ
クトルテーブル、52, 53, 54 割込みベクトル。
路、４ 電源電圧選択回路、５ メモリ、21 選択部、
22, 23, 24 レジスタ、25 デコード部、51 割込みベ
クトルテーブル、52, 53, 54 割込みベクトル。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 1/08 9/46 ３１０ Ｚ 15/78 ５１０ Ｐ Ｇ０６Ｆ 1/04 ３２０ Ｚ
Claims (2)
- 【請求項１】 周波数の異なるクロックを択一的に選択
するクロック選択手段及び異なる電源電圧を択一的に選
択する電源電圧選択手段を備えたマイクロコンピュータ
において、 割込み要因に対応した内容を格納するレジスタを備え、
前記内容に応じて前記クロック選択手段及び前記電源電
圧選択手段で行なう選択を制御すべくなしてあることを
特徴とするマイクロコンピュータ。 - 【請求項２】 周波数の異なるクロックを択一的に選択
するクロック選択手段及び異なる電源電圧を択一的に選
択する電源電圧選択手段を備えたマイクロコンピュータ
において、 割込み要因に対応した選択コードを含む割込みベクトル
を格納するメモリを備え、前記選択コードに応じて前記
クロック選択手段及び前記電源電圧選択手段で行なう選
択を制御すべくなしてあることを特徴とするマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014603A JPH08211960A (ja) | 1995-01-31 | 1995-01-31 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014603A JPH08211960A (ja) | 1995-01-31 | 1995-01-31 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08211960A true JPH08211960A (ja) | 1996-08-20 |
Family
ID=11865779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7014603A Pending JPH08211960A (ja) | 1995-01-31 | 1995-01-31 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08211960A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977125A1 (en) * | 1998-07-28 | 2000-02-02 | Infineon Technologies Corporation | Peripheral control processor |
| US6826705B2 (en) | 2000-12-13 | 2004-11-30 | Matsushita Electric Industrial Co., Ltd. | Power control device for processor |
| JP2006502466A (ja) * | 2002-01-19 | 2006-01-19 | ナショナル セミコンダクタ コーポレイション | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 |
| JP2007164672A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | プログラム、オペレーティング・システム、およびコンパイラ |
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| WO2012004863A1 (ja) * | 2010-07-07 | 2012-01-12 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理システム |
| JP2012014497A (ja) * | 2010-07-01 | 2012-01-19 | Fujitsu Semiconductor Ltd | クロック分周回路 |
| JP2017027129A (ja) * | 2015-07-16 | 2017-02-02 | 京セラドキュメントソリューションズ株式会社 | 制御基板、制御装置、及び画像形成装置 |
-
1995
- 1995-01-31 JP JP7014603A patent/JPH08211960A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6202104B1 (en) | 1998-07-28 | 2001-03-13 | Siemens Aktiengesellschaft | Processor having a clock driven CPU with static design |
| EP0977125A1 (en) * | 1998-07-28 | 2000-02-02 | Infineon Technologies Corporation | Peripheral control processor |
| US8645727B2 (en) | 2000-12-13 | 2014-02-04 | Panasonic Corporation | Power control device for processor |
| US6826705B2 (en) | 2000-12-13 | 2004-11-30 | Matsushita Electric Industrial Co., Ltd. | Power control device for processor |
| US9507396B2 (en) | 2000-12-13 | 2016-11-29 | Socionext Inc. | Power control device for processor |
| US9250670B2 (en) | 2000-12-13 | 2016-02-02 | Socionext Inc. | Power control device for processor |
| US7584367B2 (en) | 2000-12-13 | 2009-09-01 | Panasonic Corporation | Power control device for processor |
| US8041965B2 (en) | 2000-12-13 | 2011-10-18 | Panasonic Corporation | Power control device for processor |
| JP2006502466A (ja) * | 2002-01-19 | 2006-01-19 | ナショナル セミコンダクタ コーポレイション | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 |
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP2007164672A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | プログラム、オペレーティング・システム、およびコンパイラ |
| JP2012014497A (ja) * | 2010-07-01 | 2012-01-19 | Fujitsu Semiconductor Ltd | クロック分周回路 |
| US8593185B2 (en) | 2010-07-01 | 2013-11-26 | Fujitsu Semiconductor Limited | Clock divider circuit and system LSI having same |
| WO2012004863A1 (ja) * | 2010-07-07 | 2012-01-12 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理システム |
| JP2017027129A (ja) * | 2015-07-16 | 2017-02-02 | 京セラドキュメントソリューションズ株式会社 | 制御基板、制御装置、及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100490576B1 (ko) | 반도체 집적 회로 장치, 반도체 장치 및 그것을 포함하는 전자기기 | |
| JP2762670B2 (ja) | データ処理装置 | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| WO2000002118A1 (en) | Microprocessor | |
| JP2001175368A (ja) | Ｃｐｕコア電圧切替え回路 | |
| JP2002351737A (ja) | 半導体記憶装置 | |
| JPH08211960A (ja) | マイクロコンピュータ | |
| JP2993466B2 (ja) | 情報処理装置 | |
| JPH05108193A (ja) | マイクロコンピユータ | |
| JPH10149237A (ja) | 半導体回路 | |
| JPH05211432A (ja) | データ出力回路および半導体集積回路 | |
| US5822572A (en) | Electronic equipment that changes active time of signals for a peripheral circuit from a microprocessor that switches its operating clock frequency | |
| JPH117344A (ja) | 省電力パソコン | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JPH10124386A (ja) | 携帯情報端末 | |
| JPH11219237A (ja) | 電子機器装置及び電子機器装置の制御方法 | |
| JPH08272478A (ja) | クロック制御装置 | |
| JPH1020959A (ja) | 低消費電力マイクロプロセッサ | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPH02118811A (ja) | マイクロコンピュータ | |
| JPH08249227A (ja) | データ処理装置および電子装置の制御方法 | |
| JPH06250818A (ja) | 算術論理演算装置 | |
| JP2000010783A (ja) | 電子機器のプログラム制御方法 | |
| JPH11305887A (ja) | マイクロコントローラの制御方法及びマイクロコントローラ | |
| JPH0934581A (ja) | 電子機器 |