JPH05108193A - マイクロコンピユータ - Google Patents

マイクロコンピユータ

Info

Publication number
JPH05108193A
JPH05108193A JP3265802A JP26580291A JPH05108193A JP H05108193 A JPH05108193 A JP H05108193A JP 3265802 A JP3265802 A JP 3265802A JP 26580291 A JP26580291 A JP 26580291A JP H05108193 A JPH05108193 A JP H05108193A
Authority
JP
Japan
Prior art keywords
power supply
clock
supply voltage
cpu
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3265802A
Other languages
English (en)
Inventor
Noribumi Yoshimatsu
則文 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3265802A priority Critical patent/JPH05108193A/ja
Publication of JPH05108193A publication Critical patent/JPH05108193A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【目的】電源電圧を低減し高効率の消費電力低減を実現
する。 【構成】外部電源電圧ＶＤを低減する電圧調整回路４を
備える。外部電源電圧ＶＤと内部電源電圧ＶＤＩのいず
れか一方を選択するよう指示するレジスタ２を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に低消費電力動作を要求される用途に適したマ
イクロコンピュータに関する。
【０００２】
【従来の技術】一般に、マイクロコンピュータの処理速
度は、クロック周波数に比例して高速になり、その消費
電力はクロック周波数に比例して増大することが知られ
ている。
【０００３】一方、電池を電源とするマイクロコンピュ
ータ応用装置では、マイクロコンピュータ内で消費され
る電力を可能なかぎり低減することが求められる。
【０００４】従来、この種のマイクロコンピュータで
は、高速処理動作が要求されない場合には、外部から供
給されるクロックを内部で分周することにより、クロッ
ク周波数を低減し、これにより消費電力を低減する手法
が用いられてきた。
【０００５】従来のこの種のマイクロコンピュータは、
図２に示すように、外部クロックＣＫを分周する分周回
路１と、分周回路１に対するクロック分周動作の要否の
情報を保持するレジスタ２と、情報処理を行なうＣＰＵ
３とを備えて構成されていた。
【０００６】次に、従来のマイクロコンピュータの動作
について説明する。
【０００７】レジスタ２は、分周回路１に対するクロッ
ク分周動作の要否の情報を、’１’，’０’として保持
し、分周回路１の分周出力あるいは外部クロック出力の
いずれを選択するかを指示する。すなわち、クロック分
周を行なう場合には’１’を、クロック分周を行なわず
外部クロックを出力する場合には’０’をそれぞれ保持
する。
【０００８】まず、マイクロコンピュータが高速動作を
要求されない場合には、ＣＰＵ３からの出力Ｃによりレ
ジスタ２に対して’１’を書込む。分周回路２は、外部
クロックＣＫを分周して低周波の内部クロックＣＫＩを
生成し、ＣＰＵ３に供給する。
【０００９】次に、マイクロコンピュータが高速動作を
要求される場合には、ＣＰＵ３からの出力Ｃによりレジ
スタ２に対して’０’を書込む。分周回路２は、外部ク
ロックＣＫをそのまま内部クロックＣＫＩとしてＣＰＵ
３に供給するというものであった。
【００１０】以上のように、ＣＰＵ３に供給するクロッ
ク周波数を低減することにより、消費電力を低減すると
いうものであった。
【００１１】一方、マイクロコンピュータの動作可能ク
ロック周波数は、供給される電源電圧に依存して増大す
ることが知られている。また、マイクロコンピュータの
電源電圧が高いほど消費電力が増大することが知られて
いる。
【００１２】しかし、従来のマイクロコンピュータは、
上記の外部クロックの分周による消費電力の低減は行な
われていたが、電源電圧は一定のままであるというもの
であった。
【００１３】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、高速動作が不要な場合は、外部クロ
ックの分周による消費電力の低減は行なわれていたが、
電源電圧は一定のままであり、高効率の消費電力低減が
行なわれていないという欠点があった。
【００１４】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、外部から供給される第一の周波数の第一のク
ロックを分周し第二の周波数の第二のクロックを生成す
る分周回路と、前記第一および第二のクロックのいずれ
か一方を選択する選択回路と、外部から供給される第一
の電源電圧を低減し第二の電源電圧を生成する電圧調整
回路と、前記第一および第二の電源電圧のいずれか一方
を選択する選択回路とを備えて構成されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１６】図１は本発明のマイクロコンピュータの一
実施例を示すブロック図である。
【００１７】本実施例のマイクロコンピュータは、図１
に示すように、従来と同様の外部クロックＣＫを分周す
る分周回路１と、分周回路１に対するクロック分周動作
の要否の情報を保持するレジスタ２と、情報処理を行な
うＣＰＵ３とに加えて、電源電圧ＶＤを降圧する電圧調
整回路４を備えて構成されている。
【００１８】次に、本実施例の動作について説明する。
【００１９】レジスタ２は、分周回路１に対するクロッ
ク分周動作および電圧調整回路４の降圧動作の要否の情
報を、’１’，’０’として保持し、分周回路１の分周
出力あるいは外部クロック出力のいずれを選択するかの
指示と、電圧調整回路の電圧降下出力あるいは外部電源
電圧のいずれを選択するかの指示を行なう。すなわち、
クロック分周および電圧降下を行なう場合には’１’
を、クロック分周および電圧降下を行なわず外部クロッ
クおよび外部電源電圧をそのまま出力する場合には’
０’をそれぞれ保持する。
【００２０】まず、マイクロコンピュータが高速動作を
要求されない場合には、ＣＰＵ３からの出力Ｃによりレ
ジスタ２に対して’１’を書込む。分周回路２は、外部
クロックＣＫを分周して低周波の内部クロックＣＫＩを
生成し、ＣＰＵ３に供給する。同時に電圧調整回路４
は、外部電源電圧ＶＤを降圧して内部電源電圧ＶＤＩを
生成する。
【００２１】次に、マイクロコンピュータが高速動作を
要求される場合には、ＣＰＵ３からの出力Ｃによりレジ
スタ２に対して’０’を書込む。分周回路２は、外部ク
ロックＣＫをそのまま内部クロックＣＫＩとしてＣＰＵ
３に供給する。同時に、電圧調整回路４は、外部電源電
圧ＶＤをそのまま内部電源電圧ＶＤＩとしてＣＰＵ３に
供給する。
【００２２】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。
【００２３】たとえば、レジスタは複数のデータを保持
するように構成し、分周器も複数の分周比に設定可能と
し、電圧調整器も複数の電圧を設定できるようにするこ
とにより、複数の分周比および複数の電圧を設定するこ
とも、本発明の主旨を逸脱しない限り適用できることは
勿論である。
【００２４】
【発明の効果】以上説明したように、本発明のマイクロ
コンピュータは、外部電源電圧を低減する電圧調整回路
と選択回路とを備えることにより、動作クロック周波数
に見合った電源電圧に設定できるので、高効率の消費電
力低減が可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明のマイクロコンピュータの一実施例を示
すブロック図である。
【図２】従来のマイクロコンピュータの一例を示すブロ
ック図である。
【符号の説明】
１ 分周回路 ２ レジスタ ３ ＣＰＵ ４ 電圧調整回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/78 ５１０ Ｐ 7530−5Ｌ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 外部から供給される第一の周波数の第一
    のクロックを分周し第二の周波数の第二のクロックを生
    成する分周回路と、 前記第一および第二のクロックのいずれか一方を選択す
    る選択回路と、 外部から供給される第一の電源電圧を低減し第二の電源
    電圧を生成する電圧調整回路と、 前記第一および第二の電源電圧のいずれか一方を選択す
    る選択回路とを備えることを特徴とするマイクロコンピ
    ュータ。
JP3265802A 1991-10-15 1991-10-15 マイクロコンピユータ Pending JPH05108193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3265802A JPH05108193A (ja) 1991-10-15 1991-10-15 マイクロコンピユータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3265802A JPH05108193A (ja) 1991-10-15 1991-10-15 マイクロコンピユータ

Publications (1)

Publication Number Publication Date
JPH05108193A true JPH05108193A (ja) 1993-04-30

Family

ID=17422250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3265802A Pending JPH05108193A (ja) 1991-10-15 1991-10-15 マイクロコンピユータ

Country Status (1)

Country Link
JP (1) JPH05108193A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662652A2 (en) * 1994-01-10 1995-07-12 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer system
JPH08211961A (ja) * 1994-10-11 1996-08-20 Digital Equip Corp <Dec> マイクロプロセッサをベースとするコンピュータシステムのための可変周波数クロック制御装置
JPH09288527A (ja) * 1996-04-23 1997-11-04 Nec Corp 消費電力低減回路
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
US6388432B2 (en) 1999-12-15 2002-05-14 Nec Corporation CPU core voltage switching circuit
JP2003150269A (ja) * 2001-11-08 2003-05-23 Sony Corp 電源電圧周波数制御回路
JP2004507809A (ja) * 2000-07-24 2004-03-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置
JP2006179175A (ja) * 1999-12-10 2006-07-06 Toshiba Corp 半導体集積回路
WO2007138711A1 (ja) * 2006-06-01 2007-12-06 Fujitsu Limited 多電源集積回路を有する電子機器システム
US7529687B1 (en) 2000-12-13 2009-05-05 Microsoft Corporation In-store customer display device and method
US7652944B2 (en) 2005-06-13 2010-01-26 Nec Electronics Corporation Semiconductor device for reducing soft error rate with reduced power consumption

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721937A (en) * 1994-01-10 1998-02-24 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer system by placing the CPU in a low power mode
EP0662652A3 (en) * 1994-01-10 1995-09-20 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer system
EP0662652A2 (en) * 1994-01-10 1995-07-12 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer system
US5649213A (en) * 1994-01-10 1997-07-15 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer system
US6487668B2 (en) * 1994-06-20 2002-11-26 C. Douglass Thomas Thermal and power management to computer systems
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5974557A (en) * 1994-06-20 1999-10-26 Thomas; C. Douglass Method and system for performing thermal and power management for a computer
JPH08211961A (ja) * 1994-10-11 1996-08-20 Digital Equip Corp <Dec> マイクロプロセッサをベースとするコンピュータシステムのための可変周波数クロック制御装置
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
JPH09288527A (ja) * 1996-04-23 1997-11-04 Nec Corp 消費電力低減回路
JP2006179175A (ja) * 1999-12-10 2006-07-06 Toshiba Corp 半導体集積回路
US6388432B2 (en) 1999-12-15 2002-05-14 Nec Corporation CPU core voltage switching circuit
US6748545B1 (en) * 2000-07-24 2004-06-08 Advanced Micro Devices, Inc. System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor
JP2004507809A (ja) * 2000-07-24 2004-03-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置
JP4716642B2 (ja) * 2000-07-24 2011-07-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置
US7529687B1 (en) 2000-12-13 2009-05-05 Microsoft Corporation In-store customer display device and method
JP2003150269A (ja) * 2001-11-08 2003-05-23 Sony Corp 電源電圧周波数制御回路
US7652944B2 (en) 2005-06-13 2010-01-26 Nec Electronics Corporation Semiconductor device for reducing soft error rate with reduced power consumption
WO2007138711A1 (ja) * 2006-06-01 2007-12-06 Fujitsu Limited 多電源集積回路を有する電子機器システム
US7696815B2 (en) 2006-06-01 2010-04-13 Fujitsu Limited Electronic device having multi-power source integrated circuit
JP4896974B2 (ja) * 2006-06-01 2012-03-14 富士通株式会社 多電源集積回路を有する電子機器システム

Similar Documents

Publication Publication Date Title
US7085943B2 (en) Method and circuitry for controlling supply voltage in a data processing system
US5983014A (en) Power management system that one of plurality of peripheral signals is selectably routed to main pad clock node during a test mode
JPH05108193A (ja) マイクロコンピユータ
US7012454B2 (en) Clock shift circuit for gradual frequency change
US20100011233A1 (en) Adaptive power control
US7228445B2 (en) Clock frequency control method and electronic apparatus
JP2014142819A (ja) 半導体装置
JP2001175368A (ja) Ｃｐｕコア電圧切替え回路
US11755096B2 (en) Method and apparatus for selectable high performance or low power processor system
US20020125858A1 (en) Apparatus for delivering the power status data of a smart battery
TW200842821A (en) Display controller operating mode using multiple data buffers
US7099166B2 (en) Voltage boosting circuit and method
JP2636691B2 (ja) マイクロコンピュータ
US11250814B2 (en) Display device
US20090172427A1 (en) Method and system for power management of a motherboard
JPH08211960A (ja) マイクロコンピュータ
US20110248984A1 (en) User programmable graphics in non-volatile memory for EPD driver IC
US8731042B2 (en) Generating pulse width modulated signals
JPS61285521A (ja) 低消費電力形コンピユ−タ装置
JP2009251888A (ja) 半導体メモリ装置
US7000139B2 (en) Interface circuit for selectively latching between different sets of address and data registers based on the transitions of a frequency-divided clock
US7116305B2 (en) Display driving device, display apparatus, and method of driving the same
US5500653A (en) Character data writing device
JPH11163697A (ja) Ｐｗｍ回路
US11467652B2 (en) System on chip and electronic device including the same