JP4716642B2 - 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置 - Google Patents
電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置 Download PDFInfo
- Publication number
- JP4716642B2 JP4716642B2 JP2002514510A JP2002514510A JP4716642B2 JP 4716642 B2 JP4716642 B2 JP 4716642B2 JP 2002514510 A JP2002514510 A JP 2002514510A JP 2002514510 A JP2002514510 A JP 2002514510A JP 4716642 B2 JP4716642 B2 JP 4716642B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- selection
- processor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Dc-Dc Converters (AREA)
Description
【技術分野】
本発明は包括的に、プログラム可能な電源電圧を有するシステムにおいて初期電源電圧を設定するための方法に関する。
【0002】
【背景技術】
最近では、コンピュータシステムプロセッサの電源電圧およびクロック周波数を動的に調整し、消費電力を最小限に抑えるとともにプロセッサのコアの加熱を調節することが望ましいと考えられている。このコンピュータシステムプロセッサ自身が、こうした調整を制御するのに理想的なメカニズムであるように思われるが、適切な設定を定めることが可能になる前にまず電力およびクロックを受ける必要があることが課題である。
【0003】
プロセッサは、最低限の電源投入電圧を供給されるまでは、電圧識別出力を駆動して自身の動作電圧を制御することができない。したがって、システムのハードウェアが、プロセッサがその電圧識別出力を駆動して起動電圧を選択するまで、プロセッサに所要の電源投入電圧が確実に供給されるようにし、DC/DC変換器がこのプロセッサの電圧識別出力に応答しないようにしなければならない。プロセッサが損傷を受けないようにするには、システムに電源が投入された際に、プロセッサからの未決定信号によって電源電圧レベルがプロセッサの最大動作限界を超えないようにすることが必要である。
【0004】
【発明の開示】
上記の問題は、電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置により解決される。ある実施例において、このシステムは、DC/DC電力変換器とプロセッサと選択回路とを含む。DC/DC変換器は、選択回路から電圧設定信号を受け、電圧設定信号により示される電圧を有する調整可能電力出力信号を与える。プロセッサには、上記調整可能電力出力信号により電力が供給される。このプロセッサは、電力が供給されると、プログラム可能電圧設定信号を与える。選択回路は、このプログラム可能電圧設定信号、ハードワイヤード電圧設定信号および選択信号を受け、この選択信号が予め定められた状態にあるとき、プロセッサからDC/DC変換器にプログラム可能電圧設定信号を与える。好ましくは、選択信号が上記第1の予め定められた状態と相補関係にある第2の予め定められた状態にあるとき、上記回路はハードワイヤード電圧設定信号をDC/DC変換器に与える。好ましくは、上記選択信号の第1および第2の予め定められた状態はそれぞれデアサートおよびアサートである。選択信号の決定は、モード制御信号およびパワーグッド信号を組合せ、パワーグッド信号がアサートされモード制御信号がデアサートされたときにのみ選択信号によりプロセッサからの電圧設定信号を選択するようにする論理ゲートによって行なわれてもよい。ここでの利点は、プロセッサがその動作電圧レベルを規定できることであり、この能力はノートブックPCにおける電力および熱管理に非常に役立つ。
【0005】
本発明は、以下の好ましい実施例の詳細な説明を添付の図面と関連付けて検討することによりさらによく理解されることが可能であろう。
【0006】
本発明には種々の変形および代替形が可能であるが、その具体的な実施例は図面で例示され詳細に説明されている。しかしながら、これら図面およびその詳細な説明は本発明を開示された特定の形態に限定することを意図したものではなく、逆に、前掲の特許請求の範囲において規定される本発明の精神および範囲内のすべての変形、等価形および代替形を包含することを意図したものである。
【0007】
この開示を通して使用されているいくつかの用語をここで定義する。「信号」という用語は、1つまたはそれ以上の導電性ワイヤまたはそれ以外の適切な搬送媒体上の電気的インパルスまたは電磁波を介して搬送される値を意味する。この信号という語は、複数の導体を通して代表的ビット値を並列に伝送することにより搬送される2値を指すのに用いてもよい。また、単一のワイヤ上の比例電圧により搬送されるアナログ値を指すのに用いてもよい。構成要素間で値を搬送する方法は数多くあり、請求項において使用される単数形の用語「信号」はクレームの範囲を限定しないと理解されるべきである。「アサートされる」および「デアサートされる」という用語は、2状態信号の相補状態を指すことを意図している。これらは必ずしもデジタル論理「ハイ」および「ロウ」電圧に限定されない。システム設計者が、各信号についてその信号のアサートおよびデアサートを表わすのはどのデジタル論理状態であるかを個別に決定できることが理解されるべきである。このような設計上の考慮は本発明の範囲を限定しない。
【0008】
【発明を実施するモード】
次に図面を参照すると、図1は、プログラマブル電圧変換器(DC/DC)から電源電圧信号(CPUVCC)を受けるプロセッサを示している。この変換器は、電力(この場合+5V)および電圧設定信号(MVID)を受け、この電圧設定信号が示すレベルの調節済出力電圧を与える。このシステムに対し、通常動作モードに加えて電力節約モードを与えるのが望ましいため、この電圧設定信号には可能な値が2つある。すなわち、「スリープ」モードのSVIDおよび「動作」モードのOVIDである。マルチプレクサ(VID MUX)は、サウスブリッジから与えられ得るモード制御信号(CPUSTOP♯)に応答し、これら2つの電圧設定間の選択を行なう。この実施例では、OVIDおよびSVIDは、ハードワイヤードである、すなわち抵抗器、ヒューズ、ジャンパまたはそれ以外の何らかの不揮発性機械的手段により設定される。
【0009】
なお、コンピュータシステムは典型的に複数のバスを有し、複数のバスには異なるバス上の構成要素間の通信を可能にする「ブリッジ」と呼ばれるデバイスが設けられている。また、コンピュータシステムは典型的に、割込管理(割込コントローラ)、クロック/カレンダ/タイマ機能(クロック)、構成管理、電源制御およびパワーオン信号順序付けといった管理機能を果たすサポート回路を有する。このサポート回路は、PCIバスから周辺装置および低帯域幅バスへのブリッジすなわち「サウスブリッジ」に共通に設けられる。
【0010】
したがって、当業者であれば、サウスブリッジを、コンピュータシステムの活動レベルをモニタし、コンピュータシステムが予め定められた期間非活動状態にあると判断された場合にこのコンピュータシステムを「スリープ」モードにするよう構成できることがわかるであろう。図1の実施例では、モード制御信号のアサートにより、電源電圧はハードワイヤードスリープ設定に低下する。APM(アドバンストパワーマネジメント)を備えるシステムでは、サウスブリッジがその後に活動(キーの押下またはポインティングデバイスの動き)を検出した場合に、サウスブリッジはモード制御信号をデアサートして電源電圧をハードワイヤード「動作」設定に引上げることができる。ACPIを備えたシステムでは、動作システムがこのシステムをいつスリープ状態にするのか判断し、デバイスのドライバを呼出してデバイスを低電力状態にしてからサウスブリッジのレジスタを操作してスリープ状態へのハードウェアシーケンスを開始する。
【0011】
プログラマブル電圧変換器の一例として、MAXIM MAX1711高速デジタル調整ステップダウンコントローラまたはその等価物がある。このMAX1711は、選択された電圧間を100us未満で遷移できる。MAX1711はD4−D0入力を用い以下のようにして出力電圧レベルを決定する。
【0012】
【表1】
【0013】
シャットダウンに関するさらなる情報についてはMAXIMデータシートを参照。
【0014】
AMDのK6−IIIおよびアスロン(Athlon)プロセッサの近いうちに発表されるバージョンのようなプロセッサを設けることが望ましい。これらプロセッサは電圧識別(VID)出力信号を、プロセッサの動作電圧を供給するDC/DC変換器に駆動する。これらは、調整可能なコア周波数に加え、熱的環境における最大のノートブックPC性能を可能にし、かつ、ユーザ自身が性能とバッテリの寿命との折合いを決定できるようにしている。
【0015】
好ましくは、プロセッサには、現在の電圧設定を含むレジスタが設けられる。このプロセッサがリセットされると、電圧設定はたとえば1.5Vという「安全」電圧に初期化され、リセット信号のアサート中、設定信号はプロセッサの出力ピンに駆動される。所望されるときには、電圧設定信号をこのレジスタへの書込により変更する。
【0016】
最初にシステムに電力が投入されたとき、プロセッサには電力は投入されず、そのため、プロセッサは、そのVID出力を、電圧が動作レベルで安定しクロックが作動するまで駆動することができない。また、プロセッサに電力が与えられると、プロセッサがそのVID出力を駆動する状態を、電圧が特定の限度内にあり、リセットがアサートされ、プロセッサへのクロックが始動し安定するまで保証できない。さらに、プロセッサの中には、プロセッサがその起動VIDを駆動する前にパワーグッド信号がプロセッサにアサートされることを要するものがある。しかしながら、プロセッサの出力は、DC/DC変換器に対し、どの電圧レベルをプロセッサに駆動すべきかを規定するのに用いられるため、システムに最初に電力が投入されたときにどの電圧がプロセッサに駆動されるのかわからない。可能性として、DC/DC変換器が電圧を低く駆動すれば、プロセッサがそのVID出力を十分に駆動して意図する電源投入電圧を選択できないということがあり得る。このような事態が生じれば、システムは脱出できない状態で「ハング」する。もう1つの可能性として、DC/DCがプロセッサの許容最大電圧より高い電圧レベルを駆動することがあり得る。いずれの事態が生じても、ある期間の後にCPUが損傷を受ける。
【0017】
図2は、この問題を、システムに電力が投入されたときプロセッサには動作レベルの電圧が常に供給されるようにすることで解決する構成を示す。この実施例では、スリープ電圧設定信号SVIDはなおもハードワイヤードであり、動作電圧設定信号はプロセッサにより与えられる。選択信号(SELECT_SVID♯)がマルチプレクサに与えられ、適切なマルチプレクサ入力が選択される。論理回路を用いてこの選択信号を生成する。選択信号がアサートされると、マルチプレクサはハードワイヤード電圧設定信号を選択し、選択信号がデアサートされると、マルチプレクサはプロセッサからの電圧設定信号を選択する。
【0018】
好ましくは、論理回路は、初期電源投入シーケンスの間およびコンピュータシステムがスリープモードに入る際は常に選択信号をアサートするように設計される。したがって、論理回路はモード制御信号(CPUSTOP♯)およびパワーグッド信号(PWRGD)に対し動作する。モード制御信号がアサートされてスリープモードを示す場合またはパワーグッド信号がデアサートされる場合に限り、論理回路は選択信号をアサートする。それ以外選択信号はデアサートされる。
【0019】
当業者にはパワーグッド信号はよく知られている。最初に電力がコンピュータシステムに与えられたとき、この信号は、システム内のすべての電圧レールが特定の限度内で安定するまでデアサート状態に保たれる。このとき、パワーグッド信号がアサートされシステムがパワーダウンされるまで維持される。図2のPWRGD信号は、CPUVCCが、プロセッサが決定論的にVID信号を駆動できるレベルになるまで、デアサートされ、SVID[4:0]がDC/DCを駆動する。BIOSまたはシステムソフトウェアは、POSTルーチンの初期にVID信号を設定してプロセッサコア電圧を所望の性能レベルに遷移させる責任があるであろう。
【0020】
少し話はそれるが、図2のDC/DC変換器はパワーダウン(PWRDN♯)信号を受けてもよい。PWRDN♯は、アサートされるとDC/DCがその出力をシャットオフし低電力状態に入るようにする制御入力である。
【0021】
図3は、決定論的電源投入回路の動作を示しており、ここでは、例示のコンピュータシステムがオンされた後の信号遷移のシーケンスを示す。ユーザが電力スイッチを押すと、パワーオン(PWRON♯)信号がアサートされ、パワーダウン(PWRDN♯)信号がデアサートされる。このシステムの電力レールが特定の限度内に入った後、パワーグッド(PWRGD)信号がアサートされる。
【0022】
スリープ電圧設定(SVID)信号はハードワイヤードであるため、常に予め定められた値に固定されている。逆に、動作電圧設定(VID)信号は、プロセッサに電力が供給されるまで、プログラムされた値に駆動されない。好ましくは、これら信号は、システムのパワーグッド信号のアサート前にプログラムされた値に到達する。しかしながら、パワーグッド信号がアサートされた際にVID信号を駆動して動作電圧を選択するようにできる。この選択信号(SELECT_SVID♯)は、好ましくは、パワーグッド信号のアサート後のみにデアサートされ、これにより、多重化電圧設定(MVID)信号が、パワーグッド信号がアサートされるまでスリープ電圧設定信号と等しくなる。この選択信号のデアサートにより、多重化電圧設定信号は、プロセッサが与える動作電圧設定信号と等しくなる。好ましくは、SVIDにより選択される電力投入電圧から、CPU VID出力により選択される動作電圧までの、許容遷移時間は100マイクロ秒である。
【0023】
このように、プロセッサ電圧(CPUVCC)信号は決定論的に制御される。パワーグッド信号がアサートされる前は、プロセッサはスリープ電圧設定で電力供給される。これは、プロセッサがプログラムされた動作電圧設定信号を駆動するのに十分である。パワーグッド信号のアサート後、プロセッサにはそのプログラムされた動作電圧設定で電力が供給される。クロック信号は、パワーグッド信号がアサートされる前に動作しているため、プロセッサは、リセット信号を伝搬し、CPU_PWROK(システムパワーグッド信号でもよい)がアサートされたときに起動VIDを駆動することができる。パワーグッド信号のアサート後およそ1.8ミリ秒でプロセッサリセット信号がデアサートされ、プロセッサはリセットベクトルのアドレスからコードをフェッチすることができる。
【0024】
起動電圧および周波数設定の変更は、後にシステムソフトウェアにより行なうことができる。例示のシステムでは、電圧設定の変更を実施するために以下のステップを取る。
【0025】
1) ソフトウェアドライバを呼出してCPU電圧および周波数を遷移させる。
【0026】
2) K6システムについては、SMMハンドラが、アドバンスト構成およびパワーインターフェイス(ACPI−)規定調停ディスエーブル(APB_DIS)ビットをノースブリッジに設定して、システムバスマスタに、遷移が生じている間システムメモリへバスおよびアクセスが与えられないようにする。これはK6については必要である。なぜなら、プロセッサは、そのコア電圧および/または周波数が遷移している間キャッシュスヌープに応答できないからである。
【0027】
3) SMMハンドラは、遷移開始前にすべてのシステムバス活動が停止していることを確認する。これが必要な理由は、APB_DISビットがアサートされたときにバスマスタサイクルが進行している可能性があり、このトランザクションをシステムバスマスタがシステムバスの制御を解除する前に終了しなければならないからである。SMMハンドラは、サウスブリッジのレジスタを読出すことにより、システムバスの制御をするシステムバスマスタがないと判断することができる。この読出は、制御を行なうシステムバスマスタがシステムバスの所有権を放棄するまで終了することができない。
【0028】
4) SMMハンドラは、プロセッサのレジスタに書込を行ない、プロセッサが動作すべき新たな電圧および周波数を特定し、次にレジスタに書込を行なって新たな電圧および周波数への遷移を開始する。
【0029】
5) SMMハンドラは、ノースブリッジのARB_DISビットをクリアしてシステムバスマスタがシステムメモリにアクセスできるようにする。
【0030】
6) SMMハンドラは、再開(RSM)命令を実行してプロセッサを通常動作に戻す。なお、SMMはK6についてのみ必要である。K7については、ARB_DISビットは電圧および周波数遷移には使用されず、SMMモードも使用されない。
【0031】
上記の開示を十分に理解すれば当業者には多数の変形例および修正例が明らかになるであろう。一例として、プロセッサのVID[4:0]出力すべてをDC/DC変換器の電圧選択入力に駆動する必要はない。プロセッサのVID出力により駆動されないDC/DCの電圧選択入力を、マザーボード上で抵抗器を用いてハイまたはローに固定することができる。
【0032】
さらに、マルチプレクサは、他の論理でも同じ機能を果たすことができるため用いる必要はない。ある時点で、DC/DC変換器がマルチプレクサの機能を取入れて別の論理回路を不要にするということさえ可能である。
【0033】
加えて、デジタルルックアップテーブルではなく「フィードバック電圧」に頼るDC/DC変換器を用いる際、電圧設定入力を与えて分圧ネットワークのインピーダンス値を変えてフィードバック電圧を変化させることにより所望の出力電圧を設定することができる。前掲の特許請求の範囲はこうしたすべての変形および修正例を包含すると解釈されることを意図している。
【0034】
【産業上の利用可能性】
本発明は電気システムに適用可能である。
【図面の簡単な説明】
【図1】 ハードワイヤード電圧設定を備えたシステムの機能的ブロック図である。
【図2】 電圧設定がプロセッサにより制御されるシステムの機能的ブロック図である。
【図3】 決定論的電源投入方法の動作を示すタイミング図である。
Claims (15)
- コンピュータシステムであって、
調整可能出力電圧を与えるように構成されたDC/DC変換器と、
前記DC/DC変換器の調整可能出力電圧により電力が供給されるプロセッサとを含み、前記プロセッサは1つまたはそれ以上の電圧識別信号を与え、前記コンピュータシステムはさらに、
前記電圧識別信号、代替的な電圧設定信号および選択信号を受けるように構成された選択回路を含み、前記選択回路は、前記電圧識別信号または前記代替的な電圧設定信号を与えて、前記選択信号の状態に依存して前記DC/DC変換器の出力電圧を制御するように構成される、コンピュータシステム。 - 前記代替的な電圧設定信号は、前記選択信号がアサートされたときに前記選択回路によって与えられ、前記電圧識別信号は、前記選択信号がデアサートされたときに前記選択回路によって与えられる、請求項1に記載のコンピュータシステム。
- 前記システムに電源が投入されたとき前記DC/DC変換器に電力を与えるように構成された電源をさらに含み、前記電源はさらに、前記システムに電源が投入された後の予め定められた時間デアサートされるパワーグッド信号を与えるように構成される、請求項2に記載のコンピュータシステム。
- 前記選択信号は、前記パワーグッド信号がアサートされる場合に限りデアサートされる、請求項3に記載のコンピュータシステム。
- 前記選択信号は論理ゲートによって与えられ、前記論理ゲートは、前記パワーグッド信号をモード制御信号と組合わせることにより前記選択信号を決定するように構成される、請求項4に記載のコンピュータシステム。
- 調整可能な決定論的電圧をプロセッサに確実に与えるための方法であって、前記方法は、
少なくとも1つのハードワイヤード電圧設定信号を受ける回路を含み、
前記回路は前記プロセッサから少なくとも1つの調整可能電圧設定信号を受け、
前記回路は前記ハードワイヤード電圧設定信号および前記調整可能電圧設定信号のいずれをDC/DC変換器に与えるかを決定する選択信号を受け、
前記DC/DC変換器は電圧を前記プロセッサに与え、電圧レベルは前記回路から受けた前記電圧設定信号により設定され、
前記電圧設定信号は、電力が初めに前記DC/DC変換器に供給されたとき前記ハードワイヤード電圧設定信号に設定される、調整可能な決定論的電圧をプロセッサに確実に与えるための方法。 - パワーグッド信号を前記選択信号として用い、前記回路が、前記パワーグッド信号がデアサートされている間前記調整可能電圧設定信号を与えないようにすることをさらに含む、請求項6に記載の方法。
- モード制御信号を前記選択信号として用い、前記回路が、前記モード制御信号がアサートされている間前記調整可能電圧設定信号を選択しないようにすることをさらに含む、請求項7に記載の方法。
- 論理ゲートは、前記パワーグッド信号がアサートされ前記モード制御信号がデアサートされたときに前記調整可能電圧設定信号を選択するように前記選択信号を設定する、請求項8に記載の方法。
- システムであって、
電圧選択入力を受け、前記電圧選択入力により特定される電圧を備えた調整可能電圧出力レベルを与えるDC/DC変換器と、
前記DC/DC変換器からの調整可能電圧出力を受けるように構成された電気構成要素とを含み、前記構成要素は電圧選択出力を与え、前記システムはさらに、
前記電気構成要素からの電圧選択出力および選択信号を受けるように構成された選択回路を含み、前記選択回路は、前記選択信号が第1の状態にあるとき、前記電気構成要素の電圧選択出力から独立して第1の電圧レベルを選択するように前記電圧選択入力を前記DC/DC変換器に駆動し、前記選択信号が第2の状態にあるとき、前記電気構成要素の電圧選択出力により規定される電圧レベルを選択するように前記電圧選択入力を前記DC/DC変換器に駆動する、システム。 - 前記選択回路はさらに、固定電圧設定信号を受けるように構成され、前記選択回路は、前記固定電圧設定信号に従い、前記選択信号が第1の状態にあるとき前記電圧選択入力を駆動する、請求項10に記載のシステム。
- 前記第1の状態は前記選択信号のアサートである、請求項10に記載のシステム。
- 前記システムに種々の電圧を与える電源をさらに含み、前記システムは、前記システムに電源が投入されたとき前記システム内のすべての電圧レールが特定の動作レベル内になるまでデアサートされるパワーグッド信号を与える、請求項12に記載のシステム。
- 前記選択信号は、前記パワーグッド信号がアサートされる場合に限りデアサートされる、請求項13に記載のシステム。
- 前記選択信号は論理ゲートによって与えられ、前記論理ゲートは、前記パワーグッド信号をモード制御信号と組合わせることにより前記選択信号を決定するように構成される、請求項14に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/621,931 US6748545B1 (en) | 2000-07-24 | 2000-07-24 | System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor |
US09/621,931 | 2000-07-24 | ||
PCT/US2001/014907 WO2002008874A2 (en) | 2000-07-24 | 2001-05-09 | Method and apparatus to provide deterministic power-on voltage in a system having processor-controlled voltage level |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004507809A JP2004507809A (ja) | 2004-03-11 |
JP2004507809A5 JP2004507809A5 (ja) | 2008-06-05 |
JP4716642B2 true JP4716642B2 (ja) | 2011-07-06 |
Family
ID=24492255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002514510A Expired - Fee Related JP4716642B2 (ja) | 2000-07-24 | 2001-05-09 | 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6748545B1 (ja) |
EP (1) | EP1309909B1 (ja) |
JP (1) | JP4716642B2 (ja) |
KR (1) | KR100881774B1 (ja) |
CN (1) | CN1202457C (ja) |
AU (1) | AU2001261294A1 (ja) |
BR (1) | BR0112739A (ja) |
DE (1) | DE60133290T2 (ja) |
TW (1) | TW573242B (ja) |
WO (1) | WO2002008874A2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6823465B2 (en) * | 2001-04-30 | 2004-11-23 | Intel Corporation | Establishment of voltage of a terminal at a voltage level in response to validating the indication of the voltage to be supplied to the terminal |
JP2003167649A (ja) * | 2001-11-28 | 2003-06-13 | Mitsubishi Electric Corp | 情報処理装置 |
US7093140B2 (en) | 2002-06-28 | 2006-08-15 | Intel Corporation | Method and apparatus for configuring a voltage regulator based on current information |
US7020786B2 (en) * | 2002-07-23 | 2006-03-28 | Dell Products L.P. | System and method for selecting a voltage output reference |
US7149905B2 (en) * | 2003-05-22 | 2006-12-12 | International Business Machines Corporation | Firmware controlled dynamic voltage adjustment |
US7085943B2 (en) * | 2003-09-26 | 2006-08-01 | Freescale Semiconductor, Inc. | Method and circuitry for controlling supply voltage in a data processing system |
US7017063B2 (en) * | 2004-03-05 | 2006-03-21 | Lattice Semiconductor Corporation | Systems and methods for controlling voltage regulator module power supplies |
US7394729B2 (en) * | 2004-05-13 | 2008-07-01 | Micrel, Inc. | Time constant based fixed parameter assignment |
US20050253627A1 (en) * | 2004-05-13 | 2005-11-17 | Claseman George R | Multi level fixed parameter assignment |
US7664970B2 (en) * | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
US7523373B2 (en) * | 2006-08-30 | 2009-04-21 | Freescale Semiconductor, Inc. | Minimum memory operating voltage technique |
US7793125B2 (en) * | 2007-01-10 | 2010-09-07 | International Business Machines Corporation | Method and apparatus for power throttling a processor in an information handling system |
US7856562B2 (en) * | 2007-05-02 | 2010-12-21 | Advanced Micro Devices, Inc. | Selective deactivation of processor cores in multiple processor core systems |
WO2010019691A1 (en) * | 2008-08-12 | 2010-02-18 | Ixys Corporation | System and method for conserving power applied to an electrical apparatus |
CN101727170B (zh) * | 2008-10-31 | 2012-05-23 | 英业达股份有限公司 | 中央处理器的电源管理装置 |
TWI486757B (zh) * | 2009-10-14 | 2015-06-01 | Holtek Semiconductor Inc | 調整功率消耗的裝置及其方法 |
CN102478942A (zh) * | 2010-11-30 | 2012-05-30 | 鸿富锦精密工业(深圳)有限公司 | 电压识别信号设定装置及电脑 |
DE102011016532A1 (de) * | 2010-12-10 | 2012-06-14 | Daimler Ag | Ladeeinrichtung für eine Batterie eines Kraftfahrzeuges |
US9128720B2 (en) * | 2011-07-14 | 2015-09-08 | Qualcomm Incorporated | Methods and apparatus for voltage scaling |
TWI465917B (zh) * | 2011-12-12 | 2014-12-21 | Via Tech Inc | 橋接裝置以及橋接裝置的省電操作方法 |
TWI514154B (zh) * | 2011-12-12 | 2015-12-21 | Via Tech Inc | 橋接裝置以及橋接裝置的省電操作方法 |
TWI483104B (zh) * | 2011-12-20 | 2015-05-01 | Hon Hai Prec Ind Co Ltd | 電子裝置測試系統及方法 |
US8988139B2 (en) * | 2013-05-28 | 2015-03-24 | International Business Machines Corporation | Self-selected variable power integrated circuit |
KR20150085642A (ko) | 2014-01-16 | 2015-07-24 | 삼성전자주식회사 | 전원 공급 장치, 이를 포함하는 전자 장치 및 전원 공급 방법 |
US9639105B2 (en) | 2014-11-18 | 2017-05-02 | International Business Machines Corporation | Thermal management in a multi-phase power system |
CN104572373A (zh) * | 2015-01-05 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种基于svid的内存电压拉偏测试方法 |
US10310580B2 (en) * | 2015-10-09 | 2019-06-04 | Sandisk Technologies Llc | Voltage level detection and analog circuit arrangements for memory systems |
US10216210B2 (en) * | 2017-03-23 | 2019-02-26 | O2Micro Inc. | Dual input power management method and system |
TWI659588B (zh) * | 2017-07-13 | 2019-05-11 | 瑞昱半導體股份有限公司 | 電子裝置、應用於該電子裝置的電源電路以及相關方法 |
KR102652805B1 (ko) * | 2018-03-12 | 2024-04-01 | 에스케이하이닉스 주식회사 | 파워 게이팅 회로 및 그 제어 시스템 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
JPH07130170A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPH07287699A (ja) * | 1994-02-28 | 1995-10-31 | Hitachi Ltd | データ処理装置 |
JPH1042549A (ja) * | 1996-07-24 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 集積回路 |
JPH10340140A (ja) * | 1997-06-06 | 1998-12-22 | Kofu Nippon Denki Kk | 過電圧防止回路およびこれを用いたプロセッサ電源制御 方式 |
JP2000122753A (ja) * | 1998-10-15 | 2000-04-28 | Nec Eng Ltd | Vrm誤実装防止回路 |
JP2000259288A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5086501A (en) | 1989-04-17 | 1992-02-04 | Motorola, Inc. | Computing system with selective operating voltage and bus speed |
US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
US5761479A (en) * | 1991-04-22 | 1998-06-02 | Acer Incorporated | Upgradeable/downgradeable central processing unit chip computer systems |
US5821924A (en) | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
US5534771A (en) * | 1994-01-21 | 1996-07-09 | Intel Corporation | High precision DC-DC converter |
JP3474665B2 (ja) * | 1995-03-02 | 2003-12-08 | 富士通株式会社 | 計算機システムの電源制御装置及び方法 |
JPH08314587A (ja) * | 1995-05-15 | 1996-11-29 | Nec Corp | 省電力電源回路 |
US6282662B1 (en) * | 1995-08-04 | 2001-08-28 | Dell Usa, L.P. | Power management override for portable computers |
US5659789A (en) | 1995-12-15 | 1997-08-19 | Compaq Computer Corporation | Stopclock toggle system for powering two CPUs from a regulator only sized for one CPU |
US5715467A (en) * | 1996-04-04 | 1998-02-03 | Vlsi Technology, Inc. | Event driven power management control circuit and method therefor |
EP0928060A1 (fr) * | 1997-12-31 | 1999-07-07 | Koninklijke Philips Electronics N.V. | Convertisseur de tension continue à rendement amélioré |
US6526507B1 (en) * | 1999-02-18 | 2003-02-25 | International Business Machines Corporation | Data processing system and method for waking a client only in response to receipt of an authenticated Wake-on-LAN packet |
US6448672B1 (en) * | 2000-02-29 | 2002-09-10 | 3Com Corporation | Intelligent power supply control for electronic systems requiring multiple voltages |
-
2000
- 2000-07-24 US US09/621,931 patent/US6748545B1/en not_active Expired - Lifetime
-
2001
- 2001-05-09 AU AU2001261294A patent/AU2001261294A1/en not_active Abandoned
- 2001-05-09 EP EP01935179A patent/EP1309909B1/en not_active Expired - Lifetime
- 2001-05-09 KR KR1020037001023A patent/KR100881774B1/ko not_active IP Right Cessation
- 2001-05-09 JP JP2002514510A patent/JP4716642B2/ja not_active Expired - Fee Related
- 2001-05-09 WO PCT/US2001/014907 patent/WO2002008874A2/en active Application Filing
- 2001-05-09 BR BR0112739-0A patent/BR0112739A/pt not_active IP Right Cessation
- 2001-05-09 CN CNB018131832A patent/CN1202457C/zh not_active Expired - Lifetime
- 2001-05-09 DE DE60133290T patent/DE60133290T2/de not_active Expired - Lifetime
- 2001-06-13 TW TW90114236A patent/TW573242B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
JPH07130170A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPH07287699A (ja) * | 1994-02-28 | 1995-10-31 | Hitachi Ltd | データ処理装置 |
JPH1042549A (ja) * | 1996-07-24 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 集積回路 |
JPH10340140A (ja) * | 1997-06-06 | 1998-12-22 | Kofu Nippon Denki Kk | 過電圧防止回路およびこれを用いたプロセッサ電源制御 方式 |
JP2000122753A (ja) * | 1998-10-15 | 2000-04-28 | Nec Eng Ltd | Vrm誤実装防止回路 |
JP2000259288A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2002008874A2 (en) | 2002-01-31 |
EP1309909A2 (en) | 2003-05-14 |
CN1202457C (zh) | 2005-05-18 |
DE60133290D1 (de) | 2008-04-30 |
WO2002008874A3 (en) | 2002-12-05 |
KR20030036629A (ko) | 2003-05-09 |
JP2004507809A (ja) | 2004-03-11 |
BR0112739A (pt) | 2003-07-01 |
DE60133290T2 (de) | 2009-04-30 |
KR100881774B1 (ko) | 2009-02-09 |
US6748545B1 (en) | 2004-06-08 |
TW573242B (en) | 2004-01-21 |
AU2001261294A1 (en) | 2002-02-05 |
EP1309909B1 (en) | 2008-03-19 |
CN1443319A (zh) | 2003-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4716642B2 (ja) | 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置 | |
EP1325402B1 (en) | Processor power mode transition | |
JP4594761B2 (ja) | 情報処理装置およびその制御方法 | |
JP5707321B2 (ja) | スリーププロセッサ | |
US8255725B2 (en) | Information processing apparatus and power-saving control method | |
JP3964472B2 (ja) | クロック制御装置 | |
US7146510B1 (en) | Use of a signal line to adjust width and/or frequency of a communication link during system operation | |
US6760850B1 (en) | Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source | |
JP5165652B2 (ja) | スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 | |
TWI240172B (en) | Apparatus and method for bus signal termination compensation during detected quiet cycle | |
US6457082B1 (en) | Break event generation during transitions between modes of operation in a computer system | |
JP2006351032A (ja) | 集積プロセッサおよび集積回路装置の電力管理方法 | |
JPH07168654A (ja) | チップの消費電力を自動的に減少する方法および装置 | |
JPH10500238A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
JPH08194663A (ja) | コンピュータシステム、および周辺バスのためのクロックラン特性を能動化または不能化する方法 | |
WO2005114435A1 (en) | Methods and apparatus for bussed communications | |
TW505860B (en) | Portable computer system and control method thereof | |
TW200928982A (en) | Host device and computer system for reducing power consumption in graphic cards | |
JPH09237140A (ja) | コンピュータシステム | |
JP2000010907A (ja) | 情報処理装置 | |
EP1383032B1 (en) | Method and apparatus for the conditional enablement of PCI power management | |
US20050283626A1 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
US6622250B1 (en) | SMBUS over the PCI bus isolation scheme and circuit design | |
JP2010262659A (ja) | 情報処理装置および省電力制御方法 | |
JP2001154752A (ja) | 携帯型情報処理装置および同装置の状態移行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080415 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |